CN115513293A - 一种增强型氮化镓异质结场效应晶体管 - Google Patents
一种增强型氮化镓异质结场效应晶体管 Download PDFInfo
- Publication number
- CN115513293A CN115513293A CN202211247265.2A CN202211247265A CN115513293A CN 115513293 A CN115513293 A CN 115513293A CN 202211247265 A CN202211247265 A CN 202211247265A CN 115513293 A CN115513293 A CN 115513293A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- nitride layer
- layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 144
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 141
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000010899 nucleation Methods 0.000 claims description 8
- 230000006911 nucleation Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及微电子技术领域，具体而言，涉及一种增强型氮化镓异质结场效应晶体管，栅极与势垒层之间设置有连接单元，连接单元包括第一氮化镓层、第二氮化镓层、第三氮化镓层和第四氮化镓层，第一氮化镓层至第四氮化镓层从上至下依次设置，第一氮化镓层与栅极连接，第四氮化镓层与势垒层连接。器件正向栅极耐压时，第一氮化镓层、第二氮化镓层和第三氮化镓层组成的n‑i‑p二极管反偏，此时电场峰值分布在第二氮化镓层内。由于第三氮化镓层、第四氮化镓层和势垒层组成的p‑i‑n二极管的耐压能力也高于PN结二极管，因此该器件结构同时具有更高的反向栅极击穿电压。
Description
技术领域
本发明涉及微电子技术领域，具体而言，涉及一种增强型氮化镓异质结场效应晶体管。
背景技术
随着科技的发展和人类社会的进步，更快速、更节能和更轻便的电子设备需求越来越多，而传统的硅(Si)基半导体器件很难突破其材料的限制以满足需求。为了进行突破，科学界和产业界开始摸索和开发新型半导体材料，作为第三代半导体材料代表的氮化镓(GaN)也逐渐走进人们的视野。研究发现氮化镓材料具有具有高禁带宽度、高电子迁移率、高临界击穿电场强度、高热导率和高电子饱和速度等显著优点，是传统的半导体材料硅和砷化镓的完美替代品。基于氮化镓外延材料的氮化镓异质结场效应晶体管(GaN HFET)比传统的Si器件具有更的高击穿电压、更低的导通电阻、更高的电流密度、更高的开关速度等优异特性，可以轻松突破Si器件的性能极限。GaN HFET相较于Si MOSFET和IGBT的显著优势使其在高压大电流和高频应用领域正逐步取代Si器件并拓展其应用领域。
GaN HFET的核心结构为AlGaN/GaN异质结，由于自发极化和压电极化效应，AlGaN/GaN异质结界面处会天然形成高浓度和高电子迁移率的二维电子气(2DEG)，因此常规的GaNHFET为耗尽型器件。而耗尽型器件的关断需要负栅压，因此耗尽型器件的驱动设计较为复杂且容易产生误开启。为了解决这一问题，实际应用GaN HFET需采用增强型结构。为了实现增强型结构，需要在0偏压下耗尽栅下沟道中的2DEG。F离子注入、槽栅结构、超薄势垒层、Fin结构和p型栅结构等增强型实现方案相继被报道，由于阈值电压相对稳定p型栅结构成为目前主流的增强型方案。但是p型栅结构的栅极击穿电压与栅极可靠性存在较大的优化空间。
p型栅GaN HFET栅极结构由两个反向串联的二极管组成，即栅极和p-GaN形成的肖特基二极管以及p-GaN与AlGaN形成的PN结二极管。栅极正向耐压时肖特基结二极管反偏，PN结二极管正偏，此时主要由肖特基结耐压。栅极反向耐压时肖特基二极管正偏，PN结二极管反偏，此时主要由PN结耐压。由于肖特基结的耐压只由其中一侧的p-GaN的耗尽区承担，而PN结的耐压则由p型区和n型区承担，肖特基结的击穿电压一般低于PN结，因此P型栅GaNHFET的正向栅极击穿电压低于负向击穿电压。为了提高栅极正向击穿电压，常规且实际可行的方案是降低p-GaN的掺杂浓度，进而扩展肖特基结的耗尽区宽度。然而，降低p-GaN的掺杂浓度会导致器件的阈值电压的降低。另一种理论上可以提高栅极击穿电压的方案是增加p-GaN厚度，实际上由于p-GaN掺杂浓度较高，增加p-GaN厚度并不能显著增加肖特基结的耗尽区宽度。因此，提出新的器件结构来提高P型栅GaN HFET的栅极击穿电压和可靠性。
发明内容
本发明的目的是调制栅极正向和反向耐压时栅极区域的电场分布，使栅极区域的垂直电场分布更加均匀，从而提高器件的栅极击穿电压和可靠性，本发明提出了一种增强型氮化镓异质结场效应晶体管。
本发明的实施例通过以下技术方案实现：
一种增强型氮化镓异质结场效应晶体管，包括从下至上依次设置的衬底、成核层、缓冲层和势垒层，位于势垒层的上方分别设置有源极、漏极和栅极，所述栅极与所述势垒层之间设置有连接单元，所述连接单元包括第一氮化镓层、第二氮化镓层、第三氮化镓层和第四氮化镓层，所述第一氮化镓层至第四氮化镓层从上至下依次设置，所述第一氮化镓层与所述栅极连接，所述第四氮化镓层与所述势垒层连接。
在本发明的一实施例中，所述第一氮化镓层为n型掺杂氮化镓层，所述第三氮化镓层为p型掺杂氮化镓层，所述第二氮化镓层和第四氮化镓层为非故意掺杂氮化镓层。
在本发明的一实施例中，第一氮化镓层的掺杂浓度为1e16cm-3～1e20cm-3，所述第三氮化镓层的掺杂浓度为1e19cm-3～3e19cm-3。
在本发明的一实施例中，第一氮化镓层的厚度为10～20nm，所述第三氮化镓层的厚度为50～100nm，所述第二氮化镓层和第四氮化镓层的厚度为1～10nm。
在本发明的一实施例中，所述源极和漏极与所述势垒层形成欧姆接触。
在本发明的一实施例中，所述栅极与所述第一氮化镓层形成肖特基接触。
在本发明的一实施例中，所述衬底厚度为0.3～1mm。
本发明实施例的技术方案至少具有如下优点和有益效果：
器件正向栅极耐压时，第一氮化镓层、第二氮化镓层和第三氮化镓层组成的n-i-p二极管反偏，此时电场峰值分布在第二氮化镓层内。与传统的P型栅GaN HEFT相比，反偏的n-i-p二极管比反偏的肖特基二极管耐压更高。该结构将电场峰值移到第二氮化镓层而不是传统器件的肖特基界面处，避免了表面清洗和栅金属沉积产生的界面态导致的器件提前击穿。此外，由于第三氮化镓层、第四氮化镓层和势垒层组成的p-i-n二极管的耐压能力也高于PN结二极管，因此该器件结构同时具有更高的反向栅极击穿电压。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明的增强型氮化镓异质结场效应晶体管的一种结构示意图；
图标：101-衬底，102-成核层，103-缓冲层，104-势垒层，105-源极，106-第四氮化镓层，107-第三氮化镓层，108-第二氮化镓层，109-第一氮化镓层，110-栅极，111-漏极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
请参照图1，本发明提供的一种增强型氮化镓异质结场效应晶体管，包括从下至上依次设置的衬底101、成核层102、缓冲层103和势垒层104，位于势垒层104的上方分别设置有源极105、漏极111和栅极110，栅极110与势垒层104之间设置有连接单元，连接单元包括第一氮化镓层109、第二氮化镓层108、第三氮化镓层107和第四氮化镓层106，第一氮化镓层109至第四氮化镓层106从上至下依次设置，第一氮化镓层109与栅极110连接，第四氮化镓层106与势垒层104连接。
此外，在本发明的一实施例中，源极105和漏极111与势垒层104形成欧姆接触，栅极110与第一氮化镓层109形成肖特基接触，成核层102为氮化铝成核层102，缓冲层103为氮化镓缓冲层103，势垒层104为铝镓氮势垒层104。
器件正向栅极110耐压时，第一氮化镓层109与栅极110形成的肖特基结正偏。但是第一氮化镓层109、第二氮化镓层108和第三氮化镓层107组成的n-i-p二极管反偏，此时电场峰值分布在第二氮化镓层108和第四氮化镓层106内。与传统的P型栅GaN HEFT相比，反偏的n-i-p二极管比反偏的肖特基二极管耐压更高。此外该结构将电场峰值移到第二氮化镓层108和第四氮化镓层106而不是传统器件的肖特基界面处，避免了表面清洗和栅金属沉积产生的界面态导致的器件提前击穿。
该连接单元中，第一氮化镓层109、第二氮化镓层108、第三氮化镓层107和第四氮化镓层106可以通过MOCVD生长外延结构，然后通过刻蚀得到相应的结构，n-i-p结构的界面质量可以得到保证。此外，由于第三氮化镓层107、第四氮化镓层106和势垒层104组成的p-i-n二极管的耐压能力也高于PN结二极管，因此该器件结构同时具有更高的反向栅极110击穿电压。
对第一氮化镓层109、第二氮化镓层108、第三氮化镓层107和第四氮化镓层106的构成进行进一步解释，第一氮化镓层109为n型掺杂氮化镓层(n-GaN)，第三氮化镓层107为p型掺杂氮化镓层(p-GaN)，第二氮化镓层108和第四氮化镓层106为非故意掺杂氮化镓层(u-GaN)。
优选的是，第一氮化镓层109为n型轻掺杂氮化镓层，第三氮化镓层107为p型重掺杂氮化镓层。
上述设置目的在于，第四氮化镓层106设置为非故意掺杂是为了防止第三氮化镓层107中的Mg扩散至势垒层104中，另外在器件栅极110反向耐压时第三氮化镓层107、第四氮化镓层106和势垒层104组成p-i-n结，可以有效提高器件的栅极110反向耐压。
第三氮化镓层107设置为p型掺杂是为了抬升下方势垒层104和缓冲层103的能级，耗尽缓冲层103中二维电子气，从而实现增强型。
第二氮化镓层108设置为非故意掺杂层则是为了在器件正向耐压时将电场峰值移到非故意掺杂层中，提升器件的正向耐压能力。
第一氮化镓层109设置为n型掺杂是为了与第二氮化镓层108和第三氮化镓层107形成n-i-p结构，在器件栅极110正向耐压时反偏，承担栅极110耐压。
所以，对本方案的进一步解释为，n型掺杂氮化镓层、非故意掺杂氮化镓层和p型掺杂氮化镓层组成的n-i-p二极管反偏，此时电场峰值分布在非故意掺杂氮化镓层内。与传统的P型栅GaN HEFT相比，反偏的n-i-p二极管比反偏的肖特基二极管耐压更高。此外该结构将电场峰值移到非故意掺杂氮化镓层而不是传统器件的肖特基界面处，避免了表面清洗和栅金属沉积产生的界面态导致的器件提前击穿。
此外，第一氮化镓层109掺杂浓度设置范围的考虑时实现0.8V到2.5V之间的阈值电压，优选为1e16cm-3～1e20cm-3，所述第三氮化镓层107的掺杂浓度选用实际掺杂浓度的可实现值，为1e19cm-3～3e19cm-3。
在本发明的一实施例中，第四氮化镓层106厚度设置为1-10nm是考虑该层对阈值电压和栅极110击穿电压的折中考虑，过薄则起不到提升耐压的作用，太厚则导致器件的阈值电压过低；第三氮化镓层107的厚度设置为50-100nm，则需同样考虑器件的阈值电压和栅极110击穿电压的折中关系，太厚则阈值电压过高，太薄则栅极110击穿电压过低；第二氮化镓层108厚度设置1-10nm，则需考虑栅极110击穿电压和栅极110跨导的折中关系，太厚则跨导太低，太薄则起不到提升耐压的作用；第一氮化镓层109厚度设置为10-20nm，则需考虑栅极110击穿电压和栅极110跨导的折中关系，太厚则跨导太低，太薄则起不到提升耐压的作用。衬底101选用常规的厚度为0.3-1mm。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种增强型氮化镓异质结场效应晶体管，包括从下至上依次设置的衬底(101)、成核层(102)、缓冲层(103)和势垒层(104)，位于势垒层(104)的上方分别设置有源极(105)、漏极(111)和栅极(110)，其特征在于，所述栅极(110)与所述势垒层(104)之间设置有连接单元，所述连接单元包括第一氮化镓层(109)、第二氮化镓层(108)、第三氮化镓层(107)和第四氮化镓层(106)，所述第一氮化镓层(109)至第四氮化镓层(106)从上至下依次设置，所述第一氮化镓层(109)与所述栅极(110)连接，所述第四氮化镓层(106)与所述势垒层(104)连接。
2.根据权利要求1所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，所述第一氮化镓层(109)为n型掺杂氮化镓层，所述第三氮化镓层(107)为p型掺杂氮化镓层，所述第二氮化镓层(108)和第四氮化镓层(106)为非故意掺杂氮化镓层。
3.根据权利要求2所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，第一氮化镓层(109)的掺杂浓度为1e16cm-3～1e20cm-3，所述第三氮化镓层(107)的掺杂浓度为1e19cm-3～3e19cm-3。
4.根据权利要求1所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，第一氮化镓层(109)的厚度为10-20nm，所述第三氮化镓层(107)的厚度为50-100nm，所述第二氮化镓层(108)和第四氮化镓层(106)的厚度为1-10nm。
5.根据权利要求1所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，所述源极(105)和漏极(111)与所述势垒层(104)形成欧姆接触。
6.根据权利要求1所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，所述栅极(110)与所述第一氮化镓层(109)形成肖特基接触。
7.根据权利要求1所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，所述衬底(101)厚度为0.3～1mm。
8.根据权利要求1所述的一种增强型氮化镓异质结场效应晶体管，其特征在于，所述成核层(102)为氮化铝成核层(102)，所述缓冲层(103)为氮化镓缓冲层(103)，所述势垒层(104)为铝镓氮势垒层(104)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211247265.2A CN115513293A (zh) | 2022-10-12 | 2022-10-12 | 一种增强型氮化镓异质结场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211247265.2A CN115513293A (zh) | 2022-10-12 | 2022-10-12 | 一种增强型氮化镓异质结场效应晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115513293A true CN115513293A (zh) | 2022-12-23 |
Family
ID=84509805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211247265.2A Pending CN115513293A (zh) | 2022-10-12 | 2022-10-12 | 一种增强型氮化镓异质结场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115513293A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116707502A (zh) * | 2023-08-07 | 2023-09-05 | 杭州云镓半导体科技有限公司 | 一种氮化镓高压器件 |
-
2022
- 2022-10-12 CN CN202211247265.2A patent/CN115513293A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116707502A (zh) * | 2023-08-07 | 2023-09-05 | 杭州云镓半导体科技有限公司 | 一种氮化镓高压器件 |
| CN116707502B (zh) * | 2023-08-07 | 2023-10-31 | 杭州云镓半导体科技有限公司 | 一种氮化镓高压器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI762486B (zh) | 包含漸變空乏層的三族氮化物裝置 | |
| JP6522102B2 (ja) | 電界効果ダイオード及びその製造方法 | |
| US8519439B2 (en) | Nitride semiconductor element with N-face semiconductor crystal layer | |
| WO2010021099A1 (ja) | 電界効果トランジスタ | |
| US20090008679A1 (en) | Semiconductor apparatus | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| US9231093B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| CN107482059B (zh) | 一种GaN异质结纵向逆导场效应管 | |
| JP2007305609A (ja) | 半導体装置 | |
| US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
| JP2012227456A (ja) | 半導体装置 | |
| US20230036698A1 (en) | Reverse blocking gallium nitride high electron mobility transistor | |
| CN108878524B (zh) | 一种氮化镓基高电子迁移率晶体管 | |
| CN115513293A (zh) | 一种增强型氮化镓异质结场效应晶体管 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN111276533B (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
| JP2010165896A (ja) | 半導体装置及びその製造方法 | |
| CN112993007A (zh) | 超结结构及超结器件 | |
| JP2013232578A (ja) | ショットキーバリアダイオード | |
| JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| JP6693142B2 (ja) | 半導体装置、電子部品、電子機器、および半導体装置の製造方法 | |
| US20230065808A1 (en) | Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors | |
| CN114864687A (zh) | 一种集成自反馈栅控制结构的氮化镓功率半导体器件 | |
| CN113871478A (zh) | 基于双栅的具有p型沟道特性的新型半导体器件 | |
| CN115050830A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |