JP2024033852A - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP2024033852A
JP2024033852A JP2022137729A JP2022137729A JP2024033852A JP 2024033852 A JP2024033852 A JP 2024033852A JP 2022137729 A JP2022137729 A JP 2022137729A JP 2022137729 A JP2022137729 A JP 2022137729A JP 2024033852 A JP2024033852 A JP 2024033852A
Authority
JP
Japan
Prior art keywords
schottky barrier
barrier diode
trench
drift layer
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022137729A
Other languages
English (en)
Inventor
潤 有馬
Jun Arima
実 藤田
Minoru Fujita
克己 川崎
Katsumi Kawasaki
潤 平林
Jun Hirabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2022137729A priority Critical patent/JP2024033852A/ja
Priority to PCT/JP2023/018393 priority patent/WO2024047965A1/ja
Priority to TW112121933A priority patent/TW202412325A/zh
Publication of JP2024033852A publication Critical patent/JP2024033852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が加わった場合にドリフト層に生じる電界を緩和する。【解決手段】ショットキーバリアダイオード1は、酸化ガリウムからなる半導体基板20及びドリフト層30と、アノード電極40及びカソード電極50とを備える。ドリフト層30は、平面視でアノード電極40を囲む外周トレンチ32を有する。外周トレンチ32は、内周壁33と、外周壁34と、底面35と、内周角部36と、外周角部37とを含む。内周壁33及び内周角部36は絶縁膜60を介してアノード電極40で覆われ、外周角部37はドリフト層30とは逆導電型の半導体材料70で覆われている。これにより、逆方向電圧が加わった場合に、ドリフト層30内の内周角部36の周囲に生じる電界が緩和される。【選択図】図1

Description

本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、PN接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン(Si)の代わりに、よりバンドギャップの大きい炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが4.8~4.9eVと非常に大きく、絶縁破壊電界も約8MV/cmと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献1に記載されている。
特許文献1に記載されたショットキーバリアダイオードは、酸化ガリウムからなるドリフト層に平面視でアノード電極を囲む外周トレンチを設け、外周トレンチをドリフト層とは逆導電型の半導体材料によって埋め込んだ構造を有している。このような構造により、逆方向電圧が加わると、外周トレンチ内の半導体材料とドリフト層のポテンシャル差によって外周トレンチの周囲に空乏層が広がることから、アノード電極の角部における電界集中が緩和され、絶縁破壊が生じにくくなる。
特開2019-179815号公報
本発明は、酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が加わった場合に、ドリフト層に生じる電界をより緩和することを目的とする。
本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備え、ドリフト層は、平面視でアノード電極を囲む外周トレンチを有し、外周トレンチは、内周壁と、外周壁と、底面と、内周壁と底面を繋ぐ内周角部と、外周壁と底面を繋ぐ外周角部とを含み、外周トレンチの内周壁及び内周角部は、絶縁膜を介してアノード電極で覆われ、外周トレンチの外周角部は、ドリフト層とは逆導電型の半導体材料で覆われている。
本発明によれば、逆方向電圧が加わった場合に、ドリフト層内の外周トレンチの内周角部の周囲に生じる電界を緩和することが可能となる。
本発明において、半導体材料がフローティング状態であっても構わない。これによれば、半導体材料に所定の電位を供給する必要がなくなる。
本発明において、ドリフト層は、外周トレンチに囲まれ、アノード電極が埋め込まれた複数の中心トレンチをさらに有していても構わない。これによれば、逆方向電圧が印加されると中心トレンチ間に位置するメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
このように、本発明によれば、酸化ガリウムを用いたショットキーバリアダイオードにおいて、逆方向電圧が加わった場合に、ドリフト層に生じる電界をより緩和することが可能となる。
図1(a)は、本発明の第1の実施形態によるショットキーバリアダイオード1の構成を示す模式的な平面図である。また、図1(b)は、図1(a)に示すA-A線に沿った略断面図である。 図2は、内周角部36及び外周角部37の定義を説明するための模式図である。 図3は、1200Vの逆方向電圧を印加した場合にドリフト層30に加わる電界強度と平面位置の関係を示すグラフである。 図4は、比較例によるショットキーバリアダイオードの構成を示す略断面図である。 図5は、本発明の第2の実施形態によるショットキーバリアダイオード2の構成を示す略断面図である。 図6は、本発明の第3の実施形態によるショットキーバリアダイオード3の構成を示す略断面図である。 図7は、本発明の第4の実施形態によるショットキーバリアダイオード4の構成を示す略断面図である。 図8は、本発明の第5の実施形態によるショットキーバリアダイオード5の構成を示す略断面図である。 図9は、本発明の第6の実施形態によるショットキーバリアダイオード6の構成を示す略断面図である。 図10は、本発明の第7の実施形態によるショットキーバリアダイオード7の構成を示す略断面図である。 図11は、本発明の第8の実施形態によるショットキーバリアダイオード8の構成を示す略断面図である。 図12は、本発明の第9の実施形態によるショットキーバリアダイオード9の構成を示す略断面図である。 図13は、本発明の第10の実施形態によるショットキーバリアダイオード10の構成を示す略断面図である。 図14は、本発明の第11の実施形態によるショットキーバリアダイオード11の構成を示す略断面図である。 図15は、本発明の第12の実施形態によるショットキーバリアダイオード12の構成を示す略断面図である。 図16は、本発明の第13の実施形態によるショットキーバリアダイオード13の構成を示す略断面図である。 図17は、本発明の第14の実施形態によるショットキーバリアダイオード14の構成を示す略断面図である。 図18(a)は、本発明の第15の実施形態によるショットキーバリアダイオード15の構成を示す模式的な平面図である。また、図18(b)は、図18(a)に示すA-A線に沿った略断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1(a)は、本発明の第1の実施形態によるショットキーバリアダイオード1の構成を示す模式的な平面図である。また、図1(b)は、図1(a)に示すA-A線に沿った略断面図である。
図1に示すように、第1の実施形態によるショットキーバリアダイオード1は、いずれも酸化ガリウム(β-Ga)からなる半導体基板20及びドリフト層30を備える。半導体基板20及びドリフト層30には、n型ドーパントとしてシリコン(Si)又はスズ(Sn)が導入されている。ドーパントの濃度は、ドリフト層30よりも半導体基板20の方が高く、これにより半導体基板20はn層、ドリフト層30はn層として機能する。半導体基板20のドーパント濃度は、例えば1×1018cm-3程度、ドリフト層30のドーパント濃度は、例えば1×1016cm-3程度であっても構わない。
半導体基板20は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは250μm程度である。半導体基板20の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が20A程度であれば、平面視で2.4mm×2.4mm程度とすればよい。
半導体基板20は、実装時において上面側に位置する上面21と、上面21の反対側であって、実装時において下面側に位置する裏面22を有する。上面21の全面にはドリフト層30が形成されている。ドリフト層30は、半導体基板20の上面21に反応性スパッタリング、PLD法、MBE法、MOCVD法、HVPE法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層30の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、1200V程度の耐圧を確保するためには、例えば10μm程度とすればよい。
ドリフト層30の上面31には、ドリフト層30とショットキー接触するアノード電極40が形成されている。アノード電極40は、例えば白金(Pt)、パラジウム(Pd)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)等の金属からなる。アノード電極40は、異なる金属膜を積層した多層構造、例えば、Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/AuまたはPd/Ti/Auであっても構わない。一方、半導体基板20の裏面22には、半導体基板20とオーミック接触するカソード電極50が設けられる。カソード電極50は、例えばチタン(Ti)等の金属からなる。カソード電極50は、異なる金属膜を積層した多層構造、例えば、Ti/AuまたはTi/Alであっても構わない。
本実施形態においては、ドリフト層30の上面31側にリング状の外周トレンチ32が設けられている。外周トレンチ32は、ドリフト層30を上面31側からエッチングすることによって形成することができる。アノード電極40は、外周トレンチ32に囲まれる領域に設けられている。外周トレンチ32の幅は例えば10μm程度、外周トレンチ32の深さは例えば2μm程度である。
図1に示すように、外周トレンチ32は、内周壁33と、外周壁34と、底面35と、内周壁33と底面35を繋ぐ内周角部36と、外周壁34と底面35を繋ぐ外周角部37とを含んでいる。内周壁33及び外周壁34は、積層方向とほぼ平行、つまりドリフト層30の上面31に対してほぼ垂直な外周トレンチ32の内壁面である。底面35は、ドリフト層30の上面31とほぼ平行な外周トレンチ32の内壁面である。内周角部36は、内周壁33と底面35を繋ぐ部分であり、外周角部37は、外周壁34と底面35を繋ぐ部分である。内周角部36及び外周角部37はほぼ直角であっても構わないし、湾曲していても構わない。内周角部36及び外周角部37が湾曲している場合、図2に示すように、内周壁33と底面35の間に位置する湾曲面が内周角部36に相当し、外周壁34と底面35の間に位置する湾曲面が外周角部37に相当する。
そして、本実施形態によるショットキーバリアダイオード1においては、外周トレンチ32の内周壁33、内周角部36及び底面35の一部が絶縁膜60を介してアノード電極40で覆われている。外周トレンチ32内においては、アノード電極40とドリフト層30の間に絶縁膜60が介在しているため、アノード電極40はドリフト層30と直接接しない。絶縁膜60の材料としては、HfOやAlなど誘電率の高い絶縁材料を用いることが望ましい。また、絶縁膜60の厚さは、例えば50nm程度とすることができる。これらによれば、耐圧効果が高められる。
一方、外周トレンチ32の外周壁34、外周角部37及び底面35の残りの部分は、ドリフト層30とは逆導電型である半導体材料70と接するように覆われている。本実施形態においては、ドリフト層30の導電型がn型であることから、外周トレンチ32内に位置する半導体材料70の導電型はp型である。図1に示す例では、外周トレンチ32の底面35におけるアノード電極40の端面位置と半導体材料70の端面位置が一致しており、したがって両者は接触している。半導体材料70の膜厚は、例えば200nmである。
半導体材料70を構成するp型の半導体材料としては、Si,GaAs,SiC,Ge,ZnSe,CdS,InP,SiGeなどの他、NiO,CuO、AgOなどのp型酸化物半導体を挙げることができる。p型酸化物半導体は酸化の問題がないという利点があり、中でも、NiOはp型導電性だけを示す特殊な材料であり、品質の安定化の観点から最も好ましい材料である。また、NiOはバンドギャップが3.7eVと大きいことから、酸化ガリウムの高耐圧を生かす材料として望ましい。さらに、アクセプタ濃度を制御するため、NiO(99.9%)に対して0.2~1.0mol%程度のLiやLaをドーパントとして添加しても構わない。アクセプタ濃度は5×1017cm-3以上であることが好ましく、製造安定性の面からは5×1018cm-3以上、例えば1×1019cm-3程度であることがより好ましい。これは、アクセプタ濃度が低いと半導体材料70が空乏化してしまい、所望の機能が得られない恐れがあるからである。このため、アクセプタ濃度は高いほど好ましい。しかしながら、アクセプタ濃度が1×1022cm-3を超えると膜の特性が劣化する恐れがあるため、5×1021cm-3程度以下であることが好ましい。
ここで、半導体材料70を構成するp型酸化物が完全なアモルファス状態であると、デバイス製造中の加熱工程において意図せず結晶化してしまい、特性が不安定となるおそれがある。この点を考慮すれば、外周トレンチ32内にp型酸化物を形成した時点で、例えば体積比で50%程度結晶化させておくことにより、デバイス製造中の加熱工程における結晶化の影響を低減することができる。
図3は、1200Vの逆方向電圧を印加した場合にドリフト層30に加わる電界強度と平面位置の関係を示すグラフであり、実線は本実施形態によるショットキーバリアダイオード1の特性を示し、破線は図4に示す比較例によるショットキーバリアダイオードの特性を示している。図4に示す比較例によるショットキーバリアダイオードは、外周トレンチ32の全内壁がドリフト層30とは逆導電型である半導体材料70で覆われている点において、本実施形態によるショットキーバリアダイオード1と相違している。
図3に示すように、外周壁34が設けられた平面位置においては、本実施形態によるショットキーバリアダイオード1と比較例によるショットキーバリアダイオードの電界強度に差はないが、内周壁33が設けられた平面位置においては、本実施形態によるショットキーバリアダイオード1の方が比較例によるショットキーバリアダイオードよりも電界強度が大幅に低減されていることが分かる。尚、内周壁33と外周壁34の間において部分的に電界強度が高くなっているのは、底面35におけるアノード電極40と半導体材料70の境界位置に相当する。
このように、本実施形態によるショットキーバリアダイオード1によれば、逆方向電圧が印加された場合にドリフト層30の内周壁33近傍に加わる電界強度を緩和することが可能となる。
<第2の実施形態>
図5は、本発明の第2の実施形態によるショットキーバリアダイオード2の構成を示す略断面図である。
図5に示すように、第2の実施形態によるショットキーバリアダイオード2は、アノード電極40及び半導体材料70を覆うよう、外周トレンチ32がフィールド絶縁膜80で埋め込まれている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
フィールド絶縁膜80の材料としては、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂を用いても構わないし、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化物や無機窒化物を用いても構わない。フィールド絶縁膜80の材料として樹脂を用いる場合、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法、成膜後に架橋処理する方法などを用いて形成することができる。また、フィールド絶縁膜80の材料として無機物を用いる場合、スパッタリング法や蒸着法等の真空プロセス、或いは、ゾルゲル法等の溶液プロセスなどを用いて形成することができる。
本実施形態が例示するように、外周トレンチ32の内部はフィールド絶縁膜80で埋め込まれていても構わない。
<第3の実施形態>
図6は、本発明の第3の実施形態によるショットキーバリアダイオード3の構成を示す略断面図である。
図6に示すように、第3の実施形態によるショットキーバリアダイオード3は、外周トレンチ32の底面35において、半導体材料70の一部がアノード電極40上に乗り上げている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構造は、絶縁膜60とアノード電極40の積層体を外周トレンチ32の内部に形成した後、半導体材料70を外周トレンチ32の内部に形成することによって得られる。
本実施形態が例示するように、半導体材料70の一部がアノード電極40上に形成されていても構わない。
<第4の実施形態>
図7は、本発明の第4の実施形態によるショットキーバリアダイオード4の構成を示す略断面図である。
図7に示すように、第4の実施形態によるショットキーバリアダイオード4は、外周トレンチ32に空洞部分がなく、絶縁膜60とアノード電極40の積層体が形成された部分を除く外周トレンチ32の全体が半導体材料70によって埋め込まれる点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構造は、絶縁膜60とアノード電極40の積層体を外周トレンチ32の内部に形成した後、外周トレンチ32の内部を半導体材料70で埋め込むことによって得られる。
本実施形態が例示するように、絶縁膜60とアノード電極40の積層体が形成された部分を除く外周トレンチ32の全体を半導体材料70で埋め込んでも構わない。
<第5の実施形態>
図8は、本発明の第5の実施形態によるショットキーバリアダイオード5の構成を示す略断面図である。
図8に示すように、第5の実施形態によるショットキーバリアダイオード5は、外周トレンチ32の底面35において、アノード電極40の一部が半導体材料70上に乗り上げている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構造は、半導体材料70を外周トレンチ32の内部に形成した後、アノード電極40を外周トレンチ32の内部に形成することによって得られる。
本実施形態が例示するように、アノード電極40の一部が半導体材料70上に形成されていても構わない。
<第6の実施形態>
図9は、本発明の第6の実施形態によるショットキーバリアダイオード6の構成を示す略断面図である。
図9に示すように、第6の実施形態によるショットキーバリアダイオード6は、外周トレンチ32に空洞部分がなく、絶縁膜60及び半導体材料70が形成された部分を除く外周トレンチ32の全体がアノード電極40によって埋め込まれる点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構造は、絶縁膜60及び半導体材料70を外周トレンチ32の内部に形成した後、外周トレンチ32の内部をアノード電極40で埋め込むことによって得られる。
本実施形態が例示するように、絶縁膜60及び半導体材料70が形成された部分を除く外周トレンチ32の全体をアノード電極40で埋め込んでも構わない。
<第7の実施形態>
図10は、本発明の第7の実施形態によるショットキーバリアダイオード7の構成を示す略断面図である。
図10に示すように、第7の実施形態によるショットキーバリアダイオード7は、外周トレンチ32の底面35において、絶縁膜60とアノード電極40の積層体の一部が半導体材料70上に乗り上げている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構造は、半導体材料70を外周トレンチ32の内部に形成した後、絶縁膜60とアノード電極40の積層体を外周トレンチ32の内部に形成することによって得られる。
本実施形態が例示するように、絶縁膜60とアノード電極40の積層体の一部が半導体材料70上に形成されていても構わない。このような構造の場合、半導体材料70は外周トレンチ32の底面35上においてアノード電極40と接しない。この場合における半導体材料70の電位については特に限定されず、所定の固定電位を印加しても構わないし、フローティング状態であっても構わない。後者の場合、半導体材料70を所定の電位を供給する必要がないことから、構造を簡素化することができる。
<第8の実施形態>
図11は、本発明の第8の実施形態によるショットキーバリアダイオード8の構成を示す略断面図である。
図11に示すように、第8の実施形態によるショットキーバリアダイオード8は、外周トレンチ32の底面35において、半導体材料70の一部が絶縁膜60上に乗り上げている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このような構造は、絶縁膜60を外周トレンチ32の内部に形成した後、半導体材料70及びアノード電極40を外周トレンチ32の内部に形成することによって得られる。
本実施形態が例示するように、半導体材料70の下面が絶縁膜60の上面と接していても構わない。
<第9の実施形態>
図12は、本発明の第9の実施形態によるショットキーバリアダイオード9の構成を示す略断面図である。
図12に示すように、第9の実施形態によるショットキーバリアダイオード9は、絶縁膜60とアノード電極40の積層体と半導体材料70の境界位置が外周トレンチ32の底面35の中央から内周角部36側にオフセットしている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
この場合であっても、外周トレンチ32の内周角部36が絶縁膜60とアノード電極40の積層体で覆われていれば、第1の実施形態によるショットキーバリアダイオード1と同様の効果を得ることが可能となる。
<第10の実施形態>
図13は、本発明の第10の実施形態によるショットキーバリアダイオード10の構成を示す略断面図である。
図13に示すように、第10の実施形態によるショットキーバリアダイオード10は、絶縁膜60とアノード電極40の積層体と半導体材料70の境界位置が外周トレンチ32の底面35の中央から外周角部37側にオフセットしている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
この場合であっても、外周トレンチ32の外周角部37が半導体材料70で覆われていれば、第1の実施形態によるショットキーバリアダイオード1と同様の効果を得ることが可能となる。
<第11の実施形態>
図14は、本発明の第11の実施形態によるショットキーバリアダイオード11の構成を示す略断面図である。
図14に示すように、第11の実施形態によるショットキーバリアダイオード11は、外周トレンチ32の外周壁34の上部が半導体材料70で覆われることなく露出している点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態が例示するように、外周トレンチ32の外周壁34の全体が半導体材料70で覆われている点は必須でなく、少なくとも外周角部37が半導体材料70で覆われていれば足りる。
<第12の実施形態>
図15は、本発明の第12の実施形態によるショットキーバリアダイオード12の構成を示す略断面図である。
図15に示すように、第12の実施形態によるショットキーバリアダイオード12は、外周トレンチ32の底面35の一部が絶縁膜60とアノード電極40の積層体や半導体材料70で覆われることなく露出している点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態が例示するように、外周トレンチ32の底面35の全体が絶縁膜60とアノード電極40の積層体または半導体材料70で覆われている点は必須でなく、底面35の一部が露出していても構わない。
<第13の実施形態>
図16は、本発明の第13の実施形態によるショットキーバリアダイオード13の構成を示す略断面図である。
図16に示すように、第13の実施形態によるショットキーバリアダイオード13は、アノード電極40及び半導体材料70を覆うよう、外周トレンチ32がフィールド絶縁膜80で埋め込まれている点において、第12の実施形態によるショットキーバリアダイオード12と相違している。その他の基本的な構成は第12の実施形態によるショットキーバリアダイオード12と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、外周トレンチ32の底面35の一部が露出していることから、フィールド絶縁膜80の一部が外周トレンチ32の底面35と接している。このように、フィールド絶縁膜80の一部が外周トレンチ32の底面35と接しても構わない。
<第14の実施形態>
図17は、本発明の第14の実施形態によるショットキーバリアダイオード14の構成を示す略断面図である。
図17に示すように、第14の実施形態によるショットキーバリアダイオード14は、アノード電極40の端部位置が外周トレンチ32の底面35の中央から内周角部36側にオフセットしており、これにより絶縁膜60の一部がアノード電極40で覆われることなく露出している点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
この場合であっても、外周トレンチ32の内周壁33及び内周角部36が絶縁膜60とアノード電極40の積層体で覆われていれば、第1の実施形態によるショットキーバリアダイオード1と同様の効果を得ることが可能となる。
<第15の実施形態>
図18(a)は、本発明の第15の実施形態によるショットキーバリアダイオード15の構成を示す模式的な平面図である。また、図18(b)は、図18(a)に示すA-A線に沿った略断面図である。
図18に示すように、第15の実施形態によるショットキーバリアダイオード15は、外周トレンチ32に囲まれるよう、ドリフト層30に複数の中心トレンチ38が設けられており、中心トレンチ38が絶縁膜60を介してアノード電極40で埋め込まれている点において、第1の実施形態によるショットキーバリアダイオード1と相違している。その他の基本的な構成は第1の実施形態によるショットキーバリアダイオード1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
複数の中心トレンチ38は、いずれも平面視でアノード電極40と重なる位置に設けられている。ドリフト層30のうち、外周トレンチ32又は中心トレンチ38によって挟まれた領域はメサ領域39を構成する。外周トレンチ32は、中心トレンチ38及びメサ領域39をリング状に囲んでいる。外周トレンチ32と中心トレンチ38が完全に分離されている必要はなく、図18(a)に示すように、中心トレンチ38と外周トレンチ32が繋がっていても構わない。中心トレンチ38と外周トレンチ32の深さは同じであっても構わないし、異なっていても構わない。メサ領域39は、中心トレンチ38及び外周トレンチ32によって区画されるドリフト層30の一部であり、アノード電極40とカソード電極50との間に逆方向電圧が印加されると空乏層となる。これにより、ドリフト層30のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
本実施形態が例示するように、外周トレンチ32に囲まれた中心トレンチ38がドリフト層30に設けられていても構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
1~15 ショットキーバリアダイオード
20 半導体基板
21 半導体基板の上面
22 半導体基板の裏面
30 ドリフト層
31 ドリフト層の上面
32 外周トレンチ
33 内周壁
34 外周壁
35 底面
36 内周角部
37 外周角部
38 中心トレンチ
39 メサ領域
40 アノード電極
50 カソード電極
60 絶縁膜
70 半導体材料
80 フィールド絶縁膜

Claims (3)

  1. 酸化ガリウムからなる半導体基板と、
    前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    前記ドリフト層とショットキー接触するアノード電極と、
    前記半導体基板とオーミック接触するカソード電極と、を備え、
    前記ドリフト層は、平面視で前記アノード電極を囲む外周トレンチを有し、
    前記外周トレンチは、内周壁と、外周壁と、底面と、前記内周壁と前記底面を繋ぐ内周角部と、前記外周壁と前記底面を繋ぐ外周角部とを含み、
    前記外周トレンチの前記内周壁及び前記内周角部は、絶縁膜を介して前記アノード電極で覆われ、
    前記外周トレンチの前記外周角部は、前記ドリフト層とは逆導電型の半導体材料で覆われている、ショットキーバリアダイオード。
  2. 前記半導体材料がフローティング状態である、請求項1に記載のショットキーバリアダイオード。
  3. 前記ドリフト層は、前記外周トレンチに囲まれ、前記アノード電極が埋め込まれた複数の中心トレンチをさらに有する、請求項1又は2に記載のショットキーバリアダイオード。
JP2022137729A 2022-08-31 2022-08-31 ショットキーバリアダイオード Pending JP2024033852A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022137729A JP2024033852A (ja) 2022-08-31 2022-08-31 ショットキーバリアダイオード
PCT/JP2023/018393 WO2024047965A1 (ja) 2022-08-31 2023-05-17 ショットキーバリアダイオード
TW112121933A TW202412325A (zh) 2022-08-31 2023-06-13 肖特基能障二極體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022137729A JP2024033852A (ja) 2022-08-31 2022-08-31 ショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
JP2024033852A true JP2024033852A (ja) 2024-03-13

Family

ID=90099320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022137729A Pending JP2024033852A (ja) 2022-08-31 2022-08-31 ショットキーバリアダイオード

Country Status (3)

Country Link
JP (1) JP2024033852A (ja)
TW (1) TW202412325A (ja)
WO (1) WO2024047965A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード
CN114171608A (zh) * 2021-12-08 2022-03-11 中山大学 一种肖特基接触的沟槽型功率二极管及其制备方法

Also Published As

Publication number Publication date
TW202412325A (zh) 2024-03-16
WO2024047965A1 (ja) 2024-03-07

Similar Documents

Publication Publication Date Title
JP7165322B2 (ja) ショットキーバリアダイオード
US11626522B2 (en) Schottky barrier diode
JP6966740B2 (ja) ショットキーバリアダイオード
US11699766B2 (en) Schottky barrier diode
US11557681B2 (en) Schottky barrier diode
WO2021124649A1 (ja) ショットキーバリアダイオード
JP7371484B2 (ja) ショットキーバリアダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード
WO2022181203A1 (ja) ショットキーバリアダイオード
JP7456220B2 (ja) ショットキーバリアダイオード
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード