JP2829067B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2829067B2 JP2829067B2 JP1318801A JP31880189A JP2829067B2 JP 2829067 B2 JP2829067 B2 JP 2829067B2 JP 1318801 A JP1318801 A JP 1318801A JP 31880189 A JP31880189 A JP 31880189A JP 2829067 B2 JP2829067 B2 JP 2829067B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- current
- voltage
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、スイッチングレギュレータ方式の電源回路
に一般に使用される二次側整流素子等の半導体装置に関
するもので、特にショットキーバリアダイオード等の順
方向電圧−電流特性の改善に係るものである。
に一般に使用される二次側整流素子等の半導体装置に関
するもので、特にショットキーバリアダイオード等の順
方向電圧−電流特性の改善に係るものである。
（従来の技術） ショットキーバリアダイオードは、順電圧が低く、順
方向の電力損失が小さく、又ターンオフ速度が速いとい
う特徴を持っているが、一方、逆方向電流が大きく、逆
方向降伏電圧が低いという欠点がある。これらの欠点を
改善する従来技術は、例えば特公昭59−35183号、特公
昭59−49713号及び特開昭60−74582号（U.S、Patent 46
41174号と同内容）等に開示されている。このような従
来技術について図面を参照して説明する。
方向の電力損失が小さく、又ターンオフ速度が速いとい
う特徴を持っているが、一方、逆方向電流が大きく、逆
方向降伏電圧が低いという欠点がある。これらの欠点を
改善する従来技術は、例えば特公昭59−35183号、特公
昭59−49713号及び特開昭60−74582号（U.S、Patent 46
41174号と同内容）等に開示されている。このような従
来技術について図面を参照して説明する。
第５図は、逆方向特性を改良した従来のショットキー
バリアダイオード（SBDと略記）100の要部断面図であ
る。同図において、高濃度のＮ導電型半導体基板（N+基
板と略記）１上に低濃度のＮ導電型半導体層（N-層と略
記）２が、エピタキシャル成長により形成される。N-層
２の主表面には所定の間隔をもって高濃度のＰ導電型半
導体領域（P+領域と略記）３が配設されている。N-層の
露出面とP+領域３の露出面は、同一平面を形成し、アノ
ード電極膜４と接する。アノード電極膜４の導電材料
は、該電極膜がN-層２とショットキー接触するように選
択される。N+基板１とオーム接触するようにカソード電
極膜５が設けられる。
バリアダイオード（SBDと略記）100の要部断面図であ
る。同図において、高濃度のＮ導電型半導体基板（N+基
板と略記）１上に低濃度のＮ導電型半導体層（N-層と略
記）２が、エピタキシャル成長により形成される。N-層
２の主表面には所定の間隔をもって高濃度のＰ導電型半
導体領域（P+領域と略記）３が配設されている。N-層の
露出面とP+領域３の露出面は、同一平面を形成し、アノ
ード電極膜４と接する。アノード電極膜４の導電材料
は、該電極膜がN-層２とショットキー接触するように選
択される。N+基板１とオーム接触するようにカソード電
極膜５が設けられる。
このSBD100に、低い順電圧を印加すると、順電流はア
ノード電極膜４からショットキー接合部６を経てN-層２
に流入し、カソード電極膜５より流出する。なお前記順
電圧がP+領域３とN-層２とのP+N-接合の立ち上がり電圧
を越えない範囲では、該接合を流れる電流は微弱で無視
でき、順電流はショットキー接合６を流れる電流と考え
てよい。
ノード電極膜４からショットキー接合部６を経てN-層２
に流入し、カソード電極膜５より流出する。なお前記順
電圧がP+領域３とN-層２とのP+N-接合の立ち上がり電圧
を越えない範囲では、該接合を流れる電流は微弱で無視
でき、順電流はショットキー接合６を流れる電流と考え
てよい。
次にこのダイオード100に逆電圧、即ちアノード電極
膜４に負、カソード電極膜５に正の極性の電圧を印加し
た場合について述べる。第６図は、逆電圧を小さい値か
ら順次増加した時の空乏層領域の拡がりを模式的に示す
もので、同図（ａ）は逆電圧VRが小、同図（ｂ）は中、
同図（ｃ）は大のそれぞれの場合を示す。同図において
第５図と同じ符号は同じ部分を表わし、破線は空乏層７
の境界を示す。又矢印を付した線条は、その条幅が高密
度の逆電流通電路の幅、矢印が電流キャリア（電子）の
移動方向を示す。逆電圧を印加し、その値を小から大に
増加していくと、P+N-接合による空乏層がN-層２内に広
がり、前記通電路の幅は次第に狭められ、遂には隣接す
るP+領域３からN-層２に拡がる空乏層が互いに接し、一
体化するに至り、前記通電路は遮断される。この現象は
ピンチオフと呼ばれ、又この時の電圧は、ピンチオフ電
圧と呼ばれる。
膜４に負、カソード電極膜５に正の極性の電圧を印加し
た場合について述べる。第６図は、逆電圧を小さい値か
ら順次増加した時の空乏層領域の拡がりを模式的に示す
もので、同図（ａ）は逆電圧VRが小、同図（ｂ）は中、
同図（ｃ）は大のそれぞれの場合を示す。同図において
第５図と同じ符号は同じ部分を表わし、破線は空乏層７
の境界を示す。又矢印を付した線条は、その条幅が高密
度の逆電流通電路の幅、矢印が電流キャリア（電子）の
移動方向を示す。逆電圧を印加し、その値を小から大に
増加していくと、P+N-接合による空乏層がN-層２内に広
がり、前記通電路の幅は次第に狭められ、遂には隣接す
るP+領域３からN-層２に拡がる空乏層が互いに接し、一
体化するに至り、前記通電路は遮断される。この現象は
ピンチオフと呼ばれ、又この時の電圧は、ピンチオフ電
圧と呼ばれる。
SBD100はこのピンチオフ現象を利用し、逆電流の低減
と逆方向降伏電圧の向上を計ったものである。このため
隣接するP+領域３の間隔が、第７図に示すように、d1,d
2,d3（ただしd3＞d2＞d1）と異なると、前記通電路が遮
断されるピンチオフ電圧VP等が変化し、順方向及び逆方
向電流電圧特性は大きく違ってくる。
と逆方向降伏電圧の向上を計ったものである。このため
隣接するP+領域３の間隔が、第７図に示すように、d1,d
2,d3（ただしd3＞d2＞d1）と異なると、前記通電路が遮
断されるピンチオフ電圧VP等が変化し、順方向及び逆方
向電流電圧特性は大きく違ってくる。
第８図は、P+領域３の間隔を変えた時のSBDの逆電圧V
Rと逆電流IRとの関係を概念的に示す特性図である。曲
線a1,a2,a3は、P+領域３の間隔がそれぞれd1,d2,d3の場
合の特性で、破線で示す曲線ｃは、P+領域３を持たな
い、即ち電流をピンチオフする構造を持たない場合の特
性である。横軸の逆電圧VR1,VR2及びVR3は、間隔d1,d2,
d3のSBDのピンチオフ電圧を表わす。同図より明らかな
ように、逆電圧VRを印加し、その値を順次増加していく
と、逆電圧IRは増加する。逆電圧VRがピンチオフ電圧に
達すると、高密度の逆電流電路は遮断され、その後、逆
電流IRはゆるやかに漸増する。一般に逆電圧IRは小さい
ほど望ましく、曲線a1,a2,a3を比較すると、曲線a1の場
合即ちP+領域３の間隔が最も小さいd1の場合が好まし
い。即ちP+領域３の間隔を狭くすれば逆電流特性は良く
なることがわかる。
Rと逆電流IRとの関係を概念的に示す特性図である。曲
線a1,a2,a3は、P+領域３の間隔がそれぞれd1,d2,d3の場
合の特性で、破線で示す曲線ｃは、P+領域３を持たな
い、即ち電流をピンチオフする構造を持たない場合の特
性である。横軸の逆電圧VR1,VR2及びVR3は、間隔d1,d2,
d3のSBDのピンチオフ電圧を表わす。同図より明らかな
ように、逆電圧VRを印加し、その値を順次増加していく
と、逆電圧IRは増加する。逆電圧VRがピンチオフ電圧に
達すると、高密度の逆電流電路は遮断され、その後、逆
電流IRはゆるやかに漸増する。一般に逆電圧IRは小さい
ほど望ましく、曲線a1,a2,a3を比較すると、曲線a1の場
合即ちP+領域３の間隔が最も小さいd1の場合が好まし
い。即ちP+領域３の間隔を狭くすれば逆電流特性は良く
なることがわかる。
第９図は、P+領域３の間隔を変えた時のSBDの順電圧V
Fと順電流IFとの関係を概念的に示す特性図である。曲
線b1,b2,b3はP+領域３の間隔がそれぞれd1,d2,d3の場合
のVF−IF特性である。横軸は順電圧VF即ち順方向電圧降
下を、縦軸は順電流IF即ち負荷電流を表わす。一定値I
F1の順電流を流した時、順方向電圧降下は、間隔d1,d2,
d3に対応してそれぞれVF1,VF2,VF3となる。曲線b1,b2,b
3を比較すると曲線b3の順方向電圧−電流特性が最も望
ましい。即ち順電流が同一の場合には、隣接するP+領域
３に挟まれるショットキー接合の電流密度は、P+領域３
の間隔が狭いほど大きくなり、その界面で損失する電圧
は大きくなる。
Fと順電流IFとの関係を概念的に示す特性図である。曲
線b1,b2,b3はP+領域３の間隔がそれぞれd1,d2,d3の場合
のVF−IF特性である。横軸は順電圧VF即ち順方向電圧降
下を、縦軸は順電流IF即ち負荷電流を表わす。一定値I
F1の順電流を流した時、順方向電圧降下は、間隔d1,d2,
d3に対応してそれぞれVF1,VF2,VF3となる。曲線b1,b2,b
3を比較すると曲線b3の順方向電圧−電流特性が最も望
ましい。即ち順電流が同一の場合には、隣接するP+領域
３に挟まれるショットキー接合の電流密度は、P+領域３
の間隔が狭いほど大きくなり、その界面で損失する電圧
は大きくなる。
第10図に、電流をピンチオフする構造を有する他のシ
ョットキーダイオード101の従来例を示す。同図（ａ）
は、該ダイオードの部分断面図、同図（ｂ）は部分斜視
図である。第５図と同符号は、等しいか対応する部分を
表わすので説明を省略する。
ョットキーダイオード101の従来例を示す。同図（ａ）
は、該ダイオードの部分断面図、同図（ｂ）は部分斜視
図である。第５図と同符号は、等しいか対応する部分を
表わすので説明を省略する。
同図において、ピンチオフ作用に関与するP+領域３の
露出面と、主電流通電路を形成するN+層2aの表面とは、
同一平面上にあって、アノード電極膜4aに接している。
アノード電極膜4aとN+層2aとは、極めて低いショットキ
ーバリアを形成するように、電極材料及び不純物濃度が
選択されている。SBD101においては、アノード電極膜4a
とカソード電極膜５とを短絡若しくは微小逆電圧を印加
した場合、相隣るP+領域３から伸びる空乏層がN+層・N-
層界面上で結合し、N+層2aを経由する通電路がピンチオ
フされるようになっている。このため同図（ｂ）からわ
かるように、N+層2aの領域は、ピンチオフ用のP+領域３
に取り囲まれ、互いに密に配設されている。これにより
SBD101の逆方向電流特性は、大きく改善される。一方順
電流が流れるN+層2aの露出面は、P+領域３の表面積に比
べ、面積が小さく、順電流特性は良くない。
露出面と、主電流通電路を形成するN+層2aの表面とは、
同一平面上にあって、アノード電極膜4aに接している。
アノード電極膜4aとN+層2aとは、極めて低いショットキ
ーバリアを形成するように、電極材料及び不純物濃度が
選択されている。SBD101においては、アノード電極膜4a
とカソード電極膜５とを短絡若しくは微小逆電圧を印加
した場合、相隣るP+領域３から伸びる空乏層がN+層・N-
層界面上で結合し、N+層2aを経由する通電路がピンチオ
フされるようになっている。このため同図（ｂ）からわ
かるように、N+層2aの領域は、ピンチオフ用のP+領域３
に取り囲まれ、互いに密に配設されている。これにより
SBD101の逆方向電流特性は、大きく改善される。一方順
電流が流れるN+層2aの露出面は、P+領域３の表面積に比
べ、面積が小さく、順電流特性は良くない。
（発明が解決しようとする課題） これまで述べたように、従来のピンチオフ構造を有す
るSBDでは、逆方向電圧−電流特性を良くするには、ピ
ンチオフ電圧制御に大きな影響を持つP+領域間の間隔を
できるだけ狭くする必要がある。又順方向電圧−電流特
性を良くするには前記P+領域間の間隔を広くする必要が
ある。即ち従来技術では、上記２つの特性は、いわゆる
トレードオフの関係にあり、従って各種条件を勘案し、
最適設計が行なわれている。
るSBDでは、逆方向電圧−電流特性を良くするには、ピ
ンチオフ電圧制御に大きな影響を持つP+領域間の間隔を
できるだけ狭くする必要がある。又順方向電圧−電流特
性を良くするには前記P+領域間の間隔を広くする必要が
ある。即ち従来技術では、上記２つの特性は、いわゆる
トレードオフの関係にあり、従って各種条件を勘案し、
最適設計が行なわれている。
本発明は、従来の逆方向の電圧−電流特性を維持し
て、順方向の電圧−電流特性が改善されるショットキー
バリアダイオード等の半導体装置を提供することを目的
とする。
て、順方向の電圧−電流特性が改善されるショットキー
バリアダイオード等の半導体装置を提供することを目的
とする。
［発明の構成］ （課題を解決するための手段と作用） 本発明の半導体装置は、第１図に例示するように、
（ａ）一導電型第１半導体層（N+基板）21と該層より低
不純物濃度の一導電型第２半導体層（N-層）22とを積層
して成る半導体基板21と、（ｂ）該基板の一方の主面側
（上方）の第２半導体層（N-層）22の表面に所定の間隔
をもって露出して配置されると共に該露出面23aが第２
半導体層22の表面22aより凹んだ構造の底の部分にのみ
形成される反対導電型第３半導体領域（P+領域）23と、
（ｃ）第２半導体層22の前記表面22a及び第３半導体領
域23の前記露出面23aに接する第１電極膜24と、（ｄ）
前記半導体基板の他方の主面（下方）に第１半導体層21
に接して設けられる第２電極膜25とを具備することを特
徴とする半導体装置である。
（ａ）一導電型第１半導体層（N+基板）21と該層より低
不純物濃度の一導電型第２半導体層（N-層）22とを積層
して成る半導体基板21と、（ｂ）該基板の一方の主面側
（上方）の第２半導体層（N-層）22の表面に所定の間隔
をもって露出して配置されると共に該露出面23aが第２
半導体層22の表面22aより凹んだ構造の底の部分にのみ
形成される反対導電型第３半導体領域（P+領域）23と、
（ｃ）第２半導体層22の前記表面22a及び第３半導体領
域23の前記露出面23aに接する第１電極膜24と、（ｄ）
前記半導体基板の他方の主面（下方）に第１半導体層21
に接して設けられる第２電極膜25とを具備することを特
徴とする半導体装置である。
即ち第３図に示すようにピンチオフのための第３半導
体領域23の相互の間隔を一定にした状態で、主電流通電
路を形成する第２半導体層22の表面22aを、前記第３半
導体領域23の露出面23aより突出させることにより、第
１電極膜24と第２半導体層22との接触面積を増加し、該
接触面を横切る順電流の電流密度を小さくする。これら
により、この半導体装置の逆方向の電圧−電流特性は変
化せず、順方向の電圧−電流特性は改善される。
体領域23の相互の間隔を一定にした状態で、主電流通電
路を形成する第２半導体層22の表面22aを、前記第３半
導体領域23の露出面23aより突出させることにより、第
１電極膜24と第２半導体層22との接触面積を増加し、該
接触面を横切る順電流の電流密度を小さくする。これら
により、この半導体装置の逆方向の電圧−電流特性は変
化せず、順方向の電圧−電流特性は改善される。
なお上記本発明の半導体装置において、第２半導体層
の表面と第１電極膜とがショットキー接触をする半導体
装置は望ましい実施態様である。
の表面と第１電極膜とがショットキー接触をする半導体
装置は望ましい実施態様である。
（実施例） 次に本発明の実施例について図面を参照して説明す
る。第１図は、本発明のピンチオフ構造を有するSBDの
模式的断面図であり、第２図は該SBDの製造工程を示す
断面図である。
る。第１図は、本発明のピンチオフ構造を有するSBDの
模式的断面図であり、第２図は該SBDの製造工程を示す
断面図である。
第２図（ａ）に示すように、N+基板（不純物濃度８〜
９×1020 stoms/cm3）21上にN-層（不純物濃度７〜９×
1015 stoms/cm3）22をエピタキシャル成長により厚さ５
μｍ程度積層して半導体基板21を形成する。次に酸化工
程により、SiO2膜26を厚さ0.5〜１μｍ形成する。
９×1020 stoms/cm3）21上にN-層（不純物濃度７〜９×
1015 stoms/cm3）22をエピタキシャル成長により厚さ５
μｍ程度積層して半導体基板21を形成する。次に酸化工
程により、SiO2膜26を厚さ0.5〜１μｍ形成する。
次に同図（ｂ）に示すように、光蝕刻法によりP+領域
23を形成する部分の酸化膜を選択的に除去し、これをマ
スクとし更にシリコンを5000〜10000Åエッチングを行
ない、凹所27を形成する。
23を形成する部分の酸化膜を選択的に除去し、これをマ
スクとし更にシリコンを5000〜10000Åエッチングを行
ない、凹所27を形成する。
次に同図（ｃ）に示すように、凹所27の底にP+領域形
成の不純物拡散源として、ボロン（Ｂ）をイオン注入す
る。次に酸化工程により酸化膜（SiO2）28を5000Å程度
形成後、拡散によりP+領域23を形成する。
成の不純物拡散源として、ボロン（Ｂ）をイオン注入す
る。次に酸化工程により酸化膜（SiO2）28を5000Å程度
形成後、拡散によりP+領域23を形成する。
次に同図（ｄ）に示すように、バリアメタルを形成す
る部分の酸化膜を選択的に除去した後、Siエッチング液
にてSiをエッチングする。その際、P+領域23のエッチン
グ速度がN-層22のエッチング速度より速いので、この効
果を利用すれば、前記同図（ｂ）で行なったエッチング
の工程を省くことが可能である。第２図（ｄ′）は、同
図（ｄ）の円周29で囲まれた領域の拡大図である。P+領
域23のエッチング深さh2は、N-層22のエッチング深さh1
より大きくなるので、エッチング条件を適当に選択すれ
ば、P+領域23の露出面23aがN-層22の表面22aより所望の
深さだけ凹むようにすることが可能である。
る部分の酸化膜を選択的に除去した後、Siエッチング液
にてSiをエッチングする。その際、P+領域23のエッチン
グ速度がN-層22のエッチング速度より速いので、この効
果を利用すれば、前記同図（ｂ）で行なったエッチング
の工程を省くことが可能である。第２図（ｄ′）は、同
図（ｄ）の円周29で囲まれた領域の拡大図である。P+領
域23のエッチング深さh2は、N-層22のエッチング深さh1
より大きくなるので、エッチング条件を適当に選択すれ
ば、P+領域23の露出面23aがN-層22の表面22aより所望の
深さだけ凹むようにすることが可能である。
なお第２図、（ｄ′）におけるP+領域23は右半分が凹
んだ構造の側面にも形成されている。しかしながら、第
２図（ｄ′）は、第２図（ｄ）における円周29で囲まれ
た領域の拡大図であって、第２図（ｄ′）のP+領域は第
２図において一番外側のP+領域である。そのように、第
２図（ｄ′）のP+領域の右外側には次のP+領域が存在し
ないのであるから、本発明の反対導電型第３半導体領域
の機能を有するのは、第２図（ｄ′）におけるP+領域の
左半分だけであり、、P+領域の右半分は耐圧を安定に得
るガードリング部で本発明の反対導電型第３半導体領域
ではない。
んだ構造の側面にも形成されている。しかしながら、第
２図（ｄ′）は、第２図（ｄ）における円周29で囲まれ
た領域の拡大図であって、第２図（ｄ′）のP+領域は第
２図において一番外側のP+領域である。そのように、第
２図（ｄ′）のP+領域の右外側には次のP+領域が存在し
ないのであるから、本発明の反対導電型第３半導体領域
の機能を有するのは、第２図（ｄ′）におけるP+領域の
左半分だけであり、、P+領域の右半分は耐圧を安定に得
るガードリング部で本発明の反対導電型第３半導体領域
ではない。
次にバリアメタル及び電極膜（バリアメタルで代用も
できる）を蒸着し、パターニングしてアノード電極膜24
を形成し、裏面にカソード電極膜25を形成し、ウェーハ
をチップ化し、第１図に示すペレットが完成する。
できる）を蒸着し、パターニングしてアノード電極膜24
を形成し、裏面にカソード電極膜25を形成し、ウェーハ
をチップ化し、第１図に示すペレットが完成する。
第１図に示すSBDは、P+領域23の露出面23aよりN-層22
の表面22aが突出していることが相異するほかは、従来
構造とほぼ等しい。したがって逆方向の電圧（VR）−電
流（IR）特性に支配的な影響力を持つP+領域23の相互間
隔等は、従来と同様であるので、逆方向の電圧−電流特
性は変化しない。
の表面22aが突出していることが相異するほかは、従来
構造とほぼ等しい。したがって逆方向の電圧（VR）−電
流（IR）特性に支配的な影響力を持つP+領域23の相互間
隔等は、従来と同様であるので、逆方向の電圧−電流特
性は変化しない。
P+領域の露出面23aよりN-層の表面22aを突出させる
と、順方向の電圧（VF）−電流（IF）特性が改善される
ことについて、第４図を参照して説明する。同図（ａ）
は、第１図に示すSBDの部分断面図、同図（ｂ）は部分
平面図である。このSBDの順電圧VF及び順電流密度JFは
近似的に次式で与えられる。
と、順方向の電圧（VF）−電流（IF）特性が改善される
ことについて、第４図を参照して説明する。同図（ａ）
は、第１図に示すSBDの部分断面図、同図（ｂ）は部分
平面図である。このSBDの順電圧VF及び順電流密度JFは
近似的に次式で与えられる。
ただし φB:ショットキー障壁の高さ、 k:ボルツマン定数。T:絶対温度。
q:電子の電荷。
JFS:N-層22のバリアメタル24との界面を横切る電流の
電流密度。
電流密度。
JFC:単位セル（L2）当たりに流れる電流をL2で割った
もの。
もの。
VFR:N-層22及びN+基板21の抵抗成分による電圧降下
分。
分。
A:リチャードソン定数。
L:単位セルの一辺の長さ。
2d:P+領域23の間隔。
h:N-層の表面22aがP+領域露出面23aより突出する高
さ。
さ。
従来のSBDの順電圧VF′は 本発明のSBDの順電圧VF″は となる。
従ってVFR′≒VFR″として となる。
ｄ＝0.5μm,L＝５μm,h＝0.5μm,T＝300゜K,q＝1.602
×10-19C,k＝1.38×10-23J/K とすると、VF′−VF″＝0.061Vとなり、VF≒0.4
［ｖ］程度のため５％程度の改善が見込まれる。
×10-19C,k＝1.38×10-23J/K とすると、VF′−VF″＝0.061Vとなり、VF≒0.4
［ｖ］程度のため５％程度の改善が見込まれる。
従来技術では、順方向のVF−IF特性を改善すると、逆
方向のVR−IR特性が悪くなるという相反する関係があっ
たが、本発明では上記のように逆方向のVR−IR特性を悪
くせずに、順方向のVF−IF特性の改善が可能である。
方向のVR−IR特性が悪くなるという相反する関係があっ
たが、本発明では上記のように逆方向のVR−IR特性を悪
くせずに、順方向のVF−IF特性の改善が可能である。
上記実施例では、N-層22のアノード電極膜24とがショ
ットキー接触をするSBDについて述べたが、これに限定
されない。
ットキー接触をするSBDについて述べたが、これに限定
されない。
又P+領域23は相互間隔を十分近接して配置し、ゼロ電
圧又は微小逆電圧でその空乏層が結合し、主通電路を遮
断することも可能である。
圧又は微小逆電圧でその空乏層が結合し、主通電路を遮
断することも可能である。
［発明の効果］ これまで述べたように、本発明の半導体装置では、ピ
ンチオフ用のP+領域の露出面と主電流通電路を形成する
N-層の表面とに段差を設け、電極と接するN-層の面積を
増加することにより、従来の逆方向の電圧−電流特性を
維持し、順方向の電圧−電流特性が改善されるSBD等の
半導体装置を提供することができた。
ンチオフ用のP+領域の露出面と主電流通電路を形成する
N-層の表面とに段差を設け、電極と接するN-層の面積を
増加することにより、従来の逆方向の電圧−電流特性を
維持し、順方向の電圧−電流特性が改善されるSBD等の
半導体装置を提供することができた。
第１図は本発明の半導体装置の断面図、第２図は第１図
の半導体装置の製造工程を示す図、第３図は本発明の特
徴を説明するための部分断面図、第４図（ａ）及び
（ｂ）は本発明の半導体装置の効果を説明するためのそ
れぞれ部分断面図及び平面図、第５図は従来の半導体装
置の部分断面図、第６図は第５図の半導体装置の空乏層
の形状を説明する断面図、第７図は第５図の半導体装置
のP+領域の間隔を示す断面図、第８図及び第９図は第５
図の半導体装置のそれぞれ逆方向及び順方向の電圧−電
流特性図、第10図（ａ）及び（ｂ）は従来の他の半導体
装置の部分断面図及び斜視図である。 21……一導電型第１半導体層、22……一導電型第２半導
体層、22a……第２半導体層の表面、21……半導体基
板、23……反対導電型第３半導体領域、23a……第３半
導体領域の露出面、24……第１電極膜、25……第２電極
膜。
の半導体装置の製造工程を示す図、第３図は本発明の特
徴を説明するための部分断面図、第４図（ａ）及び
（ｂ）は本発明の半導体装置の効果を説明するためのそ
れぞれ部分断面図及び平面図、第５図は従来の半導体装
置の部分断面図、第６図は第５図の半導体装置の空乏層
の形状を説明する断面図、第７図は第５図の半導体装置
のP+領域の間隔を示す断面図、第８図及び第９図は第５
図の半導体装置のそれぞれ逆方向及び順方向の電圧−電
流特性図、第10図（ａ）及び（ｂ）は従来の他の半導体
装置の部分断面図及び斜視図である。 21……一導電型第１半導体層、22……一導電型第２半導
体層、22a……第２半導体層の表面、21……半導体基
板、23……反対導電型第３半導体領域、23a……第３半
導体領域の露出面、24……第１電極膜、25……第２電極
膜。
Claims (1)
- 【請求項１】一導電型第１半導体層と該層より低不純物
濃度の一導電型第２半導体層とを積層して成る半導体基
板と、該基板の一方の主面側の第２半導体層の表面に所
定の間隔をもって露出して配置されると共に該露出面が
第２半導体層の前記表面より凹んだ構造の底の部分にの
み形成される反対導電型第３半導体領域と、第２半導体
層の前記表面及び第３半導体領域の前記露出面に接する
第１電極膜と、前記半導体基板の他方の主面に第１半導
体層に接して設けられる第２電極膜とを、具備すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318801A JP2829067B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318801A JP2829067B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03181172A JPH03181172A (ja) | 1991-08-07 |
| JP2829067B2 true JP2829067B2 (ja) | 1998-11-25 |
Family
ID=18103098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318801A Expired - Lifetime JP2829067B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829067B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5518402B2 (ja) * | 2009-08-31 | 2014-06-11 | 新電元工業株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2176339A (en) * | 1985-06-10 | 1986-12-17 | Philips Electronic Associated | Semiconductor device with schottky junctions |
-
1989
- 1989-12-11 JP JP1318801A patent/JP2829067B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03181172A (ja) | 1991-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6080938B2 (ja) | トランジスタセルおよびエンハンスメントセルを有する半導体装置 | |
| JP3751976B2 (ja) | 炭化ケイ素サイリスタ | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
| CN111656532B (zh) | 电力用半导体装置 | |
| JP6010773B2 (ja) | 半導体素子及びその製造方法 | |
| JP4282972B2 (ja) | 高耐圧ダイオード | |
| US5309002A (en) | Semiconductor device with protruding portion | |
| JP2006352028A (ja) | 整流素子およびその製造方法 | |
| JPS6410102B2 (ja) | ||
| US11869969B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPS63146472A (ja) | 半導体構造体の製造方法 | |
| JP2829067B2 (ja) | 半導体装置 | |
| US8878238B2 (en) | MCT device with base-width-determined latching and non-latching states | |
| US20220285485A1 (en) | Schottky barrier diode and method for manufacturing the same | |
| JP3327571B2 (ja) | 半導体装置 | |
| JPH0136270B2 (ja) | ||
| JPH0864845A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH0227822B2 (ja) | ||
| JPH02202061A (ja) | 逆導通ゲートターンオフサイリスタ | |
| JPH03185870A (ja) | 半導体装置 | |
| JP2001036069A (ja) | ダイオード | |
| JP4052463B2 (ja) | 高耐圧ショットキーダイオード | |
| JPH05259437A (ja) | 半導体装置 | |
| JPS60247969A (ja) | 自己消弧形半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |