WO2016002057A1 - 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 - Google Patents

半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 Download PDF

Info

Publication number
WO2016002057A1
WO2016002057A1 PCT/JP2014/067840 JP2014067840W WO2016002057A1 WO 2016002057 A1 WO2016002057 A1 WO 2016002057A1 JP 2014067840 W JP2014067840 W JP 2014067840W WO 2016002057 A1 WO2016002057 A1 WO 2016002057A1
Authority
WO
WIPO (PCT)
Prior art keywords
guard ring
silicon carbide
epitaxial layer
semiconductor device
depth
Prior art date
Application number
PCT/JP2014/067840
Other languages
English (en)
French (fr)
Inventor
望月　和浩
宏行 松島
泰之 沖野
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2014/067840 priority Critical patent/WO2016002057A1/ja
Publication of WO2016002057A1 publication Critical patent/WO2016002057A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Definitions

  • the present invention relates to a semiconductor device, a power module, a power conversion device, a three-phase motor system, an automobile, and a railway vehicle.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2014-038937
  • Patent Document 2 Japanese Patent No. 4640436
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2013-074148
  • Non-Patent Document 3 Applied Physics Letters Volume 80, No. 5 (2002), pages 749 to 751
  • Patent Document 1 describes a technique of forming a transition region and a surf region in a p-type termination region surrounding a semiconductor element formed on an n-type semiconductor substrate.
  • the transition region has a p-type impurity concentration that decreases as the p-type impurity concentration increases from the outer peripheral side of the semiconductor element toward the outer peripheral side of the semiconductor substrate, and the p-type impurity concentration per unit length in a direction perpendicular to the thickness direction of the semiconductor substrate.
  • the amount of change is formed so as to decrease from the outer peripheral side of the semiconductor element toward the outer peripheral side of the semiconductor substrate.
  • Patent Document 2 discloses a structure in which a p-type deep layer and a p-type base layer are connected by dividing a p-type deep layer into a lower layer portion and an upper layer portion and forming them by ion implantation twice. However, a technique is described that can reliably form a p-type deep layer deeper than a trench. Furthermore, in such a structure, a manufacturing method is described in which an n-type current spreading layer is formed between an n ⁇ -type drift layer and a p-type base layer in order to reduce on-resistance.
  • a Schottky diode element region is formed to surround the element region in plan view, and the element region is formed to surround at least the first impurity layer from the plan view outside.
  • a semiconductor device comprising a second impurity layer and an anode electrode formed on the element region so as to extend to the surface layer of the first impurity layer, wherein the impurity concentration of the first impurity layer is 1 ⁇ 10 20 cm ⁇ 3 or more.
  • Non-Patent Document 1 describes a problem that when a forward current is passed through a pn junction in ohmic contact, a stacking fault is formed in silicon carbide and the on-resistance is increased.
  • a current spreading layer is formed in order to reduce on-resistance.
  • a part where the current density is locally generated occurs, which is disadvantageous in surge resistance.
  • the present invention provides a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance.
  • the present invention provides a silicon carbide semiconductor device having a silicon carbide JBS diode, wherein a current spreading layer is formed in an active region of an epitaxial layer formed on the surface of an n-type silicon carbide substrate, A p-type annular guard ring is formed in the epitaxial layer around the substrate.
  • the guard ring is composed of an annular first guard ring portion that is shallower than the depth of the current spreading layer and an annular second guard ring portion that is deeper than the depth of the current spreading layer.
  • the first guard ring part is located 0.05 ⁇ m or more and 1.0 ⁇ m or less away from the inner circumference of the guard ring in the outer circumference direction of the n-type silicon carbide substrate, and the first guard ring part is the inner circumference of the guard ring and the second guard ring part.
  • the current spreading layer is in contact with the inner circumferential side surface and the bottom surface of the first guard ring and the inner circumferential side surface of the second guard ring portion.
  • a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance can be provided.
  • FIG. 3 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
  • FIG. 2 is a main-portion cross-sectional view of the silicon carbide semiconductor device along the line A-A 'of FIG.
  • FIG. 6 is a main-portion cross-sectional view showing an example of a manufacturing process of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
  • FIG. 4 is a main part cross-sectional view showing the manufacturing process of the silicon carbide semiconductor device, following FIG. 3.
  • FIG. 5 is a main-portion cross-sectional view showing the silicon carbide semiconductor device manufacturing process following FIG. 4;
  • FIG. 5 is a main-portion cross-sectional view showing the silicon carbide semiconductor device manufacturing process following FIG. 4; FIG.
  • FIG. 6 is a main-portion cross-sectional view illustrating the manufacturing process of the silicon carbide semiconductor device continued from FIG. 5.
  • FIG. 7 is a main-portion cross-sectional view showing the manufacturing process of the silicon carbide semiconductor device continued from FIG. 6.
  • FIG. 8 is a main part cross-sectional view showing the manufacturing process of the silicon carbide semiconductor device, following FIG. 7.
  • FIG. 12 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 2.
  • FIG. 10 is a main part cross-sectional view of the silicon carbide semiconductor device taken along line B-B ′ of FIG. 9.
  • FIG. 10 is a main part cross-sectional view showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3.
  • FIG. 10 is a main part cross-sectional view showing an example of a silicon carbide semiconductor device in which a switching element and a silicon carbide JBS diode according to Example 4 are mixedly mounted.
  • It is a circuit diagram which shows an example of the power converter device (inverter) which connected the silicon carbide JBS diode by Example 5 to the switching element as a freewheeling diode.
  • FIG. 10 is a schematic diagram illustrating an example of a configuration of an electric vehicle according to a sixth embodiment.
  • FIG. 10 is a circuit diagram illustrating an example of a boost converter according to a sixth embodiment.
  • FIG. 10 is a circuit diagram illustrating an example of a converter and an inverter provided in a railway vehicle according to a seventh embodiment. It is a principal part top view which shows an example of the silicon carbide semiconductor device which has a silicon carbide JBS diode examined by the present inventors.
  • FIG. 19 is a main part cross-sectional view of the silicon carbide semiconductor device taken along the line C-C ′ of FIG. 18. It is a principal part top view which shows the other example of the silicon carbide semiconductor device which has a silicon carbide JBS diode examined by the present inventors.
  • the constituent elements are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.
  • a silicon carbide JBS diode has a structure that suppresses leakage current during reverse operation by relaxing an electric field applied to an interface between a metal and a semiconductor (hereinafter referred to as a Schottky interface) when a voltage is applied in the reverse direction. Prepare.
  • FIG. 18 and 19 show an example of a silicon carbide semiconductor device having a silicon carbide JBS diode studied by the present inventors.
  • FIG. 18 is a plan view of a principal part showing one example of a silicon carbide semiconductor device having a silicon carbide JBS diode examined by the present inventors
  • FIG. 19 is a diagram of silicon carbide taken along the line CC ′ of FIG. It is principal part sectional drawing of a semiconductor device.
  • epitaxial layer 10 functioning as an n ⁇ type drift layer is formed on the surface of n + type silicon carbide substrate 9.
  • a plurality of p-type regions 5 which are p-type stripe-shaped semiconductor regions are formed in a central region which is an active region on the upper surface of the epitaxial layer 10, and a pn junction region is provided in addition to the Schottky region. ing.
  • a guard ring 4 that is a p-type annular semiconductor region is formed on the upper surface of the epitaxial layer 10 around the active region. Further, the maximum depth from the upper surface of epitaxial layer 10 is substantially the same as the depth of guard ring 4 so as to be in contact with the outer periphery of guard ring 4, and the depth toward the outer periphery of n + -type silicon carbide substrate 9.
  • the termination structure 3 is formed on the upper surface of the epitaxial layer 10. Further, a channel stopper 2, which is an n-type semiconductor region, is formed on the outer peripheral portion of the n + -type silicon carbide substrate 9 so as to be separated from the termination structure 3.
  • the guard ring 4 has a function of relaxing electric field concentration at the outer peripheral end of the anode electrode 7 described later.
  • the termination structure 3 forms a depletion layer on the n + -type silicon carbide substrate 9 when a voltage is applied in the reverse direction.
  • the channel stopper 2 has a function of extending in the outer peripheral direction, and the channel stopper 2 has a function of suppressing extension of the surface channel in the outer peripheral direction of the n + -type silicon carbide substrate 9.
  • anode electrode (Schottky electrode) 7 that forms a Schottky junction with the epitaxial layer 9 is formed in the active region, and an outer peripheral end portion of the anode electrode 7 is located on the guard ring 4.
  • n + on the back surface of -type silicon carbide substrate 9, a cathode electrode (ohmic electrode) 8 in ohmic and the n + -type silicon carbide substrate 9 junction is connected.
  • a silicon carbide JBS diode is configured in the semiconductor chip 1a.
  • the impurity concentration of the guard ring 4 is less than 1 ⁇ 10 20 cm ⁇ 3 in order to avoid the generation of stacking faults during forward energization.
  • a structure in which 4 does not form ohmic contact with the anode electrode 7 is desirable.
  • FIG. 20 is a plan view of relevant parts showing another example of a silicon carbide semiconductor device having a silicon carbide JBS diode studied by the present inventors.
  • the present invention provides a silicon carbide semiconductor device having a silicon carbide JBS diode that is excellent in surge current resistance even when a current dispersion layer is formed in order to reduce on-resistance.
  • FIG. 1 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
  • FIG. 2 is a main-portion cross-sectional view of the silicon carbide semiconductor device taken along the line A-A 'of FIG.
  • a silicon carbide semiconductor device includes a silicon carbide JBS diode and a guard ring formed around the silicon carbide JBS diode, and is formed on one semiconductor chip.
  • the n ⁇ type drift layer is formed on the surface of the n + type silicon carbide substrate 110 whose surface is inclined at an off angle of 4 degrees from the (0001) plane of the crystal main surface in the [11-20] direction.
  • An n ⁇ -type silicon carbide epitaxial layer 111 is formed which functions as:
  • a plurality of p-type regions 107 which are p-type stripe-shaped semiconductor regions are formed in the central region serving as an active region on the upper surface of the epitaxial layer 111, and a pn junction region is provided in addition to the Schottky region. ing.
  • an n-type current distribution layer 112 having an impurity concentration higher than the impurity concentration of the epitaxial layer 111 is formed on the upper surface of the epitaxial layer 111 in the active region in order to suppress the spread of excess electron current in the horizontal direction.
  • the depth of the current spreading layer 112 from the top surface of the epitaxial layer 111 is also deep from the top surface of the epitaxial layer 111 of the p-type region 107, and the current spreading layer 112 is formed so as to surround the plurality of p-type regions 107. Yes.
  • a guard ring GR1 which is a p-type annular semiconductor region, is formed on the upper surface of the epitaxial layer 111 around the active region so as to be separated from the p-type region 107 located on the outermost side of the active region.
  • the guard ring GR1 has a function of relaxing electric field concentration at the outer peripheral end of the anode electrode 108, which will be described later.
  • the guard ring GR1 has a shallower depth from the upper surface of the epitaxial layer 111 than the depth of the current spreading layer 112 from the upper surface of the epitaxial layer 111 (sometimes referred to as a deep guard ring portion). Part (sometimes called a shallow guard ring part).
  • the guard ring GR1 includes a first guard ring 104 located on the inner peripheral side thereof, an annular second guard ring 105 formed so as to be in contact with the outer periphery of the first guard ring 104, and a second guard ring GR1.
  • An annular third guard ring 106 is formed so as to be in contact with and surround the outer periphery of the guard ring 105.
  • the first guard ring 104, the second guard ring 105, and the third guard ring 106 each have a predetermined depth from the upper surface of the epitaxial layer 111.
  • the depth of the second guard ring 105 is the first guard ring 104. And deeper than the depth of the third guard ring 106.
  • the depth of the second guard ring 105 is deeper than the depth of the current spreading layer 112, and the depth of the first guard ring 104 and the third guard ring 106 is shallower than the depth of the current spreading layer 112. Furthermore, the current spreading layer 112 is in contact with the side surface and the bottom surface on the inner peripheral side (the inner peripheral side of the guard ring GR1) of the first guard ring 104 and the inner peripheral side surface of the second guard ring 105.
  • the second guard ring 105 deeper than the depth of the current spreading layer 112 is formed so as to surround the current spreading layer 112 in a plan view, so that an outward electron current due to the provision of the current spreading layer 112 is obtained. Is suppressed, and local current concentration due to an increase in current density can be prevented. Thereby, surge current tolerance can be increased.
  • the maximum current density increases and sufficient surge current resistance is achieved. May not be obtained.
  • the inner periphery of second guard ring 105 is close to the inner periphery of guard ring GR1 or located on the inner side (the direction opposite to the outer periphery direction of n + -type silicon carbide substrate 110) from the inner periphery of guard ring GR1, Since the p-type region 107 and the second guard ring 105 are close to each other, the current density flowing between them increases.
  • the distance L from the inner periphery of the guard ring GR1 to the second guard ring 105 is set in a range of 0.05 ⁇ m or more and 1.0 ⁇ m or less. Within this range, as shown in the simulation results shown in FIG.
  • the maximum depth from the upper surface of epitaxial layer 111 is substantially the same as the depth of second guard ring 105 so as to be in contact with and surround the outer periphery of guard ring GR1, and toward the outer periphery of n + -type silicon carbide substrate 110.
  • a termination structure 103 having a gradually decreasing depth is formed on the upper surface of the epitaxial layer 111.
  • a channel stopper 102 which is an n-type semiconductor region is formed on the outer peripheral portion of the n + -type silicon carbide substrate 110 so as to be separated from the termination structure 103.
  • Termination structure 103 has a function of extending a depletion layer toward the outer periphery of n + -type silicon carbide substrate 110 when a voltage is applied in the opposite direction, and channel stopper 102 is an outer periphery of surface channel n + -type silicon carbide substrate 110. It has a function to prevent extension in the direction.
  • anode electrode (Schottky electrode) 108 that forms a Schottky junction with the current spreading layer 112 in the active region is formed, and an outer peripheral end portion of the anode electrode 108 is located on the first guard ring 104.
  • n + on the back surface of -type silicon carbide substrate 110 a cathode electrode (ohmic electrode) 109 which is in ohmic and the n + -type silicon carbide substrate 110 junction is connected.
  • a silicon carbide JBS diode is configured in the semiconductor chip 101a.
  • an interlayer insulating film is formed on the semiconductor chip 101a in order to protect the upper surface of the epitaxial layer 111.
  • the interlayer insulating film is provided with an opening for exposing the anode electrode 108.
  • FIGS. 3 to 8 are cross-sectional views of the manufacturing process of the semiconductor chip 101a.
  • an n + -type silicon carbide substrate 110 whose surface is inclined at an off angle of 4 degrees from the (0001) plane of the crystal main surface in the [11-20] direction is prepared.
  • the n type impurity of the n + type silicon carbide substrate 110 is, for example, nitrogen.
  • the impurity concentration of n + -type silicon carbide substrate 110 is, for example, about 1 ⁇ 10 18 to 1 ⁇ 10 19 cm ⁇ 3 .
  • an epitaxial layer 111 of n ⁇ type silicon carbide that functions as an n ⁇ type drift layer is formed on the surface of the n + type silicon carbide substrate 110 by an epitaxial growth method.
  • the n-type impurity of the epitaxial layer 111 is, for example, nitrogen.
  • the impurity concentration of epitaxial layer 111 is lower than that of n + -type silicon carbide substrate 110, for example, about 1 ⁇ 10 15 to 4 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the epitaxial layer 111 is, for example, about 3 to 80 ⁇ m.
  • Each condition of the epitaxial layer 111 described above is set according to a required breakdown voltage.
  • a mask material layer 113 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 113 is patterned by a photolithography technique. Then, an n-type impurity is ion-implanted into the upper surface of the epitaxial layer 111 exposed from the mask material layer 113, thereby forming a channel stopper 102 on the outer peripheral portion of the upper surface of the epitaxial layer 111.
  • the implantation angle may be arbitrary, for example, perpendicular incidence to the surface of the epitaxial layer 111.
  • the n-type impurity of the channel stopper 102 is, for example, nitrogen
  • the impurity concentration is, for example, 8 ⁇ 10 19 cm ⁇ 3
  • the implantation depth is, for example, 0.2 ⁇ m.
  • a mask material layer 114 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 114 is patterned by photolithography.
  • a p-type impurity for example, aluminum is ion-implanted into the upper surface of the epitaxial layer 111 exposed from the mask material layer 114, so that a p-type stripe-shaped semiconductor region is formed in the central region serving as an active region on the upper surface of the epitaxial layer 111.
  • a plurality of p-type regions 107 are formed, and at the same time, a guard ring 124 made of a p-type annular semiconductor region is formed around the active region.
  • a mask material layer 115 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 115 is patterned by photolithography.
  • aluminum is ion-implanted as a p-type impurity into the upper surface of the epitaxial layer 111 exposed from the mask material layer 115.
  • a distance L is separated from the inner periphery of guard ring 124 toward the outer periphery of n + -type silicon carbide substrate 110 to form second guard ring 105 that is deeper than guard ring 124 and made of a p-type annular semiconductor region.
  • a termination structure 103 made of a p-type annular semiconductor region is formed so as to be in contact with the outer periphery of the guard ring 124.
  • the guard ring 124 is formed in the outer peripheral direction of the n + -type silicon carbide substrate 110 of the second guard ring 105 and in the opposite direction, and the outer peripheral side of the n + -type silicon carbide substrate 110 is the above-described third.
  • the side opposite to the outer peripheral direction of the guard ring 106 and the n + -type silicon carbide substrate 110 is the first guard ring 104 described above. That is, a guard ring GR1 including the first guard ring 104, the second guard ring 105, and the third guard ring 106 is formed.
  • the distance L from the inner periphery of the guard ring GR1 to the second guard ring 105 is in the range of 0.05 ⁇ m or more and 1.0 ⁇ m or less, and within this range, as shown in the simulation results shown in FIG. A remarkable reduction effect of the maximum current density is recognized. Further, the termination structure 103 is discretely formed by processing the mask material layer 115 discretely.
  • the second guard ring 105 is formed in the same process as the termination structure 103, a new process for forming the second guard ring 105 does not increase. Therefore, the second guard ring 105 can be formed without increasing the manufacturing cost and the manufacturing TAT.
  • a mask material layer 116 is formed on the upper surface of the epitaxial layer 111, and the mask material layer 116 is patterned by photolithography. Then, for example, nitrogen is ion-implanted as an n-type impurity on the upper surface of the epitaxial layer 111 exposed from the mask material layer 116 to form the n-type current distribution layer 112. At this time, the current spreading layer 112 is in contact with the inner peripheral side surface and the bottom surface of the first guard ring 104 and the inner peripheral side surface of the second guard ring 105. By adopting such a configuration, it is possible to suppress the horizontal spread of excess electron current in the silicon carbide JBS diode.
  • a protective film (not shown) is formed. Subsequently, activation annealing of the ion-implanted n-type impurity and p-type impurity is performed, and then the protective film is removed.
  • an anode electrode 108 is formed on the upper surface of the epitaxial layer 111 by, for example, a sputtering method so as to be in contact with the plurality of p-type regions 107 and the current spreading layer 112.
  • the anode electrode 108 is formed so that the outer peripheral end portion of the anode electrode 108 is positioned on the first guard ring 104.
  • the cathode electrode 109 is formed on the back surface of the n + type silicon carbide substrate 110 by, for example, a sputtering method.
  • an interlayer insulating film (not shown) is formed on the upper surface of the epitaxial layer 111 so that the upper surface of the anode electrode 108 is exposed.
  • an interlayer insulating film (not shown) is formed on the upper surface of the epitaxial layer 111 so that the upper surface of the anode electrode 108 is exposed.
  • the generation of the outward electron current due to the provision of the current distribution layer 112 is formed deeper than the depth of the current distribution layer 112. Further, local current concentration caused by the increase in current density can be prevented by being suppressed by the second guard ring 105. Thereby, a silicon carbide semiconductor device having a silicon carbide JBS diode having low on-resistance and excellent surge current resistance can be provided.
  • the first guard ring (shallow guard ring portion) 104 is formed around the active region, and the second guard ring (deep guard ring portion) 105 is surrounded so as to be in contact with the outer periphery of the first guard ring 104.
  • the third guard ring 106 is formed so as to be in contact with and surround the outer periphery of the second guard ring 105, the shape of the guard ring is not limited to this. For example, as shown in FIG. 9 and FIG.
  • FIG. 9 is a plan view of a principal portion showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to the second embodiment. 10 is a main-portion cross-sectional view of the silicon carbide semiconductor device taken along line B-B 'of FIG.
  • FIG. 11 shows a simulation result for explaining the relationship between the maximum current density at the rated voltage and the distance L from the inner periphery of the guard ring to the deep guard ring portion.
  • the maximum current density is smallest when the distance L is near 0.2 ⁇ m.
  • the maximum current density is mainly determined by the distance L, and is a shallow guard ring portion (for example, shown in Example 1) located on the outer peripheral side of the n + type silicon carbide substrate with respect to the deep guard ring portion. It can be seen that the influence of the presence or absence of the third guard ring 106) is small.
  • the method for manufacturing the silicon carbide semiconductor device having the silicon carbide JBS diode according to the second embodiment is the same as the method for manufacturing the silicon carbide semiconductor device having the silicon carbide JBS diode according to the first embodiment.
  • Example 2 similarly to Example 1 described above, it is possible to provide a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance.
  • Example 1 and Example 2 an example of a silicon carbide semiconductor device having a silicon carbide JBS diode provided with a current spreading layer was shown.
  • the n-type impurity in the epitaxial layer is 1 ⁇ 10 16 cm for a withstand voltage of 1200 V or less.
  • the current spreading layer is unnecessary. Therefore, for example, as shown in FIG. 12, the current spreading layer may be removed from the silicon carbide semiconductor device having the silicon carbide JBS diode shown in FIG. 12 is a main-portion cross-sectional view showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3.
  • FIG. 12 is a main-portion cross-sectional view showing an example of a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3.
  • the method for manufacturing a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 3 is obtained by removing the steps related to the current dispersion layer from the method for manufacturing a silicon carbide semiconductor device having a silicon carbide JBS diode according to Example 1.
  • Example 3 a silicon carbide semiconductor device having a silicon carbide JBS diode with low on-resistance and excellent surge current resistance can be provided.
  • Example 1 Example 2 and Example 3, an example of a silicon carbide semiconductor device having a silicon carbide JBS diode is shown.
  • Example 4 a silicon carbide semiconductor device in which a switching element and a silicon carbide JBS diode are mixedly mounted is shown.
  • the switching element for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) formed on an n + type silicon carbide substrate whose surface is inclined at an off angle of 4 degrees from the (0001) plane of the crystal main surface in the [11-20] direction. (Hereinafter referred to as silicon carbide MOSFET).
  • a large number of silicon carbide MOSFETs are connected in parallel to form one switching element.
  • FIG. 13 is a main part cross-sectional view showing an example of a silicon carbide semiconductor device in which a switching element and a silicon carbide JBS diode are mixedly mounted.
  • a guard ring is provided around the active region where the switching element and the silicon carbide JBS diode are formed.
  • n ⁇ type silicon carbide epitaxial layer 111 is formed on the surface of n + type silicon carbide substrate 110.
  • the epitaxial layer 111 functions as an n ⁇ type drift layer that plays a role of securing a breakdown voltage.
  • a p-type body layer 121 having a predetermined depth from the upper surface of the epitaxial layer 111 is formed in the epitaxial layer 111. Further, in the p-type body layer 121, an n + -type source layer 119 having a predetermined depth from the upper surface of the epitaxial layer 111 and being separated from the end of the p-type body layer 121 is formed. Yes.
  • the n + -type source layer 119 has a predetermined distance from the upper surface of the epitaxial layer 111 in the p-type body layer 121 between the end of the p-type body layer 121 and the n + -type source layer 119.
  • the epitaxial layer 111 functioning as an n ⁇ type drift layer is electrically connected through a channel formed in this manner.
  • JFET Joint Field Effct Transistor
  • a gate insulating film 117 is formed on the p-type body layer 121 where a channel between the end of the p-type body layer 121 and the n + -type source layer 119 is formed, and on the gate insulating film 117.
  • a gate electrode 118 is formed.
  • a source electrode 120 is formed so as to be connected to a part of the upper surface of the n + -type source layer 119, and the source electrode 120 is made of the same conductive layer as the anode electrode 108 of the silicon carbide JBS diode.
  • drain electrode 123 is formed on the back surface of n + type silicon carbide substrate 110, and drain electrode 123 also serves as cathode electrode 109 of the silicon carbide JBS diode.
  • a silicon carbide MOSFET is configured.
  • the structure of the silicon carbide JBS diode is the same as that of the silicon carbide JBS diode shown in Example 1, for example. That is, a plurality of p-type regions 107 which are p-type stripe semiconductor regions are formed on the upper surface of the epitaxial layer 111 in the active region, and a pn junction region is provided in addition to the Schottky region. Further, a current spreading layer 112 is formed on the upper surface of the epitaxial layer 111 in the active region so as to surround the plurality of p-type regions 107 in order to suppress the spread of excess electron current in the horizontal direction.
  • the guard ring GR1 (the first guard ring 104, the second guard ring 105, and the third guard ring 106) is provided as in the first embodiment.
  • a termination structure 103 and a channel stopper 102 are formed.
  • Example 3 since the generation of the outward electron current due to the provision of the current dispersion layer 112 is suppressed, local current concentration due to the increase in current density can be prevented. . Thereby, a silicon carbide semiconductor device in which a switching element having a low on-resistance and excellent surge current resistance and a silicon carbide JBS diode are mounted together can be provided.
  • Example 4 silicon carbide MOSFET was illustrated as a switching element, IGBT (Insulated (Gate) Bipolar (Transistor)) or junction FET etc. can be used besides this.
  • IGBT Insulated (Gate) Bipolar (Transistor)
  • junction FET junction FET
  • FIG. 14 is a circuit diagram showing an example of a power conversion device (inverter) in which the silicon carbide diode according to Example 1, Example 2 or Example 3 is connected to a switching element as a freewheeling diode.
  • the inverter includes a control circuit 1701 and a power module 1702.
  • the control circuit 1701 and the power module 1702 are connected by a terminal 1703 and a terminal 1704.
  • the power module 1702 is connected to the power supply potential (Vcc) via a terminal 1705 and to the ground potential (GND) via a terminal 1706.
  • the output of the power module is connected to a three-phase motor 1710 via terminals 1707, 1708, and 1709.
  • an IGBT 1711 is mounted as a switching element.
  • a semiconductor chip having a silicon carbide JBS diode according to the first embodiment is mounted.
  • an IGBT 1711 and a freewheeling diode 1712 are connected in antiparallel between the power supply potential (Vcc) and the input potential of the three-phase motor 1710, and the input potential of the three-phase motor 1710 and the ground potential (GND).
  • the IGBT 1711 and the freewheeling diode 1712 are also connected in reverse parallel to each other. That is, two IGBTs 1711 and two free wheeling diodes 1712 are provided in each single phase of the three-phase motor 1710, and six IGBTs 1711 and six free wheeling diodes 1712 are provided in three phases.
  • a control circuit 1701 is connected to the gate electrode of each IGBT 1711, and the IGBT 1711 is controlled by the control circuit 1701. Therefore, the three-phase motor 1710 can be driven by controlling the current flowing through the IGBT 1711 of the power module 1702 by the control circuit 1701.
  • the silicon carbide semiconductor device having the silicon carbide diode according to the first, second, and third embodiments has a low on-resistance and excellent surge current resistance as described above, a high-performance and highly reliable power module 1702 is provided. Can be realized. Therefore, the power module 1702 and the inverter according to the fifth embodiment, and further, the three-phase motor system including the three-phase motor 1710 in the inverter according to the fifth embodiment can be manufactured at low cost.
  • the IGBT is used as the switching element, but the silicon carbide MOSFET according to the fourth embodiment can be used instead of the IGBT.
  • a silicon carbide element as the switching element, it is possible to operate at a higher temperature and to realize a high current density.
  • FIG. 15 is a schematic diagram illustrating an example of a configuration of an electric vehicle according to the sixth embodiment
  • FIG. 16 is a circuit diagram illustrating an example of a boost converter according to the sixth embodiment.
  • the electric vehicle according to the sixth embodiment drives a three-phase motor 1803 and a three-phase motor 1803 that allow power to be input / output to / from a drive shaft 1802 to which the drive wheels 1801a and 1801b are connected.
  • An inverter 1804 and a battery 1805 are provided.
  • the electric vehicle according to the sixth embodiment includes a boost converter 1808, a relay 1809, and an electronic control unit 1810.
  • the boost converter 1808 is connected to a power line 1806 to which an inverter 1804 is connected and to a power to which a battery 1805 is connected. It is connected to the line 1807.
  • the three-phase motor 1803 is a synchronous generator motor including a rotor embedded with permanent magnets and a stator wound with a three-phase coil.
  • the inverter 1804 the inverter according to the fifth embodiment is used.
  • the boost converter 1808 has a configuration in which a reactor 1911 and a smoothing capacitor 1912 are connected to an inverter 1913.
  • the inverter 1913 is the same as the inverter described in the fifth embodiment, and the configuration of the switching element 1914 and the diode 1915 in the inverter is the same as that described in the fifth embodiment.
  • the electronic control unit 1810 includes a microprocessor, a storage device, and an input / output port, and receives a signal from a sensor that detects the rotor position of the three-phase motor 1803, a charge / discharge value of the battery 1805, and the like. Then, a signal for controlling inverter 1804, boost converter 1808, and relay 1809 is output.
  • Example 6 by using a silicon carbide semiconductor device with low on-resistance and excellent surge current resistance, an automobile having a high-performance and highly reliable power conversion device can be realized.
  • the electric vehicle has been described in the sixth embodiment, the three-phase motor system according to the fifth embodiment can be similarly applied to a hybrid vehicle that also uses an engine.
  • the three-phase motor system according to Example 5 can be used for a railway vehicle.
  • a railway vehicle using the three-phase motor system according to the fifth embodiment will be described with reference to FIG.
  • a railway vehicle having a low-cost power conversion device can be realized by a silicon carbide semiconductor device having excellent withstand voltage characteristics.
  • FIG. 17 is a circuit diagram illustrating an example of a converter and an inverter provided in the railway vehicle according to the seventh embodiment.
  • electric power is supplied from the overhead line OW (for example, 25 kV) to the railway vehicle according to the seventh embodiment via the panda graph PG.
  • the voltage is stepped down to 1.5 kV through the transformer 2009, and the converter 2007 converts alternating current into direct current.
  • the inverter 2002 converts the direct current input via the capacitor 2008 into alternating current, and drives the wheel WH with a three-phase motor that is the load 2001.
  • the configuration of the switching element 2004 and the diode 2005 in the converter 2007 and the configuration of the switching element 2004 and the diode 2005 in the inverter 2002 are the configurations described in the fifth embodiment.
  • the control circuit 1701 described in the fifth embodiment is omitted.
  • the symbol RT indicates a line.
  • a railway vehicle having a high-performance and highly reliable power conversion device can be realized.

Abstract

　オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供する。上記課題を解決するために、本発明は、炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置において、ｎ型炭化珪素基板の表面に形成されたエピタキシャル層のアクティブ領域に電流分散層が形成され、アクティブ領域の周囲のエピタキシャル層にｐ型の環状のガードリングが形成されている。そして、ガードリングは、電流分散層の深さよりも浅い環状の第１ガードリング部分と、電流分散層の深さよりも深い環状の第２ガードリング部分とから構成され、第２ガードリング部分は、ガードリングの内周からｎ型炭化珪素基板の外周方向に０．０５μｍ以上、１．０μｍ以下離れて位置し、第１ガードリング部分は、ガードリングの内周と第２ガードリング部分の内周との間に位置する。さらに、電流分散層は、第１ガードリングの内周側の側面および底面と、第２ガードリング部分の内周側の側面に接している。

Description

半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
　本発明は、半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両に関する。
　本技術分野の背景技術として、特開２０１４－０３８９３７号公報（特許文献１）、特許第４６４０４３６号公報（特許文献２）、特開２０１３－０７４１４８号公報（特許文献３）およびアプライド・フィジックス・レターズ　第８０巻　第５号（２００２年）第７４９頁～第７５１頁（非特許文献１）がある。
　特許文献１には、ｎ型の半導体基板に形成される半導体素子を囲繞するｐ型の終端領域に、遷移領域とりサーフ領域とを形成する技術が記載されている。遷移領域は、ｐ型不純物濃度が半導体素子の外周部側から半導体基板の外周部側に向かうに従って減少し、かつ、半導体基板の厚み方向に垂直な方向における単位長さあたりのｐ型不純物濃度の変化量が、半導体素子の外周部側から半導体基板の外周部側に向かうに従って小さくなるように形成されている。
　また、特許文献２には、ｐ型ディープ層を下層部分と上層部分とに分け、これらを２度のイオン注入により形成することで、ｐ型ディープ層とｐ型ベース層とを接続する構造にしつつ、ｐ型ディープ層を確実にトレンチよりも深く形成できる技術が記載されている。さらに、このような構造において、オン抵抗の低減を図るべく、ｎ－型ドリフト層とｐ型ベース層との間にｎ型電流分散層を形成する製造方法が記載されている。
　また、特許文献３には、ショットキー・ダイオードの素子領域を平面視上囲んで形成された第１不純物層と、素子領域を、少なくとも第１不純物層の平面視上外側から囲んで形成された第２不純物層と、第１不純物層表層まで延設して素子領域上に形成されたアノード電極とを備え、第１不純物層の不純物濃度が１×１０２０ｃｍ－３以上である半導体装置が記載されている。
　一方、非特許文献１には、オーミック接触させたｐｎ接合に順方向電流を流すと、炭化珪素中に積層欠陥が形成され、オン抵抗が増加する課題が記載されている。
特開２０１４－０３８９３７号公報 特許第４６４０４３６号公報 特開２０１３－０７４１４８号公報
アプライド・フィジックス・レターズ　第８０巻　第５号（２００２年）第７４９頁～第７５１頁（Applied Physics Letters Vol. 80 No. 5 (2002) pp. 749-751）
　炭化珪素基板に形成されたジャンクション・バリア・ショットキー（Junction Barrier Schottky）ダイオード（以下、炭化珪素ＪＢＳダイオードと記す）を有する炭化珪素半導体装置において、オン抵抗を低減するため、電流分散層を形成したところ、局所的に電流密度が高くなる箇所が生じて、サージ耐量において不利になるという問題が生じた。
　そこで、本発明は、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供する。
　上記課題を解決するために、本発明は、炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置において、ｎ型炭化珪素基板の表面に形成されたエピタキシャル層のアクティブ領域に電流分散層が形成され、アクティブ領域の周囲のエピタキシャル層にｐ型の環状のガードリングが形成されている。そして、ガードリングは、電流分散層の深さよりも浅い環状の第１ガードリング部分と、電流分散層の深さよりも深い環状の第２ガードリング部分とから構成され、第２ガードリング部分は、ガードリングの内周からｎ型炭化珪素基板の外周方向に０．０５μｍ以上、１．０μｍ以下離れて位置し、第１ガードリング部分は、ガードリングの内周と第２ガードリング部分の内周との間に位置する。さらに、電流分散層は、第１ガードリングの内周側の側面および底面と、第２ガードリング部分の内周側の側面に接している。
　本発明によれば、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供することができる。
　上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。 図１のＡ－Ａ’線に沿った炭化珪素半導体装置の要部断面図である。 実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の製造工程の一例を示す要部断面図である。 図３に続く、炭化珪素半導体装置の製造工程を示す要部断面図である。 図４に続く、炭化珪素半導体装置の製造工程を示す要部断面図である。 図５に続く、炭化珪素半導体装置の製造工程を示す要部断面図である。 図６に続く、炭化珪素半導体装置の製造工程を示す要部断面図である。 図７に続く、炭化珪素半導体装置の製造工程を示す要部断面図である。 実施例２による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。 図９のＢ－Ｂ’線に沿った炭化珪素半導体装置の要部断面図である。 定格電圧時の最大電流密度と、ガードリングの内周から深いガードリング部分までの距離Ｌとの関係を説明するシミュレーション結果を示すグラフ図である。 実施例３による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部断面図である。 実施例４によるスイッチング素子と炭化珪素ＪＢＳダイオードとを混載した炭化珪素半導体装置の一例を示す要部断面図である。 実施例５による炭化珪素ＪＢＳダイオードを還流ダイオードとしてスイッチング素子に接続した電力変換装置（インバータ）の一例を示す回路図である。 実施例６による電気自動車の構成の一例を示す概略図である。 実施例６による昇圧コンバータの一例を示す回路図である。 実施例７による鉄道車両に備えられるコンバータおよびインバータの一例を示す回路図である。 本発明者らによって検討された炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。 図１８のＣ－Ｃ’線に沿った炭化珪素半導体装置の要部断面図である。 本発明者らによって検討された炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の他の例を示す要部平面図である。
　以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
　また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
　また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
　また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
　また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
　まず、本発明に先立って本発明者らによって検討された炭化珪素ＪＢＳダイオードについて説明する。
　炭化珪素ＪＢＳダイオードは、逆方向に電圧を印加した時に、金属と半導体との界面（以下、ショットキー界面と呼ぶ）にかかる電界を緩和することで逆方向動作時の漏れ電流を抑制する構造を備える。
　図１８および図１９に、本発明者らによって検討された炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す。図１８は、本発明者らによって検討された炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部平面図であり、図１９は、図１８のＣ－Ｃ’線に沿った炭化珪素半導体装置の要部断面図である。
　図１８および図１９に示すように、ｎ＋型炭化珪素基板９の表面に、ｎ－型ドリフト層として機能するエピタキシャル層１０が形成されている。このエピタキシャル層１０の上面のアクティブ領域となる中央領域には、ｐ型のストライプ状の半導体領域である複数のｐ型領域５が形成されており、ショットキー領域に加えてｐｎ接合領域が設けられている。このようにｐｎ接合領域を設けることによって、逆方向に電圧を印加した時に、ショットキー界面で最大電界が生じ難くなり、リーク電流を低減することができる。
　また、アクティブ領域の周囲のエピタキシャル層１０の上面には、ｐ型の環状の半導体領域であるガードリング４が形成されている。さらに、ガードリング４の外周に接して囲むように、エピタキシャル層１０の上面からの最大深さがガードリング４の深さとほぼ同じであり、ｎ＋型炭化珪素基板９の外周に向かって深さが徐々に浅くなる、終端構造３がエピタキシャル層１０の上面に形成されている。さらに、終端構造３と離間して、ｎ＋型炭化珪素基板９の外周部分にｎ型の半導体領域であるチャネルストッパ２が形成されている。
　ガードリング４は、後述するアノード電極７の外周端部での電界集中を緩和する機能を有し、終端構造３は、逆方向に電圧を印加した時に空乏層をｎ＋型炭化珪素基板９の外周方向へ延ばす機能を有し、チャネルストッパ２は、表面チャネルのｎ＋型炭化珪素基板９の外周方向への延長を抑止する機能を有している。
　さらに、アクティブ領域においてエピタキシャル層９とショットキー接合するアノード電極（ショットキー電極）７が形成されており、アノード電極７の外周端部は、ガードリング４上に位置している。また、ｎ＋型炭化珪素基板９の裏面には、ｎ＋型炭化珪素基板９とオーミック接合するカソード電極（オーミック電極）８が接続されている。以上により、半導体チップ１ａには、炭化珪素ＪＢＳダイオードが構成されている。
　ところで、特許文献３と非特許文献１とを合わせて考えると、順方向通電時の積層欠陥生成を回避するうえで、ガードリング４の不純物濃度は１×１０２０ｃｍ－３未満とし、ガードリング４がアノード電極７とオーミック接合を取らない構造が望ましい。
　そこで、オン抵抗を低減するため、特許文献２に記載された電流分散層を形成した炭化珪素ＪＢＳダイオードを本発明者らは試作した。図２０は、本発明者らによって検討された炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の他の例を示す要部平面図である。
　しかしながら、厚さを極薄としたアノード電極７を通して、半導体チップ１ｂの順方向通電時の発光を観察したところ、図２０に「×」で示す電流分散層６のＤ位置およびＤ’位置で、発光強度が極端に高くなる現象が見出された。デバイスシミュレーションにより解析した結果、電流分散層６を備える炭化珪素ＪＢＳダイオードでは、電流分散層６を備えない炭化珪素ＪＢＳダイオードでは存在しなかった外向きの電子電流（図２０に矢印で示す）が発生し、それが原因となって電流分散層６のＤ位置およびＤ’位置において電流密度が高くなることが分かった。電流分散層６を備える炭化珪素ＪＢＳダイオードにおいて、このような局所的な電流集中が生じると、サージ耐量において不利になる。
　そこで、本発明は、オン抵抗を低減するために電流分散層を形成しても、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供する。
　実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を図１および図２を用いて説明する。図１は、実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。図２は、図１のＡ－Ａ’線に沿った炭化珪素半導体装置の要部断面図である。炭化珪素半導体装置は、炭化珪素ＪＢＳダイオードと、その周囲に形成されたガードリングなどから構成され、１つの半導体チップに形成されている。
　実施例１による半導体チップ１０１ａでは、表面が結晶主面の（０００１）面から［１１－２０］方向にオフ角４度で傾いたｎ＋型炭化珪素基板１１０の表面に、ｎ－型ドリフト層として機能するｎ－型炭化珪素のエピタキシャル層１１１が形成されている。このエピタキシャル層１１１の上面のアクティブ領域となる中央領域には、ｐ型のストライプ状の半導体領域である複数のｐ型領域１０７が形成されており、ショットキー領域に加えてｐｎ接合領域が設けられている。このようにｐｎ接合領域を設けることによって、逆方向に電圧を印加した時に、ショットキー界面で最大電界が生じ難くなり、リーク電流を低減することができる。
　また、アクティブ領域のエピタキシャル層１１１の上面には、過剰電子電流の水平方向の広がりを抑制するため、エピタキシャル層１１１の不純物濃度よりも高い不純物濃度を有するｎ型の電流分散層１１２が形成されている。電流分散層１１２のエピタキシャル層１１１の上面からの深さは、ｐ型領域１０７のエピタキシャル層１１１の上面からの深さも深く、電流分散層１１２は複数のｐ型領域１０７を取り囲むように形成されている。
　また、アクティブ領域の周囲のエピタキシャル層１１１の上面には、アクティブ領域の最も外側に位置するｐ型領域１０７から離間して、ｐ型の環状の半導体領域であるガードリングＧＲ１が形成されている。ガードリングＧＲ１は、後述するアノード電極１０８の外周端部での電界集中を緩和する機能を有する。
　ここで、ガードリングＧＲ１は、エピタキシャル層１１１の上面からの深さが、電流分散層１１２のエピタキシャル層１１１の上面からの深さよりも深い部分（深いガードリング部分と言うこともある）と、浅い部分（浅いガードリング部分と言うこともある）とを有している。
　実施例１によるガードリングＧＲ１は、その内周側に位置する第１ガードリング１０４と、第１ガードリング１０４の外周に接して囲むように形成された環状の第２ガードリング１０５と、第２ガードリング１０５の外周に接して囲むように形成された環状の第３ガードリング１０６とから構成される。そして、第１ガードリング１０４、第２ガードリング１０５および第３ガードリング１０６は、それぞれエピタキシャル層１１１の上面から所定の深さを有するが、第２ガードリング１０５の深さは第１ガードリング１０４および第３ガードリング１０６の深さよりも深い。
　そして、第２ガードリング１０５の深さは電流分散層１１２の深さよりも深く、第１ガードリング１０４および第３ガードリング１０６の深さは電流分散層１１２の深さよりも浅くなっている。さらに、電流分散層１１２は、第１ガードリング１０４の内周側（ガードリングＧＲ１の内周側）の側面および底面と、第２ガードリング１０５の内周側の側面とに接していいる。
　このように、電流分散層１１２の深さよりも深い第２ガードリング１０５を、平面視において電流分散層１１２を囲むように形成することにより、電流分散層１１２を設けたことによる外向きの電子電流の発生が抑制されて、電流密度が高くなることによる局所的な電流集中を防止することができる。これにより、サージ電流耐性を高くすることができる。
　ところで、第２ガードリング１０５の内周がガードリングＧＲ１の内周からｎ＋型炭化珪素基板１１０の外周方向に１．０μｍよりも大きく離れると、最大電流密度が増加して十分なサージ電流耐性が得られない可能性がある。また、第２ガードリング１０５の内周がガードリングＧＲ１の内周と近接する、またはガードリングＧＲ１の内周よりも内側（ｎ＋型炭化珪素基板１１０の外周方向と反対方向）に位置すると、ｐ型領域１０７と第２ガードリング１０５とが近づくため、両者間に流れる電流密度が増加する。そこで、ガードリングＧＲ１の内周から第２ガードリング１０５までの距離Ｌは、０．０５μｍ以上、１．０μｍ以下の範囲に設定される。この範囲であれば、後記図１１に示すシミュレーション結果に示すように、最大電流密度の顕著な低減効果が認められる。
　さらに、ガードリングＧＲ１の外周に接して囲むように、エピタキシャル層１１１の上面からの最大深さが第２ガードリング１０５の深さとほぼ同じであり、ｎ＋型炭化珪素基板１１０の外周に向かって深さが徐々に浅くなる、終端構造１０３がエピタキシャル層１１１の上面に形成されている。さらに、終端構造１０３と離間して、ｎ＋型炭化珪素基板１１０の外周部分にｎ型の半導体領域であるチャネルストッパ１０２が形成されている。
　終端構造１０３は、逆方向に電圧を印加した時に空乏層をｎ＋型炭化珪素基板１１０の外周方向へ延ばす機能を有し、チャネルストッパ１０２は、表面チャネルのｎ＋型炭化珪素基板１１０の外周方向への延長を抑止する機能を有している。
　さらに、アクティブ領域において電流分散層１１２とショットキー接合するアノード電極（ショットキー電極）１０８が形成されており、アノード電極１０８の外周端部は、第１ガードリング１０４上に位置している。また、ｎ＋型炭化珪素基板１１０の裏面には、ｎ＋型炭化珪素基板１１０とオーミック接合するカソード電極（オーミック電極）１０９が接続されている。以上により、半導体チップ１０１ａには、炭化珪素ＪＢＳダイオードが構成されている。
　さらに、図１および図２には図示していないが、半導体チップ１０１ａには、エピタキシャル層１１１の上面を保護するために、層間絶縁膜が形成されている。この層間絶縁膜には、アノード電極１０８を露出させるための開口部が設けられている。
　次に、実施例１による半導体チップ１０１ａの製造方法を図３～図８を用いて工程順に説明する。図３～８は、半導体チップ１０１ａの製造過程の断面図である。
　まず、図３に示すように、表面が結晶主面の（０００１）面から［１１－２０］方向にオフ角４度で傾いたｎ＋型炭化珪素基板１１０を準備する。ｎ＋型炭化珪素基板１１０のｎ型不純物は、例えば窒素である。ｎ＋型炭化珪素基板１１０の不純物濃度は、例えば１×１０１８～１×１０１９ｃｍ－３程度である。
　続いて、ｎ＋型炭化珪素基板１１０の表面に、ｎ－型ドリフト層として機能するｎ－型炭化珪素のエピタキシャル層１１１をエピタキシャル成長法により形成する。エピタキシャル層１１１のｎ型不純物は、例えば窒素である。エピタキシャル層１１１の不純物濃度はｎ＋型炭化珪素基板１１０よりも低く、例えば１×１０１５～４×１０１６ｃｍ－３程度である。また、エピタキシャル層１１１の厚さは、例えば３～８０μｍ程度である。以上のエピタキシャル層１１１の各条件は、必要な耐圧に応じて設定される。
　次に、図４に示すように、エピタキシャル層１１１の上面にマスク材料層１１３を形成し、フォトリソグラフィ技術によりマスク材料層１１３をパターニングする。そして、マスク材料層１１３から露出するエピタキシャル層１１１の上面にｎ型不純物をイオン注入することにより、エピタキシャル層１１１の上面の外周部分にチャネルストッパ１０２を形成する。この際、注入角は任意でよく、例えばエピタキシャル層１１１の表面に垂直入射とする。チャネルストッパ１０２のｎ型不純物は、例えば窒素であり、不純物濃度は、例えば８×１０１９ｃｍ－３であり、注入深さは、例えば０．２μｍである。
　次に、図５に示すように、マスク材料層１１３を除去した後、エピタキシャル層１１１の上面にマスク材料層１１４を形成し、フォトリソグラフィ技術によりマスク材料層１１４をパターニングする。そして、マスク材料層１１４から露出するエピタキシャル層１１１の上面にｐ型不純物として、例えばアルミニウムをイオン注入することにより、エピタキシャル層１１１の上面のアクティブ領域となる中央領域にｐ型のストライプ状の半導体領域からなる複数のｐ型領域１０７を形成し、同時に、アクティブ領域の周囲にｐ型の環状の半導体領域からなるガードリング１２４を形成する。
　次に、図６に示すように、マスク材料層１１４を除去した後、エピタキシャル層１１１の上面にマスク材料層１１５を形成し、フォトリソグラフィ技術によりマスク材料層１１５をパターニングする。そして、マスク材料層１１５から露出するエピタキシャル層１１１の上面にｐ型不純物として、例えばアルミニウムをイオン注入する。これにより、ガードリング１２４の内周からｎ＋型炭化珪素基板１１０の外周方向に距離Ｌを離して、ガードリング１２４よりも深く、ｐ型の環状の半導体領域からなる第２ガードリング１０５を形成し、同時に、ガードリング１２４の外周に接して囲むように、ｐ型の環状の半導体領域からなる終端構造１０３を形成する。
　この際、第２ガードリング１０５のｎ＋型炭化珪素基板１１０の外周方向およびその反対方向には、ガードリング１２４が形成されており、ｎ＋型炭化珪素基板１１０の外周方向側が前述の第３ガードリング１０６、ｎ＋型炭化珪素基板１１０の外周方向と反対側が前述の第１ガードリング１０４である。すなわち、第１ガードリング１０４、第２ガードリング１０５および第３ガードリング１０６からなるガードリングＧＲ１が形成される。ガードリングＧＲ１の内周から第２ガードリング１０５までの距離Ｌは、０．０５μｍ以上、１．０μｍ以下の範囲であり、この範囲であれば、後記図１１に示すシミュレーション結果に示すように、最大電流密度の顕著な低減効果が認められる。また、終端構造１０３は、マスク材料層１１５を離散的に加工することにより、終端構造１０３が離散的に形成されるようにする。
　第２ガードリング１０５は、終端構造１０３と同一工程において形成されるので、第２ガードリング１０５を形成するための新たな工程が増えることはない。従って、製造コストおよび製造ＴＡＴを増加させることなく、第２ガードリング１０５を形成することができる。
　次に、図７に示すように、マスク材料層１１５を除去した後、エピタキシャル層１１１の上面にマスク材料層１１６を形成し、フォトリソグラフィ技術によりマスク材料層１１６をパターニングする。そして、マスク材料層１１６から露出するエピタキシャル層１１１の上面にｎ型不純物として、例えば窒素をイオン注入することにより、ｎ型の電流分散層１１２を形成する。この際、電流分散層１１２が、第１ガードリング１０４の内周側の側面および底面と、第２ガードリング１０５の内周側の側面と接するようにする。このような構成とすることにより、炭化珪素ＪＢＳダイオードにおける、過剰電子電流の水平方向広がりを抑制することができる。
　次に、マスク材料層１１６を除去した後、保護膜（図示せず）を形成する。続いて、イオン注入したｎ型不純物およびｐ型不純物の活性化アニールを行い、その後、上記保護膜を除去する。
　次に、図８に示すように、複数のｐ型領域１０７および電流分散層１１２と接するように、エピタキシャル層１１１の上面にアノード電極１０８を、例えばスパッタリング法により形成する。ここで、アノード電極１０８の外周端部が第１ガードリング１０４上に位置するように、アノード電極１０８は形成される。また、ｎ＋型炭化珪素基板１１０の裏面にカソード電極１０９を、例えばスパッタリング法により形成する。続いて、アノード電極１０８の上面を露出するようにエピタキシャル層１１１の上面に層間絶縁膜（図示は省略）を形成する。以上により、実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置が略完成する。
　このように、実施例１によれば、電流分散層１１２を形成しても、電流分散層１１２を設けたことによる外向きの電子電流の発生が、電流分散層１１２の深さよりも深く形成された第２ガードリング１０５により抑制されて、電流密度が高くなることによる局所的な電流集中を防止することができる。これにより、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供することができる。
　実施例１では、アクティブ領域の周囲に第１ガードリング（浅いガードリング部分）１０４を形成し、第１ガードリング１０４の外周に接して囲むように第２ガードリング（深いガードリング部分）１０５を形成し、第２ガードリング１０５の外周に接して囲むように第３ガードリング１０６を形成したが、ガードリングの形状はこれに限定されるものではない。例えば図９および図１０に示すように、アクティブ領域の周囲に第１ガードリング（浅いガードリング部分）１０４と、第１ガードリング１０４の外周に接して囲むように形成された第２ガードリング（深いガードリング部分）１０５とによってガードリングＧＲ２を構成してもよい。図９は、実施例２による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部平面図である。図１０は、図９のＢ－Ｂ’線に沿った炭化珪素半導体装置の要部断面図である。
　図１１に、定格電圧時の最大電流密度と、ガードリングの内周から深いガードリング部分までの距離Ｌとの関係を説明するシミュレーション結果を示す。図１１に示すように、距離Ｌが０．２μｍ近傍で最大電流密度は最も小さくなるが、距離Ｌが１．０μｍまでであれば、最大電流密度の低減効果が認められる。また、最大電流密度を主に決定しているのは距離Ｌであって、深いガードリング部分よりもｎ＋型炭化珪素基板の外周側に位置する浅いガードリング部分（例えば実施例１に示した第３ガードリング１０６）の有無の影響は小さいことが分かる。
　実施例２による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の製造方法は、実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の製造方法と同様である。
　このように、実施例２においても、前述の実施例１と同様に、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供することができる。
　実施例１および実施例２では、電流分散層を備えた炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示したが、耐圧１２００Ｖ以下向けで、エピタキシャル層のｎ型不純物が１×１０１６ｃｍ－３以上の場合、電流分散層は不要である。そこで、例えば図１２に示すように、前記図１に示した炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置から電流分散層を除いてもよい。図１２は、実施例３による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示す要部断面図である。
　実施例３による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の製造方法は、実施例１による炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の製造方法から、電流分散層に関する工程を除いたものである。
　このように、実施例３においても、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置を提供することができる。
　実施例１、実施例２および実施例３では、炭化珪素ＪＢＳダイオードを有する炭化珪素半導体装置の一例を示したが、実施例４ではスイッチング素子と炭化珪素ＪＢＳダイオードとを混載した炭化珪素半導体装置の一例を示す。スイッチング素子としては、例えば表面が結晶主面の（０００１）面から［１１－２０］方向にオフ角４度で傾いたｎ＋型炭化珪素基板に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（以下、炭化珪素ＭＯＳＦＥＴと記す）を用いる。炭化珪素ＭＯＳＦＥＴが多数並列接続されて、１つのスイッチング素子が構成される。図１３は、スイッチング素子と炭化珪素ＪＢＳダイオードとを混載した炭化珪素半導体装置の一例を示す要部断面図である。スイッチング素子および炭化珪素ＪＢＳダイオードが形成されたアクティブ領域の周囲には、ガードリングが設けられている。
　炭化珪素ＭＯＳＦＥＴの構造を以下に説明する。図１３に示すように、ｎ＋型炭化珪素基板１１０の表面に、ｎ－型炭化珪素のエピタキシャル層１１１が形成されている。このエピタキシャル層１１１は、耐圧を確保する役目を担うｎ－型ドリフト層として機能する。
　エピタキシャル層１１１内には、エピタキシャル層１１１の上面から所定の深さを有してｐ型のボディ層１２１が形成されている。さらに、ｐ型のボディ層１２１内には、エピタキシャル層１１１の上面から所定の深さを有し、ｐ型のボディ層１２１の端部と離間してｎ＋型のソース層１１９が形成されている。ｎ＋型のソース層１１９は、ｐ型のボディ層１２１の端部とｎ＋型のソース層１１９との間のｐ型のボディ層１２１内にエピタキシャル層１１１の上面から所定の距離を有して形成されるチャネルを介して、ｎ－型ドリフト層として機能するエピタキシャル層１１１と電気的に接続する。
　また、ｐ型のボディ層１２１の周囲には、ＪＦＥＴ（Junction Field Effct Transistor）領域１２２が形成されている。このＪＦＥＴ領域１２２は、炭化珪素ＪＢＳダイオードのオン抵抗を下げるために導入する電流分散層を兼ねている。
　ｐ型のボディ層１２１の端部とｎ＋型のソース層１１９との間のチャネルが形成されるｐ型のボディ層１２１上にはゲート絶縁膜１１７が形成され、ゲート絶縁膜１１７上にはゲート電極１１８が形成されている。また、ｎ＋型のソース層１１９の上面の一部と接続してソース電極１２０が形成されているが、ソース電極１２０は、炭化珪素ＪＢＳダイオードのアノード電極１０８と同一の導電層からなる。また、ｎ＋型炭化珪素基板１１０の裏面にドレイン電極１２３が形成されているが、ドレイン電極１２３は、炭化珪素ＪＢＳダイオードのカソード電極１０９を兼ねている。以上により、炭化珪素ＭＯＳＦＥＴが構成されている。
　炭化珪素ＪＢＳダイオードの構造は、例えば実施例１に示した炭化珪素ＪＢＳダイオードと同様である。すなわち、アクティブ領域のエピタキシャル層１１１の上面には、ｐ型のストライプ状の半導体領域である複数のｐ型領域１０７が形成されており、ショットキー領域に加えてｐｎ接合領域が設けられている。また、アクティブ領域のエピタキシャル層１１１の上面には、過剰電子電流の水平方向の広がりを抑制するため、複数のｐ型領域１０７を取り囲むように電流分散層１１２が形成されている。
　さらに、炭化珪素ＭＯＳＦＥＴおよび炭化珪素ＪＢＳダイオードが形成されたアクティブ領域の周囲には、実施例１と同様に、ガードリングＧＲ１（第１ガードリング１０４、第２ガードリング１０５および第３ガードリング１０６）、終端構造１０３およびチャネルストッパ１０２が形成されている。
　このように、実施例３においても、電流分散層１１２を設けたことによる外向きの電子電流の発生が抑制されるので、電流密度が高くなることによる局所的な電流集中を防止することができる。これにより、オン抵抗が低く、かつ、サージ電流耐性に優れるスイッチング素子と炭化珪素ＪＢＳダイオードとを混載した炭化珪素半導体装置を提供することができる。
　なお、実施例４では、スイッチング素子として炭化珪素ＭＯＳＦＥＴを例示したが、この他にもＩＧＢＴ（Insulated Gate Bipolar Transistor）または接合ＦＥＴなどを用いることができる。
　実施例１、実施例２および実施例３に示した炭化珪素ダイオードを有する炭化珪素半導体装置は、電力変換装置に用いることができる。図１４は、実施例１、実施例２または実施例３による炭化珪素ダイオードを還流ダイオードとしてスイッチング素子に接続した電力変換装置（インバータ）の一例を示す回路図である。
　図１４に示すように、実施例５によるインバータは、制御回路１７０１と、パワーモジュール１７０２とを有する。制御回路１７０１とパワーモジュール１７０２とは、端子１７０３および端子１７０４で接続されている。パワーモジュール１７０２は、電源電位（Ｖｃｃ）とは端子１７０５を介して、接地電位（ＧＮＤ）とは端子１７０６を介して接続されている。パワーモジュールの出力は、端子１７０７，１７０８，１７０９を介して３相モータ１７１０に接続されている。
　パワーモジュール１７０２には、スイッチング素子としてＩＧＢＴ１７１１が搭載されている。また、各ＩＧＢＴに接続される還流ダイオード１７１２として、例えば実施例１による炭化珪素ＪＢＳダイオードを有する半導体チップが搭載されている。
　各単相において、電源電位（Ｖｃｃ）と３相モータ１７１０の入力電位との間にＩＧＢＴ１７１１と還流ダイオード１７１２とが逆並列に接続されており、３相モータ１７１０の入力電位と接地電位（ＧＮＤ）との間にもＩＧＢＴ１７１１と還流ダイオード１７１２とが逆並列に接続されている。つまり、３相モータ１７１０の各単相に２つのＩＧＢＴ１７１１と２つの還流ダイオード１７１２が設けられており、３相で６つのＩＧＢＴ１７１１と６つの還流ダイオード１７１２が設けられている。そして、個々のＩＧＢＴ１７１１のゲート電極には制御回路１７０１が接続されており、この制御回路１７０１によってＩＧＢＴ１７１１が制御される。従って、制御回路１７０１でパワーモジュール１７０２のＩＧＢＴ１７１１に流れる電流を制御することにより、３相モータ１７１０を駆動することができる。
　実施例１、実施例２および実施例３による炭化珪素ダイオードを有する炭化珪素半導体装置は、上述のようにオン抵抗が低く、かつ、サージ電流耐性に優れるので、高性能・高信頼なパワーモジュール１７０２を実現することができる。従って、パワーモジュール１７０２および実施例５によるインバータ、さらには実施例５によるインバータに３相モータ１７１０を含めた３相モータシステムを低コストで製造することが可能となる。
　また、実施例５ではスイッチング素子にＩＧＢＴを用いたが、ＩＧＢＴの代わりに実施例４による炭化珪素ＭＯＳＦＥＴなどを用いることもできる。スイッチング素子も炭化珪素素子とすることで、より高温での動作が可能となり、高い電流密度が実現可能となる。
　実施例５による３相モータシステムは、ハイブリッド車、電気自動車などの自動車に用いることができる。実施例５による３相モータシステムを用いた自動車を図１５および図１６を用いて説明する。図１５は、実施例６による電気自動車の構成の一例を示す概略図であり、図１６は、実施例６による昇圧コンバータの一例を示す回路図である。
　図１５に示すように、実施例６による電気自動車は、駆動輪１８０１ａおよび駆動輪１８０１ｂが接続された駆動軸１８０２に動力を入出力可能とする３相モータ１８０３と、３相モータ１８０３を駆動するためのインバータ１８０４と、バッテリ１８０５と、を備える。さらに、実施例６による電気自動車は、昇圧コンバータ１８０８と、リレー１８０９と、電子制御ユニット１８１０とを備え、昇圧コンバータ１８０８は、インバータ１８０４が接続された電力ライン１８０６と、バッテリ１８０５が接続された電力ライン１８０７とに接続されている。
　３相モータ１８０３は、永久磁石が埋め込まれたロータと、３相コイルが巻回されたステータとを備えた同期発電電動機である。インバータ１８０４には、実施例５によるインバータを用いる。
　昇圧コンバータ１８０８は、図１６に示すように、インバータ１９１３に、リアクトル１９１１および平滑用コンデンサ１９１２が接続された構成からなる。インバータ１９１３は、実施例５で説明したインバータと同様であり、インバータ内のスイッチング素子１９１４およびダイオード１９１５の構成も実施例５において説明した構成にする。
　電子制御ユニット１８１０は、マイクロプロセッサと、記憶装置と、入出力ポートとを備えており、３相モータ１８０３のロータ位置を検出するセンサからの信号、またはバッテリ１８０５の充放電値などを受信する。そして、インバータ１８０４、昇圧コンバータ１８０８、およびリレー１８０９を制御するための信号を出力する。
　実施例６では、オン抵抗が低く、サージ電流耐性に優れる炭化珪素半導体装置を用いることにより、高性能・高信頼な電力変換装置を有する自動車を実現できる。なお、実施例６では、電気自動車について説明したが、エンジンも併用するハイブリッド自動車にも同様に、実施例５による３相モータシステムを適用することができる。
　実施例５による３相モータシステムは、鉄道車両に用いることができる。実施例５による３相モータシステムを用いた鉄道車両を、図１７を用いて説明する。実施例７では、耐圧特性に優れる炭化珪素半導体装置により、低コストの電力変換装置を有する鉄道車両を実現できる。図１７は、実施例７による鉄道車両に備えられるコンバータおよびインバータの一例を示す回路図である。
　図１７に示すように、実施例７による鉄道車両には架線ＯＷ（例えば２５ｋＶ）からパンダグラフＰＧを介して電力が供給される。トランス２００９を介して電圧が１．５ｋＶまで降圧され、コンバータ２００７で交流が直流に変換される。さらに、インバータ２００２が、キャパシタ２００８を介して入力された直流を交流に変換し、負荷２００１である３相モータで車輪ＷＨを駆動する。コンバータ２００７内のスイッチング素子２００４およびダイオード２００５の構成、およびインバータ２００２内のスイッチング素子２００４およびダイオード２００５の構成は、実施例５において説明した構成である。なお、図１７では、実施例５において説明した制御回路１７０１は省略している。また、図中、符号ＲＴは線路を示す。
　実施例７によれば、オン抵抗が低く、かつ、サージ電流耐性に優れる炭化珪素半導体装置を用いることにより、高性能・高信頼な電力変換装置を有する鉄道車両を実現することができる。
　以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ａ，１ｂ　半導体チップ
２　チャネルストッパ
３　終端構造
４　ガードリング
５　ｐ型領域
６　電流分散層
７　アノード電極
８　カソード電極
９　ｎ型炭化珪素基板
１０　エピタキシャル層
１０１ａ　半導体チップ
１０２　チャネルストッパ
１０３　終端構造
１０４　第１ガードリング
１０５　第２ガードリング
１０６　第３ガードリング
１０７　ｐ型領域
１０８　アノード電極
１０９　カソード電極
１１０　ｎ＋型炭化珪素基板
１１１　エピタキシャル層
１１２　電流分散層
１１３，１１４，１１５，１１６　マスク材料層
１１７　ゲート絶縁膜
１１８　ゲート電極
１１９　ｎ＋型のソース層
１２０　ソース電極
１２１　ｐ型のボディ層
１２２　ＪＦＥＴ領域
１２３　ドレイン電極
１２４　ガードリング
１７０１　制御回路
１７０２　パワーモジュール
１７０３～１７０９　端子
１７１０　３相モータ
１７１１　ＩＧＢＴ
１７１２　還流ダイオード
１８０１ａ，１８０１ｂ　駆動輪
１８０２　駆動軸
１８０３　３相モータ
１８０４　インバータ
１８０５　バッテリー
１８０６，１８０７　電力ライン
１８０８　昇圧コンバータ
１８０９　リレー
１８１０　電子制御ユニット
１９１１　リアクトル
１９１２　平滑用コンデンサ
１９１３　インバータ
１９１４　スイッチング素子
１９１５　ダイオード
２００１　負荷
２００２　インバータ
２００４　スイッチング素子
２００５　ダイオード
２００７　コンバータ
２００８　キャパシタ
２００９　トランス
Ｇ１，Ｇ２　ガードリング
ＯＷ　架線
ＰＧ　パンダグラフ
ＲＴ　線路
ＷＨ　車輪

Claims (12)

  1. 　第１導電型の炭化珪素基板と、
    　前記炭化珪素基板の表面に形成された前記第１導電型のエピタキシャル層と、
    　前記エピタキシャル層の上面から第１深さを有して、前記エピタキシャル層内に形成された前記第１導電型の第１半導体領域と、
    　前記第１半導体領域の前記第１深さよりも浅い、前記エピタキシャル層の上面から第２深さを有して、前記第１半導体領域内に互いに離間して形成された前記第１導電型とは異なる第２導電型の複数の第２半導体領域と、
    　前記エピタキシャル層の上面上に形成され、前記第１半導体領域および前記複数の第２半導体領域と接続するアノード電極と、
    　前記炭化珪素基板の裏面と接続するカソード電極と、
    　前記アノード電極の外周端部と接続し、前記第１半導体領域の外周に接して前記エピタキシャル層内の前記第１半導体領域の周囲に形成された前記第２導電型の環状のガードリングと、
    を含むダイオード備える半導体装置であって、
    　前記ガードリングは、
    　前記第１半導体領域の前記第１深さよりも浅い、前記エピタキシャル層の上面から第３深さを有する環状の第１ガードリング部分と、
    　前記第１半導体領域の前記第１深さよりも深い、前記エピタキシャル層の上面から第４深さを有する環状の第２ガードリング部分と、
    を有し、
    　前記第２ガードリング部分は、前記ガードリングの内周から前記炭化珪素基板の外周方向に第１距離を離れて位置し、
    　前記第１ガードリング部分は、前記ガードリングの内周と前記２ガードリング部分の内周との間に位置し、
    　前記第１半導体領域は、前記第１ガードリング部分の内周側の側面および底面と、前記第２ガードリング部分の内周側の側面に接している、半導体装置。
  2. 　請求項１記載の半導体装置において、
    　前記第１距離は、０．０５μｍ以上、１．０μｍ以下である、半導体装置。
  3. 　請求項１記載の半導体装置において、
    　前記ガードリングは、
    　前記第１半導体領域の前記第１深さよりも浅い、前記エピタキシャル層の上面から第５深さを有する環状の第３ガードリング部分、
    をさらに有し、
    　前記第３ガードリング部分は、前記第２ガードリング部分の外周と前記ガードリングの外周との間に位置する、半導体装置。
  4. 　請求項１記載の半導体装置において、
    　前記ガードリングの外周に接して前記エピタキシャル層内の前記ガードリングの周囲に、前記炭化珪素基板の外周に向かって前記エピタキシャル層の上面からの深さが徐々に浅くなる前記第２導電型の第３半導体領域が形成されている、半導体装置。
  5. 　請求項１記載の半導体装置において、
    　前記エピタキシャル層の上面から第６深さを有して、前記エピタキシャル層内に形成された前記第２導電型のボディ層と、
    　前記エピタキシャル層の上面から前記第６深さよりも浅い第７深さを有して、前記ボディ層の端部と離間して前記ボディ層内に形成された前記第１導電型のソース層と、
    　前記ボディ層の端部と前記ソース層との間の前記ボディ層上に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜上に形成されたゲート電極と、
    　前記ソース層と接続し、前記アノード電極と同一導電層からなるソース電極と、
    を含むトランジスタをさらに備えた、半導体装置。
  6. 　請求項１記載の半導体装置を備える、パワーモジュール。
  7. 　請求項６記載のパワーモジュールを備える、電力変換装置。
  8. 　請求項７記載の電力変換装置で三相モータを駆動する、３相モータシステム。
  9. 　請求項８記載の３相モータシステムで車輪を駆動する、自動車。
  10. 　請求項８記載の３相モータシステムで車輪を駆動する、鉄道車両。
  11. 　第１導電型の炭化珪素基板と、
    　前記炭化珪素基板の表面に形成された前記第１導電型のエピタキシャル層と、
    　前記エピタキシャル層の上面から第１深さを有して、前記エピタキシャル層内に互いに離間して設けられた前記第１導電型とは異なる第２導電型の複数の第１半導体領域と、
    　前記エピタキシャル層の上面上に形成され、前記エピタキシャル層および前記複数の第１半導体領域と接続するアノード電極と、
    　前記炭化珪素基板の裏面と接続するカソード電極と、
    　前記第アノード電極の外周端部と接続し、前記エピタキシャル層内の前記複数の第１半導体領域が形成されたアクティブ領域の周囲に形成された前記第２導電型の環状のガードリングと、
    を含むダイオード備える半導体装置であって、
    　前記ガードリングは、
    　前記エピタキシャル層の上面から第２深さを有する環状の第１ガードリング部分と、
    　前記第２深さよりも深い、前記エピタキシャル層の上面から第３深さを有する環状の第２ガードリング部分と、
    を有し、
    　前記第２ガードリング部分は、前記ガードリングの内周から前記炭化珪素基板の外周方向に第１距離を離れて位置し、
    　前記第１ガードリング部分は、前記ガードリングの内周と前記２ガードリング部分の内周との間に位置する、半導体装置。
  12. 　請求項１１記載の半導体装置において、
    　前記第１距離は、０．０５μｍ以上、１．０μｍ以下である、半導体装置。
PCT/JP2014/067840 2014-07-03 2014-07-03 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 WO2016002057A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/067840 WO2016002057A1 (ja) 2014-07-03 2014-07-03 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/067840 WO2016002057A1 (ja) 2014-07-03 2014-07-03 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両

Publications (1)

Publication Number Publication Date
WO2016002057A1 true WO2016002057A1 (ja) 2016-01-07

Family

ID=55018655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/067840 WO2016002057A1 (ja) 2014-07-03 2014-07-03 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両

Country Status (1)

Country Link
WO (1) WO2016002057A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379863A (zh) * 2019-08-07 2019-10-25 派恩杰半导体（杭州）有限公司 一种碳化硅结势垒肖特基二极管
US10742141B2 (en) 2017-10-23 2020-08-11 Audi Ag Electrical drive system
CN113451298A (zh) * 2020-03-24 2021-09-28 株式会社东芝 半导体装置
CN114203829A (zh) * 2021-11-30 2022-03-18 深圳基本半导体有限公司 一种frd结构及其制作方法和应用
JP7407252B2 (ja) 2017-01-25 2023-12-28 ローム株式会社 半導体装置
EP4340035A1 (en) * 2022-09-15 2024-03-20 Nexperia B.V. Mps diode having non-uniformly spaced wells and method for manufacturing the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575100A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体整流素子
JP2000031505A (ja) * 1998-07-10 2000-01-28 Sanyo Electric Co Ltd ショットキーバリアダイオード
JP2003510817A (ja) * 1999-09-22 2003-03-18 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
JP2009016603A (ja) * 2007-07-05 2009-01-22 Denso Corp ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009535849A (ja) * 2006-04-29 2009-10-01 アルファ アンド オメガ セミコンダクター，リミテッド 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
US20120248530A1 (en) * 2011-04-04 2012-10-04 Sik Lui Approach to intergrate schottky in mosfet
JP2013254858A (ja) * 2012-06-07 2013-12-19 Hitachi Ltd 半導体装置およびその製造方法
JP2014508411A (ja) * 2011-02-10 2014-04-03 クリー インコーポレイテッド 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575100A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体整流素子
JP2000031505A (ja) * 1998-07-10 2000-01-28 Sanyo Electric Co Ltd ショットキーバリアダイオード
JP2003510817A (ja) * 1999-09-22 2003-03-18 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
JP2009535849A (ja) * 2006-04-29 2009-10-01 アルファ アンド オメガ セミコンダクター，リミテッド 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める
JP2009016603A (ja) * 2007-07-05 2009-01-22 Denso Corp ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
JP2014508411A (ja) * 2011-02-10 2014-04-03 クリー インコーポレイテッド 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
US20120248530A1 (en) * 2011-04-04 2012-10-04 Sik Lui Approach to intergrate schottky in mosfet
JP2013254858A (ja) * 2012-06-07 2013-12-19 Hitachi Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7407252B2 (ja) 2017-01-25 2023-12-28 ローム株式会社 半導体装置
US10742141B2 (en) 2017-10-23 2020-08-11 Audi Ag Electrical drive system
CN110379863A (zh) * 2019-08-07 2019-10-25 派恩杰半导体（杭州）有限公司 一种碳化硅结势垒肖特基二极管
CN113451298A (zh) * 2020-03-24 2021-09-28 株式会社东芝 半导体装置
US11502205B2 (en) * 2020-03-24 2022-11-15 Kabushiki Kaisha Toshiba Semiconductor device having Schottky barrier diode
CN114203829A (zh) * 2021-11-30 2022-03-18 深圳基本半导体有限公司 一种frd结构及其制作方法和应用
CN114203829B (zh) * 2021-11-30 2023-02-28 深圳基本半导体有限公司 一种frd结构及其制作方法和应用
EP4340035A1 (en) * 2022-09-15 2024-03-20 Nexperia B.V. Mps diode having non-uniformly spaced wells and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
US10290704B2 (en) Semiconductor device and method for manufacturing same, power conversion device, three-phase motor system, automobile, and railway carriage
US9711600B2 (en) Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
WO2016002057A1 (ja) 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
JP6514338B2 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
US9960259B2 (en) Semiconductor device, method for manufacturing same, power conversion device, three-phase motor system, automobile, and railway carriage
JP6336055B2 (ja) 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
JP6255111B2 (ja) 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法
JP2019125760A (ja) 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両
JP6283122B2 (ja) 半導体スイッチング素子および炭化珪素半導体装置の製造方法
US10236370B2 (en) Semiconductor device and method of manufacturing the same, power converter, three-phase motor system, automobile and railway vehicle
WO2015040675A1 (ja) 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP6273020B2 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP2018037621A (ja) 半導体装置およびその製造方法、電力変換装置
JP6282346B2 (ja) 半導体装置の製造方法
JP6556892B2 (ja) 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
JP6473073B2 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP2017174969A (ja) 半導体装置およびその製造方法並びに電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14896795

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14896795

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP