JP2012094683A - ワイドバンドギャップ半導体装置 - Google Patents
ワイドバンドギャップ半導体装置 Download PDFInfo
- Publication number
- JP2012094683A JP2012094683A JP2010240612A JP2010240612A JP2012094683A JP 2012094683 A JP2012094683 A JP 2012094683A JP 2010240612 A JP2010240612 A JP 2010240612A JP 2010240612 A JP2010240612 A JP 2010240612A JP 2012094683 A JP2012094683 A JP 2012094683A
- Authority
- JP
- Japan
- Prior art keywords
- wide band
- conductivity type
- region
- gap semiconductor
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 230000000737 periodic effect Effects 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 29
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 23
- 229910010271 silicon carbide Inorganic materials 0.000 description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000010410 layer Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000000779 depleting effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical group C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【課題】ワイドバンドギャップ半導体デバイスにおいて、金属／ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制する。
【解決手段】第１導電型の高濃度ワイドバンドギャップ半導体基板と、半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、半導体堆積膜上に形成され、半導体堆積膜との間でショットキー界面領域を構成する金属膜８と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域４，５とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成する。
【選択図】図２
【解決手段】第１導電型の高濃度ワイドバンドギャップ半導体基板と、半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、半導体堆積膜上に形成され、半導体堆積膜との間でショットキー界面領域を構成する金属膜８と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域４，５とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成する。
【選択図】図２
Description
本発明は、ワイドバンドギャップ半導体上に形成された金属／ワイドバンドギャップ半導体界面を有し、ワイドバンドギャップ半導体と金属膜との界面の一部がショットキー界面であるようなワイドバンドギャップ半導体装置に関するものである。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン単結晶が用いられている。パワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えばバイポーラトランジスタやIGBT（絶縁ゲート型バイポーラトランジスタ）は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数kHzが、IGBTでは数十kHz程度の周波数がその使用限界である。
一方パワーMOSFETは、大電流は取れないものの、数MHｚまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、IGBTやパワーMOSFETはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んできた。パワー半導体素子の観点からの材料検討も行われ、炭化珪素（以下ＳｉＣと略す）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、注目を集めている（非特許文献１参照）。
ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きいからである。これは、またもう一つのワイドバンドギャップ半導体材料の窒化ガリウム（以下ＧａＮ）にもあてはまる。
ワイドバンドギャップ半導体には、シリコンと同様に、金属を表面に堆積させることにより整流特性のあるショットキーバリアダイオードを製造できる。これらの理由から、ワイドバンドギャップ半導体を基板材料とした高耐圧で低オン抵抗のショットキーバリアダイオードが実現できる。
理想的な整流特性を有するダイオードは逆方向電圧を印加したときに電流は流れず、順方向電圧の印加に対しては抵抗を有しない。しかし、一般的に製造されるダイオードは逆方向電圧を印加すると微量の電流（リーク電流）が流れ、順方向にはいくらかの抵抗（オン抵抗）を有する。ショットキー界面を有する装置、例えばショットキーバリアダイオードはショットキーバリアハイトが大きいとリーク電流を抑えて耐圧を上げることができるが、オン抵抗が大きくなる。逆にショットキーバリアハイトが小さいとオン抵抗が小さくなるが、リーク電流が大きくなる。
理想的な整流特性を有するダイオードは逆方向電圧を印加したときに電流は流れず、順方向電圧の印加に対しては抵抗を有しない。しかし、一般的に製造されるダイオードは逆方向電圧を印加すると微量の電流（リーク電流）が流れ、順方向にはいくらかの抵抗（オン抵抗）を有する。ショットキー界面を有する装置、例えばショットキーバリアダイオードはショットキーバリアハイトが大きいとリーク電流を抑えて耐圧を上げることができるが、オン抵抗が大きくなる。逆にショットキーバリアハイトが小さいとオン抵抗が小さくなるが、リーク電流が大きくなる。
このように、逆方向電気特性のリーク電流と順方向電気特性のオン抵抗にはトレードオフの関係がある。これらの理由から、ショットキーバリアダイオード製造には用途に応じた金属が選択されるが、製造されたショットキーバリアダイオードのショトッキーバリアハイトは、半導体の電子親和力と金属の仕事関数によって特徴付けられるため、必ずしも用途に最適なショットキーバリアダイオードを製造することができない。
前述したようにワイドバンドギャップ半導体ショットキーバリアダイオードであってもショットキーバリアハイトが低ければリークが多くなる。この問題を解決する手段としてジャンクションバリアショットキー構造（以下ＪＢＳ構造と略す）を採用したダイオードが利用されている。ＪＢＳ構造は、第１導電型半導体のショットキー電極を第２導電型の半導体で挟むことによりショットキー界面部の第１導電型半導体を空乏化することによりリーク電流を抑えている。また、空乏層の厚さ（ショットキー界面から半導体基板方向に広がった空乏層の幅）が広くなればなるほどリーク電流は抑えられる。
一般的なＪＢＳ構造は、ショットキー界面を形成している第１導電型半導体と第２導電型半導体を交互にストライプ上に配置された構造（非特許文献２参照）や第１導電型半導体と第２導電型半導体を交互に同心円状に配置された構造（特許文献１参照）が利用されている。しかし、第２導電型半導体から離れた第１導電型半導体と金属のショットキー界面部分では空乏層の厚さが狭くなるためリーク電流を低減させる効果が薄れてしまう。また、リーク電流を抑えるために空乏層幅を広げる目的で、第１導電型半導体を挟んでいる第２導電型半導体の領域の距離を縮小するとオン抵抗が大きくなってしまう。
IEEE Transaction on Electron Devices(Vol.36,p.1811,1989)
Mater.Sci.Forum,600-603(2009)939
本発明は、ワイドバンドギャップ半導体デバイスにおいて、金属／ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制することを課題とする。
上記課題は、次のようなワイドバンドギャップ半導体装置により解決される。
（１）第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置。
（２）上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすことを特徴とする（１）に記載のワイドバンドギャップ半導体装置。
（３）上記島領域の形状は、正多角形であることを特徴とする（１）又は（２）に記載のワイドバンドギャップ半導体装置。
（４）上記島領域の形状は、円形であることを特徴とする（１）又は（２）に記載のワイドバンドギャップ半導体装置。
（５）上記ワイドバンドギャップ半導体は、炭化珪素であることを特徴とする（１）ないし（４）のいずれかに記載のワイドバンドギャップ半導体装置。
（６）上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする（１）ないし（４）のいずれかに記載のワイドバンドギャップ半導体装置。
（１）第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置。
（２）上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすことを特徴とする（１）に記載のワイドバンドギャップ半導体装置。
（３）上記島領域の形状は、正多角形であることを特徴とする（１）又は（２）に記載のワイドバンドギャップ半導体装置。
（４）上記島領域の形状は、円形であることを特徴とする（１）又は（２）に記載のワイドバンドギャップ半導体装置。
（５）上記ワイドバンドギャップ半導体は、炭化珪素であることを特徴とする（１）ないし（４）のいずれかに記載のワイドバンドギャップ半導体装置。
（６）上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする（１）ないし（４）のいずれかに記載のワイドバンドギャップ半導体装置。
本発明によれば、ワイドバンドギャップ半導体上に形成されたショットキー界面を有する装置において、金属堆積膜と第１導電型の界面がショットキー界面である領域の周囲を第２導電型の領域に囲まれている構造で周期的に配置されているＪＢＳ構造を持つダイオードを設計することで、第２導電型の領域によって増加するオン抵抗の増加を回避できるとともに、リーク電流の抑えられた装置を製造できる。さらに、低ショットキーバリアハイトを持つショットキー界面を形成することや第１導電型半導体の不純物濃度を上げることでオン抵抗低減の効果を増加させることができる。
本発明は、第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置である。
ＪＢＳ構造では第１導電型の領域を空乏化するときの電圧が低いほどリーク電流は低くなる。第２導電型の領域をストライプ状に配置されたＪＢＳ構造では、一次元モデルで示されるように空乏層の広がり方が第１導電型半導体の不純物濃度と、第２導電型半導体の不純物濃度によって決まってしまう。
しかし、第２導電型の領域をストライプ状ではなく、第１導電型の領域を囲む形にすることにより、四方から第１導電型の領域を空乏化することができる。このため、同じ面積の第１導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第１導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。
しかし、第２導電型の領域をストライプ状ではなく、第１導電型の領域を囲む形にすることにより、四方から第１導電型の領域を空乏化することができる。このため、同じ面積の第１導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第１導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。
また、ショットキー界面の第１導電型の領域を空乏化させるためには、ショットキー界面を形成している面積の第１導電型半導体のキャリア総量よりも第２導電型半導体領域のキャリア総量の方が多くなければならない。このため、上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすように設計する。
（第一実施形態）
図１は、本発明に係る第一実施形態であるＳｉＣ−ＪＢＳダイオードの断面図である。１×１０１８ｃｍ−３の窒素がドーピングされた厚さ３００μｍの（０００１）面を有する高濃度ｎ型ＳｉＣ基板１表面上に、１．８×１０１６ｃｍ−３の窒素がドーピングされた厚さ６μｍのｎ型のＳｉＣ堆積膜２を持ち、高濃度にリンをドーピングされたチャンネルストッパー３、高濃度のアルミニウムがドーピングされたｐ型不純物領域４、さらに電界を分散させるための、アルミニウムがドーピングされたｐ型不純物領域５が電界緩和領域となるｐ型不純物領域４から、周囲に１．５μｍ間隔で６本持ち、裏面にオーミック電極６、０．５μｍの厚さの酸化シリコンで形成された層間絶縁膜である７、アルミニウムで形成された電極パッド９をもつショットキーバリアダイオードである。ここで、ショットキー電極８は、たとえばチタンシリサイドと炭化チタンからなり、ショットキー電極８はｐ型不純物領域４と４μｍ重なっている。
図１は、本発明に係る第一実施形態であるＳｉＣ−ＪＢＳダイオードの断面図である。１×１０１８ｃｍ−３の窒素がドーピングされた厚さ３００μｍの（０００１）面を有する高濃度ｎ型ＳｉＣ基板１表面上に、１．８×１０１６ｃｍ−３の窒素がドーピングされた厚さ６μｍのｎ型のＳｉＣ堆積膜２を持ち、高濃度にリンをドーピングされたチャンネルストッパー３、高濃度のアルミニウムがドーピングされたｐ型不純物領域４、さらに電界を分散させるための、アルミニウムがドーピングされたｐ型不純物領域５が電界緩和領域となるｐ型不純物領域４から、周囲に１．５μｍ間隔で６本持ち、裏面にオーミック電極６、０．５μｍの厚さの酸化シリコンで形成された層間絶縁膜である７、アルミニウムで形成された電極パッド９をもつショットキーバリアダイオードである。ここで、ショットキー電極８は、たとえばチタンシリサイドと炭化チタンからなり、ショットキー電極８はｐ型不純物領域４と４μｍ重なっている。
図２は、本発明の第一実施形態として示したＳｉＣショットキーバリアダイオードのレイアウト図の一例である。図２のI-I線にそった断面が図１Ａにあたる。チャンネルストッパー３は構造全体を囲むように配置され、ショットキー電極８の形状は角に電界の集中が起こらないように、150μmの曲率を持った正方形とし、ショットキー電極８の周囲は終端構造用のｐ型不純物領域４と等間隔に４μｍ重なるように配置され、終端構造用のｐ型不純物領域４とＦＬＲ構造用のｐ型不純物領域５は等間隔になるように角の曲率を変化させた形状をもち、電極パッド９は外部装置との接続のため一部を露出するようにパッシベーション膜１０を形成している。
ショットキー電極８の下で窒素がドープされたｎ型層領域の最長部が３μｍの正方形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。このことから、リーク電流とオン抵抗が抑えられたＪＢＳダイオードを提供することができる。
ショットキー電極８の下で窒素がドープされたｎ型層領域の最長部が３μｍの正方形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。このことから、リーク電流とオン抵抗が抑えられたＪＢＳダイオードを提供することができる。
なお、本実施形態では、ＳｉＣ（０００１）面基板上のＳｉＣに製造されたショットキーバリアダイオードの構造について説明したが、（０００−１）面基板にも、同様に適用でき、ＧａＮなどのワイドバンドギャップ半導体でも同様に適用できる。また、ＳｉＣ基板上に製造されたショットキーバリアダイオードのショットキー界面を形成する金属をチタンを例として説明したが、チタンに限らずショットキー界面を形成する物質であれば同様に適用できる。また、島領域の形状を四角形としたが円形・三角形・六角形など周期的に配置できる形状であれば本発明の効果は得られることは言うまでもない。また、電界緩和構造としてｐ型で形成された不純物領域４、ｐ型で形成された不純物領域５は、フローティングリミッティングリング（ＦＬＲ）構造を構造例としてあげたが、ジャンクションターミネーションエクステンション（ＪＴＥ）構造、フローティングプレート構造等のような電界緩和構造でも本発明の効果は得られることは言うまでもない。また、ｎ型のＳｉＣ基板にｐ型の電界緩和領域を形成した構造を構造例としてあげたが、ｐ型のＳｉＣ基板にｎ型の電界緩和領域を形成した構造等のような異なる導電型を利用した構造でも本発明の効果は得られることは言うまでもない。
図３のＡ〜Ｆは、本発明の第一実施形態に示したＪＢＳ構造ダイオードの製造工程を示した断面図である。
図３Ａにおいて、１×１０１８ｃｍ−３の窒素がドーピングされた厚さ３００μｍの（０００１）面を有する高濃度ｎ型基板１表面上には、１．８×１０１６ｃｍ−３の窒素がドーピングされた厚さ６μｍの低濃度ｎ型堆積膜２が堆積される。
図３Ａにおいて、１×１０１８ｃｍ−３の窒素がドーピングされた厚さ３００μｍの（０００１）面を有する高濃度ｎ型基板１表面上には、１．８×１０１６ｃｍ−３の窒素がドーピングされた厚さ６μｍの低濃度ｎ型堆積膜２が堆積される。
前記ＳｉＣ基板に、チャンネルストッパー３を形成するために図３Ｂにおいて、リンを注入する。図３Ｃにおいて、終端構造用のｐ型不純物領域４とＦＬＲ構造用のｐ型不純物領域５を形成するためにアルミニウムを注入する。チャンネルストッパー３用のｎ型不純物領域を形成するために注入されたリンと終端構造用のｐ型不純物領域４とＦＬＲ構造用のｐ型不純物領域５を形成するために注入されたアルミニウムを活性化するために、Ａｒ雰囲気中において１６５０℃で２４０秒間の活性化を行う。
図３Ｄにおいて、前記ＳｉＣ基板裏面にオーミック電極６を形成する。前記ＳｉＣ基板上に、層間絶縁膜７を形成し、ショットキー電極を形成する部分に、たとえばチタンを真空中で蒸着し、たとえばチタンシリサイドと炭化チタンからなるショットキー電極８を形成するために、たとえばアルゴン雰囲気中で５００℃で５分間の処理を行う。ショットキー電極８の終端部分は、ショットキーバリアダイオードを高耐圧素子として動作させるためにショットキー電極８の端とｐ型不純物領域４が重なるようにする。図３Ｅにおいて、ショットキー電極を外部装置と接続するためのパッドとしてアルミニウムからなる電極パッド９を形成する。図３Ｆにおいて、表面に高電圧による放電を防ぐためのパッシベーション膜１０として、ポリイミド膜を堆積する。
図４は、第一実施形態に示した周期的構造を持つＳｉＣ−ＪＢＳダイオードについて、ショットキー電極８の下で窒素がドープされたｎ型層領域の幅と200A/cm2の電流を流したときのオン抵抗の関係である。ショットキー電極８の下で窒素がドープされたｎ型不純物領域の幅を１μｍ以上にするとオン抵抗の増加が抑えられるといえる。
図５は、第一実施形態に示した周期的構造を持つＳｉＣ−ＪＢＳダイオードについて、ショットキー電極８の下の島領域の幅と逆方向電圧を印加したときの耐圧の関係である。ショットキー電極８の下の島領域の幅を４μｍ以下にすると耐圧の低下を２割以下に抑えられるといえる。
（第二実施形態）
本発明の第二実施形態について説明する。図６は、第二実施形態として示したＳｉＣショットキーバリアダイオードのレイアウト図の一例である。本実施形態は、島領域の形状を第１実施形態に対して変更したものであり、その他に関しては、第一実施形態と同様である。
図６において、ショットキー電極８の下に最長部が３μｍの正六角形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。
本発明の第二実施形態について説明する。図６は、第二実施形態として示したＳｉＣショットキーバリアダイオードのレイアウト図の一例である。本実施形態は、島領域の形状を第１実施形態に対して変更したものであり、その他に関しては、第一実施形態と同様である。
図６において、ショットキー電極８の下に最長部が３μｍの正六角形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。
この構造によれば、ショットキー界面を持つ領域を空乏化する際に、６辺から空乏化されるため、ショットキー界面下の空乏層厚さがより低電圧で厚くすることが可能となりリーク電流を抑えることが可能となる。また、同等の最長部を持つ正多角形であれば、辺の数が多いほど面積が大きくなるためオン抵抗の低減も可能となる。
（第三実施形態）
本発明の第三実施形態について説明する。図７は、第三実施形態として示したＳｉＣショットキーバリアダイオードのマスクレイアウト図の一例である。本実施形態は、島領域の形状を第１実施形態に対して変更したものであり、その他に関しては、第一、二実施形態と同様である。
図７において、ショットキー電極８の下に直径が３μｍの円形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。
本発明の第三実施形態について説明する。図７は、第三実施形態として示したＳｉＣショットキーバリアダイオードのマスクレイアウト図の一例である。本実施形態は、島領域の形状を第１実施形態に対して変更したものであり、その他に関しては、第一、二実施形態と同様である。
図７において、ショットキー電極８の下に直径が３μｍの円形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。
この構造から、ショットキー界面を持つ領域を空乏化する際に、円周から同等に空乏化されるため、ショットキー界面下の空乏層厚さを最も効率よく低電圧で厚くすることが可能となりリーク電流を抑えることが可能となる。また、円は同等の最長部を持つ正多角形の極限の形状であるため、効率のよいオン抵抗の低減が可能となる。
以上、本発明の実施形態を詳述したが、本発明は前記実施形態に限定されるものではない。そして、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
発明を実施するための形態において、ある終端構造を持つＪＢＳ構造のダイオードにおける断面図に従って説明したが、ワイドバンドギャップ半導体上に形成されたショットキー界面が存在する装置であれば、本発明の趣旨を逸脱しない範囲の構造、たとえばショットキーバリアを利用するＤＭＴ構造、ＴＭＢＳ構造をもつダイオードのようなショットキー接合を利用する装置に対応させることができることはいうまでもないことである。
１ 高濃度ｎ型ＳｉＣ基板
２ 低濃度ｎ型ＳｉＣ堆積膜
３ チャンネルストッパー
４ ｐ型不純物領域（終端）
５ ｐ型不純物領域（ＦＬＲ）
６ オーミック電極
７ 層間絶縁膜
８ ショットキー電極
９ 電極パッド
１０ パッシベーション膜
１１ ボンディングワイヤー
１２ ｐ型不純物領域（ＪＢＳ）
２ 低濃度ｎ型ＳｉＣ堆積膜
３ チャンネルストッパー
４ ｐ型不純物領域（終端）
５ ｐ型不純物領域（ＦＬＲ）
６ オーミック電極
７ 層間絶縁膜
８ ショットキー電極
９ 電極パッド
１０ パッシベーション膜
１１ ボンディングワイヤー
１２ ｐ型不純物領域（ＪＢＳ）
Claims (6)
- 第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置。
- 上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすことを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
- 上記島領域の形状は、正多角形であることを特徴とする請求項１又は２に記載のワイドバンドギャップ半導体装置。
- 上記島領域の形状は、円形であることを特徴とする請求項１又は２に記載のワイドバンドギャップ半導体装置。
- 上記ワイドバンドギャップ半導体は、ＳｉＣであることを特徴とする請求項１ないし４のいずれか１項に記載のワイドバンドギャップ半導体装置。
- 上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする請求項１ないし４のいずれか１項に記載のワイドバンドギャップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010240612A JP2012094683A (ja) | 2010-10-27 | 2010-10-27 | ワイドバンドギャップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010240612A JP2012094683A (ja) | 2010-10-27 | 2010-10-27 | ワイドバンドギャップ半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015121187A Division JP2015207780A (ja) | 2015-06-16 | 2015-06-16 | ワイドバンドギャップ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012094683A true JP2012094683A (ja) | 2012-05-17 |
Family
ID=46387702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010240612A Pending JP2012094683A (ja) | 2010-10-27 | 2010-10-27 | ワイドバンドギャップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012094683A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110310A (ja) * | 2012-11-30 | 2014-06-12 | Furukawa Electric Co Ltd:The | 窒化物系化合物半導体装置およびその製造方法 |
| WO2015033463A1 (ja) * | 2013-09-09 | 2015-03-12 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両 |
| KR101518905B1 (ko) * | 2013-12-30 | 2015-05-11 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN105226102A (zh) * | 2014-06-25 | 2016-01-06 | 辛纳普蒂克斯显像装置合同会社 | 结势垒肖特基二极管及其制造方法 |
| JP2017055009A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| US9825123B2 (en) | 2014-12-22 | 2017-11-21 | Toyota Jidosha Kabushiki Kaisha | Schottky barrier diode and method for manufacturing the same |
| JP2018032794A (ja) * | 2016-08-25 | 2018-03-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN113471301A (zh) * | 2020-03-31 | 2021-10-01 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| US11862672B2 (en) | 2012-03-12 | 2024-01-02 | Rohm Co., Ltd. | Semiconductor device, and method for manufacturing semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252478A (ja) * | 1999-02-26 | 2000-09-14 | Hitachi Ltd | ショットキーバリアダイオード |
| JP2002314098A (ja) * | 2001-04-13 | 2002-10-25 | Sanken Electric Co Ltd | 半導体装置 |
| JP2006352006A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2009016603A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP2010040857A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 半導体装置 |
-
2010
- 2010-10-27 JP JP2010240612A patent/JP2012094683A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252478A (ja) * | 1999-02-26 | 2000-09-14 | Hitachi Ltd | ショットキーバリアダイオード |
| JP2002314098A (ja) * | 2001-04-13 | 2002-10-25 | Sanken Electric Co Ltd | 半導体装置 |
| JP2006352006A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2009016603A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP2010040857A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 半導体装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11862672B2 (en) | 2012-03-12 | 2024-01-02 | Rohm Co., Ltd. | Semiconductor device, and method for manufacturing semiconductor device |
| JP2014110310A (ja) * | 2012-11-30 | 2014-06-12 | Furukawa Electric Co Ltd:The | 窒化物系化合物半導体装置およびその製造方法 |
| US9711600B2 (en) | 2013-09-09 | 2017-07-18 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle |
| WO2015033463A1 (ja) * | 2013-09-09 | 2015-03-12 | 株式会社日立製作所 | 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両 |
| KR101518905B1 (ko) * | 2013-12-30 | 2015-05-11 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN104752522A (zh) * | 2013-12-30 | 2015-07-01 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| US9287415B2 (en) | 2013-12-30 | 2016-03-15 | Hyundai Motor Company | Schottky barrier diode and method of manufacturing the same |
| CN105226102B (zh) * | 2014-06-25 | 2019-05-31 | 辛纳普蒂克斯日本合同会社 | 结势垒肖特基二极管及其制造方法 |
| JP2016009794A (ja) * | 2014-06-25 | 2016-01-18 | シナプティクス・ディスプレイ・デバイス合同会社 | ジャンクションバリアショットキーダイオード及びその製造方法 |
| CN105226102A (zh) * | 2014-06-25 | 2016-01-06 | 辛纳普蒂克斯显像装置合同会社 | 结势垒肖特基二极管及其制造方法 |
| US9825123B2 (en) | 2014-12-22 | 2017-11-21 | Toyota Jidosha Kabushiki Kaisha | Schottky barrier diode and method for manufacturing the same |
| CN106531813A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| JP2017055009A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| JP2018032794A (ja) * | 2016-08-25 | 2018-03-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN113471301A (zh) * | 2020-03-31 | 2021-10-01 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN113471301B (zh) * | 2020-03-31 | 2023-10-17 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013121532A1 (ja) | ワイドバンドギャップ半導体装置 | |
| JP2012094683A (ja) | ワイドバンドギャップ半導体装置 | |
| JP2015207780A (ja) | ワイドバンドギャップ半導体装置 | |
| CN102683430B (zh) | 肖特基势垒二极管 | |
| JP6053103B2 (ja) | ワイドバンドギャップ半導体装置およびその製造方法 | |
| US20080083966A1 (en) | Schottky barrier semiconductor device | |
| JP6206862B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5940500B2 (ja) | 半導体装置及びその製造方法 | |
| JP5943819B2 (ja) | 半導体素子、半導体装置 | |
| JP2016208030A (ja) | 半導体素子及びその製造方法 | |
| US20150357482A1 (en) | Semiconductor device | |
| JP2009123914A (ja) | 逆耐圧を有するスイッチング用半導体装置 | |
| JP2012129299A (ja) | 異種材料接合型ダイオード及びその製造方法 | |
| WO2015008385A1 (ja) | パワーモジュール | |
| JP6384944B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| KR20140035594A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| JP2012059823A (ja) | 半導体装置およびその製造方法 | |
| JP5682102B2 (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
| JP2017112193A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012227419A (ja) | ワイドギャップ半導体装置 | |
| JP2015029099A (ja) | 窒化ガリウム系ダイオード及びその製造方法 | |
| JP2012094889A (ja) | 半導体装置 | |
| US11869944B2 (en) | Scalable MPS device based on SiC | |
| CN215988778U (zh) | 一种肖特基二极管 | |
| CN114335146B (zh) | 一种半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150623 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20151002 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160902 |