JP2004349383A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP2004349383A JP2004349383A JP2003143285A JP2003143285A JP2004349383A JP 2004349383 A JP2004349383 A JP 2004349383A JP 2003143285 A JP2003143285 A JP 2003143285A JP 2003143285 A JP2003143285 A JP 2003143285A JP 2004349383 A JP2004349383 A JP 2004349383A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter electrode
- semiconductor chip
- outer edge
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
【課題】半導体チップにフレームを接着する接着剤のエミッタ電極上への流れ出しを防止し、熱緩衝板がエミッタ電極の圧接面に均等に圧接するようにして、半導体チップを破損させてしまうこと等なく、所定の電気特性、熱特性を得ることができる高耐圧半導体装置を提供する。
【解決手段】半導体チップ31上面にエミッタ電極15を設け、下面にコレクタ電極18を設けると共に、エミッタ電極15より外方の半導体チップ31の上面外縁部42に終端電極41を設け、かつ該外縁部42上にシリコン接着剤21を塗布して樹脂製フレーム20を接着し、エミッタ電極15上に上側熱緩衝板22を圧接してなるもので、終端電極41等の高さを低く形成して、外縁部42の高さが、エミッタ電極15の高さより低くなるようにする。
【選択図】 図1
【解決手段】半導体チップ31上面にエミッタ電極15を設け、下面にコレクタ電極18を設けると共に、エミッタ電極15より外方の半導体チップ31の上面外縁部42に終端電極41を設け、かつ該外縁部42上にシリコン接着剤21を塗布して樹脂製フレーム20を接着し、エミッタ電極15上に上側熱緩衝板22を圧接してなるもので、終端電極41等の高さを低く形成して、外縁部42の高さが、エミッタ電極15の高さより低くなるようにする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、高耐圧のIGBTやIEGT、パワーMOS集積回路等の高耐圧半導体装置に関する。
【0002】
【従来の技術】
周知の通り、パワーエレクトロニクス分野で用いられるプレーナ型の高耐圧IGBT(Insulated Gate Bipolar Transistor)等の高耐圧半導体装置は、数十から数百アンペアの大電流、3.3kV〜4.5kVの高電圧で使用するものである。こうした高耐圧半導体装置では、半導体チップの下面にコレクタ電極を設け、また上面に可能な限り大面積にして電流が多く流せるようエミッタ電極を略素子全面にわたって設け、さらに3.3kV〜4.5kVの高電圧に対応するため、半導体チップの外縁部に合成樹脂等の絶縁性材料でなるフレームを接着し、沿面距離を大きくするようにしている。そして高耐圧半導体装置は、半導体チップのコレクタ電極とエミッタ電極を、それぞれに圧接した熱緩衝板を介してコレクタポスト、エミッタポストに導通させる構成となっている。
【0003】
以下、従来の高耐圧IGBTにおける半導体チップの要部を断面図で示す図4を参照して説明する。
【0004】
図4において、1は半導体チップで、2はP+型高濃度シリコン拡散層からなるコレクタであり、3はN型シリコン基板であり、4はN型シリコン基板3の上部の所定位置に離間して形成されたP型不純物拡散領域のPベースであり、5はPベース4の上部に形成されたN型不純物拡散領域のエミッタである。また、6は所定厚さに成膜したゲート絶縁膜で、Pベース4が形成されているN型シリコン基板3上面に、互いに隣り合うPベース4間にわたって積層してあり、7はゲート絶縁膜6の上面に形成したポリシリコンのゲートである。
【0005】
さらに、8はN型シリコン基板3の上部外縁部分に形成されたP−型不純物拡散領域であり、9はNベース3の外縁部分上面に高耐圧を安定的に保持するために形成されたSIPOS(Semi−Insulated POlycrystalline Silicon)膜である。また、10,11はゲート7等を覆うよう全面に積層された層間絶縁膜のUDO(Un−Doped Oxide)膜、BPSG(Boron−doped Phospho−Silicate Glass)膜である。
【0006】
また、12,13,14はエミッタ開口、ゲート開口、終端電極開口で、所定位置のPベース4、エミッタ5及びゲート7等の上方のBPSG膜11、UDO膜10、ゲート絶縁膜6をエッチングにより除去して形成されている。そしてBPSG膜11の上に、各開口12,13,14を埋め込むようにしながらチタンアルミ(Ti−Al)、アルミニウム(Al)を全面に蒸着し、蒸着膜を所定パターンとなるようにエッチングすることによって、エミッタ電極15、ゲート電極16、終端電極(ゲート・チャネルストッパ電極)17が形成されており、またコレクタ2の下面には同様にアルミニウムを蒸着することによってコレクタ電極18が形成されている。
【0007】
さらに、上記のように形成された半導体チップ1には、終端電極17が形成されている外縁部19の上にポリイミド系樹脂等の絶縁性合成樹脂材料でなる樹脂製フレーム20が、外縁部19上に塗布したシリコン接着剤21によって接着されている。そして、樹脂製フレーム20が接着された半導体チップ1は、図示しないがモリブデン(Mo)製の下側熱緩衝板と上側熱緩衝板22の間に、エミッタ電極15とコレクタ電極18の圧接面15a,18aにそれぞれ対応する下側熱緩衝板と上側熱緩衝板22が圧接されるようにして挟持され、また、下側熱緩衝板と上側熱緩衝板22を対応するコレクタポスト、エミッタポストに導通させ、ゲート電極をゲート端子に導通させるように設け、所定の外囲器に収納されて高耐圧半導体装置は構成されている。
【0008】
しかしながら上記の従来技術においては、樹脂製フレーム20を半導体チップ1の外縁部19に接着する際、所定量のシリコン接着剤21を外縁部19の上に塗布し、樹脂製フレーム20を接着するが、接着の過程でシリコン接着剤21が加熱によって流動しやすくなり、樹脂製フレーム20の下方から流れ出す。そして、塗布したシリコン接着剤21の量が少しでも多い場合には、エミッタ電極15の上面に流れ出る虞があった。
【0009】
このため、塗布するシリコン接着剤21の量の調節が難しく、またエミッタ電極15の上面にシリコン接着剤21が流れ出てしまった場合には、半導体チップ1を外囲器に収納する時に、エミッタ電極15と、これに圧接する上側熱緩衝板22との接触面積が減少し、導電面積の減少と共に熱伝達面の減少が生じて所定の電気特性、熱特性が得られなくなる。また、上側熱緩衝板22が傾いた状態で強く圧接した場合には、上側熱緩衝板22の外周端の角部分がエミッタ電極15の圧接面15aに当たり、部分的な応力集中が生じて半導体チップ1を破損させてしまう虞もあった。
【0010】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところはフレームを半導体チップに接着する接着剤のエミッタ電極上への流れ出しを防止し、熱緩衝板がエミッタ電極の圧接面に均等に圧接するようにして、半導体チップを破損させてしまうこと等なく、所定の電気特性、熱特性を得ることができる高耐圧半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の高耐圧半導体装置は、半導体チップ上面にエミッタ電極を設け、下面にコレクタ電極を設けると共に、前記エミッタ電極より外方の前記半導体チップの上面外縁部に終端電極を設け、かつ該外縁部上に接着剤を塗布して絶縁材料でなるフレームを接着し、前記エミッタ電極上に熱緩衝板を圧接してなる高耐圧半導体装置において、前記外縁部の高さが、前記エミッタ電極の高さより低く形成されていることを特徴とするものであり、
さらに、前記フレームが、外縁部よりも狭幅に形成されていて、該フレームとエミッタ電極の間に余剰接着剤を留めるようにしたことを特徴とするものである。
【0012】
【発明の実施の形態】
以下本発明の一実施形態である高耐圧IGBTを、図1乃至図3を参照して説明する。図1は半導体チップの要部を示す断面図であり、図2は樹脂製フレームを接着した半導体チップの平面図であり、図3は断面図である。なお、従来と同一部分には同一符号を付して説明を省略し、従来と異なる本発明の構成について説明する。
【0013】
図1乃至図3において、高耐圧IGBT30は、下面側にコレクタ電極18、上面側にエミッタ電極15を形成した複数個の、例えば15mm×15mmの方形状の半導体チップ31を、モリブデン製またはタングステン(W)製の厚さが1mm〜4mmの円形の下側熱緩衝板32と、エミッタ電極15と略同形状の上側熱緩衝板22とにより上下両面から、コレクタ電極18とエミッタ電極15の圧接面18a,15aを圧接するようにして挟持し、さらに下側熱緩衝板32の下面側に銅(Cu)製のコレクタポスト33、上側熱緩衝板22の上面側に同じく銅製のエミッタポスト34を導通するように設けて構成されている。
【0014】
また、半導体チップ31の上面に形成したゲート電極35の接続面35aには、エミッタポスト34の所定位置に形成した凹所36に設けたゲート端子部材37が、背面側から弾性部材38で付勢されるようにして接続されている。そして、コレクタポスト33とエミッタポスト34の外周部間に、セラミック製の外面に数条の環状溝が形成された円筒状の外囲器39を設け、さらに、この外囲器39を貫通して片端が外方に延出するように設けたゲートリード40の他端が、ゲート端子部材37に接続されている。
【0015】
また、半導体チップ31は、P+型高濃度シリコン拡散層からなるコレクタ2の上にN型シリコン基板3を有している。さらに、N型シリコン基板3の上部には、それぞれ不純物濃度を制御し、所定位置に離間して注入し拡散して形成したP+型領域、P++型領域等のP型不純物拡散領域のPベース4が設けられている。またPベース4の所定位置の上部には、N型不純物拡散領域のエミッタ5が形成されている。
【0016】
また、Pベース4が形成されているN型シリコン基板3上面には、互いに隣り合うPベース5間にわたってゲート絶縁膜6が積層されており、ゲート絶縁膜6の上面には、ポリシリコンを積層することによってゲート7が形成されている。さらに、N型シリコン基板3の上部外縁部分には、P−型不純物拡散領域8が形成されており、P−型不純物拡散領域8を含むN型シリコン基板3の外縁部分上面には、SIPOS膜9が形成されている。またさらに、ゲート7やSIPOS膜9等が形成されたNベース3の全面には、ゲート7等を覆うように層間絶縁膜のUDO膜10、BPSG膜11が、例えば合計1.0μm〜2.5μmの厚さに順次積層されている。
【0017】
そして、所定位置のPベース4、エミッタ5及びゲート7等の上方のBPSG膜11、UDO膜10、ゲート絶縁膜6には、これらを順次エッチングにより除去することで、エミッタ開口12、ゲート開口13、終端電極開口14が形成され、またBPSG膜11等の上に、形成された各開口12,13,14を埋め込むようにしながら電極を形成するために、チタンアルミ、アルミニウムが全面に、例えば10μm〜20μm程度の厚さとなるよう蒸着されている。
【0018】
さらに、アルミニウム等の蒸着膜を、所定パターンとなるようにエッチングすることで、エミッタ電極15、ゲート電極35、終端電極(ゲート・チャネルストッパ電極)41が形成されている。またさらに、エミッタ電極15よりも外方側の外縁部42に位置する終端電極41と、ゲート端子部材37が直接接続面35aに接続されるものを除く終端電極41とエミッタ電極15の間に設けられたゲート電極35とは、例えば4μm〜12μm程度エミッタ電極15よりも上面の高さが低くなるよう電極上面35b,41aが、エッチングされて平坦なものとなっており、外縁部42全体の高さがエミッタ電極15よりも低くなっている。
【0019】
これにより、エミッタ電極15の側端面15bが壁状となって外縁部42に臨むことになる。また、コレクタ2の下面には、同様にアルミニウムを蒸着することによってコレクタ電極18が形成されている。
【0020】
一方、上記のように形成された半導体チップ31には、エミッタ電極15よりも低くなっている外縁部42に、外縁部42より狭幅のポリイミド系樹脂等の絶縁性合成樹脂材料でなる樹脂製フレーム20が、所定量のシリコン接着剤21を外縁部42の終端電極41の上面41aとBPSG膜11の上面11a上に塗布し、樹脂製フレーム20を加熱しながら押し当てることによって終端電極41とBPSG膜11の上方を覆うように接着されている。
【0021】
そして、樹脂製フレーム20が接着された半導体チップ31は、前述したように、コレクタ電極18とエミッタ電極15の圧接面18a,15aに対応する下側熱緩衝板32と上側熱緩衝板22が圧接されるようにして、両熱緩衝板22,32の間に挟持され、両熱緩衝板22,32をコレクタポスト33、エミッタポスト34に導通させて外囲器39内に収納される。
【0022】
以上の通り構成することによって、樹脂製フレーム20を半導体チップ31の外縁部42に接着する際、外縁部42の上に所定量のシリコン接着剤21を塗布し、樹脂製フレーム20を接着するも、加熱によって流動しやすくなったシリコン接着剤21は、エミッタ電極15の側端面15bによって流れが阻止され、樹脂製フレーム20とエミッタ電極15の側端面15bとの間等の、エミッタ電極15よりも高さの低い終端電極41やゲート電極35の配置されている外縁部42に留まることになり、エミッタ電極15の圧接面15aに流れ出てしまう虞が低減する。
【0023】
この結果、エミッタ電極15の圧接面15aに圧接面積を減少させることなく上側熱緩衝板22が確実に圧接できることになり、接触面積も減少の虞がないことから所要の熱伝導特性を得ることができ、また所要の導電面積が確保できるため所定の電気特性を得ることができる。さらに、上側熱緩衝板22が傾いた状態で圧接しないため、半導体チップ31を破損させてしまう虞もない。
【0024】
なお、上記の実施形態においては高耐圧半導体装置を高耐圧IGBTとしたが、高耐圧IEGT、高耐圧のパワーMOS集積回路等であってもよい。
【0025】
【発明の効果】
以上の説明から明らかなように、本発明によれば、フレームを半導体チップに接着する接着剤のエミッタ電極上への流れ出しを確実に防止することができ、熱緩衝板がエミッタ電極の圧接面に均等に圧接することから所定の電気特性、熱特性を得ることができ、半導体チップを破損させてしまう虞もない等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体チップの要部を示す断面図である。
【図2】本発明の一実施形態における樹脂製フレームを接着した半導体チップの平面図である。
【図3】本発明の一実施形態を示す断面図である。
【図4】従来技術における半導体チップの要部を示す断面図である。
【符号の説明】
15…エミッタ電極
18…コレクタ電極
20…樹脂製フレーム
21…シリコン接着剤
22…上側熱緩衝板
31…半導体チップ
42…外縁部
41…終端電極
【発明の属する技術分野】
本発明は、高耐圧のIGBTやIEGT、パワーMOS集積回路等の高耐圧半導体装置に関する。
【0002】
【従来の技術】
周知の通り、パワーエレクトロニクス分野で用いられるプレーナ型の高耐圧IGBT(Insulated Gate Bipolar Transistor)等の高耐圧半導体装置は、数十から数百アンペアの大電流、3.3kV〜4.5kVの高電圧で使用するものである。こうした高耐圧半導体装置では、半導体チップの下面にコレクタ電極を設け、また上面に可能な限り大面積にして電流が多く流せるようエミッタ電極を略素子全面にわたって設け、さらに3.3kV〜4.5kVの高電圧に対応するため、半導体チップの外縁部に合成樹脂等の絶縁性材料でなるフレームを接着し、沿面距離を大きくするようにしている。そして高耐圧半導体装置は、半導体チップのコレクタ電極とエミッタ電極を、それぞれに圧接した熱緩衝板を介してコレクタポスト、エミッタポストに導通させる構成となっている。
【0003】
以下、従来の高耐圧IGBTにおける半導体チップの要部を断面図で示す図4を参照して説明する。
【0004】
図4において、1は半導体チップで、2はP+型高濃度シリコン拡散層からなるコレクタであり、3はN型シリコン基板であり、4はN型シリコン基板3の上部の所定位置に離間して形成されたP型不純物拡散領域のPベースであり、5はPベース4の上部に形成されたN型不純物拡散領域のエミッタである。また、6は所定厚さに成膜したゲート絶縁膜で、Pベース4が形成されているN型シリコン基板3上面に、互いに隣り合うPベース4間にわたって積層してあり、7はゲート絶縁膜6の上面に形成したポリシリコンのゲートである。
【0005】
さらに、8はN型シリコン基板3の上部外縁部分に形成されたP−型不純物拡散領域であり、9はNベース3の外縁部分上面に高耐圧を安定的に保持するために形成されたSIPOS(Semi−Insulated POlycrystalline Silicon)膜である。また、10,11はゲート7等を覆うよう全面に積層された層間絶縁膜のUDO(Un−Doped Oxide)膜、BPSG(Boron−doped Phospho−Silicate Glass)膜である。
【0006】
また、12,13,14はエミッタ開口、ゲート開口、終端電極開口で、所定位置のPベース4、エミッタ5及びゲート7等の上方のBPSG膜11、UDO膜10、ゲート絶縁膜6をエッチングにより除去して形成されている。そしてBPSG膜11の上に、各開口12,13,14を埋め込むようにしながらチタンアルミ(Ti−Al)、アルミニウム(Al)を全面に蒸着し、蒸着膜を所定パターンとなるようにエッチングすることによって、エミッタ電極15、ゲート電極16、終端電極(ゲート・チャネルストッパ電極)17が形成されており、またコレクタ2の下面には同様にアルミニウムを蒸着することによってコレクタ電極18が形成されている。
【0007】
さらに、上記のように形成された半導体チップ1には、終端電極17が形成されている外縁部19の上にポリイミド系樹脂等の絶縁性合成樹脂材料でなる樹脂製フレーム20が、外縁部19上に塗布したシリコン接着剤21によって接着されている。そして、樹脂製フレーム20が接着された半導体チップ1は、図示しないがモリブデン(Mo)製の下側熱緩衝板と上側熱緩衝板22の間に、エミッタ電極15とコレクタ電極18の圧接面15a,18aにそれぞれ対応する下側熱緩衝板と上側熱緩衝板22が圧接されるようにして挟持され、また、下側熱緩衝板と上側熱緩衝板22を対応するコレクタポスト、エミッタポストに導通させ、ゲート電極をゲート端子に導通させるように設け、所定の外囲器に収納されて高耐圧半導体装置は構成されている。
【0008】
しかしながら上記の従来技術においては、樹脂製フレーム20を半導体チップ1の外縁部19に接着する際、所定量のシリコン接着剤21を外縁部19の上に塗布し、樹脂製フレーム20を接着するが、接着の過程でシリコン接着剤21が加熱によって流動しやすくなり、樹脂製フレーム20の下方から流れ出す。そして、塗布したシリコン接着剤21の量が少しでも多い場合には、エミッタ電極15の上面に流れ出る虞があった。
【0009】
このため、塗布するシリコン接着剤21の量の調節が難しく、またエミッタ電極15の上面にシリコン接着剤21が流れ出てしまった場合には、半導体チップ1を外囲器に収納する時に、エミッタ電極15と、これに圧接する上側熱緩衝板22との接触面積が減少し、導電面積の減少と共に熱伝達面の減少が生じて所定の電気特性、熱特性が得られなくなる。また、上側熱緩衝板22が傾いた状態で強く圧接した場合には、上側熱緩衝板22の外周端の角部分がエミッタ電極15の圧接面15aに当たり、部分的な応力集中が生じて半導体チップ1を破損させてしまう虞もあった。
【0010】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところはフレームを半導体チップに接着する接着剤のエミッタ電極上への流れ出しを防止し、熱緩衝板がエミッタ電極の圧接面に均等に圧接するようにして、半導体チップを破損させてしまうこと等なく、所定の電気特性、熱特性を得ることができる高耐圧半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の高耐圧半導体装置は、半導体チップ上面にエミッタ電極を設け、下面にコレクタ電極を設けると共に、前記エミッタ電極より外方の前記半導体チップの上面外縁部に終端電極を設け、かつ該外縁部上に接着剤を塗布して絶縁材料でなるフレームを接着し、前記エミッタ電極上に熱緩衝板を圧接してなる高耐圧半導体装置において、前記外縁部の高さが、前記エミッタ電極の高さより低く形成されていることを特徴とするものであり、
さらに、前記フレームが、外縁部よりも狭幅に形成されていて、該フレームとエミッタ電極の間に余剰接着剤を留めるようにしたことを特徴とするものである。
【0012】
【発明の実施の形態】
以下本発明の一実施形態である高耐圧IGBTを、図1乃至図3を参照して説明する。図1は半導体チップの要部を示す断面図であり、図2は樹脂製フレームを接着した半導体チップの平面図であり、図3は断面図である。なお、従来と同一部分には同一符号を付して説明を省略し、従来と異なる本発明の構成について説明する。
【0013】
図1乃至図3において、高耐圧IGBT30は、下面側にコレクタ電極18、上面側にエミッタ電極15を形成した複数個の、例えば15mm×15mmの方形状の半導体チップ31を、モリブデン製またはタングステン(W)製の厚さが1mm〜4mmの円形の下側熱緩衝板32と、エミッタ電極15と略同形状の上側熱緩衝板22とにより上下両面から、コレクタ電極18とエミッタ電極15の圧接面18a,15aを圧接するようにして挟持し、さらに下側熱緩衝板32の下面側に銅(Cu)製のコレクタポスト33、上側熱緩衝板22の上面側に同じく銅製のエミッタポスト34を導通するように設けて構成されている。
【0014】
また、半導体チップ31の上面に形成したゲート電極35の接続面35aには、エミッタポスト34の所定位置に形成した凹所36に設けたゲート端子部材37が、背面側から弾性部材38で付勢されるようにして接続されている。そして、コレクタポスト33とエミッタポスト34の外周部間に、セラミック製の外面に数条の環状溝が形成された円筒状の外囲器39を設け、さらに、この外囲器39を貫通して片端が外方に延出するように設けたゲートリード40の他端が、ゲート端子部材37に接続されている。
【0015】
また、半導体チップ31は、P+型高濃度シリコン拡散層からなるコレクタ2の上にN型シリコン基板3を有している。さらに、N型シリコン基板3の上部には、それぞれ不純物濃度を制御し、所定位置に離間して注入し拡散して形成したP+型領域、P++型領域等のP型不純物拡散領域のPベース4が設けられている。またPベース4の所定位置の上部には、N型不純物拡散領域のエミッタ5が形成されている。
【0016】
また、Pベース4が形成されているN型シリコン基板3上面には、互いに隣り合うPベース5間にわたってゲート絶縁膜6が積層されており、ゲート絶縁膜6の上面には、ポリシリコンを積層することによってゲート7が形成されている。さらに、N型シリコン基板3の上部外縁部分には、P−型不純物拡散領域8が形成されており、P−型不純物拡散領域8を含むN型シリコン基板3の外縁部分上面には、SIPOS膜9が形成されている。またさらに、ゲート7やSIPOS膜9等が形成されたNベース3の全面には、ゲート7等を覆うように層間絶縁膜のUDO膜10、BPSG膜11が、例えば合計1.0μm〜2.5μmの厚さに順次積層されている。
【0017】
そして、所定位置のPベース4、エミッタ5及びゲート7等の上方のBPSG膜11、UDO膜10、ゲート絶縁膜6には、これらを順次エッチングにより除去することで、エミッタ開口12、ゲート開口13、終端電極開口14が形成され、またBPSG膜11等の上に、形成された各開口12,13,14を埋め込むようにしながら電極を形成するために、チタンアルミ、アルミニウムが全面に、例えば10μm〜20μm程度の厚さとなるよう蒸着されている。
【0018】
さらに、アルミニウム等の蒸着膜を、所定パターンとなるようにエッチングすることで、エミッタ電極15、ゲート電極35、終端電極(ゲート・チャネルストッパ電極)41が形成されている。またさらに、エミッタ電極15よりも外方側の外縁部42に位置する終端電極41と、ゲート端子部材37が直接接続面35aに接続されるものを除く終端電極41とエミッタ電極15の間に設けられたゲート電極35とは、例えば4μm〜12μm程度エミッタ電極15よりも上面の高さが低くなるよう電極上面35b,41aが、エッチングされて平坦なものとなっており、外縁部42全体の高さがエミッタ電極15よりも低くなっている。
【0019】
これにより、エミッタ電極15の側端面15bが壁状となって外縁部42に臨むことになる。また、コレクタ2の下面には、同様にアルミニウムを蒸着することによってコレクタ電極18が形成されている。
【0020】
一方、上記のように形成された半導体チップ31には、エミッタ電極15よりも低くなっている外縁部42に、外縁部42より狭幅のポリイミド系樹脂等の絶縁性合成樹脂材料でなる樹脂製フレーム20が、所定量のシリコン接着剤21を外縁部42の終端電極41の上面41aとBPSG膜11の上面11a上に塗布し、樹脂製フレーム20を加熱しながら押し当てることによって終端電極41とBPSG膜11の上方を覆うように接着されている。
【0021】
そして、樹脂製フレーム20が接着された半導体チップ31は、前述したように、コレクタ電極18とエミッタ電極15の圧接面18a,15aに対応する下側熱緩衝板32と上側熱緩衝板22が圧接されるようにして、両熱緩衝板22,32の間に挟持され、両熱緩衝板22,32をコレクタポスト33、エミッタポスト34に導通させて外囲器39内に収納される。
【0022】
以上の通り構成することによって、樹脂製フレーム20を半導体チップ31の外縁部42に接着する際、外縁部42の上に所定量のシリコン接着剤21を塗布し、樹脂製フレーム20を接着するも、加熱によって流動しやすくなったシリコン接着剤21は、エミッタ電極15の側端面15bによって流れが阻止され、樹脂製フレーム20とエミッタ電極15の側端面15bとの間等の、エミッタ電極15よりも高さの低い終端電極41やゲート電極35の配置されている外縁部42に留まることになり、エミッタ電極15の圧接面15aに流れ出てしまう虞が低減する。
【0023】
この結果、エミッタ電極15の圧接面15aに圧接面積を減少させることなく上側熱緩衝板22が確実に圧接できることになり、接触面積も減少の虞がないことから所要の熱伝導特性を得ることができ、また所要の導電面積が確保できるため所定の電気特性を得ることができる。さらに、上側熱緩衝板22が傾いた状態で圧接しないため、半導体チップ31を破損させてしまう虞もない。
【0024】
なお、上記の実施形態においては高耐圧半導体装置を高耐圧IGBTとしたが、高耐圧IEGT、高耐圧のパワーMOS集積回路等であってもよい。
【0025】
【発明の効果】
以上の説明から明らかなように、本発明によれば、フレームを半導体チップに接着する接着剤のエミッタ電極上への流れ出しを確実に防止することができ、熱緩衝板がエミッタ電極の圧接面に均等に圧接することから所定の電気特性、熱特性を得ることができ、半導体チップを破損させてしまう虞もない等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体チップの要部を示す断面図である。
【図2】本発明の一実施形態における樹脂製フレームを接着した半導体チップの平面図である。
【図3】本発明の一実施形態を示す断面図である。
【図4】従来技術における半導体チップの要部を示す断面図である。
【符号の説明】
15…エミッタ電極
18…コレクタ電極
20…樹脂製フレーム
21…シリコン接着剤
22…上側熱緩衝板
31…半導体チップ
42…外縁部
41…終端電極
Claims (2)
- 半導体チップ上面にエミッタ電極を設け、下面にコレクタ電極を設けると共に、前記エミッタ電極より外方の前記半導体チップの上面外縁部に終端電極を設け、かつ該外縁部上に接着剤を塗布して絶縁材料でなるフレームを接着し、前記エミッタ電極上に熱緩衝板を圧接してなる高耐圧半導体装置において、前記外縁部の高さが、前記エミッタ電極の高さより低く形成されていることを特徴とする高耐圧半導体装置。
- 前記フレームが、外縁部よりも狭幅に形成されていて、該フレームとエミッタ電極の間に余剰接着剤を留めるようにしたことを特徴とする請求項1記載の高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143285A JP2004349383A (ja) | 2003-05-21 | 2003-05-21 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143285A JP2004349383A (ja) | 2003-05-21 | 2003-05-21 | 高耐圧半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349383A true JP2004349383A (ja) | 2004-12-09 |
Family
ID=33531112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003143285A Pending JP2004349383A (ja) | 2003-05-21 | 2003-05-21 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349383A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110002A (ja) * | 2005-10-17 | 2007-04-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2010034306A (ja) * | 2008-07-29 | 2010-02-12 | Mitsubishi Electric Corp | 半導体装置 |
JP2017034212A (ja) * | 2015-08-06 | 2017-02-09 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
-
2003
- 2003-05-21 JP JP2003143285A patent/JP2004349383A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110002A (ja) * | 2005-10-17 | 2007-04-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP4535151B2 (ja) * | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US7825017B2 (en) | 2008-03-19 | 2010-11-02 | Denso Corporation | Method of making silicon carbide semiconductor device having multi-layered passivation film with uneven surfaces |
JP2010034306A (ja) * | 2008-07-29 | 2010-02-12 | Mitsubishi Electric Corp | 半導体装置 |
US8450828B2 (en) | 2008-07-29 | 2013-05-28 | Mitsubishi Electric Corporation | Semiconductor device |
JP2017034212A (ja) * | 2015-08-06 | 2017-02-09 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7286715B2 (ja) | 半導体装置、半導体パッケージおよび電源装置 | |
JP6172224B2 (ja) | 電力用半導体装置 | |
US7391093B2 (en) | Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film | |
US10396189B2 (en) | Semiconductor device | |
US10403554B2 (en) | Method for manufacturing semiconductor device | |
JP2002246596A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP2000022175A (ja) | 高耐圧半導体装置 | |
JP3591301B2 (ja) | 半導体装置 | |
US20090072369A1 (en) | Semiconductor device | |
JP2012064899A (ja) | 半導体装置およびその製造方法 | |
JP2004158844A (ja) | 半導体装置および半導体装置の製造方法 | |
US20030214012A1 (en) | Power device having electrodes on a top surface thereof | |
CN108074897A (zh) | 在半导体部分的相反侧上具有金属化结构的半导体装置 | |
US6992340B2 (en) | Semiconductor device | |
JP2005142288A (ja) | 半導体装置とその製造方法 | |
JP2005079462A (ja) | 半導体装置およびその製造方法 | |
JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
JP5957171B2 (ja) | 半導体装置及びその製造方法 | |
JP2010287786A (ja) | 半導体装置 | |
US5635734A (en) | Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same | |
JP2004349383A (ja) | 高耐圧半導体装置 | |
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
JP2018152514A (ja) | 半導体装置の製造方法および半導体装置 | |
CN107946361B (zh) | 半导体装置 | |
JP2809998B2 (ja) | 電力用mosデバイスチップ及びパッケージアッセンブリ |