JP2007110002A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007110002A
JP2007110002A JP2005301428A JP2005301428A JP2007110002A JP 2007110002 A JP2007110002 A JP 2007110002A JP 2005301428 A JP2005301428 A JP 2005301428A JP 2005301428 A JP2005301428 A JP 2005301428A JP 2007110002 A JP2007110002 A JP 2007110002A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
impurity diffusion
diffusion region
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005301428A
Other languages
English (en)
Other versions
JP4984485B2 (ja
Inventor
Yoshinari Ikeda
良成 池田
Yuji Iizuka
祐二 飯塚
Masato Otsuki
正人 大月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005301428A priority Critical patent/JP4984485B2/ja
Publication of JP2007110002A publication Critical patent/JP2007110002A/ja
Application granted granted Critical
Publication of JP4984485B2 publication Critical patent/JP4984485B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】通常動作時のみだけでなく、短絡時などでも安定してチップの温度上昇を抑えることができる半導体装置を提供すること。
【解決手段】トレンチ３とｐベース領域２とｎ+ エミッタ領域７およびｐ+ ベースコンタクト領域８を合わせて一つのユニットセル１３とし、チップ１５の中央部のユニットセル１３の間隔を狭くしてその密度を密とし、外周部のユニットセル１３の間隔を広くしてその密度を疎とすることで、外周部に流れる主電流を小さくして、発熱を小さくし、ヒートスプレッダ２０から外れた箇所２１の温度上昇を抑える。
【選択図】 図１

Description

この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴなどの半導体装置に関する。
図６は、従来の半導体装置におけるＩＧＢＴの１ユニットセルの配置を模式的に示す平面図である。図中で、５１は半導体チップ（以下、チップと称す）であり、３９はエミッタ電極であり、４０はゲートパッドである。４３で示す複数の破線は、それぞれがユニットセルを表している。４６は耐圧構造である。
図６に示すように、ユニットセル４３は、チップ５１の全面に渡って規則正しく配置されている。すなわち、ユニットセル４３は、たとえばストライト状の配置の場合、チップ５１の中央部でも外周部でも同じ間隔で並んでいる。このような規則的な配置は、エミッタ構造がプレーナ構造であっても、トレンチ構造であっても同様である。また、パワーＭＯＳＦＥＴでも同様である。
このＩＧＢＴのエミッタ電極３９は５μｍ程度の薄いＡｌ膜で形成されており、このエミッタ電極３９と外部導出端子をアルミワイヤで接続する。ＩＧＢＴがオン状態となりチップ５１内に主電流が流れるとチップが発熱する。この発熱によるチップ５１の温度分布は放熱の良好なチップ３１の外周部は温度が低く、放熱の悪いチップの中央部は温度が高くなる。このチップ５１内の温度を均一にするために、チップ５１の中央部のユニットセル４３の密度を疎にし、外周部を密にすることが提案されている（例えば、特許文献１）。
また、図６に示すようなＩＧＢＴチップ（チップ５１）を搭載した図７に示すようなＩＧＢＴモジュールでは、チップ５１への電気配線はエミッタ電極３９にアルミワイヤ５３を超音波接合して行われていたが、最近では、電気特性と熱特性の向上を狙い、エミッタ電極３９上に高熱伝導体であるヒートスプレッダ６０を接合する構造や、図８に示すようなリードフレーム６３を電気配線とする構造も提案されている（例えば、特許文献２）。尚、図１６中で５２、６１、６２ははんだ、５４は外部導出端子、５５は絶縁基板、５６はヒートシンク、５７はケース、５８はゲル、５９は絶縁基板５５に形成される回路パターンを示す。
特開２００４−３６３３２７号公報 特開２００５−１１６７０２号公報
しかし、特許文献１においては、エミッタ電極３９上に図７に示すようなヒートスプレッダ６０のような高熱伝導体がないため、過渡時から定常時までチップ５１の温度上昇が高くなる。また、短絡状態など短時間（ｍｓｅｃ．以下）に急激に大きな負荷がかかった場合に温度上昇を抑えることは難しく、熱暴走してチップ５１が破壊することがある。
また、特許文献２においては、図７に示すヒートスプレッダ６０の熱容量と熱拡散効果により、過渡時から定常時までチップ５１の温度上昇を低減することが可能になるが、短絡状態など短時間（ｍｓｅｃ．以下）に急激に大きな負荷が印加された場合には、ヒートスプレッダ６０直下の温度上昇はヒートスプレッダ６０の熱容量により抑制できるが、図９に示すようにヒートスプレッダ６０から外れる箇所６４にあるチップ５１の周辺部ではこの熱容量の寄与がないために温度上昇を抑えることが難しく、熱暴走してチップ５１が破壊することがある。尚、図中で４２はコレクタ電極、４４は保護膜、４７は活性領域、４９はフィレットである。
これを防ぐために、エミッタ電極３９のＡｌ膜を１０μｍ以上に厚くした厚いエミッタ電極６５を形成した場合、図１０に示すように、厚いエミッタ電極６５の端部のパターニングに乱れが生じて、その一部が耐圧構造４６と重なるように固着して、耐圧低下を招くことがある。
この発明の目的は、前記の課題を解決して、通常動作時のみだけでなく、短絡時などでも安定してチップの温度上昇を抑えることができる半導体装置を提供することである。
前記の目的を達成するために、第１導電型のドリフト層と、前記ドリフト層の表面に形成された第２導電型のベース層と、前記ベース層内に形成された第１導電型の不純物拡散領域と、前記不純物拡散領域と前記ドリフト層の間のチャネルとなる領域に接して設けられた絶縁ゲート構造と、前記不純物拡散領域および前記ベース領域の両方に電気的に接続する電極とを備え、前記不純物拡散領域，前記チャネル領域，前記絶縁ゲート構造からなるユニットセルを複数設けた半導体装置において、前記半導体装置の外周部における電流密度を、中央部における電流密度より小さくした構成とする。
また、第１導電型のドリフト層と、前記ドリフト層の表面に形成された第２導電型のベース層と、前記ベース層内に形成された第１導電型の不純物拡散領域と、前記不純物拡散領域と前記ドリフト層の間のチャネルとなる領域に接して設けられた絶縁ゲート構造と、前記不純物拡散領域および前記ベース領域の両方に電気的に接続する電極とを備え、前記不純物拡散領域，前記チャネル領域，前記絶縁ゲート構造からなるユニットセルを複数設けた半導体装置において、前記半導体装置の中央部における隣接するユニットセルの間隔を、外周部におけるユニットセルの間隔より狭く配置した構成とする。
また、第１導電型のドリフト層と、前記ドリフト層の表面に形成された第２導電型のベース層と、前記ベース層内に形成された第１導電型の不純物拡散領域と、前記不純物拡散領域と前記ドリフト層の間のチャネルとなる領域に接して設けられた絶縁ゲート構造と、前記不純物拡散領域および前記ベース領域の両方に電気的に接続する電極とを備え、前記不純物拡散領域，前記チャネル領域，前記絶縁ゲート構造からなるユニットセルを複数設けた半導体装置において、前記半導体装置の中央部には、前記ユニットセルを等間隔で配置し、外周部には前記不純物拡散領域が形成されないユニットセルを配置した構成とする。
また、少なくとも前記中央部のユニットセル上の前記電極上に高熱伝導体が固着もしくは前記電極と一体配置されているとよい。
また、前記高熱伝導体は、ヒートスプレッダ，前記電極の中央部を選択的に厚くした部分，はんだ層少なくとも一つであるとよい。
また、前記電極と前記高熱伝導体としてのヒートスプレッダを導電性接着剤で固着するとよい。
また、前記導電性接着剤は、はんだもしくは金属ナノフィラーであるとよい。
また、前記高熱伝導体の熱伝導率は、前記半導体装置を形成する半導体基板の熱伝導率以上であるとよい。
また、前記中央部上の前記電極の厚さは１０μｍ以上であるとよい。
また、前記外周部は、前記半導体装置の外周部に形成される耐圧構造部より内側から前記高熱導電体の外周端をまたぎ、前記高熱伝導体の外周端より内側であって該外周端近傍に渡る箇所であるとよい。
この発明によれば、１０μｍ以上の厚いエミッタ電極や数１００μｍ厚のヒートスプレッダなどの高熱伝導体が半導体チップ表面（エミッタ電極）上に固着した半導体装置において、半導体チップの中央部のユニットセルの密度を密とし、外周部のユニットセルの密度を疎とすることで、通常動作のみでなく、短絡状態の短時間に大きな電流が印加された場合でも安定してチップの温度上昇を抑えることができて、信頼性の高い半導体装置を提供することができる。
また、ユニットセルの密度が密で発熱密度が高くなる箇所の上に、厚いエミッタ電極やヒートスプレッダのような高熱伝導体を配置することで、通常動作時のみだけでなく、短絡時などでも安定してチップの温度上昇を抑えることができて、信頼性の高い半導体装置を提供することができる。
実施の形態を以下の実施例にて説明する。
図１は、この発明の第１実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部詳細図である。この半導体装置はトレンチゲート型ＩＧＢＴを例として挙げた。
ｎ- ドリフト層１の表面にｐベース領域２が形成され、ｐベース領域２を貫通しｎ- ドリフト層１に達するトレンチ３が形成される。このトレンチ３の内壁にゲート絶縁膜４が形成され、トレンチ３内にゲート絶縁膜４を介して充填されるゲート電極５が形成される。このトレンチ３に挟まれたｐベース領域２の表面層にｎ+ エミッタ領域７とｐ+ ベースコンタクト領域８が形成される。表面にコンタクトホールのある層間絶縁膜６が形成され、ｎ+ エミッタ領域７とｐ+ ベースコンタクト領域８とに電気的に接するエミッタ電極９が形成される。前記のｎ+ エミッタ領域７とｎ- ドリフト層１に挟まれたｐベース領域２でトレンチ３の側面にチャネルが形成される。
ｎ- ドリフト層１の裏面にｐ+ コレクタ層１１が形成され、ｐ+ コレクタ層１１と電気的に接するコレクタ電極１２が形成される。トレンチ３とｐベース領域２とｎ+ エミッタ領域７およびｐ+ ベースコンタクト領域８を合わせて一つのユニットセル１３とし、このユニットセル１３が複数個配置され、最外周部の耐圧構造１６上に保護膜１４が被覆され、トレンチゲート型ＩＧＢＴチップ１５が形成される。
このチップ１５の表面には前記のエミッタ電極９と、前記のゲート電極５が接続するゲートパッド１０とが形成され、それらを取り囲むようにチップ１５の最外周部に耐圧構造１６が形成される。このチップ１５の活性領域１７は耐圧構造１６で取り囲まれている。 エミッタ電極９上に熱伝導率が１００Ｗ／ｍ・Ｋ以上ある高熱伝導体（例えば、銅部材）であるヒートスプレッダ２０がはんだ１８で固着されている。この場合、Ａｌ膜であるエミッタ電極９上に無電解Ｎｉめっきを施し、このＮｉめっき膜とヒートスプレッダ２０をはんだ１８で固着する。ここで、図１（ｂ）において、１００をチップ１５の中央部、２００をチップ１５の外周部とする。外周部２００は、耐圧構造１６より内側であって、ヒートスプレッダ２０の外周端をまたいで前記ヒートスプレッダ２０の外周端より内側であって該外周端近傍（図１（ｂ）の矢印参照）に渡る箇所をいう。
チップ１５の中央部のユニットセル１３の間隔を狭くしてその密度を密とし、外周部のはんだ１８のフィレット１９が形成されている箇所に位置するユニットセル１３の間隔を広くしてその密度を疎とする。こうすると、チップ１５の中央部のチャネル密度が密となり、外周部のチャネル密度が疎となり、チップ１５の中央部に流れる主電流が大きくなり、外周部に流れる主電流が小さくなる。そのため外周部での発熱が小さくなり、ヒートスプレッダ２０から外れた箇所２１の温度上昇を抑えることができる。また、発熱の大きいユニットセル１３が密な箇所にはヒートスプレッダ２０が配置されているので温度上昇が抑えられ、チップ１５の面内の温度分布は均一化される。
図１（ｂ）に示すように、ユニットセルの密度が疎となる外周部２００をヒートスプレッダ２０の外周端よりやや内側としたことで、ヒートスプレッダ２０の外周端とはんだ１８のフィレット１９との境界部直下においてもユニットセルの密度が疎となり、主電流による発熱が抑制される。よって、境界部に印加される熱応力が小さくなるため、亀裂の発生などが抑制されて半導体装置の信頼性が向上する。
こうすることで、ＩＧＢＴの通常動作時のみだけでなく、短絡時などでも安定してチップの温度上昇を抑えることができて、チップの破壊を防止することができる。
一般的にはチップ（半導体素子）をシリコン基板に形成した場合の熱伝導率は１００Ｗ／ｍ・Ｋ程度のものが殆どであるため、ヒートスプレッダ２０として、その熱伝導率が１００Ｗ／ｍ・Ｋ以上あるもの（例えば、銅など）を選択するのがよい。また、ヒートスプレッダ２０の厚みは０．２ｍｍ以上とすると熱放散効率が特によくなる。
前記のヒートスプレッダ２０とエミッタ電極９の固着をはんだ１８で行ったが、Ａｇ、Ｃｕなどの金属ナノフィラーを使用した金属接合としても構わない。また、エミッタ電極９は５μｍ程度のＡｌ膜で形成される。
前記のような構成とすることで、外周部に流れる主電流を小さくすることができ、発生する損失を減らし、特に短絡時などｍｓｅｃオーダー以下での微少時間に大電流・高電圧が印加された状態でも、ヒートスプレッダ２０などの高熱伝導体が固着していないチップ１５の外周部での温度上昇を抑えることができて、チップ１５の破壊を防止することができる。
尚、前記ではユニットセル１３の密度を中央部と外周部で変化させたが、ユニットセル１３間隔自体は変えずに外周部に位置する一部のユニットセル１３にｎ+ エミッタ領域７を形成しないことにより外周部のチャネル密度を中央部より低減することができる。
図２は、この発明の第２実施例の半導体装置の要部断面図である。この要部断面図は図１（ｂ）に相当する要部断面図である。
図１との違いは、ヒートスプレッダ２０に相当する働きをエミッタ電極９に持たせ、ユニットセル１３が密な箇所（中央部）の上に形成されるエミッタ電極９の厚さを１０μｍ以上の厚さにして厚いエミッタ電極２２を形成した点である。外周部の通常のエミッタ電極９の厚さは５μｍ程度であり、中央部のエミッタ電極２２の厚みを１０μｍ以上とし、望ましくは５０μｍ以上とする。また、厚いエミッタ電極２２の面積を薄いエミッタ電極９の面積の４０％以上とすると効果的である。
また、厚いエミッタ電極２２の占める面積を小さくする場合は、間隔が狭いユニットセル１３の占める面積もこれに応じて小さくする。
このように厚いエミッタ電極２２を中央部に形成するのは、前記したように、全体を厚いエミッタ電極とした場合には、厚いエミッタ電極の外周端の形状がパターニング（エッチング）で乱れて所定の通りのパターンが得られないで耐圧構造１６上に部分的にこの厚いエミッタ電極２２が乗り上げて耐圧が低下するからである。
また、厚いエミッタ電極２２の外周端は、薄いエミッタ電極９の外周端（耐圧構造１６の内端）から数１００μｍ程度離して形成するとよい。この場合は当然ユニットセル１３の疎の箇所もこれに合わせて広げる必要がある。
図３は、この発明の第３実施例の半導体装置の要部断面図である。この要部断面図は図２に相当する要部断面図である。
図２との違いは、厚いエミッタ電極２２の代わりに厚いはんだ２４をエミッタ電極９上に形成した点である。はんだ２４は直接Ａｌ膜であるエミッタ電極９に固着しないため、電解Ｎｉめっき膜２３をエミッタ電極９に被覆してその電解Ｎｉめっき膜２３をを介してはんだ２４を固着させる。このときのはんだ２４の厚さを１０μｍ以上とする。
尚、前記の第１〜第３実施例ではストライプ状のユニットセル１３を並列して配置した例を挙げたが、この他に、図４のように外周部のユニットセル１３が直交する方向のものや図５のようにユニットセル自体がストライプ状でなくドット状のユニットセル２２にしたものでも構わない。
また、前記のゲート構造はトレンチ構造を例として上げたがプレーナ構造であってもよい。
また、前記の第１〜第３実施例はＩＧＢＴの場合を例に挙げたが、ＭＯＳＦＥＴであっても構わない。
また、前記の第１〜第３実施例では、シリコンを基板として形成した縦型のＩＧＢＴなどの半導体装置について説明したが、ＳｉＣやＧａＮなどの基板を用いた半導体装置であってもよい。
基板にＳｉＣやＧａＮを用いた半導体装置の場合、これらの基板は元来熱伝導率に優れているが、前記の第１〜第３実施例の如く構成することにより、同様に、通常動作のみでなく、短絡状態の短時間に大きな電流が印加された場合でも安定してチップの温度上昇を抑えることができて、信頼性を高めることができる。
尚、ヒートスプレッダとしては、銅やアルミニウムなどの高熱伝導率の金属を用い、銅などの金属ナノフィラーを用いて接合すればよい。金属ナノフィラーを用いることできわめて薄い接合層を実現できるため、ＳｉＣやＧａＮより熱伝導率の低い金属でも、熱抵抗を低くすることができる。
また、ＳｉＣやＧａＮをヒートスプレッダとして用いれば、半導体基板と同等の熱伝導率を有することとなって、放熱上有利である。
この発明の第１実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ｂ）のＡ部詳細図 この発明の第２実施例の半導体装置の要部断面図 この発明の第３実施例の半導体装置の要部断面図 外周部のユニットセルが直交した図 ドット状のユニットセルの場合の図 従来の半導体装置におけるＩＧＢＴの１ユニットセルの配置を模式的に示す平面図 ヒートスプレッサを有するＩＧＢＴモジュールの要部断面図 リードフレームで接続したＩＧＢＴモジュールの要部断面図 従来の半導体チップ上にヒートスプレッダが固着したときの構成図であり（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図 全面を厚いエミッタ電極とした場合の不都合点を示す図
符号の説明
１ ｎ- ドリフト層
２ ｐベース領域
３ トレンチ
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
７ ｎ+ エミッタ電極
８ ｐ+ ベースコンタクト領域
９ エミッタ電極
１０ ゲートパッド
１１ ｐ+ コレクタ層
１２ コレクタ電極
１３ ユニットセル
１４ 保護膜
１５ チップ
１６ 耐圧構造
１７ 活性領域
１８、２４ はんだ
１９ フィレット
２０ ヒートスプレッダ
２１ 外れた箇所
２２ 厚いエミッタ電極
２３ 電解Ｎｉめっき膜
１００ 中央部
２００ 外周部

Claims (10)

  1. 第１導電型のドリフト層と、前記ドリフト層の表面に形成された第２導電型のベース層と、前記ベース層内に形成された第１導電型の不純物拡散領域と、前記不純物拡散領域と前記ドリフト層の間のチャネルとなる領域に接して設けられた絶縁ゲート構造と、前記不純物拡散領域および前記ベース領域の両方に電気的に接続する電極とを備え、前記不純物拡散領域，前記チャネル領域，前記絶縁ゲート構造からなるユニットセルを複数設けた半導体装置において、
    前記半導体装置の外周部における電流密度を、中央部における電流密度より小さくしたことを特徴とする半導体装置。
  2. 第１導電型のドリフト層と、前記ドリフト層の表面に形成された第２導電型のベース層と、前記ベース層内に形成された第１導電型の不純物拡散領域と、前記不純物拡散領域と前記ドリフト層の間のチャネルとなる領域に接して設けられた絶縁ゲート構造と、前記不純物拡散領域および前記ベース領域の両方に電気的に接続する電極とを備え、前記不純物拡散領域，前記チャネル領域，前記絶縁ゲート構造からなるユニットセルを複数設けた半導体装置において、
    前記半導体装置の中央部における隣接するユニットセルの間隔を、外周部におけるユニットセルの間隔より狭く配置したことを特徴とする半導体装置。
  3. 第１導電型のドリフト層と、前記ドリフト層の表面に形成された第２導電型のベース層と、前記ベース層内に形成された第１導電型の不純物拡散領域と、前記不純物拡散領域と前記ドリフト層の間のチャネルとなる領域に接して設けられた絶縁ゲート構造と、前記不純物拡散領域および前記ベース領域の両方に電気的に接続する電極とを備え、前記不純物拡散領域，前記チャネル領域，前記絶縁ゲート構造からなるユニットセルを複数設けた半導体装置において、
    前記半導体装置の中央部には、前記ユニットセルを等間隔で配置し、外周部には前記不純物拡散領域が形成されないユニットセルを配置したことを特徴とする半導体装置。
  4. 少なくとも前記中央部のユニットセル上の前記電極上に高熱伝導体が固着もしくは前記電極と一体配置されていることを特徴とする請求項１ないし３に記載の半導体装置。
  5. 前記高熱伝導体は、ヒートスプレッダ，前記電極の中央部を選択的に厚くした部分，はんだ層少なくとも一つであることを特徴とする請求項４に記載の半導体装置。
  6. 前記電極と前記高熱伝導体としてのヒートスプレッダを導電性接着剤で固着することを特徴とする請求項１ないし３に記載の半導体装置。
  7. 前記導電性接着剤は、はんだもしくは金属ナノフィラーであることを特徴とする請求項４に記載の半導体装置。
  8. 前記高熱伝導体の熱伝導率は、前記半導体装置を形成する半導体基板の熱伝導率以上であることを特徴とする請求項１〜７に記載の半導体装置。
  9. 前記中央部上の前記電極の厚さは１０μｍ以上であることを特徴とする請求項４に記載の半導体装置。
  10. 前記外周部は、前記半導体装置の外周部に形成される耐圧構造部より内側から前記高熱導電体の外周端をまたぎ、前記高熱伝導体の外周端より内側であって該外周端近傍に渡る箇所であることを特徴とする請求項４に記載の半導体装置。
JP2005301428A 2005-10-17 2005-10-17 半導体装置 Expired - Fee Related JP4984485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005301428A JP4984485B2 (ja) 2005-10-17 2005-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005301428A JP4984485B2 (ja) 2005-10-17 2005-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2007110002A true JP2007110002A (ja) 2007-04-26
JP4984485B2 JP4984485B2 (ja) 2012-07-25

Family

ID=38035609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005301428A Expired - Fee Related JP4984485B2 (ja) 2005-10-17 2005-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JP4984485B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115223A (ja) * 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置
JP2014229798A (ja) * 2013-05-23 2014-12-08 トヨタ自動車株式会社 半導体装置
JP2015511070A (ja) * 2012-03-30 2015-04-13 レイセオン カンパニー マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却
JP2015146368A (ja) * 2014-02-03 2015-08-13 株式会社東芝 半導体装置
JP2016066701A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2016111239A (ja) * 2014-12-08 2016-06-20 富士電機株式会社 半導体装置
JP2016162948A (ja) * 2015-03-04 2016-09-05 トヨタ自動車株式会社 半導体装置
US9577082B2 (en) 2015-07-21 2017-02-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2017147433A (ja) * 2015-12-16 2017-08-24 ローム株式会社 半導体装置
JP2017147418A (ja) * 2016-02-19 2017-08-24 トヨタ自動車株式会社 半導体装置
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置
JP2020013923A (ja) * 2018-07-19 2020-01-23 株式会社デンソー 半導体装置
WO2021079735A1 (ja) * 2019-10-24 2021-04-29 株式会社日立パワーデバイス 半導体装置及びそれを用いた整流素子、オルタネータ
JP2021111641A (ja) * 2020-01-06 2021-08-02 株式会社デンソー 半導体装置
WO2024135114A1 (ja) * 2022-12-22 2024-06-27 富士電機株式会社 半導体装置および半導体モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173170A (ja) * 1996-12-05 1998-06-26 Toshiba Corp 半導体装置
JP2000012845A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 半導体装置
JP2000294770A (ja) * 1999-04-09 2000-10-20 Rohm Co Ltd 半導体装置
JP2004349383A (ja) * 2003-05-21 2004-12-09 Toshiba Corp 高耐圧半導体装置
JP2005116702A (ja) * 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
JP2005197472A (ja) * 2004-01-07 2005-07-21 Toyota Motor Corp バイポーラ半導体装置
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173170A (ja) * 1996-12-05 1998-06-26 Toshiba Corp 半導体装置
JP2000012845A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 半導体装置
JP2000294770A (ja) * 1999-04-09 2000-10-20 Rohm Co Ltd 半導体装置
JP2004349383A (ja) * 2003-05-21 2004-12-09 Toshiba Corp 高耐圧半導体装置
JP2005116702A (ja) * 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
JP2005197472A (ja) * 2004-01-07 2005-07-21 Toyota Motor Corp バイポーラ半導体装置
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115223A (ja) * 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置
US8928087B2 (en) 2011-11-29 2015-01-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2015511070A (ja) * 2012-03-30 2015-04-13 レイセオン カンパニー マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却
JP2014229798A (ja) * 2013-05-23 2014-12-08 トヨタ自動車株式会社 半導体装置
US9006839B2 (en) 2013-05-23 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2015146368A (ja) * 2014-02-03 2015-08-13 株式会社東芝 半導体装置
JP2016066701A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2016111239A (ja) * 2014-12-08 2016-06-20 富士電機株式会社 半導体装置
JP2016162948A (ja) * 2015-03-04 2016-09-05 トヨタ自動車株式会社 半導体装置
US9607961B2 (en) 2015-03-04 2017-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9577082B2 (en) 2015-07-21 2017-02-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2017147433A (ja) * 2015-12-16 2017-08-24 ローム株式会社 半導体装置
JP7208966B2 (ja) 2015-12-16 2023-01-19 ローム株式会社 半導体装置
JP2021065093A (ja) * 2015-12-16 2021-04-22 ローム株式会社 半導体装置
JP2017147418A (ja) * 2016-02-19 2017-08-24 トヨタ自動車株式会社 半導体装置
JPWO2017175426A1 (ja) * 2016-04-06 2018-08-09 三菱電機株式会社 電力用半導体装置
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置
JP7073695B2 (ja) 2017-12-06 2022-05-24 株式会社デンソー 半導体装置
JP2020013923A (ja) * 2018-07-19 2020-01-23 株式会社デンソー 半導体装置
JP7099115B2 (ja) 2018-07-19 2022-07-12 株式会社デンソー 半導体装置
WO2021079735A1 (ja) * 2019-10-24 2021-04-29 株式会社日立パワーデバイス 半導体装置及びそれを用いた整流素子、オルタネータ
JP2021068812A (ja) * 2019-10-24 2021-04-30 株式会社 日立パワーデバイス 半導体装置及びそれを用いた整流素子、オルタネータ
JP7232743B2 (ja) 2019-10-24 2023-03-03 株式会社 日立パワーデバイス 半導体装置及びそれを用いた整流素子、オルタネータ
EP4050648A4 (en) * 2019-10-24 2023-12-27 Hitachi Power Semiconductor Device, Ltd. SEMICONDUCTOR DEVICE, RECTIFIER ELEMENT USING SAME, AND ALTERNATOR
JP2021111641A (ja) * 2020-01-06 2021-08-02 株式会社デンソー 半導体装置
JP7294149B2 (ja) 2020-01-06 2023-06-20 株式会社デンソー 半導体装置
WO2024135114A1 (ja) * 2022-12-22 2024-06-27 富士電機株式会社 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
JP4984485B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4984485B2 (ja) 半導体装置
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
JP6195689B1 (ja) パワーモジュール
JP2007073743A (ja) 半導体装置
JP5605095B2 (ja) 半導体装置
JPWO2013136895A1 (ja) 半導体装置
JP5589342B2 (ja) 半導体装置
JP7136355B2 (ja) 半導体モジュールの回路構造
JP2007243018A (ja) 半導体装置のセル配置方法
JP2017107937A (ja) 電力用半導体装置
CN110391225A (zh) 半导体装置
JP5098630B2 (ja) 半導体装置及びその製造方法
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
JP6638620B2 (ja) 半導体装置
CN111834307A (zh) 半导体模块
JP2009164288A (ja) 半導体素子及び半導体装置
JP2007027308A (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP2014160779A (ja) 半導体装置
JP2013062551A (ja) 半導体装置
JP2021132111A (ja) 半導体モジュール
JP2013506310A (ja) 回路装置およびその製造方法
JP5682511B2 (ja) 半導体モジュール
JP2020027878A (ja) 半導体装置
JP7535444B2 (ja) 絶縁基板および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees