JP5589342B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

半導体基板の表面電極と裏面電極のそれぞれに金属板が接続され、半導体基板で発生した熱が表面側と裏面側から放熱される半導体装置が知られている。このような半導体装置では、半導体装置の熱が表面側と裏面側から放熱されることで、半導体装置の放熱性を高めることができる。

特許文献１に、半導体基板の表面電極と裏面電極のそれぞれに金属板が接続されている半導体装置が開示されている。この半導体装置では、半導体基板内にＩＧＢＴ（Insulated Gate Bipolar Transistor）素子領域が形成されている。ＩＧＢＴ素子領域の表面には、エミッタ電極が形成されている。エミッタ電極の表面には、金属板（放熱板）を接合するための金属層（第２電極層）が形成され、この金属層を介してエミッタ電極が金属板に接続されている。ＩＧＢＴ素子領域の周囲の半導体基板内には、電流が流れない非活性領域が形成されている。非活性領域の上方には、ＩＧＢＴ素子領域内に形成されているゲート電極と導通するゲート配線が形成されている。半導体基板の表面のうち金属層以外の部分は、パッシベーション膜によって覆われている。

特開２００５−２０３５４８公報

特許文献１の半導体装置では、作動時等に発生する熱による熱応力によって、エミッタ電極の表面に形成した金属層がゲート配線の方向に向かってスライドすることがある。この結果、金属層がゲート配線と接触すると、ゲート配線とエミッタ電極が短絡し、半導体装置が機能しなくなる。これを防止するためには、金属層とゲート配線との距離を確保しなければならない。これによって、金属層がゲート配線の方向に向かってスライドした場合であっても、金属層がゲート配線と接触しないため、半導体装置が正常に機能することができる。しかしながら、ＩＧＢＴ素子領域上に金属層が形成されていないと短絡耐量が低下するため、金属層とゲート配線との距離を確保するためには、半導体基板に無駄な領域を設けなければならず、半導体基板の面積が増大する。

本明細書で開示される技術は、上記の課題を解決するために創作されたものである。本明細書で開示される技術は、半導体基板の表面電極に金属板を接合するための電極層が形成されている半導体装置において、その電極層とゲート配線との距離を確保しながら、チップの面積を有効に活用することができる技術を提供することを目的とする。

本明細書で開示される技術は、半導体基板と、その半導体基板の表面に形成されている表面電極を備えている半導体装置に関する。半導体基板には、ゲート電極を有するＩＧＢＴ素子領域と、ＩＧＢＴ素子領域の周囲を囲んでいるダイオード素子領域と、ダイオード素子領域の周囲を囲んでいる非活性領域と、が形成されている。表面電極は、ＩＧＢＴ素子領域の表面に形成されている第１の電極層と、第１の電極層の表面に形成されている第２の電極層と、を有している。第２の電極層は、ＩＧＢＴ素子領域の上方にのみ形成されている。非活性領域の表面側には、ゲート電極と導通するゲート配線が形成されている。

上記の半導体装置では、上方に第２の電極層が形成されているＩＧＢＴ素子領域と、表面側にゲート配線が形成されている非活性領域との間にダイオード素子領域が形成されており、第２の電極層とゲート配線との距離が確保されている。このため、熱応力によって第２の電極層がゲート配線の方向に向かってスライドした場合であっても、第２の電極層とゲート配線が短絡することが防止される。さらに、ＩＧＢＴ素子領域と非活性領域との間をダイオード素子領域として活用することができるため、第２の電極層とゲート配線との間に無駄な領域を形成することなく、チップの面積を有効に活用することができる。

上記の半導体装置では、第１の電極層が、ダイオード素子領域の表面にも形成されていることが好ましい。また、ダイオード素子領域の上方であって、第１の電極層の表面には絶縁膜が形成されていることが好ましい。この技術によると、第１の電極層が、ＩＧＢＴ素子領域のエミッタ電極として機能すると共にダイオード素子領域のアノード電極として機能する。このため、半導体装置の製造工程において、ＩＧＢＴ素子領域のエミッタ電極とダイオード素子領域のアノード電極とをそれぞれ個別に形成する必要がなく、半導体装置の製造工程を簡単にすることができる。また、絶縁膜がパッシベーション膜として機能するため、半導体装置を外的な損傷から保護することができる。

本明細書で開示される技術によると、電極層とゲート配線との短絡を防止しながら、半導体基板の有効面積を増加させることができる。

半導体装置１０の上面図を示す。 半導体装置１０の一部の断面図を示す。

下記に説明する実施例に記載されている技術の一部を列記する。
（形態１）第１の電極層の厚みと第２の電極層の厚みの合計が５μｍ以上である。

（実施例）
図１に、実施例に係る半導体装置１０の上面図を示す。半導体装置１０の半導体基板には、２つのＩＧＢＴ素子領域８ａ、８ｂと、各ＩＧＢＴ素子領域８ａ、８ｂの周囲を一巡している２つのダイオード素子領域６ａ、６ｂと、各ダイオード素子領域６ａ、６ｂの周囲を一巡している非活性領域２と、が形成されている。非活性領域２の表面側には、ダイオード素子領域６ａ、６ｂの周囲を一巡しているゲート配線４が形成されている。また、非活性領域２の一部には、図示しない外部配線と導通するゲートパッド１２が形成されている。ゲート配線４はゲートパッド１２と導通している。なお、半導体装置１０の表面側には、表面電極２５（図２参照）、絶縁膜２８ａ（図２参照）が形成されているが、図１では明瞭化のため図示を省略している。

図２に、図１のII−II断面の断面図を示す。なお、図２ではＩＧＢＴ素子領域８ａ及びダイオード素子領域６ａは図示されていないが、ＩＧＢＴ素子領域８ａはＩＧＢＴ素子領域８ｂと同様の構造をしており、ダイオード素子領域６ａはダイオード素子領域６ｂと同様の構造をしている。半導体基板３６の表面には、表面電極２５と、絶縁膜２８ａ、２８ｂと、ゲート配線４が形成されている。表面電極２５は、第１の電極層２４と、第２の電極層２６と、を有する。半導体基板３６の裏面には、裏面電極３０が形成されている。第１の電極層２４は、ＩＧＢＴ素子領域８ｂの表面とダイオード素子領域６ｂの表面に亘って形成されている。即ち、ＩＧＢＴ素子領域８ｂとダイオード素子領域６ｂは、第１の電極層２４を共有している。第２の電極層２６は、ＩＧＢＴ素子領域８ｂの上方にのみ形成されている。絶縁膜２８ａ、２８ｂは、非活性領域２の表面に接しており、非活性領域２の上方と、ダイオード素子領域６ｂの上方と、ＩＧＢＴ素子領域８ｂの上方の一部を被覆している。絶縁膜２８ａは、半導体装置１０の表面を外的な損傷から保護するためのパッシベーション膜として機能する。絶縁膜２８ｂの表面には、ゲート配線４が形成されている。なお、第２の電極層２６の表面には、図示しないはんだを介して図示しない表面放熱板が接着されている。また、裏面電極３４の裏面には、図示しないはんだを介して図示しない裏面放熱板が接着されている。

続いて、ＩＧＢＴ素子領域８ｂの構造について説明する。ＩＧＢＴ素子領域８ｂは、ドリフト領域１６と、ボディ領域２０と、エミッタ領域２２と、コレクタ領域３０と、バッファ領域１４と、複数のゲート電極１８と、で構成されている。ドリフト領域１６は、ｎ⁻型であり、半導体基板３６の一部に形成されている。ボディ領域２０は、ｐ型であり、半導体基板３６の他の一部に形成されており、ドリフト領域１６と隣接している。エミッタ領域２２は、ｎ^＋型であり、半導体基板３６の表面に臨む範囲に形成されている。エミッタ領域２２は、ボディ領域２０に接しており、ボディ領域２０によってドリフト領域１６から分離されている。なお、エミッタ領域２２近傍には図示しないボディコンタクト領域が形成されている。ボディコンタクト領域は、ｐ^＋型であり、半導体基板３６の表面に臨む範囲に形成されている。ボディコンタクト領域は、ボディ領域２０およびエミッタ領域２２に接しており、ドリフト領域１６から分離されている。コレクタ領域３０は、ｐ^＋型であり、半導体基板３６の裏面に臨む範囲に形成されている。コレクタ領域３０は、ドリフト領域１６によってボディ領域２０から分離されている。バッファ領域１４は、ｎ^＋型であり、ドリフト領域１６とコレクタ領域３０の間に形成されている。バッファ領域１４は、ドリフト領域１６とコレクタ領域３０に隣接している。複数のゲート電極１８は、半導体基板３６の表面からドリフト領域１６に達するまで伸びている。複数のゲート電極１８は、それぞれ、トレンチゲート構造をしており、電極部とその電極部の壁面を被覆している絶縁膜と、によって構成されている。複数のゲート電極１８とゲート配線４は、図示しない配線を介して導通している。

続いて、ダイオード素子領域６ｂの構造について説明する。ダイオード素子領域６ｂは、ドリフト領域１６と、ボディ領域２０と、バッファ領域１４と、カソード領域３２と、を備えている。ダイオード素子領域６ｂは、ドリフト領域１６とボディ領域２０とバッファ領域１４を、ＩＧＢＴ素子領域８ｂと共有している。カソード領域３２は、ｎ^＋＋型であり、半導体基板３６の裏面に臨む範囲に形成されている。カソード領域３２は、バッファ領域１４およびドリフト領域１６によってボディ領域２０から分離されている。

続いて、半導体装置１０の動作を説明する。半導体装置１０は、逆導通ＩＧＢＴとして作用する。即ち、ダイオード素子領域６ａ、６ｂは、フリーホイールダイオードとして作用する。半導体装置１０では、ゲートパッド１２から複数のゲート電極１８にゲートオン電圧を印加することによって、ＩＧＢＴ素子領域８ａ、８ｂがオンする。表面電極２５と裏面電極３４の間に電圧を印加しておくと、複数のゲート電極１８にゲートオン電圧を印加している間、表面電極２５と裏面電極３４の間にコレクタ電流が流れる。複数のゲート電極１８にゲートオフ電圧を印加するとことによって、ＩＧＢＴ素子領域８ａ、８ｂがオフする。ＩＧＢＴ素子領域８ａ、８ｂがオフすると、ダイオード素子領域６ａ、６ｂで、表面電極２５から裏面電極３４へ向かうフリーホイール電流が流れる。

続いて、半導体装置１０の製造方法について簡単に説明する。まず、半導体基板３６内にドリフト領域１６、ボディ領域２０、バッファ領域１４を形成する。次いで、ＩＧＢＴ素子領域８ｂに複数のゲート電極１８、エミッタ領域２２を形成する。次いで、半導体基板３６の裏面に臨む範囲にコレクタ領域３４を形成する。次いで、ステンシルマスク等を利用した選択的なイオン注入によって、ダイオード素子領域６ｂの裏面に臨む範囲にカソード領域３２を形成する。次いで、第１の電極層２４、裏面電極３４、絶縁膜２８ｂ、ゲート配線４を形成する。第１の電極層２４、裏面電極３４、ゲート配線４は、例えばアルミニウムを用いて形成する。次いで、ＩＧＢＴ素子領域８ｂの表面側であって、第１の電極層２４の表面であって、ＩＧＢＴ素子領域８ｂの上方にのみ、第２の電極層２６を形成する。第２の電極層２６は、例えばニッケルめっきを用いて形成する。次いで、第２の電極層２６と接する面を除く第１の電極層２４の表面と、非活性領域２の表面と、ゲート配線４の表面に、絶縁膜２８ａを形成する。以上の工程により、半導体装置１０が完成する。

本実施例の半導体装置１０では、上方に第２の電極層２６が形成されているＩＧＢＴ素子領域８ａ、８ｂと、表面側にゲート配線４が形成されている非活性領域２との間にダイオード素子領域６ａ、６ｂが形成されており、第２の電極層２６とゲート配線４との距離が確保されている。このため、熱応力によって第２の電極層２６がゲート配線の方向に向かってスライドした場合であっても、第２の電極層２６とゲート配線４が短絡することが防止される。さらに、ＩＧＢＴ素子領域８ａ、８ｂと非活性領域２との間をダイオード素子領域６ａ、６ｂとして活用することができるため、第２の電極層２６とゲート配線４との間に無駄な領域を形成することなく、半導体基板の有効面積を増加することができる。

また、本実施例の半導体装置１０では、第１の電極層２４が、ＩＧＢＴ素子領域８ａ、８ｂのエミッタ電極として機能すると共にダイオード素子領域６ａ、６ｂのアノード電極として機能する。このため、半導体装置１０の製造工程において、ＩＧＢＴ素子領域８ａ、８ｂのエミッタ電極とダイオード素子領域６ａ、６ｂのアノード電極とをそれぞれ個別に形成する必要がない。半導体装置１０の製造工程を簡単にすることができる。また、絶縁膜２８ａがパッシベーション膜として機能するため、半導体装置１０を外的な損傷から保護することができる。

また、本実施例の半導体装置１０では、半導体基板３６内に、ＩＧＢＴ素子領域８ａ、８ｂとともにフリーホイールダイオードとして作用するダイオード素子領域６ａ、６ｂが内蔵されている。このため、フリーホイールダイオードの周辺耐圧領域の面積を縮小することができる。

また、本実施例の半導体装置１０では、第１の電極層２４の厚みと第２の電極層２６の厚みの合計が５μｍ以上である。ＩＧＢＴ素子領域８ａ、８ｂ上には第１の電極層２４と第２の電極層２６が形成されているため、ＩＧＢＴ素子領域８ａ、８ｂに必要とされる短絡耐量を確保することができる。一方で、上方に第２の電極層２６が形成されていないダイオード素子領域６ａ、６ｂは、ＩＧＢＴよりも必要とされる短絡耐量が低い。このため、ダイオード素子領域６ａ、６ｂ上に第１の電極層２４のみが形成されていても、ダイオード素子領域６ａ、６ｂに必要とされる短絡耐量を確保することができる。

また、本実施例の半導体装置１０では、放熱量が大きいＩＧＢＴ素子領域８ａ、８ｂの上方に第２の電極層２６が形成され、第２の電極層を介して半導体装置１０の表面側に表面放熱板が接着されている。ＩＧＢＴ素子領域８ａ、８ｂの上方に第１の電極層２４と第２の電極層２６を介して表面放熱板が接着されことで、ＩＧＢＴ素子領域８ａ、８ｂの表面からの放熱性が向上される。

上記の実施例の変形例を以下に列挙する。
（１）本実施例の半導体装置１０では、ＩＧＢＴ素子領域８ｂとダイオード素子領域６ｂが、第１の電極層２４を共有している。しかしながら、ＩＧＢＴ素子領域８ｂの表面とダイオード素子領域６ｂの表面に、それぞれ個別に電極層が形成されていてもよい。この場合、ダイオード素子領域６ａ、６ｂの表面に形成されている電極層に、絶縁膜２８ａを貫通する外部配線が接続されていてもよい。

（２）本実施例の半導体装置１０は、半導体基板３６に、２つのＩＧＢＴ素子領域８ａ、８ｂと、２つのダイオード素子領域６ａ、６ｂが形成されている。しかしながら、ＩＧＢＴ素子領域の数とダイオード素子領域の数は限定されない。例えば、半導体基板３６に、３つのＩＧＢＴ素子領域８ａ、８ｂと、３つのダイオード素子領域６ａ、６ｂが形成されていてもよい。

（３）本実施例の半導体装置１０では、２つのダイオード素子領域６ａ、６ｂが各ＩＧＢＴ素子領域８ａ、８ｂの周囲を一巡しており、非活性領域２がダイオード素子領域６ａ、６ｂの周囲を一巡している。しかしながら、ダイオード素子領域６ａ、６ｂおよび非活性領域２は、一巡する配置でなくともよい。例えば、一部が不連続であってもよい。

（４）本実施例の半導体装置１０では、ゲート配線４がダイオード素子領域６ａ、６ｂの周囲を一巡している。しかしながら、ゲート配線４の配置は限定されない。ゲート配線４は、ダイオード素子領域６ａ、６ｂの外側に配置されていればよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：非活性領域
４：ゲート配線
６ａ、６ｂ：ダイオード素子領域
８ａ、８ｂ：ＩＧＢＴ素子領域
１０：半導体装置
１２：ゲートパッド
１４：バッファ領域
１６：ドリフト領域
１８：トレンチゲート電極群
２０：ボディ領域
２２：エミッタ領域
２４：第１の電極層
２５：表面電極
２６：第２の電極層
２８ａ、２８ｂ：絶縁膜
３０：コレクタ領域
３２：カソード領域
３４：裏面電極

Claims (3)

1. 半導体基板と、その半導体基板の表面に形成されている表面電極と、その半導体基板の裏面に形成されている裏面電極を備えている半導体装置において、
   前記半導体基板には、
   ゲート電極を有するＩＧＢＴ素子領域と、
   そのＩＧＢＴ素子領域の周囲を囲んでいるダイオード素子領域と、
   そのダイオード素子領域の周囲を囲んでいる非活性領域と、が形成されており、
   前記ダイオード素子領域は、
   前記表面電極と導通するｐ型のアノード領域と、
   前記裏面電極と導通するｎ型のカソード領域と、を有しており、
   前記表面電極は、
   前記ＩＧＢＴ素子領域の表面に形成されている第１の電極層と、
   その第１の電極層の表面に形成されている第２の電極層と、を有しており、
   前記第２の電極層は、前記ＩＧＢＴ素子領域の上方にのみ形成されており、
   前記非活性領域の表面側に前記ゲート電極と導通するゲート配線が形成されていることを特徴とする半導体装置。
2. 前記第１の電極層は、前記ダイオード素子領域の表面にも形成されており、前記ダイオード素子領域の上方であって、前記第１の電極層の表面には絶縁膜が形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１の電極層は、アルミニウムによって形成されており、
   前記第２の電極層は、ニッケルによって形成されていることを特徴とする請求項１又は２に記載の半導体装置。

Images