JP5266720B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5266720B2
JP5266720B2 JP2007282385A JP2007282385A JP5266720B2 JP 5266720 B2 JP5266720 B2 JP 5266720B2 JP 2007282385 A JP2007282385 A JP 2007282385A JP 2007282385 A JP2007282385 A JP 2007282385A JP 5266720 B2 JP5266720 B2 JP 5266720B2
Authority
JP
Japan
Prior art keywords
surface side
semiconductor device
main surface
back surface
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007282385A
Other languages
English (en)
Other versions
JP2009111187A (ja
Inventor
雅紀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007282385A priority Critical patent/JP5266720B2/ja
Publication of JP2009111187A publication Critical patent/JP2009111187A/ja
Application granted granted Critical
Publication of JP5266720B2 publication Critical patent/JP5266720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、主面側と裏面側の両方にメッキ電極層を有する半導体装置に関する。
主面側と裏面側の両方にメッキ電極層を有する半導体装置が、例えば、特開２００７−１９４１２号公報（特許文献１）に開示されている。
図８は、特許文献１に開示された半導体装置で、トレンチゲート構造を有するＦＳ型のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタの略称）を有した半導体チップの概略断面図である。
図８に示す半導体チップは、Ｎ−型のシリコン基板１０を用いて形成されたものであり、セル部と、セル部の外周に形成された外周耐圧部とが備えられた構成となっている。
セル部には、多数のトレンチゲート１４を有するＩＧＢＴが形成されている。シリコン基板１０の主面側にはトレンチが形成され、このトレンチの内壁表面にゲート絶縁膜とゲート層とが順に形成されてトレンチゲート１４の構造が構成されている。また、シリコン基板１０の主面側においては、層間絶縁膜１７を介して複数のトレンチゲート構造上にまたがるように第１表面電極１８が形成され、多数のＩＧＢＴを共通に接続している。この第１表面電極１８は、例えばＡｌ−Ｓｉ−Ｃｕ等のＡｌを主成分とするＡｌ合金からなる金属材料で構成され、例えばスパッタリングにより形成される。図８の実施形態では、ＡｌＳｉが採用され、厚さは例えば５μｍ以上になっている。また、図８には図示されていないが、ＩＧＢＴと第１表面電極１８との間に、例えばＴｉＮ等のバリアメタル層が形成されている。このバリアメタル層は、第１表面電極１８を形成する際の熱処理等によって発生するアロイスパイクを防止するためのものである。
そして、シリコン基板１０の主面側では、セル部および外周耐圧部において、第１表面電極１８を覆う保護膜２４が形成され、セル部および外周耐圧部の表面が保護されている。この保護膜２４は、図８に示されるように、第１表面電極１８の一部が露出するようにパターニングされている。図８の実施形態では、この保護膜２４に例えばポリイミドが採用される。保護膜２４のうち第１表面電極１８が露出した部分には第２表面電極２５が形成されており、その第２表面電極２５の表面にメッキ層２６が形成されている。したがって、第１、第２表面電極１８、２５およびメッキ層２６によってＩＧＢＴのエミッタ電極が構成されている。図８の実施形態では、第２表面電極２５およびメッキ層２６は、それぞれ湿式メッキの方法によって形成される。第２表面電極２５には例えばＮｉ（ニッケル）が採用され、メッキ層２６には、例えばＡｕ（金）が採用される。
図８に示す半導体チップの裏面構造は、セル部および外周耐圧部で共通になっている。シリコン基板１０の裏面側では、第１裏面電極３１がスパッタリングにより形成され、第１裏面電極３１の表面には第２裏面電極３２が形成されている。第２裏面電極３２は、表面が粗くされた第１裏面電極３１の表面に湿式メッキにて形成される。このように第１裏面電極３１の表面が凹凸形状になっていることで、第１裏面電極３１に対する第２裏面電極３２の接着面積が増加させることができると共に密着力を向上させることができる。そして、第２裏面電極３２の表面にメッキ層３３が形成されている。これら第１、第２裏面電極３１、３２、およびメッキ層３３は、ＩＧＢＴのコレクタ電極としての機能を果たす。図８の実施形態では、第１裏面電極３１にＡｌＳｉが採用される。また、第２裏面電極３２およびメッキ層３３は湿式メッキの方法により形成され、第２裏面電極３２には例えばＮｉが採用され、メッキ層３３には例えばＡｕが採用される。
図８の半導体装置における主面側の第２表面電極２５と裏面側の第２裏面電極３２は、両面湿式メッキ工程にて、ウェハ表裏面に湿式のＮｉメッキを行うことにより同時形成される。そして、ウェハ表裏面に同時に湿式メッキを施し、第２表面電極２５の表面と第２裏面電極３２の表面それぞれに、例えばＡｕのメッキ層２６、３３を形成する。
この後、ウェハをスクライブラインに沿ってダイシングカットし、個々の半導体チップに分割する。そして、各半導体チップの表裏面にはんだを介してヒートシンクを接合し、樹脂でモールドすることにより、半導体パッケージが完成する。
特開２００７−１９４１２号公報
図８の半導体装置は、上述したように、ウェハ表裏面に同時に湿式メッキを施し、主面側と裏面側の電極を同時形成するため、安価に製造することが可能である。
図９は、図８と同様の従来の半導体装置９０について、リードフレームＬ１，Ｌ２を主面側と裏面側の両方の電極にはんだ接続した状態を簡略化して示した断面図である。また、図１０は、図９に示す半導体装置９０の端部近辺を拡大して示した断面図である。尚、図９および図１０に示した半導体装置９０において、図８の半導体装置と同様の部分については、同じ符号を付した。
図９と図１０に示す半導体装置９０において、符号Ｍ１で示した層は、主面側のメッキ電極層であり、図８の半導体装置における主面側の２つの積層されたメッキ層（第２表面電極２５／メッキ層２６）に相当する。同様に、半導体装置９０において、符号Ｍ２で示した層は、裏面側のメッキ電極層であり、図８の半導体装置における裏面側の２つの積層されたメッキ層（第２裏面電極３２／メッキ層３３）に相当する。半導体装置９０における主面側と裏面側の各メッキ電極層Ｍ１，Ｍ２には、それぞれ、はんだ層Ｈ１，Ｈ２を介して、リードフレーム（ヒートシンク）Ｌ１，Ｌ２が接続されている。半導体装置９０においては、該リードフレームＬ１，Ｌ２を介して、シリコン基板１０で発生する熱をシリコン基板１０の両面から放熱することが可能である。
一方、半導体装置９０においては、裏面側のスパッタ等によって形成された第１裏面電極３１とメッキによって形成されたメッキ電極層Ｍ２の界面で、図１０中に太線矢印で示したように、シリコン基板（チップ）１０の端部から剥がれが発生し易い。この剥がれは、ウェハからのダイシングカット後、リードフレームＬ２のはんだ接続後および冷熱サイクル後の各段階において発生する。
そこで本発明は、主面側と裏面側の両方にメッキ電極層を有する安価な半導体装置であって、該メッキ電極層を利用した両面放熱が可能であると共に、チップ端部における該メッキ電極層の剥がれが発生し難い半導体装置を提供することを目的としている。
本発明ではないが参考とする半導体装置として、主面側と裏面側の両方にメッキ電極層を有する同一構造の半導体装置が、一枚の半導体ウェハに複数個形成され、これらが個々のチップに切り出されてなる半導体装置であって、前記半導体装置における主面側および裏面側の少なくとも一方のメッキ電極層が、絶縁保護膜に取り囲まれてなり、前記半導体装置における前記絶縁保護膜および主面側と裏面側のいずれのメッキ電極層も、前記半導体ウェハの切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置され、該半導体装置が、前記切り出し線に沿ってチップに切り出されてなる半導体装置がある。
上記半導体装置においては、主面側と裏面側のメッキ電極層を利用して、チップの両面から放熱することが可能である。上記半導体装置における主面側と裏面側のメッキ電極層は、同時形成することができ、安価に製造することが可能である。
また、上記半導体装置における主面側と裏面側のいずれのメッキ電極層も、半導体ウェハの切り出し線に掛からないようにして半導体ウェハに配置され、上記半導体装置がチップに切り出される。従って、上記半導体装置の主面側と裏面側のいずれのメッキ電極層も、チップ端部には掛からないため、半導体ウェハからの切り出し時に、剥がれ易いメッキ電極層の界面においてカットによる局所的なダメージが発生することもない。このため、上記半導体装置は、裏面側のメッキ電極層がチップの端部まで延設されてなる従来の半導体装置に較べて、裏面側のスパッタ等によって形成される下地金属層電極とメッキ電極層の界面での剥がれが発生し難い半導体装置とすることができる。
さらに、上記半導体装置においては、前記半導体装置における主面側および裏面側の少なくとも一方のメッキ電極層が、絶縁保護膜に取り囲まれてなる構成とし、該メッキ電極層が、前記半導体ウェハの切り出し線に掛からないようにしている。
また、前記絶縁保護膜は、前記半導体ウェハの切り出し線に掛かっていてもよいが、前記絶縁保護膜がカッターブレードの寿命を低下させる場合があり、前記絶縁保護膜が、前記切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置されてなる構成としている。
以上のようにして、上記半導体装置は、主面側と裏面側の両方にメッキ電極層を有する安価な半導体装置であって、該メッキ電極層を利用した両面放熱が可能であると共に、チップ端部における該メッキ電極層の剥がれが発生し難い半導体装置とすることができる。
請求項１に記載の発明は、主面側と裏面側の両方にメッキ電極層を有する同一構造の半導体装置が、一枚の半導体ウェハに複数個形成され、これらが個々のチップに切り出されてなる半導体装置であって、前記半導体装置における主面側と裏面側のいずれのメッキ電極層も、前記半導体ウェハの切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置され、該半導体装置が、前記切り出し線に沿ってチップに切り出されてなり、前記半導体装置における主面側と裏面側のメッキ電極層に、それぞれ、主面側リードフレームと裏面側リードフレームがはんだ接続されてなり、前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部の最大幅が、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部の最大幅と同じ値に設定されてなることを特徴としている。
当該半導体装置における主面側と裏面側のメッキ電極層は、先に説明したように、チップ端部における剥がれが発生し難い構造となっている。従って、当該半導体装置のように、主面側と裏面側のメッキ電極層に、それぞれ、主面側リードフレームと裏面側リードフレームがはんだ接続される場合に好適である。これによって、該主面側リードフレームと裏面側リードフレームを介して、チップの両面から放熱することが可能となる。
そして、当該半導体装置においては、前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部の最大幅が、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部の最大幅と同じ値に設定されている。さらには、請求項２に記載のように、前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部と、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部とが、同一形状に設定されてなることがより好ましい。
これによれば、チップの主面側と裏面側でリードフレームの接合強度を等しくすると共に、冷熱サイクル時のリードフレームとチップの熱膨張差に起因した応力を主面側と裏面側で等しい値に近づけて、チップ内での該応力を互いにキャンセルさせることができる。これによって、主面側と裏面側のメッキ電極層の界面に印加される冷熱サイクル時の応力を低減して、信頼性の高い半導体装置とすることができる。
一方、請求項３に記載の発明は、主面側と裏面側の両方にメッキ電極層を有する同一構造の半導体装置が、一枚の半導体ウェハに複数個形成され、これらが個々のチップに切り出されてなる半導体装置であって、前記半導体装置における主面側と裏面側のいずれのメッキ電極層も、前記半導体ウェハの切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置され、該半導体装置が、前記切り出し線に沿ってチップに切り出されてなり、前記半導体装置における主面側と裏面側のメッキ電極層に、それぞれ、主面側リードフレームと裏面側リードフレームがはんだ接続されてなり、前記半導体装置において、主面側にトレンチゲートが配置されてなり、前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部の最大幅が、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部の最大幅より大きく設定されてなることを特徴としている。
当該半導体装置のように、主面側にトレンチゲートが配置されてなる場合には、トレンチゲートの影響でチップが主面側に反り易くなる。このため、当該半導体装置のように、主面側のメッキ電極層と主面側リードフレームのはんだ接続部の最大幅を、裏面側のそれより大きく設定することで、上記トレンチゲートの影響をキャンセルすることができる。
上記請求項１〜３の半導体装置においては、請求項４に記載のように、前記半導体装置における主面側および裏面側の少なくとも一方のメッキ電極層の下地金属層が、前記切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置されてなる構成としてもよい。これによっても、該メッキ電極層が、前記半導体ウェハの切り出し線に掛からないようにすることが可能である。
この場合、例えば請求項５に記載のように、前記下地金属層は、配線層の形成に一般的に用いられる、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなる構成であってよい。
上記半導体装置における前記メッキ電極層は、例えば請求項６に記載のように、安価なニッケル（Ｎｉ）またはニッケル（Ｎｉ）／金（Ａｕ）積層体からなる構成であってよい。また、前記メッキ電極層は、例えば請求項７に記載のように、安価に製造することのできる無電解メッキにより形成されてなるものであってよい。
以上のように、上記半導体装置は、主面側と裏面側の両方にメッキ電極層を有する安価な半導体装置であって、該メッキ電極層を利用した両面放熱が可能であると共に、チップ端部における該メッキ電極層の剥がれが発生し難い半導体装置となっている。
従って、上記半導体装置は、請求項８に記載のように、主面側と裏面側の両方に電極を必要とするＩＧＢＴ素子が形成されてなる半導体装置に好適である。また、請求項９に記載のように、安価で高い信頼性が要求される車載用の半導体装置として好適である。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１は、本発明の一例である半導体装置１００を示す図で、図１（ａ）は、リードフレームＬ１，Ｌ２が主面側と裏面側の両方の電極にはんだ接続されている状態を示した模式的な上面図であり、図１（ｂ）は、図１（ａ）における一点鎖線Ａ−Ａでの断面図である。図２は、図１（ｂ）に示す半導体装置１００の端部近辺を拡大して示した断面図である。また、図３は、一枚の半導体ウェハに複数個形成された状態の半導体装置１００を模式的に示した下面図である。尚、図１〜図３に示す半導体装置１００において、図９および図１０に示した半導体装置９０と同様の部分については、同じ符号を付した。
半導体装置１００は、図２に示すように、ＦＷＤ（Free Wheel Diode）内臓のＦＳ（Field Stop）型ＩＧＢＴ（Insulated Gate BipolarTransistor）で、図１（ｂ）に示すように、主面側と裏面側の両方に、メッキ電極層Ｍ１，Ｍ２ａを有している。半導体装置１００は、図３に一点鎖線で囲って示したように、一枚の半導体ウェハに同一構造で複数個形成され、これらが太い破線で示した切り出し線（カットライン）ＣＬに沿って個々のチップに切り出されて製造される。
図２に示す半導体装置１００の半導体ウェハへの構造形成は、例えば以下のようにして行う。最初に、ｎ型のＦＺ（Floating Zone）基板を準備し、一般的に用いられる方法で、主面側にＭＯＳゲートデバイス構造を形成する。次に、配線層の形成に一般的に用いられる、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）−シリコン（Ｓｉ）合金からなる下地金属層１８をスパッタで形成し、パターニングする。次に、絶縁保護膜２４をパターニング形成する。次に、半導体ウェハの裏面側を機械研磨し、その後にウェットエッチング仕上げして、半導体ウェハを所望の厚さに加工する。次に、裏面側にリン（Ｐ）等をイオン注入して、ｎ型のＦＳ層を形成する。さらに、ＩＧＢＴ部にはボロン（Ｂ）等をイオン注入してｐ＋型領域を形成し、ＦＷＤ部にはリン（Ｐ）等をイオン注入してｎ＋型領域を形成する。次に、裏面側をレーザーアニールする。次に、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）−シリコン（Ｓｉ）合金からなる下地金属層３１をスパッタや蒸着等により形成する。
次に、裏面側に絶縁保護膜３４をパターニング形成する。絶縁保護膜３４のパターンは、図３に示すように、各チップに切り出される半導体装置１００の外周に反って形成する。尚、裏面側の絶縁保護膜３４に取り囲まれた下地金属層３１が露出する開口部は、主面側の絶縁保護膜２４に取り囲まれた下地金属層１８が露出する開口部と同じ形状にする。尚、半導体装置１００における裏面側の絶縁保護膜３４は、図３に示すように、切り出し線ＣＬに掛からないようにしている。これは、絶縁保護膜３４の存在によって、カッターブレードの磨耗寿命が短くなるのを防止するためである。但し、次に形成するメッキ膜によってカッターの磨耗寿命が短くなる場合には、裏面側の絶縁保護膜３４が切り出し線ＣＬに掛かるように形成しておき、切り出し線ＣＬ上にメッキ膜を形成しないようにする。
次に、無電解の湿式メッキ法により、半導体ウェハの両面同時に、ニッケル（Ｎｉ）膜および金（Ａｕ）膜を順次形成する。このとき、絶縁保護膜２４，３４上には、上記メッキ膜は形成されない。また、主面側および裏面側の絶縁保護膜２４，３４に取り囲まれた下地金属層１８，３１上に形成されるメッキ膜が、それぞれ、図１（ｂ）および図２に示す主面側と裏面側のメッキ電極層Ｍ１，Ｍ２ａとなる。尚、上記半導体装置１００におけるメッキ電極層Ｍ１，Ｍ２ａは、安価なニッケル（Ｎｉ）の単層膜で構成するようにしてもよい。また、上記メッキ膜の形成は、電解メッキであってよい。
以上説明したように、半導体装置１００は、主面側および裏面側のどちらのメッキ電極層Ｍ１，Ｍ２ａも、それぞれ、絶縁保護膜２４，３４に取り囲まれた構造となるようにしている。このため、図３に示すように、半導体装置１００における主面側と裏面側のいずれのメッキ電極層Ｍ１，Ｍ２ａも、半導体ウェハの切り出し線ＣＬに掛からないようにして、各半導体装置１００を半導体ウェハに配置することが可能である。図３のように半導体ウェハ上に配置した各半導体装置１００を、切り出し線ＣＬに沿ってチップに切り出して、図１および図２に示す半導体装置１００が製造される。
次に、図１に示す半導体装置１００の実装は、例えば以下のようにして行う。
最初に、チップに切り出された半導体装置１００の裏面側にはんだ箔をのせ、リフローさせて、メッキ電極層Ｍ２ａ上にはんだ層Ｈ２を形成しておく。次に、位置決め治具を介して、リードフレームＬ２、半導体装置１００のチップ、主面側のメッキ電極層Ｍ２ａ上へのはんだ箔、リードフレームＬ１を順次積層する。次に、リードフレームＬ１の上に錘を載せる等して加圧しながら温度を上げ、はんだ層Ｈ１，Ｈ２を形成して、半導体装置１００のメッキ電極層Ｍ１，Ｍ２ａをそれぞれリードフレームＬ１，Ｌ２にはんだ接続する。上記加熱は、ホットプレートでも、リフロー炉であってもよい。次に、位置決め治具をはずし、図１（ａ）に示すように、半導体装置１００のチップ上に露出する制御パッド２７にワイヤボンディングを施す。最後に、リードフレームＬ１，Ｌ２にはんだ接続されたチップの樹脂モールドやゲル封し等を行う。尚、半導体装置１００のメッキ電極層Ｍ１，Ｍ２ａとリードフレームＬ１，Ｌ２のはんだ接続は、上記のように一度に実施せず、裏面側と主面側を別々にして、二段階で実施するようにしてもよい、また、上記制御パッド２７等へのワイヤボンディングは、ワイヤボンドをリードフレームＬ１のはんだ接続前に実施するようにしてもよい。
半導体装置１００においては、主面側と裏面側のメッキ電極層Ｍ１，Ｍ２ａを利用して、図１に示すように、チップの両面から放熱することが可能である。半導体装置１００における主面側と裏面側のメッキ電極層Ｍ１，Ｍ２ａは、上記したように湿式メッキ法により同時形成することができ、安価に製造することが可能である。
また、半導体装置１００における主面側と裏面側のいずれのメッキ電極層Ｍ１，Ｍ２ａも、図３に示したように、半導体ウェハの切り出し線ＣＬに掛からないようにして、各半導体装置１００が半導体ウェハに配置され、各半導体装置１００がチップに切り出される。言い換えれば、半導体装置１００における主面側と裏面側のいずれのメッキ電極層Ｍ１，Ｍ２ａも、それぞれ、絶縁保護膜２４，３４で終端されている。従って、上記半導体装置１００の主面側と裏面側のいずれのメッキ電極層Ｍ１，Ｍ２ａも、チップ端部には掛からないため、半導体ウェハからの切り出し時に、剥がれ易いメッキ電極層の界面においてカットによる局所的なダメージが発生することもない。このため、図１〜図３に示した半導体装置１００は、図８および図９に示した裏面側のメッキ電極層Ｍ２がチップの端部まで延設されてなる従来の半導体装置９０に較べて、上記カットによるダメージを起点とする裏面側のスパッタ等によって形成された下地金属層電極３１とメッキ電極層Ｍ２ａの界面での剥がれが発生し難い半導体装置とすることができる。
半導体装置１００における主面側と裏面側のメッキ電極層Ｍ１，Ｍ２ａは、上記したように、チップ端部における剥がれが発生し難い構造となっている。従って、半導体装置１００は、図１に示すように、主面側と裏面側のメッキ電極層Ｍ１，Ｍ２ａに、それぞれ、リードフレームＬ１とリードフレームＬ２がはんだ接続される場合に好適である。これによって、ヒートシンクとして機能する該リードフレームＬ１，Ｌ２を介して、チップの両面から放熱することが可能となる。
上記したチップ端部における下地金属層電極とメッキ電極層の界面での剥がれ防止効果を得る上では、メッキ電極層が半導体ウェハの切り出し線に掛からないようにして、半導体装置が半導体ウェハに配置され、該半導体装置がチップに切り出されればよい。従って、メッキ電極層が半導体ウェハの切り出し線に掛からないよう配置されていれば、主面側と裏面側のメッキ電極層の平面形状は任意であってよい。しかしながら、主面側リードフレームＬ１と裏面側リードフレームＬ２の両方を半導体チップに接続して両面放熱する場合には、以下に示すような条件が満たされていることが好ましい。
図４は、変形例である半導体装置１０１を示す図で、図４（ａ）は半導体装置１０１の模式的な断面図であり、図４（ｂ）は半導体装置１０１の上面図であり、図４（ｃ）は半導体装置１０１の下面図である。尚、図４に示す半導体装置１０１において、図１〜図３に示した半導体装置１００と同様の部分については、同じ符号を付した。
図４に示す半導体装置１０１は、主面側のメッキ電極層Ｍ１ａと主面側リードフレームのはんだ接続部となる図中に示した最大幅Ｗ１ａが、裏面側のメッキ電極層Ｍ２ｂと裏面側リードフレームのはんだ接続部となる図中に示した最大幅Ｗ２ｂと同じ値に設定されている。これによって、冷熱サイクル時のリードフレームとチップの熱膨張差に起因した応力を主面側と裏面側で等しい値に近づけて、チップ内での該応力を互いにキャンセルさせることができる。さらには、図１の半導体装置１００のように、主面側のメッキ電極層Ｍ１と主面側リードフレームＬ１のはんだ接続部と、裏面側のメッキ電極層Ｍ２ａと裏面側リードフレームＬ２のはんだ接続部とが、同一形状に設定されていることがより好ましい。これによって、チップの主面側と裏面側でリードフレームＬ１，Ｌ２の接合面積が同じになり、リードフレームＬ１，Ｌ２の接合強度についても等しくすることができる。また、冷熱サイクル時の応力も主面側と裏面側で一方に片寄ることなく同じになって、高い信頼性が得られる。以上のようにして、これら半導体装置１００，１０１は、主面側と裏面側のメッキ電極層の界面に印加される冷熱サイクル時の応力を低減して、信頼性の高い半導体装置とすることができる。
図５は、別の変形例である半導体装置１０２の模式的な断面図である。図５の半導体装置１０２においても、図１に示した半導体装置１００と同様の部分については、同じ符号を付した。
図５の半導体装置１０２では、図８に示した半導体装置と同様に、主面側にトレンチゲート１４が多数配置されている。この半導体装置１０２は、主面側のメッキ電極層Ｍ１ｂと主面側リードフレームのはんだ接続部となる図中に示した最大幅Ｗ１ｂが、裏面側のメッキ電極層Ｍ２ｃと裏面側リードフレームのはんだ接続部となる図中に示した最大幅Ｗ２ｃより大きく設定されてなるように構成されている。
図５の半導体装置１０２のように、主面側にトレンチゲート１４が多数配置されてなる場合には、リードフレームのはんだ接続時にトレンチゲート１４の影響で主面側と裏面側で応力に片寄りが生じて、チップが主面側に反り易くなる。このため、半導体装置１０２のように、主面側のメッキ電極層Ｍ１ｂと主面側リードフレームのはんだ接続部となる図中に示した最大幅Ｗ１ｂを、裏面側の最大幅Ｗ２ｃより適宜大きく設定することで、トレンチゲート１４の影響をキャンセルすることができる。このように、例えば主面側にトレンチゲート１４や絶縁膜およびバリアメタル等が存在してチップが凹に反る傾向が強い場合には、主面側と裏面側におけるメッキ電極層とリードフレームのはんだ接続部の最大幅や接合面積に差をつけることで、主面側と裏面側で適宜応力をキャンセルさせることが可能である。
図６は、別の例である半導体装置１０３を示す図で、リードフレームＬ１，Ｌ２が主面側と裏面側の両方の電極にはんだ接続されている状態にある半導体装置１０３の端部近辺を拡大して示した断面図である。また、図７は、一枚の半導体ウェハに複数個形成された状態の半導体装置１０３を模式的に示した下面図である。尚、図６および図７に示す半導体装置１０３においても、図２および図３に示した半導体装置１００と同様の部分については、同じ符号を付した。
図６に示す半導体装置１０３においては、図１の半導体装置１００と異なり、裏面側の下地金属層３１ａをホト工程とエッチング工程によりパターニングして、裏面側の下地金属層３１ａが、切り出し線ＣＬに掛からないようにしている。メッキ電極層Ｍ２ｄは下地金属層３１ａがある部分にのみ形成されるため、図７に示すように、裏面側のメッキ電極層Ｍ２ｄが切り出し線ＣＬに掛からないようにして、複数の半導体装置１０３が半導体ウェハに配置されてなる構成となっている。従って、このようにして切り出された半導体装置１０３のチップ端面においても、図６に示すように、主面側と裏面側のいずれのメッキ電極層Ｍ１，Ｍ２ｄも、チップ端部には掛からないため、半導体ウェハからの切り出し時に、剥がれ易いメッキ電極層の界面においてカットによる局所的なダメージが発生することもない。このため、図６に示した半導体装置１０３も、図８および図９に示した裏面側のメッキ電極層Ｍ２がチップの端部まで延設されてなる従来の半導体装置９０に較べて、裏面側のスパッタ等によって形成される下地金属層電極３１ａとメッキ電極層Ｍ２ｄの界面での剥がれが発生し難い半導体装置とすることができる。尚、図６に示す半導体装置１０３では、上記効果が得られるうえに、切り出し線ＣＬには金属膜も絶縁保護膜もないために、カッターブレードの磨耗は最低限に抑えることができる。
以上のようにして、上記した半導体装置１００〜１０３は、いずれも、主面側と裏面側の両方にメッキ電極層を有する安価な半導体装置であって、該メッキ電極層を利用した両面放熱が可能であると共に、チップ端部における該メッキ電極層の剥がれが発生し難い半導体装置とすることができる。
従って、上記半導体装置１００〜１０３は、主面側と裏面側の両方に電極を必要とするＩＧＢＴ素子が形成されてなる半導体装置に好適である。また、安価で高い信頼性が要求される車載用の半導体装置として好適である。
本発明の一例である半導体装置１００を示す図で、（ａ）は、リードフレームＬ１，Ｌ２が主面側と裏面側の両方の電極にはんだ接続されている状態を示した模式的な上面図であり、（ｂ）は、（ａ）における一点鎖線Ａ−Ａでの断面図である。 図１（ｂ）に示す半導体装置１００の端部近辺を拡大して示した断面図である。 一枚の半導体ウェハに複数個形成された状態の半導体装置１００を模式的に示した下面図である。 変形例である半導体装置１０１を示す図で、（ａ）は半導体装置１０１の模式的な断面図であり、（ｂ）は半導体装置１０１の上面図であり、（ｃ）は半導体装置１０１の下面図である。 別の変形例である半導体装置１０２の模式的な断面図である。 別の例である半導体装置１０３を示す図で、リードフレームＬ１，Ｌ２が主面側と裏面側の両方の電極にはんだ接続されている状態にある半導体装置１０３の端部近辺を拡大して示した断面図である。 一枚の半導体ウェハに複数個形成された状態の半導体装置１０３を模式的に示した下面図である。 特許文献１に開示された半導体装置で、トレンチゲート構造を有するＦＳ型のＩＧＢＴを有した半導体チップの概略断面図である。 図８と同様の従来の半導体装置９０について、リードフレームＬ１，Ｌ２を主面側と裏面側の両方の電極にはんだ接続した状態を簡略化して示した断面図である。 図９に示す半導体装置９０の端部近辺を拡大して示した断面図である。
符号の説明
９０，１００〜１０３ 半導体装置
１０ シリコン基板
１８ （主面側の）下地金属層
３１，３１ａ （裏面側の）下地金属層
２４ （主面側の）絶縁保護膜
３４ （裏面側の）絶縁保護膜
Ｍ１，Ｍ１ａ，Ｍ１ｂ （主面側の）メッキ電極層
Ｍ２，Ｍ２ａ〜Ｍ２ｄ （裏面側の）メッキ電極層
Ｌ１ （主面側）リードフレーム
Ｌ２ （裏面側）リードフレーム
１４ トレンチゲート
ＣＬ 切り出し線（カットライン）

Claims (9)

  1. 主面側と裏面側の両方にメッキ電極層を有する同一構造の半導体装置が、一枚の半導体ウェハに複数個形成され、これらが個々のチップに切り出されてなる半導体装置であって、
    前記半導体装置における主面側と裏面側のいずれのメッキ電極層も、前記半導体ウェハの切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置され、
    該半導体装置が、前記切り出し線に沿ってチップに切り出されてなり、
    前記半導体装置における主面側と裏面側のメッキ電極層に、それぞれ、主面側リードフレームと裏面側リードフレームがはんだ接続されてなり、
    前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部の最大幅が、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部の最大幅と同じ値に設定されてなることを特徴とする半導体装置。
  2. 前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部と、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部とが、同一形状に設定されてなることを特徴とする請求項１に記載の半導体装置。
  3. 主面側と裏面側の両方にメッキ電極層を有する同一構造の半導体装置が、一枚の半導体ウェハに複数個形成され、これらが個々のチップに切り出されてなる半導体装置であって、
    前記半導体装置における主面側と裏面側のいずれのメッキ電極層も、前記半導体ウェハの切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置され、
    該半導体装置が、前記切り出し線に沿ってチップに切り出されてなり、
    前記半導体装置における主面側と裏面側のメッキ電極層に、それぞれ、主面側リードフレームと裏面側リードフレームがはんだ接続されてなり、
    前記半導体装置において、主面側にトレンチゲートが配置されてなり、
    前記主面側のメッキ電極層と前記主面側リードフレームのはんだ接続部の最大幅が、前記裏面側のメッキ電極層と前記裏面側リードフレームのはんだ接続部の最大幅より大きく設定されてなることを特徴とする半導体装置。
  4. 前記半導体装置における主面側および裏面側の少なくとも一方のメッキ電極層の下地金属層が、前記切り出し線に掛からないようにして、該半導体装置が該半導体ウェハに配置されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記下地金属層が、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなることを特徴とする請求項４に記載の半導体装置。
  6. 前記メッキ電極層が、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）／金（Ａｕ）積層体からなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記メッキ電極層が、無電解メッキにより形成されてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記半導体装置は、ＩＧＢＴ素子が形成されてなる半導体装置であることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 前記半導体装置が、車載用であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
JP2007282385A 2007-10-30 2007-10-30 半導体装置 Expired - Fee Related JP5266720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007282385A JP5266720B2 (ja) 2007-10-30 2007-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007282385A JP5266720B2 (ja) 2007-10-30 2007-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2009111187A JP2009111187A (ja) 2009-05-21
JP5266720B2 true JP5266720B2 (ja) 2013-08-21

Family

ID=40779353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007282385A Expired - Fee Related JP5266720B2 (ja) 2007-10-30 2007-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP5266720B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589342B2 (ja) * 2009-10-19 2014-09-17 トヨタ自動車株式会社 半導体装置
JP5768643B2 (ja) * 2011-10-04 2015-08-26 株式会社デンソー 半導体装置およびその製造方法
JP5686128B2 (ja) * 2012-11-29 2015-03-18 トヨタ自動車株式会社 半導体装置
JP2014187204A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法および半導体装置
EP2851946A1 (en) * 2013-09-19 2015-03-25 Nxp B.V. Surge protection device
JP6237227B2 (ja) * 2013-12-27 2017-11-29 マツダ株式会社 半導体装置
CN105778506B (zh) 2014-12-25 2019-04-30 广东生益科技股份有限公司 一种有机硅树脂组合物及使用它的预浸料、层压板、覆铜板以及铝基板
JP6438839B2 (ja) * 2015-05-18 2018-12-19 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP6428503B2 (ja) * 2015-06-24 2018-11-28 株式会社デンソー 半導体装置
DE102016122162B4 (de) 2016-11-17 2022-05-05 Infineon Technologies Ag Halbleitervorrichtung mit metallisierungsstrukturen auf gegenüberliegenden seiten eines halbleiterbereichs, halbleiterschaltanordnung und verfahren
JP6847259B2 (ja) * 2017-11-22 2021-03-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6904279B2 (ja) 2018-02-27 2021-07-14 三菱電機株式会社 半導体装置およびその製造方法並びに電力変換装置
JP2021077777A (ja) * 2019-11-11 2021-05-20 株式会社 日立パワーデバイス 半導体装置
JP2022098977A (ja) * 2020-12-22 2022-07-04 株式会社デンソー 半導体装置
DE102022100969A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Halbleiterchip, chipsystem, verfahren zum herstellen eines halbleiterchips und verfahren zum herstellen eines chipsystems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120646B2 (ja) * 1990-05-16 1995-12-20 株式会社東芝 メサ型半導体ペレットの製造方法
JPH10154670A (ja) * 1996-11-26 1998-06-09 Toshiba Corp 半導体装置の製造方法
JP2007005368A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体装置の製造方法
JP2008098529A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2009111187A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
JP5266720B2 (ja) 半導体装置
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
TWI713470B (zh) 具有焊線的功率覆蓋結構及其製造方法
JP2007019412A (ja) 半導体装置およびその製造方法
US20180053737A1 (en) Power semiconductor device
JP2009111188A (ja) 半導体装置
JP2005019830A (ja) 半導体装置の製造方法
US9224698B1 (en) Semiconductor device
JP2005033131A (ja) 半導体装置
JP4604641B2 (ja) 半導体装置
JP2006024829A (ja) 半導体装置及びその製造方法
JP3767585B2 (ja) 半導体装置
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
US9299633B2 (en) Semiconductor device, heat radiation member, and manufacturing method for semiconductor device
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP3812549B2 (ja) 半導体装置
JP2021128962A (ja) 半導体モジュール
JP2010034560A (ja) 半導体モジュール、および電子回路を製造するための方法
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP2006261415A (ja) 半導体装置の製造方法
JP6548187B2 (ja) 半導体装置
JP2011077187A (ja) 半導体装置
JP3882648B2 (ja) 半導体装置およびその製造方法
JP4179225B2 (ja) 半導体装置及びこれを備えた半導体ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R151 Written notification of patent or utility model registration

Ref document number: 5266720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees