JP2021077777A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021077777A
JP2021077777A JP2019203742A JP2019203742A JP2021077777A JP 2021077777 A JP2021077777 A JP 2021077777A JP 2019203742 A JP2019203742 A JP 2019203742A JP 2019203742 A JP2019203742 A JP 2019203742A JP 2021077777 A JP2021077777 A JP 2021077777A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
electrode
semiconductor
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019203742A
Other languages
English (en)
Other versions
JP7489181B2 (ja
Inventor
武田　直己
Naoki Takeda
直己 武田
智弘 恩田
Tomohiro Onda
智弘 恩田
河野　賢哉
Kenya Kono
賢哉 河野
寛 新谷
Hiroshi Shintani
寛 新谷
佑 春別府
Yu Harubeppu
佑 春別府
谷江　尚史
Hisafumi Tanie
尚史 谷江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2019203742A priority Critical patent/JP7489181B2/ja
Priority to EP20199996.8A priority patent/EP3823019A3/en
Priority to US17/078,931 priority patent/US11652023B2/en
Priority to KR1020200145742A priority patent/KR102469064B1/ko
Priority to CN202011255776.XA priority patent/CN112786550A/zh
Publication of JP2021077777A publication Critical patent/JP2021077777A/ja
Application granted granted Critical
Publication of JP7489181B2 publication Critical patent/JP7489181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Abstract

【課題】
両面実装構造のパワー半導体において、Ｐｂフリー材等の高弾性な接合材を用いても、半導体素子に発生する応力を低減可能な信頼性の高い半導体装置を提供する。
【解決手段】
片面にのみゲート電極を有する半導体素子と、前記半導体素子の前記ゲート電極を有する面に接続される上部電極と、前記半導体素子の前記ゲート電極を有する面とは反対側の面に接続される下部電極と、を備える半導体装置において、前記上部電極における前記半導体素子の前記ゲート電極を有する面との接続端部は、前記半導体素子の前記ゲート電極を有する面の端部より内側にあり、かつ、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする。
【選択図】 図２

Description

本発明は、半導体装置の構造に係り、特に、電力制御用パワー半導体の実装構造に適用して有効な技術に関する。
世界的にパワー半導体の普及が進み、スイッチング回路や整流回路に用いられる半導体装置では、大電流化、高放熱化、高信頼化といった多様な要求に対する実装技術が開発されている。
パワー半導体の実装技術として、半導体素子の上下面に電極を設け、上面および下面ともに、少なくとも１つの電極を外部電極と接続する両面実装構造が知られている。
半導体素子の上下面の電極の例としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）では、片面にソース電極とゲート電極、もう片面にドレイン電極、ＩＧＢＴ（Insulated Gate Bipolar Transistor）では、片面にエミッタ電極とゲート電極、もう片面にコレクタ電極、ダイオードでは片面にP極、もう片面にN極という構成が挙げられる。
なお、パワー半導体素子には、通常どちらか片方の面の外周部に一般的にシリコン酸化膜（SiO2）からなる外周部絶縁層が形成される。上記の例では、ＭＯＳＦＥＴではソース電極側、ＩＧＢＴではエミッタ電極側、ダイオードであればＰもしくはＮ極側のどちらか一方に外周部絶縁層が形成される。
この両面実装構造の半導体装置の例として、例えば、特許文献１の半導体装置が提案されている。特許文献１では、半導体素子１の上下面には、はんだ２，４を介してリードフレーム５およびベース電極３が接続されている。半導体素子１はその最上部および最下部を除く端部に凹型の切り欠きを有し、また、半導体素子１の端部には、はんだ２，４が接続されない構造になっている。但し、はんだ２，４は、半導体素子１の端部を避けつつも、その近傍で接続されている。また、リードフレーム５の端部は、半導体素子１の端部の内側で接続され、ベース電極３の端部は半導体素子１の端部の外側で接続されている。また、リードフレーム５、はんだ２，４、ベース電極３および半導体素子１の一部ないしは全部が封止樹脂６により封止されている。
また、特許文献２では、半導体素子３の上下面には、接合部材２を介してリードフレーム１およびケース電極５と電気的接続を持つ金属板６aが接続されている。リードフレーム１の端部は、半導体素子３の端部の内側で接続され、金属板６aの接合部材２と接続される面の端部は半導体素子３の端部と面一で接続される。また、リードフレーム１、はんだ２、金属板６a、および半導体素子３の一部ないしは全部が絶縁部材４により封止されている。
また、特許文献３では、半導体素子６の両面にはんだ層５a，５ｂ，１５a，１５ｂを介して金属層４ａ，４ｂ，１４a，１４ｂが接続されている。はんだ層５a，５ｂ，１５a，１５ｂの端部は全て半導体素子６の内側で接続されている。また、金属層４ａ，４ｂ，１４a，１４ｂの半導体素子６と接続される面の端部は、半導体素子６端部よりも内側で接続される。更に、この半導体装置では、半導体素子６は両面にゲート電極（制御電極）を有する。
特開２０１３−１８７４９４号公報 特開２００４−２８９０２８号公報 特開２０１３−１４９７６０号公報
ところで、近年、環境への配慮から、半導体装置の接合材として多く用いられている鉛（Ｐｂ）入りはんだの規制が強まっている。Ｐｂは融点が低く、低弾性であることから、半導体装置の接合材として扱いやすい利点もある。しかし、人体に有害であることから、Ｐｂ入りはんだに代わるＰｂフリー材の開発が進められている。
Ｐｂフリー材としては、例えばＳｎ−ＳｂやＳｎ−Ａｇ−Ｃｕ等のＰｂの入っていないはんだや、ＣｕやＡｇを用いた高温で焼結する接合材が一般的である。これらの接合材は、鉛入りはんだよりも高弾性であり、接続時の熱負荷で半導体素子の応力が増加して、最悪の場合、割れてしまう等の不具合が生じる。
特に、パワー半導体に多く用いられている両面実装構造では、大電流を流すために接続面積をできるだけ広く取る必要があり、高信頼化の実現への大きな課題となっている。
上記特許文献１では、リードフレーム５の長さが半導体素子１より短く、ベース電極３の長さは半導体素子１より長い。このため、半導体素子１とベース電極３、および半導体素子１とリードフレーム５を、例えばＰｂフリー材を用いて接続した場合、お互いの熱膨張係数差で曲げ変形が生じ、高弾性であるＰｂフリー材によって半導体素子１の応力が増加する恐れがある。そのため、半導体素子１が割れるリスクが高まるという問題が生じる。
また、上記特許文献２では、リードフレーム１の長さは半導体素子３より短く、金属板６aの長さは半導体素子３と同じである。このため、半導体素子３とリードフレーム１、および半導体素子１と金属板６ａを、例えばＰｂフリー材を用いて接続した場合、お互いの熱膨張係数差で曲げ変形が生じ、高弾性であるＰｂフリー材によって半導体素子３の応力が増加する恐れがある。そのため、特許文献１と同様に、半導体素子３が割れるリスクが高まるという問題が生じる。
また、上記特許文献３では、半導体素子６の両面にゲート電極（制御電極）が設けられており、半導体素子６と金属層４ａ，４ｂ，１４a，１４ｂが部分的に接続されて、半導体素子６を中心とした対称的な構造となっている。従って、例えばＭＯＳＦＥＴのような、片面にソース電極とゲート電極、もう片面にドレイン電極が設けられた半導体素子を用いて、大電流を流す半導体装置に適用するには決して適切な構造とはいえない。
そこで、本発明の目的は、両面実装構造のパワー半導体において、Ｐｂフリー材等の高弾性な接合材を用いても、半導体素子に発生する応力を低減可能な信頼性の高い半導体装置を提供することにある。
また、本発明の別の目的は、両面実装構造のパワー半導体において、高信頼性を実現しつつ、高放熱で大電流に対応可能な半導体装置を提供することにある。
上記課題を解決するために、本発明は、片面にのみゲート電極を有する半導体素子と、前記半導体素子の前記ゲート電極を有する面に接続される上部電極と、前記半導体素子の前記ゲート電極を有する面とは反対側の面に接続される下部電極と、を備える半導体装置において、前記上部電極における前記半導体素子の前記ゲート電極を有する面との接続端部は、前記半導体素子の前記ゲート電極を有する面の端部より内側にあり、かつ、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする。
また、本発明は、片面にのみチップ外周部に外周部絶縁層を有する半導体素子と、前記半導体素子の前記外周部絶縁層を有する面に接続される上部電極と、前記半導体素子の前記外周部絶縁層を有する面とは反対側の面に接続される下部電極と、を備える半導体装置において、前記半導体素子は、ダイオードであり、前記上部電極における前記半導体素子の前記外周部絶縁層を有する面との接続端部は、前記半導体素子の前記外周部絶縁層を有する面の端部より内側にあり、かつ、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする。
本発明によれば、両面実装構造のパワー半導体において、Ｐｂフリー材等の高弾性な接合材を用いても、半導体素子に発生する応力を低減可能な信頼性の高い半導体装置を実現することができる。
また、両面実装構造のパワー半導体において、高信頼性を実現しつつ、高放熱で大電流に対応可能な半導体装置を実現することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係る半導体装置の概略構成を示す断面図である。 図１における半導体素子１a近傍の縦構造を模式的に示す図である。 図１における半導体素子１a近傍の平面構造を模式的に示す図である。 従来の半導体装置の接続工程における半導体素子端部近傍の変形を模式的に示す図である。 本発明の実施例１に係る半導体装置の接続工程における半導体素子端部近傍の変形を模式的に示す図である。 本発明の実施例１に係る半導体装置の縦構造の一部を模式的に示す図である。 本発明の実施例１に係る半導体装置の接続工程において半導体素子に生じる熱応力を示す図である。 本発明の実施例２に係る半導体装置の概略構成を示す断面図である。 本発明の実施例３に係る半導体装置の平面構造を模式的に示す図である。 本発明の実施例３に係る半導体装置の縦構造を模式的に示す図である。 本発明の実施例３に係る半導体装置の縦構造を模式的に示す図である。 実施例１（図２）の変形例を示す図である。 実施例２（図８）の変形例を示す図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図１から図７および図１２を参照して、本発明の実施例１の半導体装置について説明する。なお、図４は、図５に示す本発明の作用効果を分かり易くするために、比較例として示す従来の半導体装置の接続工程における半導体素子端部近傍の変形を模式的に示す図である。また、図１２は、図２の変形例を示す図である。
≪半導体装置２００：その１≫
先ず、図１を用いて、本実施例に係る半導体装置の構造と機能について説明する。図１は、本実施例の車載用交流発電機（オルタネータ）用半導体装置（整流素子）２００の縦構造の断面を模式的に示す図である。
図１において、半導体装置２００は、主要な構成として、台座（第１の電極面部）２ａを上部（図１の紙面の上方）に有するベース（第１の外部電極，第１の外部端子）２と、リードヘッダ（第２の電極面部）３ａを下部（図１の紙面の下方）に有するリード（第２の外部電極，第２の外部端子）３と、電子回路体１００とを備えて構成されている。
台座２ａは、後述する電子回路体１００の下部電極（第１の内部電極）１ｇと、第２の導電性接合材（半導体装置の接合材）４を介して接続されている。
また、リードヘッダ３ａは、後述する電子回路体１００の上部電極（第２の内部電極）１ｄと、第２の導電性接合材４を介して接続されている。
また、台座２ａおよびベース２の上部に位置する一部と、リードヘッダ３ａおよびリード３の下部に位置する一部と、電子回路体１００とは、モールド樹脂（第２の樹脂，半導体装置の樹脂）５に覆われて封止されている。
なお、ベース２およびリード３は、外部の回路（オルタネータの回路）と電気的に接続する際の外部端子となる。以上が、半導体装置２００の構成の概要である。
≪電子回路体１００≫
次に、半導体装置２００に備えられた電子回路体１００の詳細な構成を説明する。なお、図１において、電子回路体１００を破線で示しているのは、電子回路体１００が占める領域を表記するためである。
電子回路体１００は、半導体素子１ａと、コンデンサ１ｂと、制御回路チップ１ｃ、とを備えている。また、電子回路体１００は、下部電極１ｇと、上部電極１ｄと、リードフレーム（支持体）１ｉとを備えている。
半導体素子１ａは、例えばＭＯＳＦＥＴで構成されている。そしてＭＯＳＦＥＴのドレイン電極Ｄ（第１の主端子）とソース電極Ｓ（第２の主端子）とは、半導体素子１ａの別々の主面に設けられている。以降では、半導体素子１ａのドレイン電極Ｄが設けられた側の面を、半導体素子１ａの第一の主面とし、ソース電極Ｓが設けられた側の面を、半導体素子１ａの第二の主面とも表記する。
ドレイン電極Ｄは、第１の内部電極である下部電極１ｇの一端の面（第１面）に第１の導電性接合材（電子回路体の接合材）１ｅを介して接続されている。なお、第１の導電性接合材１eに替えて、超音波接合などで接続してもよい。
ソース電極Ｓは、第２の内部電極である上部電極１ｄの一端の面（第１面）に第１の導電性接合材１ｅを介して接続されている。
制御回路チップ１ｃは、支持体であるリードフレーム１ｉの上に第１の導電性接合材１eを介して接続されている。
また、制御回路チップ１ｃに電源を供給するコンデンサ１ｂも、リードフレーム１ｉの上に第１の導電性接合材１ｅを介して接続されている。コンデンサ１ｂは、例えばセラミックコンデンサを用いることができる。
下部電極１ｇの他端の面（第２面）は、後述するように、電子回路体１００の第１の面から露出していて、第２の導電性接合材４を介して、台座２ａに接触している。
上部電極１ｄの他端の面（第２面）は、後述するように、電子回路体１００の第２の面から露出していて、第２の導電性接合材４を介して、リードヘッダ３ａに接触している。
なお、リードフレーム１ｉは、ベース２、すなわち台座２ａとは電気的に絶縁されるように配置される。
第１の導電性接合材１ｅおよび第２の導電性接合材４の材料は、例えば一般的な導電性の接合材であるはんだ、ＡｕやＡｇもしくはＣｕを含む金属、または導電性接着材等である。なお、はんだとしては、一般的な高鉛はんだ、共晶はんだ、鉛フリーはんだ等が用いられる。また、導電性接着材としては，ＡｇやＣｕおよびＮｉなどの金属フィラーが樹脂に含有もしくは金属のみで構成されたものが用いられる。
なお、第１の導電性接合材１ｅおよび第２の導電性接合材４の材料は同じ材料であってもよく、または違う材料でもよい。また、第１の導電性接合材１ｅは、半導体素子１ａの上下で、同じ材料であってもよく、または違う材料でもよい。また、第２の導電性接合材４の材料は、電気回路体１００の上下で、同じ材料であってもよく、または違う材料でもよい。
ベース２、リード３、下部電極１ｇ、上部電極１ｄおよびリードフレーム１ｉの材料としては、熱伝導率が高く導電性に優れるＣｕを主に用いるが、ＣｕＭｏや４２アロイ，Ａｌ，Ａｕ，Ａｇなどでも構わない。このとき、導電性接合材との接続部分には、接続安定性を向上させるため、Ａｕ，Ｐｄ，ＡｇおよびＮｉ等のメッキを施しておくのが望ましい。
制御回路チップ１ｃは、半導体素子１ａとワイヤ１ｆを介して電気的に接続されている。例えば半導体素子１ａがパワーＭＯＳＦＥＴの場合は、半導体素子１ａに形成されたゲート電極と制御回路チップ１ｃとをワイヤ１ｆで接続し、制御回路チップ１ｃがパワーＭＯＳＦＥＴのゲート電圧を制御する。これによって、スイッチング機能を有する半導体素子１ａに大電流を流すことができる。
また、コンデンサ１ｂは、リードフレーム１ｉやワイヤ１ｆによって、半導体素子１ａや制御回路チップ１ｃと電気的に接続される。
半導体素子１ａは、大電流をスイッチングする機能を有している。例えばスイッチングする機能を有する半導体素子（スイッチング回路チップ）１ａとしては、ＩＧＢＴやＧＴＯ（Gate Turn-Off thyristor），パワーＭＯＳＦＥＴを備えた半導体素子である。また、サイリスタ等の大電流をオン・オフ制御する半導体素子が形成されたＳｉやＳｉＣ，ＳｉＮ，ＧａＡｓ等からなる半導体素子とすることもできる。
また、制御回路チップ１ｃは、大電流をスイッチングする半導体素子１ａを制御する半導体素子である。制御回路チップ１ｃ自体は、大電流をスイッチングする半導体素子を含まない半導体素子である。すなわち、制御回路チップ１ｃは、例えば論理回路やアナログ回路、ドライバ回路等が複数、形成され、必要に応じてマイクロプロセッサ等が形成された半導体素子である。なお、半導体素子１ａに流れる大電流を制御する機能を、併せて持つようにしてもよい。
また、半導体素子１ａ、制御回路チップ１ｃ、コンデンサ１ｂ、下部電極１ｇ、上部電極１ｄ、および第１の導電性接合材１ｅは、一体的にモールド樹脂（第１の樹脂，電子回路体の樹脂）１ｈに覆われ、封止されており、一体化した電子回路体１００が構成される。
なお、以降では、電子回路体１００の下部電極１ｇやリードフレーム１ｉが配置されている側を第１の面と表記し、その反対側、すなわち上部電極１ｄが配置されている側の面を第２の面とも表記する。下部電極１ｇおよびリードフレーム１ｉの下面側と、上部電極１ｄの上面側は、電子回路体１００の第１の樹脂１ｈに覆われることなく、電子回路体１００の表面に露出している。
従って、電子回路体１００の上部電極１ｄの上面は、第２の導電性接合材４を介して、リードヘッダ３ａと電気的に接続することができる。
また、電子回路体１００の下部電極１ｇの下面は、第２の導電性接合材４を介して、台座２ａと電気的に接続することができる。
≪半導体装置２００：その２≫
以上のように、電子回路体１００は、第１の樹脂１ｈで封止されて、一体的に構成されており、下部電極１ｇおよび上部電極１ｄの各一面は、それぞれ電子回路体１００の表面に露出する構造となる。この露出した下部電極１ｇの一面は、ベース２の台座２aに、上部電極１ｄの一面は、リード３のリードヘッダ３aに、それぞれ第２の導電性接合材４によって電気的に接続され、半導体装置２００を構成する。
この構成において、半導体素子１ａのソース電極Ｓと接続される上部電極１ｄを、下部電極１ｇよりも厚くする。ここで、厚くするとは、台座２ａからリードヘッダ３ａに向う方向において、長くすることを意味する。
このように上部電極１ｄを下部電極１ｇよりも厚くすることで、ソース電極Ｓを電流が流れる際に損失に伴う発熱を上部電極１ｄ側に効率よく放熱させることができ、半導体装置２００の冷却性の向上が可能となる。
半導体素子１ａは、ソース電極Ｓが形成される側の面に、主として、トランジスタ素子が形成されるので、トランジスタ素子の発熱は、主にソース電極Ｓが形成される側で起こる。そのため、上部電極１ｄによって放熱させた方が効果的である。この上部電極１ｄによって放熱させるためには、上部電極１ｄの熱容量を大きくし、熱伝導をよくすることが有効であり、上記したように、上部電極１ｄを下部電極１ｇよりも厚くする方法をとる。
また、上部電極１ｄを厚くすることによって、上部電極１ｄが電子回路体１００のリードヘッダ３ａ側に導電体を露出させることが可能となり、リードヘッダ３ａ、すなわちリード３と電気的に接続できる構造となっている。
次に、図２および図３を用いて、本実施例に係る半導体装置の構造の詳細を説明する。図２は図１における半導体素子１a近傍の縦構造を模式的に示す図である。図３は図１における半導体素子１a近傍の平面構造を模式的に示す図である。図２は図３のＡ−Ａ’断面に対応している。なお、図２および図３では、理解を容易にするため、半導体装置２００に配置される半導体素子１ａ、上部電極１ｄ、下部電極１ｇ、第１の導電性接合材１ｅのみ表示している。
図２および図３において、半導体素子１aは上部電極１ｄ側にゲート電極（制御電極）Ｃとソース電極Ｓを有し、下部電極１ｇ側にドレイン電極Ｄのみを有する。また、半導体素子１aは、ゲート電極Ｃ側の面の外周部にシリコン酸化膜（SiO2）からなる外周部絶縁層Ｌを有する。
半導体素子１ａのソース電極Ｓ側の面（第二の主面）は、上部電極１ｄの下面と、第１の導電性接合材１ｅを介して接続されている。
また、ドレイン電極Ｄ側の面（第一の主面）は、下部電極１ｇの上面と、第１の導電性接合材１ｅを介して接続されている。
上部電極１ｄの長さ（図２における上部電極１ｄの左右方向の距離）は、半導体素子１aの長さ（図２における半導体素子１aの左右方向の距離）よりも短く、上部電極１ｄの端部および上部電極１ｄと半導体素子１aとの接続部の端部はいずれも、半導体素子１aの内側にある。また、半導体素子１aと接続される下部電極１ｇの端部は、上部電極１ｄの端部と鉛直方向で揃っている。
本実施例の半導体装置２００の製造にあたり、電子回路体１００を形成するため、先ずは、上部電極１ｄおよび半導体素子１a、下部電極１ｇのそれぞれの間に第１の導電性接合材１ｅを配置し、それを高温に熱して、上部電極１ｄの下面と半導体素子１aの第二の主面および下部電極１ｇの上面と半導体素子１aの第一の主面を接続する。接続工程は、例えばリフローやフローなどである。その際、第１の導電性接合材１ｅを溶かすために、半導体装置２００全体を接合材の融点以上まで加熱し、その後常温まで冷却する。
冷却過程において、上部電極１ｄおよび下部電極１ｇ、半導体素子１aの全てに熱ひずみが生じる。上部電極１ｄ、下部電極１ｇがＣｕ、半導体素子１ａがＳｉの場合、それぞれの熱膨張率は約16.8×10^-6/K、2.4×10^-6/Kであるため、上部電極１ｄと下部電極１ｇが半導体素子１ａよりも収縮する。これにより、曲げ変形が上部電極１ｄおよび下部電極１ｇ、半導体素子１aに生じ、各部材に熱応力が発生する。
次に、図４および図５を用いて、本実施例の半導体装置の作用効果について説明する。図４は従来構造の半導体装置の接続工程における変形図を示し、図５は本実施例の半導体装置の接続工程における変形図を示している。なお、図４および図５では理解を容易にするため、図２の領域Ｙに示す半導体素子１ａの端部を拡大して表示している。
図４に示すように、従来構造では、下部電極１ｇの長さが、半導体素子１ａよりも長い。そのため、半導体素子１ａの第一の主面の端部まで、下部電極１ｇとの接続部が広がっている。一方で、上部電極１ｄの長さは、半導体素子１ａよりも短い。そのため、半導体素子１ａの第二の主面に関しては、上部電極１ｄと半導体素子１ａの接続部は、半導体素子１ａの第二の主面の内側に形成されている。
下部電極１ｇと半導体素子１ａの接続部の長さが、上部電極１ｄと半導体素子１ａの接続部の長さよりも長いため、下部電極１ｇから半導体素子１ａに伝わる力が上部電極１ｄからの力よりも大きくなり、熱収縮時の半導体素子１ａの曲げ変形は、図４に示す通り上に凸となる。
図４の点ｐ１において、半導体素子１ａの曲げ変形が大きくなり、矢印Ｔｂの引張り（曲げ応力）が生じると共に、更に第１の導電性接合材１ｅから矢印Ｔｊの引張り（はんだ熱応力）も同時に加わるため、点ｐ１に応力が集中する。第１の導電性接合材１ｅに鉛フリーはんだや焼結材など剛性が高い接合材を用いる場合、応力集中箇所ｐ１の応力は更に大きくなり、鉛はんだの場合に比べてさらに半導体素子１ａにクラックが入るリスクが高まる。
これに対して、図５に示すように、本実施例の半導体装置２００においては、第１の導電性接合材１ｅを介して半導体素子１ａに接続される部分の下部電極１ｇの長さが半導体素子１aよりも短い。そのため、半導体素子１aの第一の主面における下部電極１ｇとの接続端部から、半導体素子１aの端部までの領域Ｄ２上において第１の導電性接合材１ｅが接続されず、曲げ変形が従来構造と比較して小さくなる。
更に、半導体素子１aと接続される領域の下部電極１ｇの両端部は、上部電極１ｄの端部と鉛直方向で揃っているため、上下の曲げ変形のアンバランスが解消され、応力集中箇所が点ｐ１と点ｐ２に分散され、従来構造と比較して、応力集中箇所ｐ１の応力を大幅に低減出来る。そのため、第１の導電性接合材１ｅに鉛フリーはんだや焼結材など剛性が高い鉛フリー接合材を用いる場合においても、高信頼の半導体装置を製造可能となる。尚、本実施例の構造を導電性接合材１ｅとして鉛はんだを用いたものに適用してもよい。
次に、図６および図７を用いて、本発明の接続工程における熱応力低減効果を定量的に説明する。図６は、下部電極１ｇの長さを変化させた場合に、接続工程において半導体素子１aに生じる熱応力がどのように変化するかを図７で説明するためのパラメータの定義を示す図である。図７は、下部電極１ｇの長さを変化させた場合に、接続工程において半導体素子１aに生じる熱応力がどのように変化するかを有限要素法により調べた結果である。なお、図６では理解を容易にするため、図２の領域Ｙに示す半導体素子１ａの端部のみを拡大して表示している。
図６において、上部電極１ｄにおける半導体素子１aとの接続面の端部（図６における点線Ｅ−Ｅ’）から、半導体素子１a端部までの距離をＷとおく。また、上部電極１ｄにおける半導体素子１aとの接続面の端部から、下部電極１ｇにおける半導体素子１aとの接続面の端部までの距離をＪとする。なお、下部電極１ｇにおける半導体素子１aとの接続面の端部が、上部電極１ｄにおける半導体素子１aとの接続面の端部よりも半導体素子１ａの中心側にある場合は、Ｊは負の値をとる。
ここで、ＪをＷで割って規格化したパラメータをＸと定義する。ＸはＪをＷで割り無次元化した値である。図４に示す従来構造では、下部電極１ｇに対して半導体素子１a下面は全面において接続されているためＸは１となる。
これに対して、図５に示す本発明に係る半導体装置では、第１の導電性接合材１ｅを介して半導体素子１ａに接続される部分の下部電極１ｇの長さは半導体素子１aより短いため、JはＷよりも小さくなる。従って、Ｘは１未満の任意の値を取る（但し、下限は有限である）。図２に示す本実施例の半導体装置２００では、上部電極１ｄと下部電極１ｇの大きさが等しいためＪ＝０となり、Ｘ＝０となる。
図７の横軸は、上記で定義したパラメータＸを示している。横軸の範囲は、−１．５から１の範囲で変えている。また、図７の縦軸は、本発明に係る半導体装置においてパラメータＸを変化させた場合に半導体素子１ａに発生する熱応力を、図４に示す従来構造の応力集中箇所ｐ１の応力で規格化している。
図４の従来構造ではＸ＝１に対応し、規格化した応力は１となる。図５に示す半導体素子１aの上部電極１ｄ側の応力集中箇所ｐ１の応力を黒丸（●）のプロットで示し、半導体素子１aの下部電極１ｇ側の応力集中箇所ｐ２の応力を黒三角（▲）のプロットで示している。応力集中箇所ｐ１と応力集中箇所ｐ２で発生する応力のうち大きい方が、半導体素子１ａで生じる最大の応力となる。
図７に示す通り、パラメータＸが大きくなる程、すなわち下部電極１ｇが長くなり、下部電極１ｇと半導体素子１ａの第一の主面の接続長さが長くなる程、応力集中箇所ｐ１の応力が増大する。これは、下部電極１ｇから半導体素子１ａに伝わる力が、上部電極１ｄからの力よりも大きくなり、熱収縮時の半導体素子１ａの曲げ変形が、図４に示すように上に凸となるためである。
一方、パラメータＸが小さくなる程、すなわち下部電極１ｇが短くなり、下部電極１ｇと半導体素子１ａの第一の主面の接続長さが短くなる程、応力集中箇所ｐ２の応力が増大する。これは、上部電極１ｄから半導体素子１ａに伝わる力が下部電極１ｇからの力よりも大きくなり、熱収縮時の半導体素子１ａの曲げ変形が、下に凸となるためである。
このように、応力集中箇所ｐ１と応力集中箇所ｐ２の応力にはトレードオフの関係があるため、半導体素子１ａに生じる応力を最小とするパラメータＸが存在する。図７からＸ＝０（図２の構造に対応）の時に半導体素子１ａに生じる応力が最小となり、従来構造（Ｘ＝１）の時と比べ半分程度になることがわかる。つまり、半導体素子１ａと接続される下部電極１ｇの端部は、上部電極１ｄの端部と鉛直方向で揃っていることが望ましい。
なお、パラメータＸの定義上、Ｘ＝０は、従来構造において上部電極１ｄを大きくし、上部電極１ｄの端部と半導体素子１ａの端部、および下部電極１ｇの端部を鉛直方向で揃えることによっても幾何学的には実現出来る。しかし、半導体素子１aの第二の主面においては、周辺にはんだのぬれ性が悪い外周部絶縁層Ｌがあり、またその近傍にゲート電極Ｃが存在しており、これらと上部電極１ｄとを電気的に絶縁する必要があるため、従来構造のように、半導体素子１ａの第一の主面全域が接続される構造では、Ｘ＝０で作動する半導体装置は実現出来ない。
なお、本発明の効果は上述したパラメータＸ＝０の場合に限定されるものではない。例えば、図６においてＷを０．４ｍｍ、Ｊを０．２ｍｍとした場合はＸ＝０．５に該当し、図７から従来構造と比較し、応力を２０％程度低減できることがわかる。
よって、電子回路体１００の構成の制約上、Ｘ＝０が実現出来ない場合でも、本発明により、可能な範囲でＸを０に近づけることにより、接続工程時の応力を低減することが可能である。
以上で説明した本実施例の半導体装置２００は、言い換えると、片面にのみゲート電極Ｃを有する半導体素子１ａと、半導体素子１ａのゲート電極Ｃを有する面（第二の主面）に接続される上部電極１ｄと、半導体素子１ａのゲート電極Ｃを有する面とは反対側の面（第一の主面）に接続される下部電極１ｇを備えており、上部電極１ｄにおける半導体素子１ａのゲート電極Ｃを有する面（第二の主面）との接続端部は、半導体素子１ａのゲート電極Ｃを有する面（第二の主面）の端部より内側にあり、かつ、下部電極１ｇにおける半導体素子１ａの反対側の面（第一の主面）との接続端部は、半導体素子１ａの反対側の面（第一の主面）の端部より内側にあるように構成されている。
また、上部電極１ｄは、第１の導電性接合材１ｅを介して半導体素子１ａに接続されており、下部電極１ｇは、第２の導電性接合材（１ｅ）を介して半導体素子１ａに接続されており、第１の導電性接合材１ｅと上部電極１ｄとの接続部の端部、および第２の導電性接合材（１ｅ）と下部電極１ｇとの接続部の端部は、鉛直方向において略揃うように構成されている。
なお、図１２に示す変形例のように、第１の導電性接合材１ｅと上部電極１ｄとの接続部の端部、第２の導電性接合材（１ｅ）と下部電極１ｇとの接続部の端部、第１の導電性接合材１ｅと半導体素子１ａとの接続部の端部、第２の導電性接合材（１ｅ）と半導体素子１ａとの接続部の端部は、鉛直方向において全てが略揃うように構成してもよい。
次に、図８および図１３を参照して、本発明の実施例２の半導体装置について説明する。図８は、本実施例の車載用交流発電機（オルタネータ）用半導体装置（整流素子）３００の縦構造の断面を模式的に示す図である。また、図１３は、図８の変形例であり、実施例１の図２に対応する図である。
実施例１ではＭＯＳＦＥＴ等のスイッチング機能を有する半導体素子を用いているのに対し、本実施例では整流機能を有する半導体素子（ダイオード）を用いている。
図８において、半導体装置３００は、凸状の台座（第１の電極面部）２０ａを上部（図８の紙面の上方）に有するベース（第１の外部電極，第１の外部端子）２０と、リードヘッダ（第２の電極面部）３０ａを下部（図８の紙面の下方）に有するリード（第２の外部電極，第２の外部端子）３０と、半導体素子１０ａとを備えて構成されている。
台座２０ａは、導電性接合材（半導体装置の接合材）１０ｅを介して、片面にのみチップ外周部に外周部絶縁層Ｌを有するダイオードである半導体素子１０aと直接接続されている。また、リードヘッダ３０ａは、導電性接合材１０ｅを介して、ダイオードである半導体素子１０aと直接接続されている。
リードヘッダ３０ａの長さ（図８におけるリードヘッダ３０ａの左右方向の距離）は、半導体素子１０aの長さ（図８における半導体素子１０aの左右方向の距離）よりも短く、リードヘッダ３０ａの端部およびリードヘッダ３０ａにおける半導体素子１０aとの接続部の端部はいずれも、半導体素子１０aの内側にある。また、台座２０aの端部は、リードヘッダ３０aの端部と鉛直方向で揃っている。
また、台座２０ａおよびベース２０の上部に位置する一部と、リードヘッダ３０ａおよびリード３０の下部に位置する一部と、半導体素子１０ａとは、モールド樹脂（半導体装置の樹脂）５０に覆われて封止されている。
本実施例では、ダイオードである半導体素子１０ａ自体が整流機能を有するため、実施例１と異なり電子回路体１００を構成することなく、半導体素子１０ａを、直接ベース（第１の外部電極）２０とリード（第２の外部電極）３０と接続出来るため、より低コストで半導体装置を提供できる。
また、台座２０aの端部を、リードヘッダ３０aの端部と鉛直方向で揃えることにより、実施例１と同様の縦構造を実現出来るため、接続工程において半導体素子１０ａに発生する熱応力を低減できる。
また、交流発電機（オルタネータ）には、Ｐ型とＮ型の整流素子が必要となるため、図８において半導体素子１０ａの向きを上下反転させた（Ｐ極とＮ極を反転させた）半導体装置を２種類製造する必要がある。本実施例では、台座２０aの端部は、リードヘッダ３０aの端部と鉛直方向で揃っているため、半導体素子１０ａを反転させても接続形態が変わらない。よって、Ｐ型とＮ型ともに、高信頼の半導体装置を製造可能となる。
図１３は、実施例１（図２）の半導体素子１ａをＰ／Ｎ接合で構成されるダイオードに置き換えた本実施例（図８）の変形例である。ダイオード以外については、図２の構成と同様であり、繰り返しとなる詳細な説明は省略する。実施例１（図２）と同様に、ダイオードである半導体素子１ａに上部電極１ｄおよび下部電極１ｇを接続して半導体装置３００を構成してもよい。
つまり、以上で説明した本実施例の半導体装置３００は、言い換えると、片面にのみチップ外周部に外周部絶縁層Ｌを有する半導体素子１ａと、半導体素子１ａの外周部絶縁層Ｌを有する面に接続される上部電極１ｄと、半導体素子１ａの外周部絶縁層Ｌを有する面とは反対側の面に接続される下部電極１ｇを備えており、半導体素子１ａは、Ｐ／Ｎ接合で構成されるダイオードであり、上部電極１ｄにおける半導体素子１ａの外周部絶縁層Ｌを有する面との接続端部は、半導体素子１ａの外周部絶縁層Ｌを有する面の端部より内側にあり、かつ、下部電極１ｇにおける半導体素子１ａの反対側の面との接続端部は、半導体素子１ａの反対側の面の端部より内側にあるように構成されている。
次に、図９から図１１を参照して、本発明の実施例３の半導体装置について説明する。本実施例の構造は、半導体素子１aと下部電極１ｇとの接続形態を除き、実施例１の半導体装置２００と同様であるため、繰り返しとなる半導体装置の全体構造に関する説明は省略する。
図９は、本実施例の半導体装置における半導体素子１a近傍の平面構造を模式的に示す図である。図１０および図１１は、本実施例の半導体装置における半導体素子１a近傍の縦構造を模式的に示す図である。図１０は、図９のＢ−Ｂ’断面に対応し、図１１は図９のＣ−Ｃ’断面に対応している。なお、図９から図１１では理解を容易にするため、半導体装置２００に配置される半導体素子１ａ、上部電極１ｄ、下部電極１ｇ、第１の導電性接合材１ｅのみ表示している。
図９および図１０に示すように、本実施例の半導体装置では、半導体素子１aの角部近傍７ａ，７ｂ，７ｃ，７ｄにおいては、下部電極１ｇの端部８ａ，８ｂ，８ｃ，８ｄ（８ｃ，８ｄは図示せず）が、半導体素子１ａの内側となり、上部電極１ｄの端部と揃った構造となっている。
そのため、半導体素子１ａの角部近傍においては、実施例１（図２）と同様の縦構造となっている。
また、図９および図１１に示すように、本実施例の半導体装置では、半導体素子１ａの角部近傍７ａ，７ｂ，７ｃ，７ｄ以外の領域においては、第１の導電性接合材１ｅを介して半導体素子１ａに接続される部分の下部電極１ｇの長さが半導体素子１ａの長さよりも長いため、半導体素子１ａの端部９a、９ｂまで接続される。
接続工程において発生する熱応力は、半導体素子１aの角部近傍７ａ，７ｂ，７ｃ，７ｄにおいて特に高くなる。従って、角部の応力を抑えることが半導体素子のクラック防止に有効となる。
そこで、本実施例では、実施例１（図２）と同様の接続形態を、半導体素子１ａの角部近傍においてのみ採用する。半導体素子１ａの角部近傍以外の領域においては、実施例１（図２）と比較して半導体素子１aと下部電極１ｇの接触面積が大きくなる。これにより、半導体素子角部の応力を抑制しつつ、放熱性の向上も図ることが可能となる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１ａ…半導体素子（スイッチング回路チップ）
１ｂ…コンデンサ
１ｃ…制御回路チップ
１ｄ…上部電極（第２の内部電極）
１ｅ…（第１の）導電性接合材（電子回路体の接合材）
１ｆ…ワイヤ
１ｇ…下部電極（第１の内部電極）
１ｈ…モールド樹脂（第１の樹脂，電子回路体の樹脂）
１ｉ…リードフレーム（支持体）
２…ベース（第１の外部電極，第１の外部端子）
２a…台座（第１の電極面部）
３…リード（第２の外部電極，第２の外部端子）
３a…リードヘッダ（第２の電極面部）
４…第２の導電性接合材（半導体装置の接合材）
５…モールド樹脂（第２の樹脂，半導体装置の樹脂）
７ａ…（第１の）半導体素子１ａの角部近傍
７ｂ…（第２の）半導体素子１ａの角部近傍
７ｃ…（第３の）半導体素子１ａの角部近傍
７ｄ…（第４の）半導体素子１ａの角部近傍
８ａ…（第１の）下部電極１ｇの端部
８ｂ…（第２の）下部電極１ｇの端部
９ａ…（第１の）半導体素子１aの端部
９ｂ…（第２の）半導体素子１aの端部
１０ａ…半導体素子（ダイオード）
１０ｅ…導電性接合材（半導体装置の接合材）
２０…ベース（第１の外部電極，第１の外部端子）
２０ａ…台座（第１の電極面部）
３０…リード（第２の外部電極，第２の外部端子）
３０ａ…リードヘッダ（第２の電極面部）
５０…モールド樹脂（半導体装置の樹脂）
１００…電子回路体
２００…半導体装置（整流素子）
３００…半導体装置（整流素子）
Ｌ…外周部絶縁層（SiO2）
ｐ１…応力集中箇所（上）
ｐ２…応力集中箇所（下）
Ｊ…上部電極１ｄにおける半導体素子１aと接続する面の端部から下部電極１ｇにおける半導体素子１aと接続する面の端部までの距離
Ｗ…上部電極１ｄにおける半導体素子１aと接続する面の端部から半導体素子１a端部までの距離
Ｘ…ＪをＷで割り無次元化した値
Ｔｂ…曲げ応力方向
Ｔｊ…はんだ熱応力方向
Ｄ２…半導体素子１aの第一の主面における下部電極１ｇとの接続端部から半導体素子１aの端部までの領域
Ｓ…ソース電極（第２の主端子）
Ｄ…ドレイン電極（第１の主端子）
Ｃ…ゲート電極（制御電極）

Claims (14)

  1. 片面にのみゲート電極を有する半導体素子と、
    前記半導体素子の前記ゲート電極を有する面に接続される上部電極と、
    前記半導体素子の前記ゲート電極を有する面とは反対側の面に接続される下部電極と、を備える半導体装置において、
    前記上部電極における前記半導体素子の前記ゲート電極を有する面との接続端部は、前記半導体素子の前記ゲート電極を有する面の端部より内側にあり、かつ、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体素子の少なくとも１つの角部において、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記半導体素子の角部以外において、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より外側にあることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記上部電極は、第１の導電性接合材を介して前記半導体素子に接続され、
    前記下部電極は、第２の導電性接合材を介して前記半導体素子に接続され、
    前記第１の導電性接合材と前記上部電極との接続部の端部、および前記第２の導電性接合材と前記下部電極との接続部の端部、前記第１の導電性接合材と前記半導体素子との接続部の端部、前記第２の導電性接合材と前記半導体素子との接続部の端部は、前記半導体素子の端部より内側にあることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１の導電性接合材と前記上部電極との接続部の端部、および前記第２の導電性接合材と前記下部電極との接続部の端部は、鉛直方向において略揃っていることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第１の導電性接合材と前記上部電極との接続部の端部、および前記第２の導電性接合材と前記下部電極との接続部の端部、前記第１の導電性接合材と前記半導体素子との接続部の端部、前記第２の導電性接合材と前記半導体素子との接続部の端部は、鉛直方向において略揃っていることを特徴とする半導体装置。
  7. 請求項４から６のいずれか１項に記載の半導体装置において、
    前記第１の導電性接合材および前記第２の導電性接合材は、鉛フリーはんだまたは焼結材または導電性接着材のいずれかであることを特徴とする半導体装置。
  8. 片面にのみチップ外周部に外周部絶縁層を有する半導体素子と、
    前記半導体素子の前記外周部絶縁層を有する面に接続される上部電極と、
    前記半導体素子の前記外周部絶縁層を有する面とは反対側の面に接続される下部電極と、を備える半導体装置において、
    前記半導体素子は、ダイオードであり、
    前記上部電極における前記半導体素子の前記外周部絶縁層を有する面との接続端部は、前記半導体素子の前記外周部絶縁層を有する面の端部より内側にあり、かつ、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記半導体素子の少なくとも１つの角部において、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より内側にあることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記半導体素子の角部以外において、前記下部電極における前記半導体素子の前記反対側の面との接続端部は、前記半導体素子の前記反対側の面の端部より外側にあることを特徴とする半導体装置。
  11. 請求項８に記載の半導体装置において、
    前記上部電極は、第１の導電性接合材を介して前記半導体素子に接続され、
    前記下部電極は、第２の導電性接合材を介して前記半導体素子に接続され、
    前記第１の導電性接合材と前記上部電極との接続部の端部、および前記第２の導電性接合材と前記下部電極との接続部の端部、前記第１の導電性接合材と前記半導体素子との接続部の端部、前記第２の導電性接合材と前記半導体素子との接続部の端部は、前記半導体素子の端部より内側にあることを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第１の導電性接合材と前記上部電極との接続部の端部、および前記第２の導電性接合材と前記下部電極との接続部の端部は、鉛直方向において略揃っていることを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記第１の導電性接合材と前記上部電極との接続部の端部、前記第２の導電性接合材と前記下部電極との接続部の端部、前記第１の導電性接合材と前記半導体素子との接続部の端部、前記第２の導電性接合材と前記半導体素子との接続部の端部は、鉛直方向において略揃っていることを特徴とする半導体装置。
  14. 請求項１１から１３のいずれか１項に記載の半導体装置において、
    前記第１の導電性接合材および前記第２の導電性接合材は、鉛フリーはんだまたは焼結材または導電性接着材のいずれかであることを特徴とする半導体装置。
JP2019203742A 2019-11-11 2019-11-11 半導体装置 Active JP7489181B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019203742A JP7489181B2 (ja) 2019-11-11 2019-11-11 半導体装置
EP20199996.8A EP3823019A3 (en) 2019-11-11 2020-10-05 Vertical power semiconductor device
US17/078,931 US11652023B2 (en) 2019-11-11 2020-10-23 Semiconductor device including a semiconductor element with a gate electrode on only one surface
KR1020200145742A KR102469064B1 (ko) 2019-11-11 2020-11-04 반도체 장치
CN202011255776.XA CN112786550A (zh) 2019-11-11 2020-11-11 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019203742A JP7489181B2 (ja) 2019-11-11 2019-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2021077777A true JP2021077777A (ja) 2021-05-20
JP7489181B2 JP7489181B2 (ja) 2024-05-23

Family

ID=72752295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019203742A Active JP7489181B2 (ja) 2019-11-11 2019-11-11 半導体装置

Country Status (5)

Country Link
US (1) US11652023B2 (ja)
EP (1) EP3823019A3 (ja)
JP (1) JP7489181B2 (ja)
KR (1) KR102469064B1 (ja)
CN (1) CN112786550A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023038533A (ja) * 2021-09-07 2023-03-17 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096776B2 (ja) 2003-03-25 2008-06-04 株式会社日立製作所 半導体装置
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP4722415B2 (ja) 2004-06-14 2011-07-13 三菱電機株式会社 半導体装置およびその製造方法
JP5266720B2 (ja) 2007-10-30 2013-08-21 株式会社デンソー 半導体装置
JP6083109B2 (ja) 2012-01-18 2017-02-22 富士電機株式会社 半導体装置
JP2013187494A (ja) 2012-03-09 2013-09-19 Hitachi Ltd 半導体装置
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
JP6448418B2 (ja) * 2015-03-09 2019-01-09 三菱電機株式会社 電力用半導体装置
JP6641161B2 (ja) * 2015-11-18 2020-02-05 株式会社 日立パワーデバイス 半導体装置、およびそれを用いたオルタネータ
JP6958529B2 (ja) 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
JP7156172B2 (ja) 2019-05-23 2022-10-19 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
EP3823019A2 (en) 2021-05-19
EP3823019A3 (en) 2021-06-02
CN112786550A (zh) 2021-05-11
KR20210056911A (ko) 2021-05-20
JP7489181B2 (ja) 2024-05-23
KR102469064B1 (ko) 2022-11-22
US20210143081A1 (en) 2021-05-13
US11652023B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
JP6487122B2 (ja) 電力用半導体装置
US10861833B2 (en) Semiconductor device
WO2017073233A1 (ja) 電力用半導体装置
US20210233871A1 (en) Semiconductor device
JP4146785B2 (ja) 電力用半導体装置
US11923266B2 (en) Semiconductor module circuit structure
JP2008263210A (ja) 電力用半導体装置
JP7489181B2 (ja) 半導体装置
US20210305193A1 (en) Power module of double-faced cooling
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
US20230074352A1 (en) Semiconductor device
JP7334655B2 (ja) 半導体装置
JP7491043B2 (ja) 半導体モジュール
US20200266130A1 (en) Semiconductor device
US11450623B2 (en) Semiconductor device
WO2021240944A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
JP2023131815A (ja) 半導体装置
JP2023141693A (ja) 半導体装置
JPH10163416A (ja) パワー半導体モジュール
JP2023017320A (ja) 半導体装置
JP2023156806A (ja) 半導体モジュール
JP2021077661A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240319

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513