KR102469064B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102469064B1
KR102469064B1 KR1020200145742A KR20200145742A KR102469064B1 KR 102469064 B1 KR102469064 B1 KR 102469064B1 KR 1020200145742 A KR1020200145742 A KR 1020200145742A KR 20200145742 A KR20200145742 A KR 20200145742A KR 102469064 B1 KR102469064 B1 KR 102469064B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
bonding material
conductive bonding
electrode
semiconductor device
Prior art date
Application number
KR1020200145742A
Other languages
English (en)
Other versions
KR20210056911A (ko
Inventor
나오끼 다께다
도모히로 온다
겐야 가와노
히로시 신따니
유 하루벳뿌
히사시 다니에
Original Assignee
가부시키가이샤 히타치 파워 디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 파워 디바이스 filed Critical 가부시키가이샤 히타치 파워 디바이스
Publication of KR20210056911A publication Critical patent/KR20210056911A/ko
Application granted granted Critical
Publication of KR102469064B1 publication Critical patent/KR102469064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Abstract

양면 실장 구조의 파워 반도체에 있어서, Pb 프리재 등의 고탄성의 접합재를 사용해도, 반도체 소자에 발생하는 응력을 저감 가능한 신뢰성이 높은 반도체 장치를 제공한다.
편면에만 게이트 전극을 갖는 반도체 소자와, 상기 반도체 소자의 상기 게이트 전극을 갖는 면에 접속되는 상부 전극과, 상기 반도체 소자의 상기 게이트 전극을 갖는 면과는 반대측의 면에 접속되는 하부 전극을 구비하는 반도체 장치에 있어서, 상기 상부 전극에 있어서의 상기 반도체 소자의 상기 게이트 전극을 갖는 면과의 접속 단부는, 상기 반도체 소자의 상기 게이트 전극을 갖는 면의 단부보다 내측에 있고, 또한, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 내측에 있는 것을 특징으로 한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 구조에 관한 것이며, 특히 전력 제어용 파워 반도체의 실장 구조에 적용하기에 유효한 기술에 관한 것이다.
세계적으로 파워 반도체의 보급이 진행되어, 스위칭 회로나 정류 회로에 사용되는 반도체 장치에서는, 대전류화, 고방열화, 고신뢰화와 같은 다양한 요구에 대한 실장 기술이 개발되고 있다.
파워 반도체의 실장 기술로서, 반도체 소자의 상하면에 전극을 마련하고, 상면 및 하면 모두, 적어도 하나의 전극을 외부 전극과 접속하는 양면 실장 구조가 알려져 있다.
반도체 소자의 상하면의 전극의 예로서는, MOSFET(Metal Oxide Semiconductor Field Effect Transistor: 전계 효과 트랜지스터)에서는, 편면에 소스 전극과 게이트 전극, 다른 편면에 드레인 전극, IGBT(Insulated Gate Bipolar Transistor)에서는, 편면에 이미터 전극과 게이트 전극, 다른 편면에 콜렉터 전극, 다이오드에서는 편면에 P극, 다른 편면에 N극이라는 구성을 들 수 있다.
또한, 파워 반도체 소자에는, 통상 어느 쪽인가 한쪽의 면의 외주부에 일반적으로 실리콘 산화막(SiO2)을 포함하는 외주부 절연층이 형성된다. 상기 예에서는, MOSFET에서는 소스 전극측, IGBT에서는 이미터 전극측, 다이오드이면 P 혹은 N극측 중 어느 쪽인가 한쪽에 외주부 절연층이 형성된다.
이 양면 실장 구조의 반도체 장치의 예로서, 예를 들어 특허문헌 1의 반도체 장치가 제안되어 있다. 특허문헌 1에서는, 반도체 소자(1)의 상하면에는, 땜납(2, 4)을 통해 리드 프레임(5) 및 베이스 전극(3)이 접속되어 있다. 반도체 소자(1)는 그 최상부 및 최하부를 제외한 단부에 오목형 절결을 갖고, 또한, 반도체 소자(1)의 단부에는, 땜납(2, 4)이 접속되지 않는 구조로 되어 있다. 단, 땜납(2, 4)은, 반도체 소자(1)의 단부를 피하면서도, 그 근방에서 접속되어 있다. 또한, 리드 프레임(5)의 단부는, 반도체 소자(1)의 단부의 내측에서 접속되고, 베이스 전극(3)의 단부는 반도체 소자(1)의 단부의 외측에서 접속되어 있다. 또한, 리드 프레임(5), 땜납(2, 4), 베이스 전극(3) 및 반도체 소자(1)의 일부 내지는 전부가 밀봉 수지(6)에 의해 밀봉되어 있다.
또한, 특허문헌 2에서는, 반도체 소자(3)의 상하면에는, 접합 부재(2)를 통해 리드 프레임(1) 및 케이스 전극(5)과 전기적 접속을 갖는 금속판(6a)이 접속되어 있다. 리드 프레임(1)의 단부는, 반도체 소자(3)의 단부의 내측에서 접속되고, 금속판(6a)의 접합 부재(2)와 접속되는 면의 단부는 반도체 소자(3)의 단부와 동일한 높이에서 접속된다. 또한, 리드 프레임(1), 접합 부재(2), 금속판(6a), 및 반도체 소자(3)의 일부 내지는 전부가 절연 부재(4)에 의해 밀봉되어 있다.
또한, 특허문헌 3에서는, 반도체 소자(6)의 양면에 땜납층(5a, 5b, 15a, 15b)을 통해 금속층(4a, 4b, 14a, 14b)이 접속되어 있다. 땜납층(5a, 5b, 15a, 15b)의 단부는 모두 반도체 소자(6)의 내측에서 접속되어 있다. 또한, 금속층(4a, 4b, 14a, 14b)의 반도체 소자(6)와 접속되는 면의 단부는, 반도체 소자(6) 단부보다도 내측에서 접속된다. 또한, 이 반도체 장치에서는, 반도체 소자(6)는 양면에 게이트 전극(제어 전극)을 갖는다.
일본 특허 공개 제2013-187494호 공보 일본 특허 공개 제2004-289028호 공보 일본 특허 공개 제2013-149760호 공보
그런데, 근년, 환경에 대한 배려로부터, 반도체 장치의 접합재로서 많이 사용되고 있는 납(Pb) 함유 땜납의 규제가 강화되고 있다. Pb는 융점이 낮고, 저탄성이기 때문에, 반도체 장치의 접합재로서 취급하기 쉬운 이점도 있다. 그러나, 인체에 유해하기 때문에, Pb 함유 땜납을 대체하는 Pb 프리재의 개발이 진행되고 있다.
Pb 프리재로서는, 예를 들어 Sn-Sb나 Sn-Ag-Cu 등의 Pb가 들어 있지 않은 땜납이나, Cu나 Ag를 사용한 고온에서 소결되는 접합재가 일반적이다. 이들 접합재는, 납 함유 땜납보다도 고탄성이며, 접속 시의 열부하로 반도체 소자의 응력이 증가되어, 최악의 경우, 균열되어 버리는 등의 문제가 발생한다.
특히, 파워 반도체에 많이 사용되고 있는 양면 실장 구조에서는, 대전류를 흘리기 위해 접속 면적을 가능한 한 넓게 취할 필요가 있어, 고신뢰화의 실현에 대한 큰 과제가 되고 있다.
상기 특허문헌 1에서는, 리드 프레임(5)의 길이가 반도체 소자(1)보다 짧고, 베이스 전극(3)의 길이는 반도체 소자(1)보다 길다. 이 때문에, 반도체 소자(1)와 베이스 전극(3), 및 반도체 소자(1)와 리드 프레임(5)을, 예를 들어 Pb 프리재를 사용하여 접속한 경우, 서로의 열팽창 계수차로 굽힘 변형이 발생하고, 고탄성인 Pb 프리재에 의해 반도체 소자(1)의 응력이 증가될 우려가 있다. 그 때문에, 반도체 소자(1)가 균열될 리스크가 높아진다는 문제가 발생한다.
또한, 상기 특허문헌 2에서는, 리드 프레임(1)의 길이는 반도체 소자(3)보다 짧고, 금속판(6a)의 길이는 반도체 소자(3)와 동일하다. 이 때문에, 반도체 소자(3)와 리드 프레임(1) 및 반도체 소자(1)와 금속판(6a)을, 예를 들어 Pb 프리재를 사용하여 접속한 경우, 서로의 열팽창 계수차로 굽힘 변형이 발생하고, 고탄성인 Pb 프리재에 의해 반도체 소자(3)의 응력이 증가될 우려가 있다. 그 때문에, 특허문헌 1과 마찬가지로, 반도체 소자(3)가 균열될 리스크가 높아진다는 문제가 발생한다.
또한, 상기 특허문헌 3에서는, 반도체 소자(6)의 양면에 게이트 전극(제어 전극)이 마련되어 있고, 반도체 소자(6)와 금속층(4a, 4b, 14a, 14b)이 부분적으로 접속되어, 반도체 소자(6)를 중심으로 한 대칭적인 구조로 되어 있다. 따라서, 예를 들어 MOSFET와 같은, 편면에 소스 전극과 게이트 전극, 다른 편면에 드레인 전극이 마련된 반도체 소자를 사용하여, 대전류를 흘리는 반도체 장치에 적용하기에는 결코 적절한 구조라고는 할 수 없다.
그래서, 본 발명의 목적은, 양면 실장 구조의 파워 반도체에 있어서, Pb 프리재 등의 고탄성의 접합재를 사용해도, 반도체 소자에 발생하는 응력을 저감 가능한 신뢰성이 높은 반도체 장치를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 양면 실장 구조의 파워 반도체에 있어서, 고신뢰성을 실현하면서, 고방열로 대전류에 대응 가능한 반도체 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명은, 편면에만 게이트 전극을 갖는 반도체 소자와, 상기 반도체 소자의 상기 게이트 전극을 갖는 면에 접속되는 상부 전극과, 상기 반도체 소자의 상기 게이트 전극을 갖는 면과는 반대측의 면에 접속되는 하부 전극을 구비하는 반도체 장치에 있어서, 상기 상부 전극에 있어서의 상기 반도체 소자의 상기 게이트 전극을 갖는 면과의 접속 단부는, 상기 반도체 소자의 상기 게이트 전극을 갖는 면의 단부보다 내측에 있고, 또한, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 내측에 있는 것을 특징으로 한다.
또한, 본 발명은, 편면에만 칩 외주부에 외주부 절연층을 갖는 반도체 소자와, 상기 반도체 소자의 상기 외주부 절연층을 갖는 면에 접속되는 상부 전극과, 상기 반도체 소자의 상기 외주부 절연층을 갖는 면과는 반대측의 면에 접속되는 하부 전극을 구비하는 반도체 장치에 있어서, 상기 반도체 소자는, 다이오드이며, 상기 상부 전극에 있어서의 상기 반도체 소자의 상기 외주부 절연층을 갖는 면과의 접속 단부는, 상기 반도체 소자의 상기 외주부 절연층을 갖는 면의 단부보다 내측에 있고, 또한, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 내측에 있는 것을 특징으로 한다.
본 발명에 따르면, 양면 실장 구조의 파워 반도체에 있어서, Pb 프리재 등의 고탄성의 접합재를 사용해도, 반도체 소자에 발생하는 응력을 저감 가능한 신뢰성이 높은 반도체 장치를 실현할 수 있다.
또한, 양면 실장 구조의 파워 반도체에 있어서, 고신뢰성을 실현하면서, 고방열로 대전류에 대응 가능한 반도체 장치를 실현할 수 있다.
상기한 이외의 과제, 구성 및 효과는, 이하의 실시 형태의 설명에 의해 명백하게 된다.
도 1은 본 발명의 실시예 1에 관한 반도체 장치의 개략 구성을 도시하는 단면도.
도 2는 도 1에 있어서의 반도체 소자(1a) 근방의 세로 구조를 모식적으로 도시하는 도면.
도 3은 도 1에 있어서의 반도체 소자(1a) 근방의 평면 구조를 모식적으로 도시하는 도면.
도 4는 종래의 반도체 장치의 접속 공정에서의 반도체 소자 단부 근방의 변형을 모식적으로 도시하는 도면.
도 5는 본 발명의 실시예 1에 관한 반도체 장치의 접속 공정에서의 반도체 소자 단부 근방의 변형을 모식적으로 도시하는 도면.
도 6은 본 발명의 실시예 1에 관한 반도체 장치의 세로 구조의 일부를 모식적으로 도시하는 도면.
도 7은 본 발명의 실시예 1에 관한 반도체 장치의 접속 공정에 있어서 반도체 소자에 발생하는 열응력을 도시하는 도면.
도 8은 본 발명의 실시예 2에 관한 반도체 장치의 개략 구성을 도시하는 단면도.
도 9는 본 발명의 실시예 3에 관한 반도체 장치의 평면 구조를 모식적으로 도시하는 도면.
도 10은 본 발명의 실시예 3에 관한 반도체 장치의 세로 구조를 모식적으로 도시하는 도면.
도 11은 본 발명의 실시예 3에 관한 반도체 장치의 세로 구조를 모식적으로 도시하는 도면.
도 12는 실시예 1(도 2)의 변형예를 도시하는 도면.
도 13은 실시예 2(도 8)의 변형예를 도시하는 도면.
이하, 도면을 사용하여 본 발명의 실시예를 설명한다. 또한, 각 도면에 있어서 동일한 구성에 대해서는 동일한 부호를 부여하고, 중복되는 부분에 대해서는 그 상세한 설명은 생략한다.
[실시예 1]
도 1 내지 도 7 및 도 12를 참조하여, 본 발명의 실시예 1의 반도체 장치에 대하여 설명한다. 또한, 도 4는 도 5에 도시하는 본 발명의 작용 효과를 이해하기 쉽게 하기 위해, 비교예로서 나타내는 종래의 반도체 장치의 접속 공정에서의 반도체 소자 단부 근방의 변형을 모식적으로 도시하는 도면이다. 또한, 도 12는 도 2의 변형예를 도시하는 도면이다.
≪반도체 장치(200): 그 1≫
우선, 도 1을 사용하여, 본 실시예에 관한 반도체 장치의 구조와 기능에 대하여 설명한다. 도 1은 본 실시예의 차량 탑재용 교류 발전기(얼터네이터)용 반도체 장치(정류 소자)(200)의 세로 구조의 단면을 모식적으로 도시하는 도면이다.
도 1에 있어서, 반도체 장치(200)는, 주요한 구성으로서, 받침대(제1 전극면부)(2a)를 상부(도 1의 지면의 상방)에 갖는 베이스(제1 외부 전극, 제1 외부 단자)(2)와, 리드 헤더(제2 전극면부)(3a)를 하부(도 1의 지면의 하방)에 갖는 리드(제2 외부 전극, 제2 외부 단자)(3)와, 전자 회로체(100)를 구비하여 구성되어 있다.
받침대(2a)는, 후술하는 전자 회로체(100)의 하부 전극(제1 내부 전극)(1g)과, 제2 도전성 접합재(반도체 장치의 접합재)(4)를 통해 접속되어 있다.
또한, 리드 헤더(3a)는, 후술하는 전자 회로체(100)의 상부 전극(제2 내부 전극)(1d)과, 제2 도전성 접합재(4)를 통해 접속되어 있다.
또한, 받침대(2a) 및 베이스(2)의 상부에 위치하는 일부와, 리드 헤더(3a) 및 리드(3)의 하부에 위치하는 일부와, 전자 회로체(100)는, 몰드 수지(제2 수지, 반도체 장치의 수지)(5)로 덮여 밀봉되어 있다.
또한, 베이스(2) 및 리드(3)는, 외부의 회로(얼터네이터의 회로)와 전기적으로 접속할 때의 외부 단자가 된다. 이상이, 반도체 장치(200)의 구성의 개요이다.
≪전자 회로체(100)≫
다음에, 반도체 장치(200)에 구비된 전자 회로체(100)의 상세한 구성을 설명한다. 또한, 도 1에 있어서, 전자 회로체(100)를 파선으로 나타내고 있는 것은, 전자 회로체(100)가 차지하는 영역을 표기하기 위해서이다.
전자 회로체(100)는, 반도체 소자(1a)와, 콘덴서(1b)와, 제어 회로 칩(1c)을 구비하고 있다. 또한, 전자 회로체(100)는, 하부 전극(1g)과, 상부 전극(1d)과, 리드 프레임(지지체)(1i)을 구비하고 있다.
반도체 소자(1a)는, 예를 들어 MOSFET로 구성되어 있다. 그리고 MOSFET의 드레인 전극 D(제1 주 단자)와 소스 전극 S(제2 주 단자)는, 반도체 소자(1a)의 각각의 주면에 마련되어 있다. 이후에서는, 반도체 소자(1a)의 드레인 전극 D가 마련된 측의 면을, 반도체 소자(1a)의 제1 주면이라 하고, 소스 전극 S가 마련된 측의 면을, 반도체 소자(1a)의 제2 주면이라고도 표기한다.
드레인 전극 D는, 제1 내부 전극인 하부 전극(1g)의 일단의 면(제1 면)에 제1 도전성 접합재(전자 회로체의 접합재)(1e)를 통해 접속되어 있다. 또한, 제1 도전성 접합재(1e) 대신에, 초음파 접합 등으로 접속해도 된다.
소스 전극 S는, 제2 내부 전극인 상부 전극(1d)의 일단의 면(제1 면)에 제1 도전성 접합재(1e)를 통해 접속되어 있다.
제어 회로 칩(1c)은, 지지체인 리드 프레임(1i) 상에 제1 도전성 접합재(1e)를 통해 접속되어 있다.
또한, 제어 회로 칩(1c)에 전원을 공급하는 콘덴서(1b)도, 리드 프레임(1i) 상에 제1 도전성 접합재(1e)를 통해 접속되어 있다. 콘덴서(1b)는, 예를 들어 세라믹 콘덴서를 사용할 수 있다.
하부 전극(1g)의 타단의 면(제2 면)은, 후술하는 바와 같이, 전자 회로체(100)의 제1 면으로부터 노출되어 있고, 제2 도전성 접합재(4)를 통해, 받침대(2a)에 접촉하고 있다.
상부 전극(1d)의 타단의 면(제2 면)은, 후술하는 바와 같이, 전자 회로체(100)의 제2 면으로부터 노출되어 있고, 제2 도전성 접합재(4)를 통해, 리드 헤더(3a)에 접촉하고 있다.
또한, 리드 프레임(1i)은, 베이스(2), 즉 받침대(2a)와는 전기적으로 절연되도록 배치된다.
제1 도전성 접합재(1e) 및 제2 도전성 접합재(4)의 재료는, 예를 들어 일반적인 도전성의 접합재인 땜납, Au나 Ag 혹은 Cu를 포함하는 금속, 또는 도전성 접착재 등이다. 또한, 땜납으로서는, 일반적인 고납 땜납, 공정 땜납, 납 프리 땜납 등이 사용된다. 또한, 도전성 접착재로서는, Ag나 Cu 및 Ni 등의 금속 필러가 수지에 함유 혹은 금속만으로 구성된 것이 사용된다.
또한, 제1 도전성 접합재(1e) 및 제2 도전성 접합재(4)의 재료는 동일한 재료여도 되고, 또는 다른 재료여도 된다. 또한, 제1 도전성 접합재(1e)는, 반도체 소자(1a)의 상하에서, 동일한 재료여도 되고, 또는 다른 재료여도 된다. 또한, 제2 도전성 접합재(4)의 재료는, 전자 회로체(100)의 상하에서, 동일한 재료여도 되고, 또는 다른 재료여도 된다.
베이스(2), 리드(3), 하부 전극(1g), 상부 전극(1d) 및 리드 프레임(1i)의 재료로서는, 열전도율이 높고 도전성이 우수한 Cu를 주로 사용하지만, CuMo나 42알로이, Al, Au, Ag 등이어도 상관없다. 이때, 도전성 접합재와의 접속 부분에는, 접속 안정성을 향상시키기 위해, Au, Pd, Ag 및 Ni 등의 도금을 실시해 두는 것이 바람직하다.
제어 회로 칩(1c)은, 반도체 소자(1a)와 와이어(1f)를 통해 전기적으로 접속되어 있다. 예를 들어 반도체 소자(1a)가 파워 MOSFET인 경우에는, 반도체 소자(1a)에 형성된 게이트 전극과 제어 회로 칩(1c)을 와이어(1f)로 접속하고, 제어 회로 칩(1c)이 파워 MOSFET의 게이트 전압을 제어한다. 이에 의해, 스위칭 기능을 갖는 반도체 소자(1a)에 대전류를 흘릴 수 있다.
또한, 콘덴서(1b)는, 리드 프레임(1i)이나 와이어(1f)에 의해, 반도체 소자(1a)나 제어 회로 칩(1c)과 전기적으로 접속된다.
반도체 소자(1a)는, 대전류를 스위칭하는 기능을 갖고 있다. 예를 들어 스위칭하는 기능을 갖는 반도체 소자(스위칭 회로 칩)(1a)로서는, IGBT나 GTO(Gate Turn-Off thyristor), 파워 MOSFET를 구비한 반도체 소자이다. 또한, 사이리스터 등의 대전류를 온·오프 제어하는 반도체 소자가 형성된 Si나 SiC, SiN, GaAs 등을 포함하는 반도체 소자로 할 수도 있다.
또한, 제어 회로 칩(1c)은, 대전류를 스위칭하는 반도체 소자(1a)를 제어하는 반도체 소자이다. 제어 회로 칩(1c) 자체는, 대전류를 스위칭하는 반도체 소자를 포함하지 않는 반도체 소자이다. 즉, 제어 회로 칩(1c)은, 예를 들어 논리 회로나 아날로그 회로, 드라이버 회로 등이 복수, 형성되고, 필요에 따라서 마이크로프로세서 등이 형성된 반도체 소자이다. 또한, 반도체 소자(1a)에 흐르는 대전류를 제어하는 기능을, 아울러 갖도록 해도 된다.
또한, 반도체 소자(1a), 제어 회로 칩(1c), 콘덴서(1b), 하부 전극(1g), 상부 전극(1d), 및 제1 도전성 접합재(1e)는, 일체적으로 몰드 수지(제1 수지, 전자 회로체의 수지)(1h)로 덮여, 밀봉되어 있어, 일체화된 전자 회로체(100)가 구성된다.
또한, 이후에서는, 전자 회로체(100)의 하부 전극(1g)이나 리드 프레임(1i)이 배치되어 있는 측을 제1 면이라 표기하고, 그 반대측, 즉 상부 전극(1d)이 배치되어 있는 측의 면을 제2 면이라고도 표기한다. 하부 전극(1g) 및 리드 프레임(1i)의 하면측과, 상부 전극(1d)의 상면측은, 전자 회로체(100)의 제1 수지(1h)로 덮이지 않고, 전자 회로체(100)의 표면에 노출되어 있다.
따라서, 전자 회로체(100)의 상부 전극(1d)의 상면은, 제2 도전성 접합재(4)를 통해, 리드 헤더(3a)와 전기적으로 접속할 수 있다.
또한, 전자 회로체(100)의 하부 전극(1g)의 하면은, 제2 도전성 접합재(4)를 통해, 받침대(2a)와 전기적으로 접속할 수 있다.
≪반도체 장치(200): 그 2≫
이상과 같이, 전자 회로체(100)는, 제1 수지(1h)로 밀봉되어, 일체적으로 구성되어 있고, 하부 전극(1g) 및 상부 전극(1d)의 각 일면은, 각각 전자 회로체(100)의 표면에 노출되는 구조가 된다. 이 노출된 하부 전극(1g)의 일면은, 베이스(2)의 받침대(2a)에, 상부 전극(1d)의 일면은, 리드(3)의 리드 헤더(3a)에, 각각 제2 도전성 접합재(4)에 의해 전기적으로 접속되어, 반도체 장치(200)를 구성한다.
이 구성에 있어서, 반도체 소자(1a)의 소스 전극 S와 접속되는 상부 전극(1d)을, 하부 전극(1g)보다도 두껍게 한다. 여기서, 두껍게 한다란, 받침대(2a)로부터 리드 헤더(3a)를 향하는 방향에 있어서, 길게 하는 것을 의미한다.
이와 같이 상부 전극(1d)을 하부 전극(1g)보다도 두껍게 함으로써, 소스 전극 S를 전류가 흐를 때 손실에 수반되는 발열을 상부 전극(1d)측으로 효율적으로 방열시킬 수 있어, 반도체 장치(200)의 냉각성의 향상이 가능해진다.
반도체 소자(1a)는, 소스 전극 S가 형성되는 측의 면에, 주로, 트랜지스터 소자가 형성되므로, 트랜지스터 소자의 발열은, 주로 소스 전극 S가 형성되는 측에서 일어난다. 그 때문에, 상부 전극(1d)에 의해 방열시킨 쪽이 효과적이다. 이 상부 전극(1d)에 의해 방열시키기 위해서는, 상부 전극(1d)의 열용량을 크게 하고, 열전도를 좋게 것이 유효하며, 상기한 바와 같이, 상부 전극(1d)을 하부 전극(1g)보다도 두껍게 하는 방법을 취한다.
또한, 상부 전극(1d)을 두껍게 함으로써, 상부 전극(1d)이 전자 회로체(100)의 리드 헤더(3a)측에 도전체를 노출시키는 것이 가능해져, 리드 헤더(3a), 즉 리드(3)와 전기적으로 접속할 수 있는 구조로 되어 있다.
다음에, 도 2 및 도 3을 사용하여, 본 실시예에 관한 반도체 장치의 구조의 상세를 설명한다. 도 2는 도 1에 있어서의 반도체 소자(1a) 근방의 세로 구조를 모식적으로 도시하는 도면이다. 도 3은 도 1에 있어서의 반도체 소자(1a) 근방의 평면 구조를 모식적으로 도시하는 도면이다. 도 2는 도 3의 A-A' 단면에 대응하고 있다. 또한, 도 2 및 도 3에서는, 이해를 용이하게 하기 위해, 반도체 장치(200)에 배치되는 반도체 소자(1a), 상부 전극(1d), 하부 전극(1g), 제1 도전성 접합재(1e)만을 표시하고 있다.
도 2 및 도 3에 있어서, 반도체 소자(1a)는 상부 전극(1d)측에 게이트 전극(제어 전극) C와 소스 전극 S를 갖고, 하부 전극(1g)측에 드레인 전극 D만을 갖는다. 또한, 반도체 소자(1a)는, 게이트 전극 C측의 면의 외주부에 실리콘 산화막(SiO2)을 포함하는 외주부 절연층 L을 갖는다.
반도체 소자(1a)의 소스 전극 S측의 면(제2 주면)은, 상부 전극(1d)의 하면과, 제1 도전성 접합재(1e)를 통해 접속되어 있다.
또한, 드레인 전극 D측의 면(제1 주면)은, 하부 전극(1g)의 상면과, 제1 도전성 접합재(1e)를 통해 접속되어 있다.
상부 전극(1d)의 길이(도 2에 있어서의 상부 전극(1d)의 좌우 방향의 거리)는, 반도체 소자(1a)의 길이(도 2에 있어서의 반도체 소자(1a)의 좌우 방향의 거리)보다도 짧고, 상부 전극(1d)의 단부 및 상부 전극(1d)과 반도체 소자(1a)의 접속부의 단부는 모두, 반도체 소자(1a)의 내측에 있다. 또한, 반도체 소자(1a)와 접속되는 하부 전극(1g)의 단부는, 상부 전극(1d)의 단부와 연직 방향에서 일치하고 있다.
본 실시예의 반도체 장치(200)의 제조 시에, 전자 회로체(100)를 형성하기 위해, 우선은, 상부 전극(1d) 및 반도체 소자(1a), 하부 전극(1g)의 각각의 사이에 제1 도전성 접합재(1e)를 배치하고, 그것을 고온으로 가열하여, 상부 전극(1d)의 하면과 반도체 소자(1a)의 제2 주면 및 하부 전극(1g)의 상면과 반도체 소자(1a)의 제1 주면을 접속한다. 접속 공정은, 예를 들어 리플로우나 플로우 등이다. 그때, 제1 도전성 접합재(1e)를 용융하기 위해, 반도체 장치(200) 전체를 접합재의 융점 이상까지 가열하고, 그 후 상온까지 냉각한다.
냉각 과정에 있어서, 상부 전극(1d) 및 하부 전극(1g), 반도체 소자(1a) 모두에 열변형이 발생한다. 상부 전극(1d), 하부 전극(1g)이 Cu, 반도체 소자(1a)가 Si인 경우, 각각의 열팽창률은 약 16.8×10^-6/K, 2.4×10^-6/K이기 때문에, 상부 전극(1d)과 하부 전극(1g)이 반도체 소자(1a)보다도 수축된다. 이에 의해, 굽힘 변형이 상부 전극(1d) 및 하부 전극(1g), 반도체 소자(1a)에 발생하여, 각 부재에 열응력이 발생한다.
다음에, 도 4 및 도 5를 사용하여, 본 실시예의 반도체 장치의 작용 효과에 대하여 설명한다. 도 4는 종래 구조의 반도체 장치의 접속 공정에서의 변형도를 도시하고, 도 5는 본 실시예의 반도체 장치의 접속 공정에서의 변형도를 도시하고 있다. 또한, 도 4 및 도 5에서는 이해를 용이하게 하기 위해, 도 2의 영역 Y에 나타내는 반도체 소자(1a)의 단부를 확대하여 표시하고 있다.
도 4에 도시한 바와 같이, 종래 구조에서는, 하부 전극(1g)의 길이가, 반도체 소자(1a)보다도 길다. 그 때문에, 반도체 소자(1a)의 제1 주면의 단부까지, 하부 전극(1g)과의 접속부가 확대되어 있다. 한편, 상부 전극(1d)의 길이는, 반도체 소자(1a)보다도 짧다. 그 때문에, 반도체 소자(1a)의 제2 주면에 관해서는, 상부 전극(1d)과 반도체 소자(1a)의 접속부는, 반도체 소자(1a)의 제2 주면의 내측에 형성되어 있다.
하부 전극(1g)과 반도체 소자(1a)의 접속부의 길이가, 상부 전극(1d)과 반도체 소자(1a)의 접속부의 길이보다도 길기 때문에, 하부 전극(1g)으로부터 반도체 소자(1a)에 전달되는 힘이 상부 전극(1d)으로부터의 힘보다도 커져, 열수축 시의 반도체 소자(1a)의 굽힘 변형은, 도 4에 도시한 바와 같이 위로 볼록해진다.
도 4의 점 p1에 있어서, 반도체 소자(1a)의 굽힘 변형이 커져, 화살표 Tb의 인장(굽힘 응력)이 발생함과 함께, 또한 제1 도전성 접합재(1e)로부터 화살표 Tj의 인장(땜납 열응력)도 동시에 가해지기 때문에, 점 p1에 응력이 집중된다. 제1 도전성 접합재(1e)에 납 프리 땜납이나 소결재 등 강성이 높은 접합재를 사용하는 경우, 응력 집중 개소 p1의 응력은 더 커져, 납 땜납의 경우에 비해 반도체 소자(1a)에 크랙이 생길 리스크가 더 높아진다.
이에 반해, 도 5에 도시한 바와 같이, 본 실시예의 반도체 장치(200)에 있어서는, 제1 도전성 접합재(1e)를 통해 반도체 소자(1a)에 접속되는 부분의 하부 전극(1g)의 길이가 반도체 소자(1a)보다도 짧다. 그 때문에, 반도체 소자(1a)의 제1 주면에 있어서의 하부 전극(1g)과의 접속 단부로부터, 반도체 소자(1a)의 단부까지의 영역 D2 상에 있어서 제1 도전성 접합재(1e)가 접속되지 않고, 굽힘 변형이 종래 구조와 비교하여 작아진다.
또한, 반도체 소자(1a)와 접속되는 영역의 하부 전극(1g)의 양단부는, 상부 전극(1d)의 단부와 연직 방향에서 일치하고 있기 때문에, 상하의 굽힘 변형의 언밸런스가 해소되고, 응력 집중 개소가 점 p1과 점 p2로 분산되어, 종래 구조와 비교하여, 응력 집중 개소 p1의 응력을 대폭 저감할 수 있다. 그 때문에, 제1 도전성 접합재(1e)에 납 프리 땜납이나 소결재 등 강성이 높은 납 프리 접합재를 사용하는 경우에 있어서도, 고신뢰의 반도체 장치를 제조 가능해진다. 또한, 본 실시예의 구조를 도전성 접합재(1e)로서 납 땜납을 사용한 것에 적용해도 된다.
다음에, 도 6 및 도 7을 사용하여, 본 발명의 접속 공정에서의 열응력 저감 효과를 정량적으로 설명한다. 도 6은 하부 전극(1g)의 길이를 변화시킨 경우에, 접속 공정에 있어서 반도체 소자(1a)에 발생하는 열응력이 어떻게 변화되는지를 도 7에서 설명하기 위한 파라미터의 정의를 나타내는 도면이다. 도 7은 하부 전극(1g)의 길이를 변화시킨 경우에, 접속 공정에 있어서 반도체 소자(1a)에 발생하는 열응력이 어떻게 변화되는지를 유한 요소법에 의해 조사한 결과이다. 또한, 도 6에서는 이해를 용이하게 하기 위해, 도 2의 영역 Y에 나타내는 반도체 소자(1a)의 단부만을 확대하여 표시하고 있다.
도 6에 있어서, 상부 전극(1d)에 있어서의 반도체 소자(1a)와의 접속면의 단부(도 6에 있어서의 점선 E-E')로부터, 반도체 소자(1a) 단부까지의 거리를 W로 해 둔다. 또한, 상부 전극(1d)에 있어서의 반도체 소자(1a)와의 접속면의 단부로부터, 하부 전극(1g)에 있어서의 반도체 소자(1a)와의 접속면의 단부까지의 거리를 J로 한다. 또한, 하부 전극(1g)에 있어서의 반도체 소자(1a)와의 접속면의 단부가, 상부 전극(1d)에 있어서의 반도체 소자(1a)와의 접속면의 단부보다도 반도체 소자(1a)의 중심측에 있는 경우에는, J는 부의 값을 취한다.
여기서, J를 W로 나누어 규격화한 파라미터를 X로 정의한다. X는 J를 W로 나누어 무차원화한 값이다. 도 4에 도시한 종래 구조에서는, 하부 전극(1g)에 대하여 반도체 소자(1a) 하면은 전체면에 있어서 접속되어 있기 때문에 X는 1이 된다.
이에 반해, 도 5에 도시한 본 발명에 관한 반도체 장치에서는, 제1 도전성 접합재(1e)를 통해 반도체 소자(1a)에 접속되는 부분의 하부 전극(1g)의 길이는 반도체 소자(1a)보다 짧기 때문에, J는 W보다도 작아진다. 따라서, X는 1 미만의 임의의 값을 취한다(단, 하한은 유한이다). 도 2에 도시한 본 실시예의 반도체 장치(200)에서는, 상부 전극(1d)과 하부 전극(1g)의 크기가 동일하기 때문에 J=0이 되어, X=0이 된다.
도 7의 횡축은, 상기에서 정의한 파라미터 X를 나타내고 있다. 횡축의 범위는, -1.5부터 1의 범위에서 변화되고 있다. 또한, 도 7의 종축은, 본 발명에 관한 반도체 장치에 있어서 파라미터 X를 변화시킨 경우에 반도체 소자(1a)에 발생하는 열응력을, 도 4에 도시한 종래 구조의 응력 집중 개소 p1의 응력으로 규격화하고 있다.
도 4의 종래 구조에서는 X=1에 대응하고, 규격화한 응력은 1이 된다. 도 5에 도시한 반도체 소자(1a)의 상부 전극(1d)측의 응력 집중 개소 p1의 응력을 검정색 동그라미(●)의 플롯으로 나타내고, 반도체 소자(1a)의 하부 전극(1g)측의 응력 집중 개소 p2의 응력을 흑색 삼각(▲)의 플롯으로 나타내고 있다. 응력 집중 개소 p1과 응력 집중 개소 p2에서 발생하는 응력 중 큰 쪽이, 반도체 소자(1a)에서 발생하는 최대의 응력이 된다.
도 7에 도시한 바와 같이, 파라미터 X가 커질수록, 즉 하부 전극(1g)이 길어지고, 하부 전극(1g)과 반도체 소자(1a)의 제1 주면의 접속 길이가 길어질수록, 응력 집중 개소 p1의 응력이 증대된다. 이것은, 하부 전극(1g)으로부터 반도체 소자(1a)에 전달되는 힘이, 상부 전극(1d)으로부터의 힘보다도 커져, 열수축 시의 반도체 소자(1a)의 굽힘 변형이, 도 4에 도시한 바와 같이 위로 볼록해지기 때문이다.
한편, 파라미터 X가 작아질수록, 즉 하부 전극(1g)이 짧아지고, 하부 전극(1g)과 반도체 소자(1a)의 제1 주면의 접속 길이가 짧아질수록, 응력 집중 개소 p2의 응력이 증대된다. 이것은, 상부 전극(1d)으로부터 반도체 소자(1a)에 전달되는 힘이 하부 전극(1g)으로부터의 힘보다도 커져, 열수축 시의 반도체 소자(1a)의 굽힘 변형이, 아래로 볼록해지기 때문이다.
이와 같이, 응력 집중 개소 p1과 응력 집중 개소 p2의 응력에는 트레이드오프의 관계가 있기 때문에, 반도체 소자(1a)에 발생하는 응력을 최소로 하는 파라미터 X가 존재한다. 도 7로부터 X=0(도 2의 구조에 대응)일 때에 반도체 소자(1a)에 발생하는 응력이 최소가 되며, 종래 구조(X=1)일 때와 비교하여 절반 정도가 되는 것을 알 수 있다. 즉, 반도체 소자(1a)와 접속되는 하부 전극(1g)의 단부는, 상부 전극(1d)의 단부와 연직 방향으로 일치하고 있는 것이 바람직하다.
또한, 파라미터 X의 정의상, X=0은, 종래 구조에 있어서 상부 전극(1d)을 크게 하고, 상부 전극(1d)의 단부와 반도체 소자(1a)의 단부, 및 하부 전극(1g)의 단부를 연직 방향에서 일치시킴으로써도 기하학적으로는 실현할 수 있다. 그러나, 반도체 소자(1a)의 제2 주면에 있어서는, 주변에 땜납의 습윤성이 나쁜 외주부 절연층 L이 있고, 또한 그 근방에 게이트 전극 C가 존재하고 있어, 이들과 상부 전극(1d)을 전기적으로 절연할 필요가 있기 때문에, 종래 구조와 같이, 반도체 소자(1a)의 제1 주면 전역이 접속되는 구조에서는, X=0에서 작동하는 반도체 장치는 실현할 수 없다.
또한, 본 발명의 효과는 상술한 파라미터 X=0의 경우에 한정되는 것은 아니다. 예를 들어, 도 6에 있어서 W를 0.4㎜, J를 0.2㎜로 한 경우에는 X=0.5에 해당하고, 도 7로부터 종래 구조와 비교하여, 응력을 20％ 정도 저감할 수 있음을 알 수 있다.
따라서, 전자 회로체(100)의 구성의 제약상, X=0을 실현할 수 없는 경우에도, 본 발명에 의해, 가능한 범위에서 X를 0에 접근시킴으로써, 접속 공정 시의 응력을 저감하는 것이 가능하다.
이상에서 설명한 본 실시예의 반도체 장치(200)는, 바꾸어 말하면, 편면에만 게이트 전극 C를 갖는 반도체 소자(1a)와, 반도체 소자(1a)의 게이트 전극 C를 갖는 면(제2 주면)에 접속되는 상부 전극(1d)과, 반도체 소자(1a)의 게이트 전극 C를 갖는 면과는 반대측의 면(제1 주면)에 접속되는 하부 전극(1g)을 구비하고 있고, 상부 전극(1d)에 있어서의 반도체 소자(1a)의 게이트 전극 C를 갖는 면(제2 주면)과의 접속 단부는, 반도체 소자(1a)의 게이트 전극 C를 갖는 면(제2 주면)의 단부보다 내측에 있고, 또한, 하부 전극(1g)에 있어서의 반도체 소자(1a)의 반대측의 면(제1 주면)과의 접속 단부는, 반도체 소자(1a)의 반대측의 면(제1 주면)의 단부보다 내측에 있도록 구성되어 있다.
또한, 상부 전극(1d)은, 제1 도전성 접합재(1e)를 통해 반도체 소자(1a)에 접속되어 있고, 하부 전극(1g)은, 제2 도전성 접합재(1e)를 통해 반도체 소자(1a)에 접속되어 있고, 제1 도전성 접합재(1e)와 상부 전극(1d)의 접속부의 단부, 및 제2 도전성 접합재(1e)와 하부 전극(1g)의 접속부의 단부는, 연직 방향에 있어서 대략 일치하도록 구성되어 있다.
또한, 도 12에 도시한 변형예와 같이, 제1 도전성 접합재(1e)와 상부 전극(1d)의 접속부의 단부, 제2 도전성 접합재(1e)와 하부 전극(1g)의 접속부의 단부, 제1 도전성 접합재(1e)와 반도체 소자(1a)의 접속부의 단부, 제2 도전성 접합재(1e)와 반도체 소자(1a)의 접속부의 단부는, 연직 방향에 있어서 모두가 대략 일치하도록 구성해도 된다.
[실시예 2]
다음에, 도 8 및 도 13을 참조하여, 본 발명의 실시예 2의 반도체 장치에 대하여 설명한다. 도 8은 본 실시예의 차량 탑재용 교류 발전기(얼터네이터)용 반도체 장치(정류 소자)(300)의 세로 구조의 단면을 모식적으로 도시하는 도면이다. 또한, 도 13은, 도 8의 변형예이며, 실시예 1의 도 2에 대응하는 도면이다.
실시예 1에서는 MOSFET 등의 스위칭 기능을 갖는 반도체 소자를 사용하고 있는 것에 대해, 본 실시예에서는 정류 기능을 갖는 반도체 소자(다이오드)를 사용하고 있다.
도 8에 있어서, 반도체 장치(300)는, 볼록형 받침대(제1 전극면부)(20a)를 상부(도 8의 지면의 상방)에 갖는 베이스(제1 외부 전극, 제1 외부 단자)(20)와, 리드 헤더(제2 전극면부)(30a)를 하부(도 8의 지면의 하방)에 갖는 리드(제2 외부 전극, 제2 외부 단자)(30)와, 반도체 소자(10a)를 구비하여 구성되어 있다.
받침대(20a)는, 도전성 접합재(반도체 장치의 접합재)(10e)를 통해, 편면에만 칩 외주부에 외주부 절연층 L을 갖는 다이오드인 반도체 소자(10a)와 직접 접속되어 있다. 또한, 리드 헤더(30a)는, 도전성 접합재(10e)를 통해, 다이오드인 반도체 소자(10a)와 직접 접속되어 있다.
리드 헤더(30a)의 길이(도 8에 있어서의 리드 헤더(30a)의 좌우 방향의 거리)는, 반도체 소자(10a)의 길이(도 8에 있어서의 반도체 소자(10a)의 좌우 방향의 거리)보다도 짧고, 리드 헤더(30a)의 단부 및 리드 헤더(30a)에 있어서의 반도체 소자(10a)와의 접속부의 단부는 모두, 반도체 소자(10a)의 내측에 있다. 또한, 받침대(20a)의 단부는, 리드 헤더(30a)의 단부와 연직 방향에서 일치하고 있다.
또한, 받침대(20a) 및 베이스(20)의 상부에 위치하는 일부와, 리드 헤더(30a) 및 리드(30)의 하부에 위치하는 일부와, 반도체 소자(10a)는, 몰드 수지(반도체 장치의 수지)(50)로 덮여 밀봉되어 있다.
본 실시예에서는, 다이오드인 반도체 소자(10a) 자체가 정류 기능을 갖기 때문에, 실시예 1과 달리 전자 회로체(100)를 구성하지 않고, 반도체 소자(10a)를, 직접 베이스(제1 외부 전극)(20)와 리드(제2 외부 전극)(30)와 접속할 수 있기 때문에, 보다 저비용으로 반도체 장치를 제공할 수 있다.
또한, 받침대(20a)의 단부를, 리드 헤더(30a)의 단부와 연직 방향에서 일치시킴으로써, 실시예 1과 마찬가지의 세로 구조를 실현할 수 있기 때문에, 접속 공정에 있어서 반도체 소자(10a)에 발생하는 열응력을 저감할 수 있다.
또한, 교류 발전기(얼터네이터)에는, P형과 N형의 정류 소자가 필요해지기 때문에, 도 8에 있어서 반도체 소자(10a)의 방향을 상하 반전시킨(P극과 N극을 반전시킨) 반도체 장치를 2종류 제조할 필요가 있다. 본 실시예에서는, 받침대(20a)의 단부는, 리드 헤더(30a)의 단부와 연직 방향에서 일치하고 있기 때문에, 반도체 소자(10a)를 반전시켜도 접속 형태가 변하지 않는다. 따라서, P형과 N형 모두, 고신뢰의 반도체 장치를 제조 가능해진다.
도 13은 실시예 1(도 2)의 반도체 소자(1a)를 P/N 접합으로 구성되는 다이오드로 치환한 본 실시예(도 8)의 변형예이다. 다이오드 이외에 대해서는, 도 2의 구성과 마찬가지이며, 반복되는 상세한 설명은 생략한다. 실시예 1(도 2)과 마찬가지로, 다이오드인 반도체 소자(10a)에 상부 전극(1d) 및 하부 전극(1g)을 접속하여 반도체 장치(300)를 구성해도 된다.
즉, 이상에서 설명한 본 실시예의 반도체 장치(300)는, 바꾸어 말하면, 편면에만 칩 외주부에 외주부 절연층 L을 갖는 반도체 소자(10a)와, 반도체 소자(10a)의 외주부 절연층 L을 갖는 면에 접속되는 상부 전극(1d)과, 반도체 소자(10a)의 외주부 절연층 L을 갖는 면과는 반대측의 면에 접속되는 하부 전극(1g)을 구비하고 있고, 반도체 소자(10a)는, P/N 접합으로 구성되는 다이오드이며, 상부 전극(1d)에 있어서의 반도체 소자(10a)의 외주부 절연층 L을 갖는 면과의 접속 단부는, 반도체 소자(10a)의 외주부 절연층 L을 갖는 면의 단부보다 내측에 있고, 또한, 하부 전극(1g)에 있어서의 반도체 소자(10a)의 반대측의 면과의 접속 단부는, 반도체 소자(10a)의 반대측의 면의 단부보다 내측에 있도록 구성되어 있다.
[실시예 3]
다음에, 도 9 내지 도 11을 참조하여, 본 발명의 실시예 3의 반도체 장치에 대하여 설명한다. 본 실시예의 구조는, 반도체 소자(1a)와 하부 전극(1g)의 접속 형태를 제외하고, 실시예 1의 반도체 장치(200)와 마찬가지이기 때문에, 반복되는 반도체 장치의 전체 구조에 관한 설명은 생략한다.
도 9는 본 실시예의 반도체 장치에 있어서의 반도체 소자(1a) 근방의 평면 구조를 모식적으로 도시하는 도면이다. 도 10 및 도 11은, 본 실시예의 반도체 장치에 있어서의 반도체 소자(1a) 근방의 세로 구조를 모식적으로 도시하는 도면이다. 도 10은 도 9의 B-B' 단면에 대응하고, 도 11은 도 9의 C-C' 단면에 대응하고 있다. 또한, 도 9 내지 도 11에서는 이해를 용이하게 하기 위해, 반도체 장치(200)에 배치되는 반도체 소자(1a), 상부 전극(1d), 하부 전극(1g), 제1 도전성 접합재(1e)만 표시하고 있다.
도 9 및 도 10에 도시한 바와 같이, 본 실시예의 반도체 장치에서는, 반도체 소자(1a)의 코너부 근방(7a, 7b, 7c, 7d)에 있어서는, 하부 전극(1g)의 단부(8a, 8b, 8c, 8d)(8c, 8d는 도시하지 않음)가, 반도체 소자(1a)의 내측이 되고, 상부 전극(1d)의 단부와 일치한 구조로 되어 있다.
그 때문에, 반도체 소자(1a)의 코너부 근방에 있어서는, 실시예 1(도 2)과 마찬가지의 세로 구조로 되어 있다.
또한, 도 9 및 도 11에 도시한 바와 같이, 본 실시예의 반도체 장치에서는, 반도체 소자(1a)의 코너부 근방(7a, 7b, 7c, 7d) 이외의 영역에 있어서는, 제1 도전성 접합재(1e)를 통해 반도체 소자(1a)에 접속되는 부분의 하부 전극(1g)의 길이가 반도체 소자(1a)의 길이보다도 길기 때문에, 반도체 소자(1a)의 단부(9a, 9b)까지 접속된다.
접속 공정에 있어서 발생하는 열응력은, 반도체 소자(1a)의 코너부 근방(7a, 7b, 7c, 7d)에 있어서 특히 높아진다. 따라서, 코너부의 응력을 억제하는 것이 반도체 소자의 크랙 방지에 유효해진다.
그래서, 본 실시예에서는, 실시예 1(도 2)과 마찬가지의 접속 형태를, 반도체 소자(1a)의 코너부 근방에 있어서만 채용한다. 반도체 소자(1a)의 코너부 근방 이외의 영역에 있어서는, 실시예 1(도 2)과 비교하여 반도체 소자(1a)와 하부 전극(1g)의 접촉 면적이 커진다. 이에 의해, 반도체 소자 코너부의 응력을 억제하면서, 방열성의 향상도 도모하는 것이 가능해진다.
또한, 본 발명은 상기한 실시예에 한정되는 것은 아니고, 다양한 변형예가 포함된다. 예를 들어, 상기한 실시예는 본 발명을 이해하기 쉽게 설명하기 위해 상세하게 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 또한, 어떤 실시예의 구성의 일부를 다른 실시예의 구성으로 치환하는 것이 가능하고, 또한, 어떤 실시예의 구성에 다른 실시예의 구성을 추가하는 것도 가능하다. 또한, 각 실시예의 구성의 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
1a: 반도체 소자(스위칭 회로 칩)
1b: 콘덴서
1c: 제어 회로 칩
1d: 상부 전극(제2 내부 전극)
1e: (제1) 도전성 접합재(전자 회로체의 접합재)
1f: 와이어
1g: 하부 전극(제1 내부 전극)
1h: 몰드 수지(제1 수지, 전자 회로체의 수지)
1i: 리드 프레임(지지체)
2: 베이스(제1 외부 전극, 제1 외부 단자)
2a: 받침대(제1 전극면부)
3: 리드(제2 외부 전극, 제2 외부 단자)
3a: 리드 헤더(제2 전극면부)
4: 제2 도전성 접합재(반도체 장치의 접합재)
5: 몰드 수지(제2 수지, 반도체 장치의 수지)
7a: (제1) 반도체 소자(1a)의 코너부 근방
7b: (제2) 반도체 소자(1a)의 코너부 근방
7c: (제3) 반도체 소자(1a)의 코너부 근방
7d: (제4) 반도체 소자(1a)의 코너부 근방
8a: (제1) 하부 전극(1g)의 단부
8b: (제2) 하부 전극(1g)의 단부
9a: (제1) 반도체 소자(1a)의 단부
9b: (제2) 반도체 소자(1a)의 단부
10a: 반도체 소자(다이오드)
10e: 도전성 접합재(반도체 장치의 접합재)
20: 베이스(제1 외부 전극, 제1 외부 단자)
20a: 받침대(제1 전극면부)
30: 리드(제2 외부 전극, 제2 외부 단자)
30a: 리드 헤더(제2 전극면부)
50: 몰드 수지(반도체 장치의 수지)
100: 전자 회로체
200: 반도체 장치(정류 소자)
300: 반도체 장치(정류 소자)
L: 외주부 절연층(SiO2)
p1: 응력 집중 개소(상)
p2: 응력 집중 개소(하)
J: 상부 전극(1d)에 있어서의 반도체 소자(1a)와 접속하는 면의 단부로부터 하부 전극(1g)에 있어서의 반도체 소자(1a)와 접속하는 면의 단부까지의 거리
W: 상부 전극(1d)에 있어서의 반도체 소자(1a)와 접속하는 면의 단부로부터 반도체 소자(1a) 단부까지의 거리
X: J를 W로 나누어 무차원화한 값
Tb: 굽힘 응력 방향
Tj: 땜납 열응력 방향
D2: 반도체 소자(1a)의 제1 주면에 있어서의 하부 전극(1g)과의 접속 단부로부터 반도체 소자(1a)의 단부까지의 영역
S: 소스 전극(제2 주 단자)
D: 드레인 전극(제1 주 단자)
C: 게이트 전극(제어 전극)

Claims (14)

  1. 편면에만 게이트 전극을 갖는 반도체 소자와,
    상기 반도체 소자의 상기 게이트 전극을 갖는 면에 접속되는 상부 전극과,
    상기 반도체 소자의 상기 게이트 전극을 갖는 면과는 반대측의 면에 접속되는 하부 전극을 구비하는 반도체 장치에 있어서,
    상기 상부 전극에 있어서의 상기 반도체 소자의 상기 게이트 전극을 갖는 면과의 접속 단부는, 상기 반도체 소자의 상기 게이트 전극을 갖는 면의 단부보다 내측에 있고,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 내측에 있고,
    상기 반도체 소자의 코너부 이외에 있어서, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 외측에 있는
    것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 상부 전극은, 제1 도전성 접합재를 통해 상기 반도체 소자에 접속되고,
    상기 하부 전극은, 제2 도전성 접합재를 통해 상기 반도체 소자에 접속되고,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 제1 도전성 접합재와 상기 상부 전극의 접속부의 단부, 및 상기 제2 도전성 접합재와 상기 하부 전극의 접속부의 단부, 상기 제1 도전성 접합재와 상기 반도체 소자의 접속부의 단부, 상기 제2 도전성 접합재와 상기 반도체 소자의 접속부의 단부는, 상기 반도체 소자의 단부보다 내측에 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 제1 도전성 접합재와 상기 상부 전극의 접속부의 단부, 및 상기 제2 도전성 접합재와 상기 하부 전극의 접속부의 단부는, 연직 방향에 있어서 대략 일치하고 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 제1 도전성 접합재와 상기 상부 전극의 접속부의 단부, 및 상기 제2 도전성 접합재와 상기 하부 전극의 접속부의 단부, 상기 제1 도전성 접합재와 상기 반도체 소자의 접속부의 단부, 상기 제2 도전성 접합재와 상기 반도체 소자의 접속부의 단부는, 연직 방향에 있어서 대략 일치하고 있는 것을 특징으로 하는 반도체 장치.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 도전성 접합재 및 상기 제2 도전성 접합재는, 납 프리 땜납 또는 소결재 또는 도전성 접착재 중 어느 것인 것을 특징으로 하는 반도체 장치.
  8. 편면에만 칩 외주부에 외주부 절연층을 갖는 반도체 소자와,
    상기 반도체 소자의 상기 외주부 절연층을 갖는 면에 접속되는 상부 전극과,
    상기 반도체 소자의 상기 외주부 절연층을 갖는 면과는 반대측의 면에 접속되는 하부 전극을 구비하는 반도체 장치에 있어서,
    상기 반도체 소자는, 다이오드이며,
    상기 상부 전극에 있어서의 상기 반도체 소자의 상기 외주부 절연층을 갖는 면과의 접속 단부는, 상기 반도체 소자의 상기 외주부 절연층을 갖는 면의 단부보다 내측에 있고,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 내측에 있고,
    상기 반도체 소자의 코너부 이외에 있어서, 상기 하부 전극에 있어서의 상기 반도체 소자의 상기 반대측의 면과의 접속 단부는, 상기 반도체 소자의 상기 반대측의 면의 단부보다 외측에 있는 것을 특징으로 하는 반도체 장치.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서,
    상기 상부 전극은, 제1 도전성 접합재를 통해 상기 반도체 소자에 접속되고,
    상기 하부 전극은, 제2 도전성 접합재를 통해 상기 반도체 소자에 접속되고,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 제1 도전성 접합재와 상기 상부 전극의 접속부의 단부, 및 상기 제2 도전성 접합재와 상기 하부 전극의 접속부의 단부, 상기 제1 도전성 접합재와 상기 반도체 소자의 접속부의 단부, 상기 제2 도전성 접합재와 상기 반도체 소자의 접속부의 단부는, 상기 반도체 소자의 단부보다 내측에 있는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 제1 도전성 접합재와 상기 상부 전극의 접속부의 단부, 및 상기 제2 도전성 접합재와 상기 하부 전극의 접속부의 단부는, 연직 방향에 있어서 대략 일치하고 있는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서,
    상기 반도체 소자의 적어도 하나의 코너부에 있어서, 상기 제1 도전성 접합재와 상기 상부 전극의 접속부의 단부, 상기 제2 도전성 접합재와 상기 하부 전극의 접속부의 단부, 상기 제1 도전성 접합재와 상기 반도체 소자의 접속부의 단부, 상기 제2 도전성 접합재와 상기 반도체 소자의 접속부의 단부는, 연직 방향에 있어서 대략 일치하고 있는 것을 특징으로 하는 반도체 장치.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 도전성 접합재 및 상기 제2 도전성 접합재는, 납 프리 땜납 또는 소결재 또는 도전성 접착재 중 어느 것인 것을 특징으로 하는 반도체 장치.
KR1020200145742A 2019-11-11 2020-11-04 반도체 장치 KR102469064B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019203742A JP7489181B2 (ja) 2019-11-11 2019-11-11 半導体装置
JPJP-P-2019-203742 2019-11-11

Publications (2)

Publication Number Publication Date
KR20210056911A KR20210056911A (ko) 2021-05-20
KR102469064B1 true KR102469064B1 (ko) 2022-11-22

Family

ID=72752295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200145742A KR102469064B1 (ko) 2019-11-11 2020-11-04 반도체 장치

Country Status (5)

Country Link
US (1) US11652023B2 (ko)
EP (1) EP3823019A3 (ko)
JP (1) JP7489181B2 (ko)
KR (1) KR102469064B1 (ko)
CN (1) CN112786550A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023038533A (ja) * 2021-09-07 2023-03-17 株式会社 日立パワーデバイス 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353945A (ja) * 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009111187A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体装置
US20150054166A1 (en) * 2013-08-22 2015-02-26 Infineon Technologies Ag Semiconductor Arrangement, Method for Producing a Number of Chip Assemblies and Method for Producing a Semiconductor Arrangement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096776B2 (ja) 2003-03-25 2008-06-04 株式会社日立製作所 半導体装置
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP6083109B2 (ja) 2012-01-18 2017-02-22 富士電機株式会社 半導体装置
JP2013187494A (ja) 2012-03-09 2013-09-19 Hitachi Ltd 半導体装置
JP6448418B2 (ja) * 2015-03-09 2019-01-09 三菱電機株式会社 電力用半導体装置
JP6641161B2 (ja) * 2015-11-18 2020-02-05 株式会社 日立パワーデバイス 半導体装置、およびそれを用いたオルタネータ
JP6958529B2 (ja) 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
JP7156172B2 (ja) 2019-05-23 2022-10-19 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353945A (ja) * 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009111187A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体装置
US20150054166A1 (en) * 2013-08-22 2015-02-26 Infineon Technologies Ag Semiconductor Arrangement, Method for Producing a Number of Chip Assemblies and Method for Producing a Semiconductor Arrangement

Also Published As

Publication number Publication date
EP3823019A2 (en) 2021-05-19
EP3823019A3 (en) 2021-06-02
CN112786550A (zh) 2021-05-11
KR20210056911A (ko) 2021-05-20
JP7489181B2 (ja) 2024-05-23
US20210143081A1 (en) 2021-05-13
JP2021077777A (ja) 2021-05-20
US11652023B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
JP5232367B2 (ja) 半導体装置
US7405469B2 (en) Semiconductor device and method of manufacturing the same
US10861833B2 (en) Semiconductor device
US20130069215A1 (en) Semiconductor device
WO2022030244A1 (ja) 半導体装置
US20240014193A1 (en) Semiconductor device
US20070138596A1 (en) Semiconductor device module structure
KR102469064B1 (ko) 반도체 장치
US11127714B2 (en) Printed board and semiconductor device
US20230110154A1 (en) Semiconductor device
EP4156247A2 (en) Semiconductor device with a semiconductor chip bonded between a first, plate-shaped electrode with a groove and a second electrode
US9362221B2 (en) Surface mountable power components
US11557531B2 (en) Semiconductor device with metal film, power conversion device with the semiconductor device, and method of manufacturing the semiconductor device
US11646250B2 (en) Semiconductor device
JP7334655B2 (ja) 半導体装置
US20240006402A1 (en) Semiconductor device
US20240006368A1 (en) Semiconductor device
WO2024018790A1 (ja) 半導体装置
US20200266130A1 (en) Semiconductor device
CN117855184A (zh) 半导体装置
JP2023131815A (ja) 半導体装置
JP2023141693A (ja) 半導体装置
CN117280458A (zh) 半导体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant