JP7287164B2 - 電力用半導体装置及び電力変換装置 - Google Patents

電力用半導体装置及び電力変換装置 Download PDF

Info

Publication number
JP7287164B2
JP7287164B2 JP2019135022A JP2019135022A JP7287164B2 JP 7287164 B2 JP7287164 B2 JP 7287164B2 JP 2019135022 A JP2019135022 A JP 2019135022A JP 2019135022 A JP2019135022 A JP 2019135022A JP 7287164 B2 JP7287164 B2 JP 7287164B2
Authority
JP
Japan
Prior art keywords
electrode plate
power semiconductor
semiconductor device
electrode
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019135022A
Other languages
English (en)
Other versions
JP2021019139A (ja
Inventor
純司 藤野
道雄 小川
智香 松井
啓 林
晋助 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019135022A priority Critical patent/JP7287164B2/ja
Publication of JP2021019139A publication Critical patent/JP2021019139A/ja
Application granted granted Critical
Publication of JP7287164B2 publication Critical patent/JP7287164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力用半導体装置及び電力用半導体装置を適用した電力変換装置に関する。
電力用半導体装置では、電力用半導体素子の高密度化に伴い、電流密度が高い回路を形成するために、電極板を電力用半導体素子に直接はんだ付けする手法が用いられる場合がある。このような従来の電力用半導体装置では、高電圧・大電流を扱うために電力用半導体素子の発熱が大きく、さらに、電極板と電力用半導体素子とは熱膨張係数に大きな差があるため、電力用半導体素子の発熱等による温度変化によってはんだ接合部に大きな熱応力が発生し、はんだにクラックが生じる等、信頼性に影響を及ぼす懸念があった。そこで、電力用半導体素子と接合する電極板に折り曲げ部分を形成してスペーサとして機能させ、電極板と電力用半導体素子との間隔を確保することで、熱膨張係数の差が大きい部材間の間隔を広く設け、熱ひずみを軽減する技術が提案されている（例えば、特許文献１参照）。
特開２００６－２０２８８５号公報
しかしながら、上記した従来の電力用半導体装置では、電極板を折り曲げた頂点付近でははんだ層が薄くなり、熱膨張係数差が大きい電極板と電力用半導体素子との間のはんだに発生する熱応力が大きくなるため、電力用半導体素子の損傷あるいは特性変化が生じて信頼性が低下する、という課題があった。
本発明は上記課題を解決するためになされたものであり、熱膨張係数の差が大きい電極板と電力用半導体素子との間に所望の距離を設けることで、はんだ等の接合部材に生じる熱応力を低減することにより、信頼性の高い電力用半導体装置を得ることを目的とするものである。
本発明に係る電力用半導体装置は、絶縁基板と、表面に電極及び表面絶縁層が設けられ、裏面が絶縁基板に接合された電力用半導体素子と、裏面が絶縁基板に対向するように配置された電極板と、電力用半導体素子と電極板との間に設けられ、電極と電極板とを接合する導電性の接合部材と、電力用半導体素子と電極板との間に設けられ、電力用半導体素子と電極板との離間距離を規定する支持部材と、を備え、支持部材は、電極板の裏面にワイヤボンディングされ、ループ形状を呈するワイヤであり、電極板は、電極と対向する部位に開口部を有し、ワイヤは、開口部を跨ぐようにワイヤボンディングされ、ワイヤのループ形状の先端部は、電極に接触し、ワイヤの長さＬは、離間距離をｄ、開口部の直径を２Ｒとしたとき、以下の式、２．２（ｄ ２ ＋Ｒ ２ ） １／２ ＜ Ｌ ＜ （２ｄ＋４Ｒ）を満たすものである。
また、本発明に係る電力用半導体装置は、絶縁基板と、表面に電極及び表面絶縁層が設けられ、裏面が絶縁基板に接合された電力用半導体素子と、裏面が絶縁基板に対向するように配置された電極板と、電力用半導体素子と電極板との間に設けられ、電極と電極板とを接合する導電性の接合部材と、電力用半導体素子と電極板との間に設けられ、電力用半導体素子と電極板との離間距離を規定する支持部材と、を備え、支持部材は、電極板の裏面にワイヤボンディングされ、ループ形状を呈するワイヤであり、ワイヤのループ形状の先端部が、表面絶縁層に接触するものである。
また、本発明に係る電力用半導体装置は、絶縁基板と、表面に電極及び表面絶縁層が設けられ、裏面が絶縁基板に接合された電力用半導体素子と、裏面が絶縁基板に対向するように配置された電極板と、電力用半導体素子と電極板との間に設けられ、電極と電極板とを接合する導電性の接合部材と、電力用半導体素子と電極板との間に設けられ、電力用半導体素子と電極板との離間距離を規定する支持部材と、を備え、支持部材は、表面絶縁層及び電極板の裏面にそれぞれ接触するように設けられたスペーサ部材であり、スペーサ部材は、凸状の曲面を呈する樹脂製のバンプである。
また、本発明に係る電力用半導体装置は、絶縁基板と、表面に電極及び表面絶縁層が設けられ、裏面が絶縁基板に接合された電力用半導体素子と、裏面が絶縁基板に対向するように配置された電極板と、電力用半導体素子と電極板との間に設けられ、電極と電極板とを接合する導電性の接合部材と、電力用半導体素子と電極板との間に設けられ、電力用半導体素子と電極板との離間距離を規定する支持部材と、を備え、支持部材は、表面絶縁層及び電極板の裏面にそれぞれ接触するように設けられたスペーサ部材であり、スペーサ部材は、表面絶縁層と電極板の裏面とを接着する絶縁性の接着剤である。





本発明に係る電力用半導体装置は、電極板の位置が電力用半導体素子に対して所望の離間距離となるように、電極板を支持する支持部材を設けたことにより、接合部材に生じる熱応力を低減し、信頼性の高い電力用半導体装置を得ることができるという効果を有する。
本発明に係る実施の形態１の電力用半導体装置を示す断面図である。 本発明に係る実施の形態１の電力用半導体装置を示す斜視図である。 本発明に係る実施の形態１の電力用半導体装置を製造する各製造工程における断面図である。 本発明に係る実施の形態１の電力用半導体装置の一部を拡大した断面図である。 本発明に係る実施の形態１の電力用半導体装置の変形例を示す断面図である。 本発明に係る実施の形態２の電力用半導体装置を示す断面図である。 本発明に係る実施の形態３の電力用半導体装置を示す断面図である。 本発明に係る実施の形態３の電力用半導体装置の第１の変形例を示す断面図である。 本発明に係る実施の形態３の電力用半導体装置の第２の変形例を示す断面図である。 本発明に係る実施の形態４の電力用半導体装置を示す断面図である。 本発明に係る実施の形態５の電力変換装置を説明するためのブロック図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。また、以下で説明する寸法や温度、時間等の数値は一例であり、他の数値であってもよい。
実施の形態１．
本発明に係る実施の形態１の電力用半導体装置について、図１、図２及び図３を用いて説明する。図１は、本実施の形態の電力用半導体装置１００を示す断面図であり、図２は、本実施の形態の電力用半導体装置１００を示す斜視図である。また、図３は、本実施の形態の電力用半導体装置１００を製造する各製造工程における断面図である。なお、図２では、電力用半導体装置１００の内部構成をわかりやすく示すために、図１で示す封止部材２６及び部材間のはんだを省略している。
まず、電力用半導体装置１００の構成について、図１及び図２を用いて説明する。
電力用半導体装置１００は、図１に示すように、セラミック基板１（絶縁基板）と、セラミック基板１上にダイボンド用はんだ２、３によって接合されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ／絶縁ゲート型バイポーラトランジスタ）４及びダイオード５と、ＩＧＢＴ４とダイオード５との上部にスペーサ部はんだ６、７（接合部材）によって接合された電極板８と、ＩＧＢＴ４及びダイオード５と電極板８との間に設けられたスペーサワイヤ１１ａ、１１ｂ（支持部材）と、セラミック基板１に接着剤２１によって接合されたケース２２と、ケース２２にインサート成形された信号端子２３及び外部主端子２４と、ＩＧＢＴ４のゲート電極４ｂと信号端子２３とを電気的に接続する接続ワイヤ２５と、セラミック基板１とケース２２とで囲まれた領域に充填される封止部材２６とで構成される。
ここで、図２に示すように、外部主端子２４は、第１外部主端子２４ａと第２外部主端子２４ｂとの２個（ケース２２上部における外部端子部分の幅は各々１０ｍｍ。）から構成され、第１外部主端子２４ａ及び第２外部主端子２４ｂはケース２２にそれぞれネジ止めされている。また、第１外部主端子２４ａとセラミック基板１の表面電極１ａとは、電極板９とはんだ（図示せず）を介して電気的に接続されている。
セラミック基板１は、図１に示すように、絶縁層としての窒化アルミニウム（ＡｌＮ）製のセラミック基材１ｂ（４０ｍｍ×２５ｍｍ×厚さ０．６３５ｍｍ）と、セラミック基材１ｂの両面に設けられた銅（Ｃｕ）製の導体層１ｃ、１ｄ（パターン厚さ０．４ｍｍ）とからなる絶縁基板である。なお、本実施の形態では、セラミック基板１のセラミック基材１ｂの材料に窒化アルミニウムを用いる場合について説明するが、これに限られるものではなく、アルミナ（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮ）等のセラミック材料を用いてもよい。また、放熱性の必要性が高くない場合には、絶縁基板としてガラスエポキシ基板等を用いてもよい。
また、本実施の形態では、ベース板（図示せず）とセラミック基板１とを個別に設ける場合について説明するが、金属ベース板と絶縁層とが一体に積層され、ベース板と絶縁基板との機能を併せ持つ金属ベース絶縁基板を用いてもよい。金属ベース絶縁基板を用いることで、電力用半導体装置の軽量化や小型化ができる。
電力用半導体装置１００には、電力用半導体素子として、ＩＧＢＴ４（１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）とダイオード５（１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）とが備えられている。ＩＧＢＴ４及びダイオード５は、シリコン（Ｓｉ）を半導体材料とする。また、ＩＧＢＴ４の表面にはエミッタ電極４ａとゲート電極４ｂとが設けられており、ダイオード５の表面にはエミッタ電極５ａが設けられている。さらに、ＩＧＢＴ４及びダイオード５は、素子表面のうち電極を備えていない部分には、表面絶縁層が設けられている。
なお、本実施の形態では、電力用半導体素子としてＩＧＢＴ４とダイオード５とを備える電力用半導体装置について説明するが、これに限られるものではなく、ＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ／金属酸化物半導体電界効果トランジスタ）等の電力用半導体素子を備えてもよいし、電力用半導体素子を駆動制御する制御用の半導体素子を備えてもよい。また、本実施の形態では、電力用半導体素子がシリコン（Ｓｉ）を半導体材料とする例について説明するが、これに限られるものではなく、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）のようなワイドバンドギャップ半導体材料としてもよい。
ダイボンド用はんだ２は、セラミック基板１の導体層１ｃと、ＩＧＢＴ４の裏面すなわちエミッタ電極４ａ及びゲート電極４ｂを備えていない面と、を接合する。また、ダイボンド用はんだ３は、セラミック基板１の導体層１ｃと、ダイオード５の裏面すなわちエミッタ電極５ａを備えていない面と、を接合する。なお、本実施の形態では、ＩＧＢＴ４とセラミック基板１、ダイオード５とセラミック基板１の接合部材としてはんだを用いる場合について説明するが、これに限られるものではなく、銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接合部材や、ナノ粒子を低温焼成させる銀（Ａｇ）ナノパウダや銅（Ｃｕ）ナノパウダ等を用いてもよい。
電極板８（厚さ０．５ｍｍ）は、銅（Ｃｕ）によって形成され、屈曲構造を有している。電極板８のＩＧＢＴ４と対向する部位には開口部８ａ、ダイオード５と対向する部位には開口部８ｂを有している。電極板８の開口部８ａはＩＧＢＴ４のエミッタ電極４ａと対向する位置に、開口部８ｂはダイオード５のエミッタ電極５ａと対向する位置に、それぞれ配置される。また、電極板８は、裏面がセラミック基板１に対向するように配置される。
スペーサ部はんだ６は、ＩＧＢＴ４のエミッタ電極４ａと電極板８の裏面とを接合する。また、スペーサ部はんだ７は、ダイオード５のエミッタ電極５ａと電極板８の裏面側とを接合する。つまり、スペーサ部はんだ６、７は、それぞれ電極板８の開口部８ａ、８ｂ及びその周囲を取り囲むように設けられ、電極板８とＩＧＢＴ４、電極板８とダイオード５をそれぞれ接合する。電極板８が開口部８ａ、８ｂを有していることによって、ＩＧＢＴ４及びダイオード５の表面上を濡れ広がってなお余剰のはんだは、開口部８ａの空間、開口部８ｂの空間にそれぞれ濡れ広がることができ、十分なはんだ量を供給しても、はんだのはみ出しを防止することができる。また、電極板８と外部主端子２４とは、主端子接合はんだ２７によって接合されている。
なお、本実施の形態では、電極板８とＩＧＢＴ４、電極板８とダイオード５、電極板８と外部主端子２４との導電性の接合部材としてはんだを用いる場合について説明するが、これに限られるものではなく、銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接合部材や、ナノ粒子を低温焼成させる銀（Ａｇ）ナノパウダや銅（Ｃｕ）ナノパウダ等を用いてもよい。
スペーサワイヤ１１ａ、１１ｂは、純アルミ（Ａｌ）製ワイヤ（太さ０．２ｍｍ）からなり、図１及び図２に示すように、電極板８の裏面に、開口部８ａ、８ｂを跨ぐようにループ形状を呈してワイヤボンディングされて設けられる。スペーサワイヤ１１ａ、１１ｂのループ形状の先端部は、ＩＧＢＴ４のエミッタ電極４ａ及びダイオード５のエミッタ電極５ａにそれぞれ接触する。なお、本実施の形態では、スペーサワイヤ１１ａ、１１ｂが純アルミ製ワイヤである場合について説明するが、これに限られるものではなく、銅（Ｃｕ）ワイヤ、アルミ被服銅ワイヤ、又は金（Ａｕ）ワイヤ等を用いてもよいし、リボンボンド等を用いてもよい。
スペーサワイヤ１１ａ、１１ｂは、主として部材間の電気的接合のために設けられるボンディングワイヤと同様の方法で形成することができ、形成に際して、ワイヤ高さやエッジ距離、ワイヤ長さ等を必要な値に容易に調整可能である。このため、図１に示すように、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ１が所望の値となるようにスペーサワイヤ１１ａ、１１ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサワイヤ１１ａ、１１ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ１を設けた位置になるように、電極板８を支持する支持部材として機能する。
ケース２２（４８ｍｍ×２８ｍｍ×高さ１２ｍｍ）は、ＰＰＳ（ポリフェニレンスルファイド）によって形成される。ケース２２には、銅（Ｃｕ）製の信号端子２３（厚さ０．４ｍｍ）及び銅（Ｃｕ）製の外部主端子２４（厚さ０．６ｍｍ）が、それぞれインサート成形されている。なお、本実施の形態では、ケース２２の材料としてＰＰＳを用いる場合について説明するが、これに限られるものではなく、ＰＢＴ（ポリブチレンテレフタレート）又はＰＥＥＫ（ポリエーテルエーテルケトン）のような熱可塑性樹脂で形成されてもよいし、ＬＣＰ（液晶ポリマー）で形成されてもよい。
接続ワイヤ２５は、アルミ（Ａｌ）製ワイヤ（太さ０．１ｍｍ）であり、ＩＧＢＴ４のゲート電極４ｂと信号端子２３とを電気的に接続する。なお、本実施の形態では、接続ワイヤ２５がアルミワイヤである場合について説明するが、これに限られるものではなく、銅（Ｃｕ）ワイヤ、アルミ被服銅ワイヤ、又は金（Ａｕ）ワイヤ等を用いてもよいし、リボンボンド等を用いてもよい。
封止部材２６は、セラミック基板１とケース２２とで囲まれた領域に充填される。封止部材２６は、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂又はアクリル樹脂のような電気的に絶縁性を有する樹脂で形成される。封止部材２６は、封止部材２６の機械強度及び熱伝導性を向上させるフィラーが分散された絶縁性複合材料で形成されてもよい。封止部材２６の機械強度及び熱伝導性を向上させるフィラーは、例えば、二酸化ケイ素（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化ケイ素（Ｓｉ3Ｎ4）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）又は酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよい。また、封止部材２６は、シリコーンゲル等の絶縁性材料で形成されてもよい。
次に、電力用半導体装置１００の製造工程について、図３を用いて説明する。
まず、図３の（ａ）に示すように、セラミック基板１上に、ＩＧＢＴ４とダイオード５とを、ダイボンド用はんだ２、３によってそれぞれはんだ接合して、搭載する。
次に、図３の（ｂ）に示すように、ＩＧＢＴ４とダイオード５とが搭載されたセラミック基板１と、ケース２２とを、シリコーン製の接着剤２１を用いて接着する。セラミック基板１とケース２２との隙間を接着剤２１によって埋めることで、後の工程で注入する封止部材２６の漏れを防止することができる。
図３（ｃ）に示すように、電極板８の裏面に、開口部８ａ、８ｂをそれぞれ跨ぐようにして、スペーサワイヤ１１ａ、１１ｂを、ループ形状を呈するようにワイヤボンディングして形成する。そして、裏面にスペーサワイヤ１１ａ、１１ｂが設けられた電極板８を、ＩＧＢＴ４のエミッタ電極４ａ、ダイオード５のエミッタ電極５ａ、及び、外部主端子２４と、スペーサ部はんだ６、７及び主端子接合はんだ２７によってそれぞれはんだ接合する。
次に、図３の（ｄ）に示すように、ＩＧＢＴ４のゲート電極４ｂと信号端子２３とを、接続ワイヤ２５によって電気的に接続する。その後、封止部材２６を構成する材料を６０℃に加熱して、ケース２２とセラミック基板１とで囲まれた領域に注入し、真空脱泡して１５０℃で１．５時間加熱した後、１８０℃で１．５時間加熱して硬化させることで、電力用半導体装置１００が完成する。
なお、本実施の形態では、封止部材２６が加熱によって硬化される材料によって構成される場合について説明したが、これに限られるものではなく、常温硬化の材料を用いてもよい。
ここで、スペーサワイヤの詳細について、図４を用いて説明する。図４の（ａ）、（ｂ）は、電力用半導体装置１００のスペーサワイヤ１１ａ及びその周辺を拡大した断面図である。なお、ここではスペーサワイヤ１１ａについてのみ説明するが、以下は、スペーサワイヤ１１ｂについても同様であることは言うまでもない。
図４の（ａ）に点線で示すように、電極板８を支持するスペーサワイヤ１１ａは、電極板８とＩＧＢＴ４とがスペーサ部はんだ６によって接合される前は、ループ形状のワイヤ高さが（ｄ＋ΔＬ）となるように設けられるとする。ここで、図１に示す電極板８とＩＧＢＴ４との間の離間距離Ａ１の所望の値をｄ、ワイヤのたわみ量をΔＬとする。このとき、スペーサワイヤ１１ａが設けられた電極板８が、スペーサ部はんだ６によってＩＧＢＴ４と接合されると、スペーサワイヤ１１ａのループ形状の先端部がＩＧＢＴ４の表面に接触して、ΔＬの高さ分だけたわみ、実線で示すスペーサワイヤ１１ａの形状となり、スペーサ部はんだ６の厚みがｄとなるように接合される。
また、図４の（ｂ）に示すように、電極板８の開口部８ａの直径を２Ｒ、電極板８とＩＧＢＴ４との間の距離である離間距離Ａ１の所望の値をｄとする。このとき、スペーサワイヤ１１ａの長さＬは、以下の式（１）の範囲内が好適である。なお、図４の（ｂ）では、スペーサワイヤ１１ａの長さＬの下限値及び上限値に対応する長さを示す線を、それぞれ点線で示している。

２．２（ｄ２＋Ｒ２）１／２ ＜ Ｌ ＜ （２ｄ＋４Ｒ） ・・・（１）
下限値について、Ｌ＝２（ｄ２＋Ｒ２）１／２の長さでスペーサワイヤ１１ａが設けられた場合、ＩＧＢＴ４とスペーサワイヤ１１ａ、及び、電極板８とスペーサワイヤ１１ａの接触部分はそれぞれ点になってしまう。よって、特にＩＧＢＴ４とスペーサワイヤ１１ａのループ形状の先端部との接触部分を十分に確保するためには、２．２（ｄ２＋Ｒ２）１／２よりも長くスペーサワイヤ１１ａが設けられることが望ましい。
上限値について、スペーサワイヤ１１ａの長さＬが上限値の（２ｄ＋４Ｒ）よりも長く設けられた場合、スペーサ部はんだ６による接合時に、スペーサワイヤ１１ａのループ形状の先端部がまずＩＧＢＴ４のエミッタ電極４ａに接触することでスペーサワイヤ１１ａがたるみ、たるんだスペーサワイヤ１１ａがＩＧＢＴ４のゲート電極４ｂ又はその他の信号電極（図示せず）に接触して絶縁不良を引き起こす可能性がある。したがって、上記の式（２）の範囲でスペーサワイヤ１１ａの長さＬを設定することで、スペーサワイヤ１１ａが電極板８の支持部材として機能し、電極板８とＩＧＢＴ４との間の離間距離Ａ１を所望の値ｄに設けることができ、絶縁不良を生じないようにすることができる。
また、図４の（ａ）に戻って、スペーサワイヤ１１ａが電極板８の支持部材として機能し、電極板８とＩＧＢＴ４との間の離間距離Ａ１を所望の値ｄとするためには、スペーサワイヤ１１ａのワイヤ高さは少なくともｄ以上である必要があり、さらに、スペーサワイヤ１１ａがたわむ場合には、電極板８にスペーサワイヤ１１ａを設けた状態では、スペーサワイヤ１１ａのワイヤ高さは（ｄ＋ΔＬ）となる。
ここで、スペーサワイヤ１１ａのワイヤ高さを（ｄ＋ΔＬ）とすると、スペーサワイヤ１１ａのワイヤ径をｒとしたとき、以下の式（２）で示す範囲で設けると好適である。

２ｒ ≦ （ｄ＋ΔＬ） ≦ ２０ｒ ・・・（２）

上記の式（２）については、安定して適切なループ形状のスペーサワイヤ１１ａを形成すること、及び、ループ形状の高さが高くなりすぎると剛性が失われることを考慮して、このような範囲にすることが望ましい。
また、本実施の形態の電力用半導体装置１００では、図１に示すように、スペーサワイヤ１１ａ、１１ｂ及び外部主端子２４と接合される電極板８の一端の３点で、電極板８を支持している。電極板８を支持する接点が３点あれば平面を一義的に決定できるため、安定して電極板８を支持するには、３点以上の接点が設けられることが好適である。すなわち、電極板８の一端が外部主端子２４上に支持されるとすると、スペーサワイヤは、２本以上設けられることが望ましい。このとき、スペーサワイヤの設けられる位置は、電極板８の裏面のうちＩＧＢＴ４とダイオード５とに対向する部位にそれぞれ１本ずつ設けることに限られず、例えば、電極板８の裏面のうちＩＧＢＴ４と対向する部位に２本設けられてもよい。
さらに、電極板８を支持する接点によって囲まれる領域内、すなわち、例えば接点が３点であれば接点によって規定される三角形の領域内に、電極板８の重心が位置するようにスペーサワイヤを設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。
なお、本実施の形態の電力用半導体装置１００では、図２に示すように、電極板８の開口部８ａ、８ｂが円形である場合について説明したが、これに限られるものではなく、楕円形、四角形、略四角形、その他の多角形、略楕円形又は略四角形の中央付近を細くした形状等、任意の形状の開口部を設けてもよい。楕円形や一部を細くした形状等では、開口部を跨いでループ形状のスペーサワイヤを設ける際に、ワイヤ長さを短くすることができる利点がある。また、開口部を設けずに、電極板の一部に外縁まで繋がる複数のスリットを設けて、フォーク形状を形成した電極板としてもよい。これは、他の実施の形態でも同様である。
このように構成された電力用半導体装置１００の効果について説明する。
セラミック基板１は、窒化アルミニウム製のセラミック基材１ｂに銅製の導体層１ｃ、１ｄが両面に形成されたものであり、全体での熱膨張係数は約１０ｐｐｍ／Ｋである。また、銅製の電極板８の熱膨張係数は、１６ｐｐｍ／Ｋである。これに対して、Ｓｉ製の電力用半導体素子であるＩＧＢＴ４及びダイオード５の熱膨張係数は、３～４ｐｐｍ／Ｋである。つまり、特に電極板８とＩＧＢＴ４、電極板８とダイオード５との熱膨張係数の差が大きいため、ＩＧＢＴ４及びダイオード５の発熱等による温度変化によってスペーサ部はんだ６、７による接合部には大きな熱応力が発生し、はんだにクラックが生じる等、信頼性に影響を及ぼしてしまう懸念があった。
本実施の形態の電力用半導体装置１００では、電極板８とＩＧＢＴ４との間、電極板８とダイオード５との間の離間距離Ａ１を規定して、スペーサ部はんだ６、７を所望の厚さに調整できるように、スペーサワイヤ１１ａ、１１ｂが設けられている。スペーサワイヤ１１ａ、１１ｂはループ形状を呈したワイヤであるため、その高さ及びワイヤ長さを所望の値に容易に調整できる。そして、必要なはんだ厚みに応じてループ形状を調整したスペーサワイヤ１１ａ、１１ｂが電極板８の裏面に設けられていることで、スペーサ部はんだ６、７の厚みを所望の厚みに設定することができる。かかる構造によって、熱膨張係数の差が大きい部材間の熱ひずみを低減することができるため、信頼性の高い電力用半導体装置を得ることができるという効果を奏する。
また、スペーサワイヤ１１ａ、１１ｂは、ループ形状を呈したアルミワイヤであるため、熱応力等によるパッケージの変形に対してスペーサワイヤ１１ａ、１１ｂが追従して変形することができるので、熱応力の低減に寄与する効果を奏する。
さらに、スペーサワイヤ１１ａ、１１ｂは柔軟性があるため、電力用半導体素子のＩＧＢＴ４やダイオード５の表面にワイヤが接触しても、電力用半導体素子へのダメージを抑制することができるという効果を奏する。また、スペーサワイヤ１１ａ、１１ｂの表面がＩＧＢＴ４及びダイオード５の表面に接触して、電極板８の重み等によってスペーサワイヤ１１ａ、１１ｂがたわんだとしても、少なくともワイヤ太さ以上のスペーサ部はんだ６、７の厚みを確保することができる。
また、本実施の形態の電力用半導体装置１００では、スペーサワイヤ１１ａ、１１ｂは、電極板８の開口部８ａ、８ｂを跨ぐようにして設けられている。開口部８ａ、８ｂの近傍では、はんだ等の接合部材中のボイドが抜けやすくなるため、スペーサワイヤ１１ａ、１１ｂによるボイドのトラップが生じにくくなり、スペーサ部はんだ６、７による接合部の信頼性が向上するという特有の効果を奏する。
なお、本実施の形態では、電力用半導体装置１００が、電力用半導体素子としてＩＧＢＴ４とダイオード５とを１対備える１ｉｎ１タイプの場合について説明したが、これに限られるものではなく、例えばＩＧＢＴ４とダイオード５とを２対備える２ｉｎ１又は６対備える６ｉｎ１であってもよい。以下の変形例及び他の実施の形態でも同様とする。
本発明に係る実施の形態１の電力用半導体装置の変形例について、図５を用いて説明する。図５は、本実施の形態の電力用半導体装置１００を変形した電力用半導体装置１０１を示す断面図である。
本実施の形態の電力用半導体装置１００では、ケース２２を備え、セラミック基板１とケース２２とで囲まれた領域に封止部材２６を充填する構成について説明したが、図４に示すように、ケースを用いずに金型を用いてトランスファーモールド封止樹脂２８によって封止するトランスファーモールドパッケージの電力用半導体装置１０１としてもよい。
このように構成された電力用半導体装置１０１にあっても、本実施の形態で説明した電力用半導体装置１００と同様に、電力用半導体装置１０１の信頼性が向上する効果を奏する。なお、電力用半導体装置１０１は、トランスファーモールド封止樹脂２８によって封止するトランスファーモールドパッケージである点が特徴のため、矛盾がない限りは他の実施の形態に適用してもよい。
実施の形態２．
本発明に係る実施の形態２の電力用半導体装置について、図６を用いて説明する。図６は、本実施の形態の電力用半導体装置２００を示す断面図である。
実施の形態２の電力用半導体装置２００は、ＩＧＢＴ４及びダイオード５と電極板８との間にスペーサワイヤ１２ａ、１２ｂ（支持部材）を備え、スペーサワイヤ１２ａ、１２ｂの設けられる位置が、実施の形態１の電力用半導体装置１００のスペーサワイヤ１１ａ、１１ｂとは異なる。実施の形態２の電力用半導体装置２００のその他の構成は、実施の形態１の電力用半導体装置１００と同一である。
スペーサワイヤ１２ａ、１２ｂは、電極板８の裏面のスペーサ部はんだ６、７による接合部以外の部分で、ＩＧＢＴ４及びダイオード５に対向するように、ループ形状を呈してワイヤボンディングされて設けられる。スペーサワイヤ１２ａ、１２ｂのループ形状の先端部は、ＩＧＢＴ４とダイオード５との表面絶縁層、すなわち素子表面のうち電極を備えていない部分にそれぞれ接触するように位置決めされる。
スペーサワイヤ１２ａ、１２ｂは、実施の形態１のスペーサワイヤ１１ａ、１１ｂと同様に、主として部材間の電気的接合のために設けられるボンディングワイヤと同様の方法で形成することができ、ワイヤ高さやエッジ距離、ワイヤ長さ等を必要な値に容易に調整可能である。このため、図５に示すように、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ２が所望の値となるようにスペーサワイヤ１２ａ、１２ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサワイヤ１２ａ、１２ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ２を設けた位置になるように、電極板８を支持する支持部材として機能する。
なお、実施の形態１のスペーサワイヤ１１ａ、１１ｂと同様に、スペーサワイヤ１２ａ、１２ｂが電極板８の支持部材として機能し、電極板８とＩＧＢＴ４との間の距離である離間距離Ａ２を所望の値ｄとするためには、スペーサワイヤ１２ａ、１２ｂのワイヤ高さは少なくともｄ以上である必要があり、さらに、スペーサワイヤ１２ａ、１２ｂがたわむ場合には、スペーサワイヤ１２ａのワイヤ高さは、たわみ量の高さをΔＬとしたとき、（ｄ＋ΔＬ）となる。
また、実施の形態１と同様に、安定して電極板８を支持するためには、３点以上の接点が設けられることが好適であるため、電極板８の一端が外部主端子２４上に支持されるとすると、スペーサワイヤは、２本以上設けられることが望ましい。このとき、スペーサワイヤの設けられる位置は、ＩＧＢＴ４とダイオード５とに対向する電極板８の面上にそれぞれ１本ずつに限られず、例えば、ＩＧＢＴ４と対向する電極板８の面上に２本設けられてもよい。
さらに、電極板８を支持する接点によって囲まれる領域内、すなわち、例えば接点が３点であれば接点によって規定される三角形の領域内に、電極板８の重心があるようにスペーサワイヤを設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。
このように構成された電力用半導体装置２００の効果について説明する。
電力用半導体装置２００のスペーサワイヤ１２ａ、１２ｂは、電極板８の裏面のスペーサ部はんだ６、７による接合部以外の部分に設けられているため、はんだに接触することがない。アルミワイヤははんだをはじく性質があるため、本実施の形態の電力用半導体装置２００では、スペーサ部はんだ６、７をより安定して設けることができ、さらに信頼性の高い電力用半導体装置を得ることができるという特有の効果を奏する。
また、実施の形態１の電力用半導体装置１００と同様に、電力用半導体装置２００は、熱膨張係数の差が大きい部材間の熱ひずみを低減することができ、信頼性の高い電力用半導体装置を得ることができるという効果を奏する。さらに、熱応力等によるパッケージの変形に対してスペーサワイヤ１２ａ、１２ｂが追従して変形することができるので、熱応力の低減に寄与する効果を奏する。また、電力用半導体素子のＩＧＢＴ４やダイオード５の表面にワイヤが接触したとしても、電力用半導体素子へのダメージを抑制することができるという効果を奏する。
実施の形態３．
本発明に係る実施の形態３の電力用半導体装置について、図７を用いて説明する。図７は、本実施の形態の電力用半導体装置３００を示す断面図である。
実施の形態３の電力用半導体装置３００は、ＩＧＢＴ４及びダイオード５と電極板８との間にスペーサ部材１３ａ、１３ｂ（支持部材）を備えることが、実施の形態１の電力用半導体装置１００と異なる。実施の形態３の電力用半導体装置３００のその他の構成は、実施の形態１の電力用半導体装置１００と同一である。
スペーサ部材１３ａ、１３ｂ（直径０．８ｍｍ、高さ０．４ｍｍ）は、シリコーン樹脂によって形成されるバンプである。スペーサ部材１３ａ、１３ｂは、電極板８の裏面のスペーサ部はんだ６、７による接合部以外の部分に、ＩＧＢＴ４及びダイオード５に対向するように、凸状の曲面を呈して設けられる。スペーサ部材１３ａ、１３ｂのバンプの先端部は、ＩＧＢＴ４及びダイオード５の表面絶縁層にそれぞれ接触する。なお、本実施の形態では、スペーサ部材１３ａ、１３ｂがシリコーン樹脂で形成される場合について説明するが、これに限られるものではなく、耐熱性及び絶縁性を有する樹脂であれば、ポリイミドやエポキシ等で形成してもよい。
スペーサ部材１３ａ、１３ｂは、樹脂によって形成されるバンプであるため、スペーサ部材１３ａ、１３ｂの材料の粘度等によって、所望の高さに容易に調整可能である。このため、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ３が所望の値となるようにスペーサ部材１３ａ、１３ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサ部材１３ａ、１３ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ３を設けた位置になるように、電極板８を支持する支持部材として機能する。
また、実施の形態１と同様に、安定して電極板８を支持するためには、３点以上の接点が設けられることが好適であるため、電極板８の一端が外部主端子２４上に支持されるとすると、スペーサ部材は、２箇所以上に設けられることが望ましい。このとき、スペーサ部材の設けられる位置は、ＩＧＢＴ４及びダイオード５の上にそれぞれ１箇所ずつに限られず、例えば、ＩＧＢＴ４上に２箇所設けられてもよい。
さらに、電極板８を支持する接点によって囲まれる領域内、すなわち、例えば接点が３点であれば接点によって形成される三角形の領域内に、電極板８の重心があるようにスペーサ部材を設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。
このように構成された電力用半導体装置３００の効果について説明する。
スペーサ部材１３ａ、１３ｂは樹脂製のバンプであるので、材料の粘度等によって所望のバンプ高さに形成することができる。これによって、スペーサ部はんだ６、７の厚みを精度良く所望の厚みに設けることができ、さらに、電極板８の重み等によって大きな変形が起こりにくいため、高精度でスペーサ部はんだ６、７の厚みを調整でき、さらに信頼性の高い電力用半導体装置を得ることができるという特有の効果を奏する。
また、スペーサ部材１３ａ、１３ｂは、絶縁性の高い樹脂で形成されることで、電力用半導体装置３００全体での電気特性への影響を生じにくくすることができ、信頼性が向上した電力用半導体装置を得ることができるという特有の効果を奏する。
本発明に係る実施の形態３の電力用半導体装置の第１の変形例について、図８を用いて説明する。図８は、本実施の形態の電力用半導体装置３００を変形した電力用半導体装置３０１を示す断面図である。
本実施の形態の電力用半導体装置３００では、スペーサ部材１３ａ、１３ｂが電極板８に設けられる構成について説明したが、図８に示すように、ＩＧＢＴ４及びダイオード５の表面のスペーサ部はんだ６、７による接合部以外の部分に、電極板８に対向するように設けられるスペーサ部材１４ａ、１４ｂを備える電力用半導体装置３０１としてもよい。
スペーサ部材１４ａ、１４ｂは、スペーサ部材１３ａ、１３ｂと同様に、シリコーン樹脂によって形成されるバンプである。スペーサ部材１４ａ、１４ｂは、ＩＧＢＴ４及びダイオード５の表面絶縁層に、電極板８に対向するように、凸状の曲面を呈して設けられる。スペーサ部材１４ａ、１４ｂのバンプの先端部は、電極板８の裏面に接触する。
また、スペーサ部材１４ａ、１４ｂは、スペーサ部材１３ａ、１３ｂと同様に、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ３を設けた位置になるように、電極板８を支持する支持部材として機能する。
このように構成された電力用半導体装置３０１にあっては、スペーサ部材１４ａ、１４ｂをＩＧＢＴ４及びダイオード５の表面にそれぞれ設けるため、接着剤２１を用いてセラミック基板１をケース２２に接着する工程において、同一工程内でスペーサ部材１４ａ、１４ｂを設けることができる。したがって、製造工程に容易に組み込むことができるという特有の効果を奏する。
また、電力用半導体装置３０１は、本実施の形態で説明した電力用半導体装置３００と同様に、高精度でスペーサ部はんだ６、７の厚みを調整でき、信頼性の高い電力用半導体装置を得ることができるという効果を奏する。
本発明に係る実施の形態３の電力用半導体装置の第２の変形例について、図９を用いて説明する。図９は、本実施の形態の電力用半導体装置３００を変形した電力用半導体装置３０２を示す断面図である。
本実施の形態の電力用半導体装置３００では、スペーサ部材１３ａ、１３ｂが樹脂製のバンプである構成について説明したが、図９に示すように、スペーサ部材１５ａ、１５ｂ（支持部材）にシリコーン製の接着剤を用いる電力用半導体装置３０２としてもよい。
スペーサ部材１５ａ、１５ｂは、絶縁性のシリコーン接着剤で形成される。電力用半導体装置３０２の製造工程においては、スペーサ部はんだ６、７によるはんだ溶融接合がされる前に、ＩＧＢＴ４及びダイオード５と電極板８とをスペーサ部材１５ａ、１５ｂによって接着しておき、スペーサ部はんだ６、７に用いられるはんだを溶融させるための加熱途中で接着剤を硬化させることができる。
スペーサ部材１５ａ、１５ｂは、シリコーン接着剤で形成されるため、接着剤の粘度等によって、必要な高さに調整して設けることが容易である。このため、ＩＧＢＴ４及びダイオード５と電極板８との間が所望の離間距離Ａ４となるようにスペーサ部材１５ａ、１５ｂを設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、スペーサ部材１５ａ、１５ｂは、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ４を設けた位置になるように、電極板８を支持する支持部材として機能する。
このように構成された電力用半導体装置３０２にあっては、スペーサ部はんだ６、７によるはんだ溶融接合がされる前に、ＩＧＢＴ４及びダイオード５と電極板８とをスペーサ部材１５ａ、１５ｂによって接着しておくことができるため、製造工程における電極板８の傾きを防止することができ、スペーサ部はんだ６、７の厚みをより精度よく調整することができるという特有の効果を奏する。
実施の形態４．
本発明に係る実施の形態４の電力用半導体装置について、図１０を用いて説明する。図１０は、本実施の形態の電力用半導体装置４００を示す断面図である。
実施の形態４の電力用半導体装置４００は、ケース３２の一部を突出し、電極板８を支持するケース突出部１６（支持部材）を備えることが、実施の形態１の電力用半導体装置１００と異なる。実施の形態４の電力用半導体装置４００のその他の構成は、実施の形態１の電力用半導体装置１００と同一である。
図１０に示すように、ケース突出部１６は、セラミック基板１より上側において、電極板８の裏面を支持するように、ケース３２から突出したケース３２の一部である。ケース突出部１６は、一端がケース３２から突出し、他端が電極板８の裏面に接触するように設けられている。また、ケース突出部１６は、セラミック基板１上のＩＧＢＴ４及びダイオード５が設けられる位置とは別個の位置に設けられることが望ましい。
ケース突出部１６は、ケース３２の一部として形成されるため、ケース３２の金型の一部を設計変更して必要な位置に設けることが容易である。このため、ＩＧＢＴ４及びダイオード５と電極板８との間の離間距離Ａ５が所望の値となるようにケース突出部１６を設けることで、スペーサ部はんだ６、７の厚さを調整することが可能となる。すなわち、ケース突出部１６は、電極板８の高さ方向の位置がＩＧＢＴ４及びダイオード５に対して所望の離間距離Ａ５を設けた位置になるように、電極板８を支持する支持部材として機能する。
ここで、実施の形態１と同様に、安定して電極板８を支持するためには、３点以上の接点が設けられることが好適である。よって、電極板８の一端が外部主端子２４上に支持されるとすると、ケース突出部１６は、図１０では１つのみ図示しているが、２つ以上設けられるとさらに良い。
また、電極板８を支持する接点が３点以上の場合は、接点によって囲まれる領域内に、電極板８の重心があるようにスペーサワイヤを設けると良い。これによって、電極板８を接合する際に、電極板８の傾きを抑制することができる。
このように構成された電力用半導体装置４００の効果について説明する。
ケース突出部１６はケース３２の一部を突出した部分であるので、ケースの金型を一部設計変更するだけで形成することができ、その高さ調整が容易である。これによって、スペーサ部はんだ６、７の厚みをさらに精度良く所望の厚みに設けることができ、さらに信頼性の高い電力用半導体装置を得ることができるという特有の効果を奏する。
また、ケース突出部１６は、ケース３２と同じく絶縁性の高いＰＰＳ等の材料で形成されるため、電力用半導体装置４００全体での電気特性への影響を生じにくくすることができ、信頼性が向上した電力用半導体装置を得ることができるという特有の効果を奏する。
実施の形態５．
上述した実施の形態１～４のいずれかに係る電力用半導体装置が搭載された、本発明に係る実施の形態５の電力変換装置について図１１を用いて説明する。図１１は、本実施の形態の電力変換装置を説明するためのブロック図であり、図１１の全体は本実施の形態の電力変換装置が適用された電力変換システムを示している。以下、実施の形態５が三相のインバータである場合について具体的に説明する。
図１１に示す電力変換システムは、本実施の形態の電力変換装置５００、電源５１０、負荷５２０から構成される。電源５１０は、直流電源であり、電力変換装置５００に直流電力を供給する。電源５１０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５１０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置５００は、電源５１０と負荷５２０の間に接続された三相のインバータであり、電源５１０から供給された直流電力を交流電力に変換し、負荷５２０に交流電力を供給する。電力変換装置５００は、図１１に示すように、入力される直流電力を交流電力に変換して出力する主変換回路５０１と、主変換回路５０１を制御する制御信号を主変換回路５０１に出力する制御回路５０３とを備えている。
負荷５２０は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。なお、負荷５２０は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、本実施の形態の電力変換装置５００の詳細を説明する。主変換回路５０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５１０から供給される直流電力を交流電力に変換し、負荷５２０に供給する。主変換回路５０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路５０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路５０１の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上記した実施の形態１～４のいずれかに係る電力用半導体装置５０２を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路５０１の３つの出力端子は、負荷５２０に接続される。
また、主変換回路５０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は電力用半導体装置５０２に内蔵されていてもよいし、電力用半導体装置５０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路５０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路５０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路５０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路５０３は、負荷５２０に所望の電力が供給されるように主変換回路５０１のスイッチング素子を制御する。具体的には、負荷５２０に供給すべき電力に基づいて主変換回路５０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路５０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路５０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態の電力変換装置では、主変換回路５０１のスイッチング素子と還流ダイオードの少なくともいずれかに実施の形態１～４のいずれかに係る電力用半導体装置を適用するため、信頼性向上を実現することができるという効果を奏する。
なお、本実施の形態では、２レベルの三相インバータに適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本実施の形態を適用することも可能である。
また、本実施の形態の電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１ セラミック基板、 １ａ 表面電極、 １ｂ セラミック基材、 １ｃ、 １ｄ 導体層
２、 ３ ダイボンド用はんだ
４ ＩＧＢＴ、 ４ａ エミッタ電極、 ４ｂ ゲート電極
５ ダイオード、 ５ａ エミッタ電極
６、 ７ スペーサ部はんだ
８、 ９ 電極板、 ８ａ、 ８ｂ 開口部
１１ａ、 １１ｂ、 １２ａ、 １２ｂ スペーサワイヤ
１３ａ、 １３ｂ、 １４ａ、 １４ｂ、 １５ａ、 １５ｂ スペーサ部材
１６ ケース突出部
２１ 接着剤
２２、 ３２ ケース
２３ 信号端子
２４ 外部主端子、 ２４ａ 第１外部主端子、 ２４ｂ 第２外部主端子
２５ 接続ワイヤ
２６ 封止部材
２７ 主端子接合はんだ
２８ トランスファーモールド封止樹脂
１００、 １０１、 ２００、 ３００、 ３０１、 ３０２、 ４００、 ５０２ 電力用半導体装置
５００ 電力変換装置
５０１ 主変換回路
５０３ 制御回路
５１０ 電源
５２０ 負荷
Ａ１、 Ａ２、 Ａ３、 Ａ４、 Ａ５ 離間距離

Claims (6)

  1. 絶縁基板と、
    表面に電極及び表面絶縁層が設けられ、裏面が前記絶縁基板に接合された電力用半導体素子と、
    裏面が前記絶縁基板に対向するように配置された電極板と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電極と前記電極板とを接合する導電性の接合部材と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電力用半導体素子と前記電極板との離間距離を規定する支持部材と、
    を備え、
    前記支持部材は、前記電極板の裏面にワイヤボンディングされ、ループ形状を呈するワイヤであり、
    前記電極板は、前記電極と対向する部位に開口部を有し、
    前記ワイヤは、前記開口部を跨ぐようにワイヤボンディングされ、
    前記ワイヤのループ形状の先端部は、前記電極に接触し、
    前記ワイヤの長さＬは、前記離間距離をｄ、前記開口部の直径を２Ｒとしたとき、以下の式、
    ２．２（ｄ ２ ＋Ｒ ２ ） １／２ ＜ Ｌ ＜ （２ｄ＋４Ｒ）
    を満たすこと
    を特徴とする電力用半導体装置。
  2. 絶縁基板と、
    表面に電極及び表面絶縁層が設けられ、裏面が前記絶縁基板に接合された電力用半導体素子と、
    裏面が前記絶縁基板に対向するように配置された電極板と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電極と前記電極板とを接合する導電性の接合部材と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電力用半導体素子と前記電極板との離間距離を規定する支持部材と、
    を備え、
    前記支持部材は、前記電極板の裏面にワイヤボンディングされ、ループ形状を呈するワイヤであり、
    前記ワイヤのループ形状の先端部が、前記表面絶縁層に接触すること
    を特徴とする電力用半導体装置。
  3. 絶縁基板と、
    表面に電極及び表面絶縁層が設けられ、裏面が前記絶縁基板に接合された電力用半導体素子と、
    裏面が前記絶縁基板に対向するように配置された電極板と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電極と前記電極板とを接合する導電性の接合部材と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電力用半導体素子と前記電極板との離間距離を規定する支持部材と、
    を備え、
    前記支持部材は、前記表面絶縁層及び前記電極板の裏面にそれぞれ接触するように設けられたスペーサ部材であり、
    前記スペーサ部材は、凸状の曲面を呈する樹脂製のバンプであること
    を特徴とする電力用半導体装置。
  4. 絶縁基板と、
    表面に電極及び表面絶縁層が設けられ、裏面が前記絶縁基板に接合された電力用半導体素子と、
    裏面が前記絶縁基板に対向するように配置された電極板と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電極と前記電極板とを接合する導電性の接合部材と、
    前記電力用半導体素子と前記電極板との間に設けられ、前記電力用半導体素子と前記電極板との離間距離を規定する支持部材と、
    を備え、
    前記支持部材は、前記表面絶縁層及び前記電極板の裏面にそれぞれ接触するように設けられたスペーサ部材であり、
    前記スペーサ部材は、前記表面絶縁層と前記電極板の裏面とを接着する絶縁性の接着剤であること
    を特徴とする電力用半導体装置。
  5. 前記支持部材は、複数設けられること
    を特徴とする請求項１～４のいずれか１項に記載の電力用半導体装置。
  6. 請求項１～５のいずれか１項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2019135022A 2019-07-23 2019-07-23 電力用半導体装置及び電力変換装置 Active JP7287164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019135022A JP7287164B2 (ja) 2019-07-23 2019-07-23 電力用半導体装置及び電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019135022A JP7287164B2 (ja) 2019-07-23 2019-07-23 電力用半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JP2021019139A JP2021019139A (ja) 2021-02-15
JP7287164B2 true JP7287164B2 (ja) 2023-06-06

Family

ID=74563722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019135022A Active JP7287164B2 (ja) 2019-07-23 2019-07-23 電力用半導体装置及び電力変換装置

Country Status (1)

Country Link
JP (1) JP7287164B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883283A (zh) * 2022-03-25 2022-08-09 清华大学 高压碳化硅芯片的封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206505A (ja) 2009-03-03 2010-09-16 Epson Toyocom Corp 圧電デバイスおよびその製造方法
WO2015111691A1 (ja) 2014-01-27 2015-07-30 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
WO2017104500A1 (ja) 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法
JP2018067611A (ja) 2016-10-19 2018-04-26 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206505A (ja) 2009-03-03 2010-09-16 Epson Toyocom Corp 圧電デバイスおよびその製造方法
WO2015111691A1 (ja) 2014-01-27 2015-07-30 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
WO2017104500A1 (ja) 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法
JP2018067611A (ja) 2016-10-19 2018-04-26 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP2021019139A (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP7109347B2 (ja) 半導体装置および電力変換装置
WO2019216161A9 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2022049660A1 (ja) 半導体装置、電力変換装置、および移動体
JP7190985B2 (ja) 半導体装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2021038688A1 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2021077777A (ja) 半導体装置
JP7278077B2 (ja) 半導体装置およびその製造方法
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021140962A1 (ja) 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7237192B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
WO2021070358A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230508

R151 Written notification of patent or utility model registration

Ref document number: 7287164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151