CN114883283A - 高压碳化硅芯片的封装结构及其制备方法 - Google Patents

高压碳化硅芯片的封装结构及其制备方法 Download PDF

Info

Publication number
CN114883283A
CN114883283A CN202210304976.2A CN202210304976A CN114883283A CN 114883283 A CN114883283 A CN 114883283A CN 202210304976 A CN202210304976 A CN 202210304976A CN 114883283 A CN114883283 A CN 114883283A
Authority
CN
China
Prior art keywords
ceramic
metal layer
electrode terminal
silicon carbide
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210304976.2A
Other languages
English (en)
Inventor
姚鹏
李现兵
杨同同
岳瑞峰
王燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202210304976.2A priority Critical patent/CN114883283A/zh
Publication of CN114883283A publication Critical patent/CN114883283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了高压碳化硅芯片的封装结构及其制备方法，该封装结构包括：陶瓷管壳、陶瓷盖板、芯片模块和绝缘填充物，陶瓷盖板盖设在陶瓷管壳的上端，芯片模块包括底座、基板、碳化硅芯片、键合线、第一电极端子和第二电极端子，底座盖设在陶瓷管壳的下端，基板上设有第一金属层和第二金属层，碳化硅芯片设在第一金属层上，碳化硅芯片的正面电极与第二金属层通过键合线相连，第一电极端子的一端与第一金属层相连，第二电极端子的一端与第二金属层相连，绝缘填充物包覆芯片模块，绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。

Description

高压碳化硅芯片的封装结构及其制备方法
技术领域
本发明属于电力电子技术领域，具体涉及一种高压碳化硅芯片的封装结构及其制备方法。
背景技术
作为电力电子技术的核心，功率半导体芯片负责对电能进行变换和控制，进而实现逆变、整流等功能。当前，电力电子技术具有节能、高效、绿色、轻型化、智能化等发展趋势，功率半导体芯片实现高效率电能转换的重要性愈发凸显。
化合物半导体材料碳化硅具有高载流子漂移速率、高禁带宽度、高热导率等优异的物理性能。基于碳化硅制造的功率半导体芯片，不仅具备电能转换效率高的特点，还具备击穿场强大以及能简化散热装置等优势。随着衬底及外延技术的不断进步，碳化硅终将大规模应用于高频、高压、大功率电力电子器件的制备。对于高压碳化硅功率芯片，其电压等级已逐步发展至10kV、15kV，甚至更高的22kV、25kV，在智能电网领域具有很大的潜在应用价值。例如，10kV以上高压碳化硅功率芯片若应用于智能电网柔性直流输电换流阀等装置，可以实现配电系统中组件串联数量的减少，进而降低系统设计复杂度，结合高效率电能转换等优点，必然大幅降低配电系统的综合运行成本。
封装集成技术是功率半导体芯片实现应用的关键环节，不仅能够实现芯片终端外绝缘、芯片与外部环境隔离，还能实现芯片与外部电路电气连接，给芯片提供机械支撑。针对高压碳化硅功率芯片的封装，如何实现芯片终端外绝缘为本领域技术人员关注的重点。当前，本领域技术人员通过增加电极端子之间距离、基板厚度，在基板底部制备凹槽，并结合向封装腔体内部填充有机绝缘材料的方式，以实现高压碳化硅功率芯片的终端外绝缘。然而，增加电极端子之间距离会造成封装模块体积增大，不符合电力电子轻型化发展趋势，增加基板厚度以及在其底部制备凹槽，会增大封装模块热阻、损失封装散热能力，不利于电力电子装置可靠性。
另一方面，当前高压封装向腔体内填充的有机绝缘材料属于由环氧树脂以及硅酮构建的绝缘材料体系。针对10kV以上高压，填充环氧树脂、硅酮凝胶以及硅酮弹性体，尽管可以保证常温下芯片终端的外绝缘，但却无法满足高温下(200℃以上)芯片终端的外绝缘要求。无论环氧树脂，还是硅酮凝胶以及硅酮弹性体，其绝缘能力均不具备足够的稳定性。具体地说，对于环氧树脂以及硅酮凝胶，随着温度的升高，其绝缘能力均大幅降低，温度升至约200℃时，环氧树脂的主体结构发生分解，造成绝缘能力丧失，而针对10kV 以上高压，硅酮凝胶的绝缘能力已降至无法实现芯片终端外绝缘。对于硅酮弹性体，尽管其绝缘能力对温度不敏感，但高于200℃时绝缘能力的等温稳定性弱，等温过程中针对10kV 以上高压，短时间内绝缘能力即降至无法实现芯片终端外绝缘。进一步地，为了改善这些有机绝缘材料绝缘性能的稳定性，有相关技术人员视这些有机绝缘材料为基体，并将纳米级无机绝缘材料颗粒(如二氧化钛、氮化铝颗粒等)作为分散相加入基体，从而形成非金属基复合绝缘材料，随后将形成的非金属基复合绝缘材料填充至封装腔体。针对此类非金属基复合绝缘材料，只有保证纳米级绝缘颗粒在基体中具备良好的分散度，方能实现绝缘性能的稳定。然而，此类复合材料制备过程中，纳米级绝缘颗粒的分散度极难控制，极易出现分散度不佳情况。分散度不佳情况下，此类复合绝缘材料的绝缘性能稳定性弱，高于 200℃时针对10kV以上高压依然无法实现芯片终端外绝缘。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种高压碳化硅芯片的封装结构及其制备方法。该封装结构能够在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一个方面，本发明提出了一种高压碳化硅芯片的封装结构。根据本发明的实施例，所述高压碳化硅芯片的封装结构包括：
陶瓷管壳，所述陶瓷管壳上下敞口；
陶瓷盖板，所述陶瓷盖板盖设在所述陶瓷管壳的上端敞口，并且所述陶瓷盖板上设有开口；
芯片模块，所述芯片模块包括：
底座，所述底座盖设在所述陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口，并且所述陶瓷盖板、所述陶瓷管壳和所述底座共同限定出腔体；
基板，所述基板设在所述底座上且位于所述腔体内，并且所述基板上远离所述底座的一侧表面设有第一金属层和第二金属层，所述第一金属层和所述第二金属层间隔布置；
碳化硅芯片和键合线，所述碳化硅芯片设在所述第一金属层上，并且所述碳化硅芯片的正面电极与所述第二金属层通过所述键合线相连；
第一电极端子和第二电极端子，所述第一电极端子的一端与所述第一金属层相连，所述第二电极端子的一端与所述第二金属层相连，所述第一电极端子的另一端和所述第二电极端子的另一端经所述开口伸出所述陶瓷盖板；
绝缘填充物，所述绝缘填充物填充在所述腔体内且包覆所述芯片模块，所述绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，其中，所述有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，所述无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
根据本发明实施例的高压碳化硅芯片的封装结构，芯片模块中的底座设在陶瓷管壳的下端以封闭陶瓷管壳的下端敞口，底座上设有基板，基板上设有第一金属层和第二金属层，碳化硅芯片设在第一金属层上，并且碳化硅芯片的正面电极与第二金属层通过键合线相连，第一电极端子的一端与第一金属层相连，第二电极端子的一端与第二金属层相连，然后向陶瓷管壳和底座形成的上端敞口腔体中填充绝缘填充物，以包覆芯片模块，并且第一电极端子和第二电极端子的上端未包覆，然后在陶瓷管壳的上端盖设陶瓷盖板，并且第一电极端子的另一端和第二电极端子的另一端经陶瓷盖板上的开口伸出陶瓷盖板，其中，绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一，上述绝缘填充物具有绝缘能力强且稳定的特点，均能耐受200℃以上高温，本发明摒弃了当前高压封装结构中围绕环氧树脂以及硅酮构建绝缘填充物的思路，从而使封装结构能够在高于200℃时针对10kV以上高压实现长期可靠服役。
另外，根据本发明上述实施例的高压碳化硅芯片的封装结构还可以具有如下附加的技术特征：
在本发明的一些实施例中，所述绝缘填充物包括绝缘薄膜和绝缘体，所述绝缘薄膜包覆所述碳化硅芯片、所述键合线、所述第一电极端子和所述第二电极端子，所述绝缘体包覆在所述绝缘薄膜上。由此，封装结构能够在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一些实施例中，所述绝缘填充物包括有机绝缘薄膜和无机绝缘体或所述绝缘材料包括无机绝缘薄膜和有机绝缘体。由此，封装结构能够在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一些实施例中，所述陶瓷管壳、所述陶瓷盖板和所述基板的材料分别独立地包括氮化硅陶瓷、氧化铝陶瓷、氮化铝陶瓷或氧化锆陶瓷。由此，有利于封装结构在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一些实施例中，所述第一金属层和所述第二金属层的材料分别独立地包括铜、铝、钨铜合金或钼铜合金。由此，有利于封装结构在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一些实施例中，所述底座的材料包括铝碳化硅复合材料或铝金刚石复合材料。由此，有利于封装结构在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一些实施例中，所述底座、基板、第一电极端子和第二电极端子中的至少之一表面沉积有金属可焊层，所述金属可焊层包括银可焊层、金可焊层或镍可焊层。由此，有利于封装结构在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的一些实施例中，所述陶瓷管壳和所述陶瓷盖板的表面形成有伞裙结构。由此，用以增加爬电距离，防止沿面放电现象发生，进而有利于封装结构在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的第二个方面，本发明提出了一种制备上述高压碳化硅芯片的封装结构的方法。根据本发明的实施例，所述制备高压碳化硅芯片的封装结构的方法包括：
(1)将基板置于底座上表面，采用耐高温互连工艺实现所述基板与所述底座之间互连；
(2)将碳化硅芯片置于所述基板的第一金属层之上，采用耐高温互连工艺实现所述碳化硅芯片的背面电极与所述第一金属层之间互连，基于引线键合工艺，将所述碳化硅芯片的正面电极与所述基板上第二金属层连接在一起；
(3)采用耐高温互连工艺，将第一电极端子的一端与所述第一金属层相连，将所述第二电极端子的一端与所述第二金属层相连；
(4)采用耐高温互连工艺将所述底座固定在陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口；
(5)向所述陶瓷管壳和所述底座形成的上端敞口腔体中填充绝缘填充物以包覆所述芯片模块，并且所述第一电极端子和所述第二电极端子的上端未包覆，然后采用耐高温互连工艺将陶瓷盖板形成在所述陶瓷管壳的上端，并且所述第一电极端子的另一端和所述第二电极端子的另一端经所述陶瓷盖板上的开口伸出所述陶瓷盖板，
其中，在步骤(5)中，所述绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，其中，所述有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，所述无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
根据本发明实施例的制备高压碳化硅芯片的封装结构的方法，采用耐高温互连工艺将基板形成在底座上，并采用耐高温互连工艺，将碳化硅芯片的背面电极固定在第一金属层上，基于引线键合工艺，将碳化硅芯片的正面电极与第二金属层连接在一起；然后采用耐高温互连工艺，将第一电极端子的一端与第一金属层相连，将第二电极端子的一端与第二金属层相连，将底座固定在陶瓷管壳的下端以封闭陶瓷管壳的下端敞口，并向陶瓷管壳和底座形成的上端敞口腔体中填充绝缘填充物，以包覆芯片模块，第一电极端子和第二电极端子的上端未包覆；然后在陶瓷管壳的上端盖设陶瓷盖板，并且第一电极端子的另一端和第二电极端子的另一端经陶瓷盖板上的开口伸出陶瓷盖板，其中，绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一，上述的绝缘填充物具有绝缘能力强且稳定的特点，均能耐受200℃以上高温，本发明摒弃了当前高压封装方法中围绕环氧树脂以及硅酮构建绝缘填充物的思路，从而使得到的封装结构能够在高于200℃时针对10kV以上高压实现长期可靠服役。
另外，根据本发明上述实施例的制备高压碳化硅芯片的封装结构的方法还可以具有如下附加的技术特征：
在本发明的一些实施例中，所述填充绝缘填充物的方法包括气相沉积、涂敷绝缘材料浆料随后固化、填充绝缘材料微粉随后振动和压实或填充绝缘材料胶体随后固化。
在本发明的一些实施例中，在采用所述耐高温互连工艺将所述底座形成在所述陶瓷管壳的下端之前，预先对所述底座和所述陶瓷管壳的相应位置进行金属可焊化处理，在采用所述耐高温互连工艺将所述陶瓷盖板形成在所述陶瓷管壳的上端之前，预先对所述陶瓷盖板和所述陶瓷管壳的相应位置进行金属可焊化处理。
在本发明的一些实施例中，所述耐高温互连工艺包括纳米银烧结、纳米铜烧结、纳米银铜混合烧结、热压焊接、冷压焊接、高温钎料钎焊连接或耐高温胶接。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例的高压碳化硅芯片的封装结构的爆炸图；
图2a是本发明一个实施例的高压碳化硅芯片的封装结构的部分示意图；
图2b是本发明一个实施例的高压碳化硅芯片的封装结构的部分示意图；
图2c是本发明一个实施例的高压碳化硅芯片的封装结构的部分示意图；
图3是本发明一个实施例的高压碳化硅芯片的封装结构封装后的结构示意图；
图4是本发明再一个实施例的高压碳化硅芯片的封装结构封装后的结构示意图；
图5是本发明一个实施例的制备高压碳化硅芯片的封装结构的方法流程示意图；
图6是施加11kV电压时实施例得到的高压封装结构的电场强度分布云图；
图7是施加14kV电压时实施例得到的高压封装结构的电场强度分布云图；
图8是施加17kV电压时实施例得到的高压封装结构的电场强度分布云图；
图9是施加20kV电压时实施例得到的高压封装结构的电场强度分布云图；
图10是施加不同电压时实施例得到的高压封装结构中氮化硅陶瓷微粉绝缘体内部的最大电场强度图；
图11是施加不同电压时实施例得到的高压封装结构中聚酰亚胺绝缘薄膜内部的最大电场强度图，
附图标记：
陶瓷管壳：10；陶瓷盖板：20；开口：201；伞裙结构：202；芯片模块：30；底座： 301；基板：302；碳化硅芯片：303；键合线：321；第一电极端子：304；第二电极端子： 305；第一金属层：31；第二金属层：32；互连层：50；绝缘填充物：40；绝缘体：401；绝缘薄膜：402。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种高压碳化硅芯片的封装结构。根据本发明的一个实施例，参考图1，高压碳化硅芯片的封装结构包括：陶瓷管壳10、陶瓷盖板20、芯片模块30和绝缘填充物40。
根据本发明的一个实施例，参考图1和图2a，陶瓷管壳10上下敞口，陶瓷盖板20盖设在陶瓷管壳10的上端敞口，并且陶瓷盖板20上设有开口201。其中，陶瓷管壳10以及陶瓷盖板20表面均具有伞裙结构202，用以增加爬电距离，防止沿面放电现象发生。需要说明的是，本领域技术人员可以根据实际需要对陶瓷管壳10和陶瓷盖板20的具体材质进行选择，例如陶瓷管壳10和陶瓷盖板20的材料可以分别独立地包括氮化硅陶瓷、氧化铝陶瓷、氮化铝陶瓷或氧化锆陶瓷，且陶瓷管壳10以及陶瓷盖板20的生产工艺温度均高于 850℃。
根据本发明的一个实施例，参考图1，芯片模块30包括底座301、基板302、碳化硅芯片303、键合线321、第一电极端子304和第二电极端子305。
根据本发明的一个实施例，参考图1和图2a，底座301盖设在陶瓷管壳10的下端以封闭陶瓷管壳10的下端敞口，并且陶瓷盖板20、陶瓷管壳10和底座301共同限定出腔体(未示出)。需要说明的是，本领域技术人员可以根据实际需要对底座301的具体材质进行选择，例如底座301的材料包括铝碳化硅复合材料或铝金刚石复合材料。
根据本发明的一个实施例，参考图1和图2b，基板302设在底座301上且位于腔体内，并且基板302上设有第一金属层31和第二金属层32，第一金属层31和第二金属层32间隔布置，优选基板302设置在底座301的中央。需要说明的是，可以根据需要在基板302 上设置多个第一金属层31和多个第二金属层32，并且多个第一金属层31之间间隔布置，多个第二金属层32之间间隔布置，同时多个第一金属层31和多个第二金属层32可以分别根据其实际需要设定其形状。另外，本领域技术人员可以根据实际需要对基板302、第一金属层31和第二金属层32的具体材质进行选择，例如，基板302的材料包括氮化硅陶瓷、氧化铝陶瓷、氮化铝陶瓷或氧化锆陶瓷，第一金属层31和第二金属层32的材料分别独立地包括铜、铝、钨铜合金或钼铜合金。
根据本发明的一个实施例，参考图1和图2b，碳化硅芯片303设在第一金属层31上且位于腔体内，并且碳化硅芯片303的正面电极与第二金属层32通过键合线321相连。优选地，碳化硅芯片303的个数与上述基板302上第一金属层31的个数一一对应，即每个第一金属层31上均设有一个碳化硅芯片303。根据实际需要，设置在每个第一金属层31上的碳化硅芯片303可以相同或不同，并且每个碳化硅芯片303的正面电极可以与多个第二金属层32通过键合线321相连。需要说明的是，本申请采用的碳化硅芯片303为本领域常规的碳化硅芯片，此处不再赘述。
进一步地，本领域技术人员可以根据实际需要对键合线321的形态和材质进行选择，例如，键合线321的形态包括金属丝材或金属带材，并且其材料包括金、铝、银、铜或镍，所用的材料均可耐受200℃以上的高温。
根据本发明的一个实施例，参考图1、图2a和图2b，第一电极端子304的一端与第一金属层31相连，第二电极端子305的一端与第二金属层32相连，并且第一电极端子304 的另一端和第二电极端子305的另一端经开口201伸出陶瓷盖板20。优选地，第一电极端子304与第一金属层31数量一一对应，第二电极端子305与第二金属层32一一对应，即每个第一金属层31均连接一个第一电极端子304，同时每个第二金属层32上均连接一个第二电极端子305。
需要说明的是，本领域技术人员可以根据实际需要对第一电极端子304、第二电极端子305的具体材质进行选择，例如，第一电极端子304和第二电极端子305的材料分别独立地包括铜、铝、钨铜合金或钼铜合金。优选地，基板302的绝缘电压是碳化硅芯片303 额定电压的1.5倍。进一步地，可以根据需要在底座301、基板302、第一电极端子304和第二电极端子305表面沉积金属可焊层(未示出)，金属可焊层包括银可焊层、金可焊层、铜可焊层或镍可焊层，并且金属可焊层厚度为1μm～5μm。进一步地，碳化硅芯片303的电压等级为11kV～20kV。
根据本发明的一个实施例，参考图1，绝缘填充物40填充在腔体内且包覆芯片模块30，并且第一电极端子304和第二电极端子305的上端未包覆。根据实际需要，绝缘填充物40包括有机绝缘材料和无机绝缘材料中的至少之一，其中，有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。该类绝缘填充物具有绝缘能力强且稳定的特点。优选地，苯并环丁烯为胶体状态，帕利灵、聚酰亚胺、氧化硼以及二氧化硅均具有两种状态，分别为微粉态以及浆料态，陶瓷包括氮化硅陶瓷、氧化铝陶瓷、氮化铝陶瓷、氧化锆陶瓷以及氮化硼陶瓷，各类陶瓷均具有两种状态，分别为微粉态以及浆料态。其中，对于微粉态绝缘填充物40，其粉体粒径优选为0.1μm～500μm。
根据本发明的一个实施例，参考图1、图2b、图2c、图3，绝缘填充物40包括绝缘薄膜402和绝缘体401，绝缘薄膜402包覆碳化硅芯片303、键合线321、第一电极端子304 和第二电极端子305，绝缘体401包覆在绝缘薄膜402上，从而使绝缘填充物40包覆芯片模块30。需要说明的是，绝缘薄膜402可以为单层或连续多层，每层薄膜通过气相沉积或涂敷绝缘材料浆料随后固化的方式形成。绝缘体401由微粉态绝缘材料、浆料态绝缘材料以及胶体态绝缘材料中的至少之一形成。微粉态绝缘材料填入腔体后，需依次进行振动以及表面压实处理，而浆料态绝缘材料以及胶体态绝缘材料填入腔体后，需进行固化处理。进一步地，应首先实现绝缘薄膜402包覆碳化硅芯片303、键合线321、第一电极端子304 和第二电极端子305，然后再实现绝缘体401包覆在绝缘薄膜402上。
进一步地，绝缘填充物40包括有机绝缘薄膜402和无机绝缘体401或绝缘填充物40包括无机绝缘薄膜402和有机绝缘体401。例如，以无机绝缘体401和有机绝缘薄膜402 的组合方式对腔体进行填充，有机绝缘薄膜402可以分为两种形式，一种形式为单层薄膜，例如聚酰亚胺薄膜，单层聚酰亚胺薄膜的厚度为3μm～100μm，另一种形式为不同材料薄膜构成的连续两层薄膜，例如由聚酰亚胺薄膜以及帕利灵薄膜构成的连续两层薄膜，其中，聚酰亚胺薄膜的厚度为3μm～100μm，帕利灵薄膜的厚度为5μm～30μm，且聚酰亚胺薄膜通过涂敷聚酰亚胺浆料后再加热固化的方式制备而成，帕利灵薄膜基于物理气相沉积方式制备而成。优选地，加热固化温度为100℃～150℃。然后向腔体内填充陶瓷微粉，例如氮化硅陶瓷微粉、氧化铝陶瓷微粉、氮化铝陶瓷微粉、氧化锆陶瓷微粉以及氮化硼陶瓷微粉中的至少之一，并依次进行机械振动及表面压实处理。对于机械振动，振动频率优选为 10Hz～1000Hz，振动时间优选为1min～20min。
进一步地，通过有机绝缘薄膜402和无机绝缘体401或无机绝缘薄膜402和有机绝缘体401的搭配方式对腔体进行填充，可以保证绝缘填充物40绝缘性能的稳定性，从而解决当前高压封装结构中非金属基复合绝缘填充物的绝缘性能稳定性受纳米级颗粒分散度影响的问题。
根据本发明的一个实施例，参考图1和图2a、2b，陶瓷盖板20盖设在陶瓷管壳10的上端、底座301盖设在陶瓷管壳10的下端以封闭陶瓷管壳10的下端敞口、基板302设在底座301上、碳化硅芯片303设在第一金属层31上、第一电极端子304的一端与第一金属层31相连、第二电极端子305的一端与第二金属层32相连均采用耐高温互连工艺实现，耐高温互连工艺可以形成互连层50，互连层50能够耐受200℃以上高温。需要说明的是，耐高温互连工艺包括纳米银烧结、纳米铜烧结、纳米银铜混合烧结、热压焊接、冷压焊接、高温钎料钎焊连接以及耐高温胶接。对于高温钎料钎焊连接，所用钎料的熔点不低于500℃。
根据本发明的再一个实施例，参考图4，腔体内可以仅填充绝缘体401，即碳化硅芯片 303、键合线321、第一电极端子304和第二电极端子305均不进行绝缘薄膜402的包覆。例如，可以向腔体中填充苯并环丁烯胶体，然后在真空环境中依次进行排气处理以及加热固化处理，从而形成绝缘体401，其中，真空环境的真空度为0.1Pa～100Pa，加热固化的温度为100℃～150℃。
根据本发明实施例的高压碳化硅芯片的封装结构具有如下之一优点：
1、本发明的高压碳化硅芯片的封装结构能够解决当前高压封装结构中，围绕环氧树脂以及硅酮构建绝缘填充物所致的高于200℃时针对10kV以上高压无法实现芯片终端外绝缘的问题；
2、本发明的高压碳化硅芯片的封装结构能够解决当前高压封装结构中，环氧树脂基或硅酮基复合绝缘填充物的绝缘性能稳定性受纳米级颗粒分散度影响的问题；
3、本发明的高压碳化硅芯片的封装结构能够解决当前高压封装结构中互连层在温度高于200℃时发生熔化或蠕变现象所致的芯片失效问题。
综上，本发明的高压碳化硅芯片的封装结构能够在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的第二个方面，本发明提出了一种制备上述高压碳化硅芯片的封装结构的方法。根据本发明的一个实施例，参考图5，该方法包括：
S100：将基板置于底座上表面，采用耐高温互连工艺实现基板与底座之间互连
该步骤中，将基板置于底座上表面，采用耐高温互连工艺实现基板与底座之间互连。需要说明的是，耐高温互连工艺、基板和底座的具体类型同于上文描述，此处不再赘述。
S200：将碳化硅芯片置于基板的第一金属层之上，采用耐高温互连工艺实现碳化硅芯片的背面电极与第一金属层之间互连，基于引线键合工艺，将碳化硅芯片的正面电极与基板上第二金属层连接在一起
该步骤中，将碳化硅芯片置于基板的第一金属层之上，采用耐高温互连工艺实现碳化硅芯片的背面电极与第一金属层之间互连，基于引线键合工艺，将碳化硅芯片的正面电极与基板上第二金属层连接在一起。进一步地，可以根据需要在第一电极端子和第二电极端子表面沉积金属可焊层(未示出)，金属可焊层包括银可焊层、金可焊层、铜可焊层或镍可焊层，并且金属可焊层厚度为1μm～5μm。
需要说明的是，第一金属层、第二金属层、键合线的具体类型同于上文描述，此处不再赘述。
S300：采用耐高温互连工艺，将第一电极端子的一端与第一金属层相连，将第二电极端子的一端与第二金属层相连
需要说明的是，第一电极端子、第二电极端子的具体类型同于上文描述，此处不再赘述。
S400：采用耐高温互连工艺将底座形成在陶瓷管壳的下端以封闭陶瓷管壳的下端敞口
该步骤中，采用耐高温互连工艺将底座和陶瓷管壳的下端敞口处相连，以封闭陶瓷管壳的下端敞口。需要说明的是，陶瓷管壳的具体类型同于上文描述，此处不再赘述。
进一步地，采用耐高温互连工艺将上述底座形成在上述陶瓷管壳的下端之前，本领域技术人员可以根据实际需要预先对陶瓷管壳的相应位置进行金属可焊化处理。需要说明的是，“金属可焊化处理”为本领域常规操作，此处不再赘述。
S500：向陶瓷管壳和底座形成的上端敞口腔体中填充绝缘填充物以包覆芯片模块，并且第一电极端子和第二电极端子的上端未包覆，然后采用耐高温互连工艺将陶瓷盖板形成在陶瓷管壳的上端，并且第一电极端子的另一端和第二电极端子的另一端经陶瓷盖板上的开口伸出陶瓷盖板
该步骤中，向陶瓷管壳和底座形成的上端敞口腔体中填充绝缘填充物以包覆芯片模块，并且第一电极端子和第二电极端子的上端未包覆，然后采用耐高温互连工艺将陶瓷盖板形成在陶瓷管壳的上端，并且第一电极端子的另一端和第二电极端子的另一端经陶瓷盖板上的开口伸出陶瓷盖板，即可得到高压碳化硅芯片的封装结构，绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，其中，有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。根据实际需要，填充绝缘填充物的方法包括气相沉积、涂敷绝缘材料浆料随后固化、填充绝缘材料微粉随后振动和压实或填充绝缘材料胶体随后固化。
需要说明的是，陶瓷盖板的具体类型同于上文描述，此处不再赘述。
进一步地，在采用耐高温互连工艺将陶瓷盖板形成在陶瓷管壳的上端之前，本领域技术人员可以根据实际需要预先对陶瓷盖板和陶瓷管壳的相应位置进行金属可焊化处理。需要说明的是，“金属可焊化处理”为本领域常规操作，此处不再赘述。
由此，该方法制备得到的高压碳化硅芯片的封装结构可以实现高于200℃时针对10kV 以上高压的芯片终端外绝缘，并解决当前高压封装结构中互连层在温度高于200℃时，发生熔化或蠕变现象所致的芯片失效问题，进而实现在高于200℃时针对10kV以上高压的长期可靠服役。
需要说明的是，上述针对高压碳化硅芯片的封装结构所描述的特征和优点同样适用于该制备高压碳化硅芯片的封装结构的方法，此处不再赘述。
下面参考具体实施例，对本发明进行描述，需要说明的是，这些实施例仅仅是描述性的，而不以任何方式限制本发明。
实施例
制备高压碳化硅芯片的封装结构的方法包括：
(1)采用纳米银颗粒烧结工艺将氮化硅陶瓷基板形成在铝碳化硅底座的中央，其中，底座的长度、宽度、厚度分别为60mm～66mm、38mm～43mm、3mm～4mm；
(2)氮化硅陶瓷基板远离底座的一侧具有间隔布置的第一金属层(铜层)和第二金属层(铜层)，采用纳米银颗粒烧结工艺将碳化硅芯片的背面电极形成在第一金属层上，并且碳化硅芯片的正面电极与第二金属层通过键合线相连(纳米银颗粒烧结通过烧结纳米银膏方式实现，烧结温度为180～230℃，引线键合通过超声焊方式实现，键合线为丝状铝线)，采用纳米银颗粒烧结工艺将金属铜材质第一电极端子的一端与第一金属层相连，将金属铜材质第二电极端子的一端与第二金属层相连；
(3)采用纳米银颗粒烧结工艺将底座形成在氮化硅陶瓷管壳的下端以封闭氮化硅陶瓷管壳的下端敞口，其中，实施纳米银颗粒烧结工艺之前，预先对氮化硅陶瓷管壳的相应位置进行金属可焊化处理(金属可焊化处理的工艺温度为850℃，形成的金属可焊层为银层，厚度为1μm～5μm)，陶瓷管壳的长度、宽度、高度分别为50mm～55mm、40mm～45mm、 25mm～35mm；
(4)向碳化硅芯片、丝状铝材质键合线、第一电极端子和第二电极端子的表面涂敷聚酰亚胺浆料，然后进行加热固化处理，进而实现绝缘薄膜对碳化硅芯片、丝状铝材质键合线、第一电极端子和第二电极端子表面的包覆，其中，加热固化温度为120℃，所形成的聚酰亚胺薄膜的厚度为50μm～100μm；然后将氮化硅陶瓷微粉填充至封装结构的腔体中，并依次对微粉进行机械振动及表面压实处理，从而形成氮化硅陶瓷微粉绝缘体，其中，陶瓷微粉的粒径为10μm，机械振动的频率为50Hz，时间为10min。然后采用纳米银颗粒烧结工艺将氮化硅陶瓷盖板形成在氮化硅陶瓷管壳的上端(实施纳米银颗粒烧结工艺之前，预先对氮化硅陶瓷管壳和氮化硅陶瓷盖板的相应位置进行金属可焊化处理，金属可焊化处理的工艺温度为850℃，形成金属可焊层为银层，厚度为1μm～5μm)，并且第一电极端子和第二电极端子的另一端经氮化硅陶瓷盖板上端的开口穿出，氮化硅陶瓷盖板和氮化硅陶瓷管壳的表面具有伞裙结构，得到高压碳化硅芯片的封装结构。
针对得到的高压碳化硅芯片的封装结构，利用多物理场仿真软件COMSOL进行电场仿真。其中，碳化硅芯片电压等级分别为11kV、14kV、17kV、20kV。相应地，电场仿真中，在电极端子之间分别施加大小为11kV、14kV、17kV、20kV的电压。图6～图9分别为施加不同电压实施例所得的封装结构的电场强度分布云图。前已述及，陶瓷以及聚酰亚胺均具有绝缘性能稳定的特点，其绝缘性能随温度变化而保持稳定。因此，随着温度的变化，氮化硅陶瓷以及聚酰亚胺的击穿场强可视为恒定，分别为1.0×108V/m以及3.4×108V/m。图 10为施加不同电压时实施例得到的碳化硅芯片的封装结构中氮化硅陶瓷微粉绝缘体内部的最大电场强度。由图10可知，所施加电压分别为11kV、14kV、17kV、20kV情况下，氮化硅陶瓷微粉绝缘体内部的最大电场强度均明显低于氮化硅陶瓷的击穿场强(1.0× 108V/m)。图11为施加不同电压时实施例得到的碳化硅芯片的封装结构中聚酰亚胺绝缘薄膜内部的最大电场强度。由图11可知，所施加电压分别为11kV、14kV、17kV、20kV情况下，聚酰亚胺绝缘薄膜内部的最大电场强度均明显低于聚酰亚胺的击穿场强(3.4× 108V/m)。因此，本发明实施例得到的封装结构，能够在高于200℃时针对10kV以上高压实现长期可靠服役。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种高压碳化硅芯片的封装结构，其特征在于，包括：
陶瓷管壳，所述陶瓷管壳上下敞口；
陶瓷盖板，所述陶瓷盖板盖设在所述陶瓷管壳的上端敞口，并且所述陶瓷盖板上设有开口；
芯片模块，所述芯片模块包括：
底座，所述底座盖设在所述陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口，并且所述陶瓷盖板、所述陶瓷管壳和所述底座共同限定出腔体；
基板，所述基板设在所述底座上且位于所述腔体内，并且所述基板上远离所述底座的一侧表面设有第一金属层和第二金属层，所述第一金属层和所述第二金属层间隔布置；
碳化硅芯片和键合线，所述碳化硅芯片设在所述第一金属层上，并且所述碳化硅芯片的正面电极与所述第二金属层通过所述键合线相连；
第一电极端子和第二电极端子，所述第一电极端子的一端与所述第一金属层相连，所述第二电极端子的一端与所述第二金属层相连，所述第一电极端子的另一端和所述第二电极端子的另一端经所述开口伸出所述陶瓷盖板；
绝缘填充物，所述绝缘填充物填充在所述腔体内且包覆所述芯片模块，所述绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，其中，所述有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，所述无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
2.根据权利要求1所述的封装结构，其特征在于，所述绝缘填充物包括绝缘薄膜和绝缘体，所述绝缘薄膜包覆所述碳化硅芯片、所述键合线、所述第一电极端子和所述第二电极端子，所述绝缘体包覆在所述绝缘薄膜上。
3.根据权利要求2所述的封装结构，其特征在于，所述绝缘填充物包括有机绝缘薄膜和无机绝缘体或所述绝缘填充物包括无机绝缘薄膜和有机绝缘体。
4.根据权利要求1所述的封装结构，其特征在于，所述陶瓷管壳、所述陶瓷盖板和所述基板的材料分别独立地包括氮化硅陶瓷、氧化铝陶瓷、氮化铝陶瓷或氧化锆陶瓷。
5.根据权利要求1所述的封装结构，其特征在于，所述第一金属层和所述第二金属层的材料分别独立地包括铜、铝、钨铜合金或钼铜合金。
6.根据权利要求1所述的封装结构，其特征在于，所述底座的材料包括铝碳化硅复合材料或铝金刚石复合材料；
任选地，所述底座、基板、第一电极端子和第二电极端子中的至少之一表面沉积有金属可焊层，所述金属可焊层包括银可焊层、金可焊层或镍可焊层；
任选地，所述陶瓷管壳和所述陶瓷盖板的表面形成有伞裙结构。
7.一种制备权利要求1-6中任一项所述的高压碳化硅芯片的封装结构的方法，其特征在于，包括：
(1)将基板置于底座上表面，采用耐高温互连工艺实现所述基板与所述底座之间互连；
(2)将碳化硅芯片置于所述基板的第一金属层之上，采用耐高温互连工艺实现所述碳化硅芯片的背面电极与所述第一金属层之间互连，基于引线键合工艺，将所述碳化硅芯片的正面电极与所述基板上第二金属层连接在一起；
(3)采用耐高温互连工艺，将第一电极端子的一端与所述第一金属层相连，将第二电极端子的一端与所述第二金属层相连；
(4)采用耐高温互连工艺将所述底座固定在陶瓷管壳的下端以封闭所述陶瓷管壳的下端敞口；
(5)向所述陶瓷管壳和所述底座形成的上端敞口腔体中填充绝缘填充物以包覆所述芯片模块，并且所述第一电极端子和所述第二电极端子的上端未包覆，然后采用耐高温互连工艺将陶瓷盖板形成在所述陶瓷管壳的上端，并且所述第一电极端子的另一端和所述第二电极端子的另一端经所述陶瓷盖板上的开口伸出所述陶瓷盖板，
在步骤(5)中，所述绝缘填充物包括有机绝缘材料和无机绝缘材料中的至少之一，其中，所述有机绝缘材料包括苯并环丁烯、帕利灵和聚酰亚胺中的至少之一，所述无机绝缘材料包括陶瓷、氧化硼和二氧化硅中的至少之一。
8.根据权利要求7所述的方法，其特征在于，所述填充绝缘填充物的方法包括气相沉积、涂敷绝缘材料浆料随后固化、填充绝缘材料微粉随后振动和压实或填充绝缘材料胶体随后固化。
9.根据权利要求7所述的方法，其特征在于，在采用耐高温互连工艺将所述底座形成在所述陶瓷管壳的下端之前，预先对所述底座和所述陶瓷管壳的相应位置进行金属可焊化处理；
在采用耐高温互连工艺将所述陶瓷盖板形成在所述陶瓷管壳的上端之前，预先对所述陶瓷盖板和所述陶瓷管壳的相应位置进行金属可焊化处理。
10.根据权利要求7-9中任一项所述的方法，其特征在于，所述耐高温互连工艺包括纳米银烧结、纳米铜烧结、纳米银铜混合烧结、热压焊接、冷压焊接、高温钎料钎焊连接或耐高温胶接。
CN202210304976.2A 2022-03-25 2022-03-25 高压碳化硅芯片的封装结构及其制备方法 Pending CN114883283A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210304976.2A CN114883283A (zh) 2022-03-25 2022-03-25 高压碳化硅芯片的封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210304976.2A CN114883283A (zh) 2022-03-25 2022-03-25 高压碳化硅芯片的封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114883283A true CN114883283A (zh) 2022-08-09

Family

ID=82667904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210304976.2A Pending CN114883283A (zh) 2022-03-25 2022-03-25 高压碳化硅芯片的封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114883283A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219584A (zh) * 2023-11-08 2023-12-12 日照鲁光电子科技有限公司 一种碳化硅芯片防振封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121577A (ja) * 1991-06-21 1993-05-18 Harris Semiconductor Patents Inc 高電流用密封パツケージ
JP2006060065A (ja) * 2004-08-20 2006-03-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN107403782A (zh) * 2016-05-20 2017-11-28 英飞凌科技股份有限公司 芯片封装体、形成芯片封装体的方法和形成电接触结构的方法
JP2021019139A (ja) * 2019-07-23 2021-02-15 三菱電機株式会社 電力用半導体装置及び電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121577A (ja) * 1991-06-21 1993-05-18 Harris Semiconductor Patents Inc 高電流用密封パツケージ
JP2006060065A (ja) * 2004-08-20 2006-03-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN107403782A (zh) * 2016-05-20 2017-11-28 英飞凌科技股份有限公司 芯片封装体、形成芯片封装体的方法和形成电接触结构的方法
JP2021019139A (ja) * 2019-07-23 2021-02-15 三菱電機株式会社 電力用半導体装置及び電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219584A (zh) * 2023-11-08 2023-12-12 日照鲁光电子科技有限公司 一种碳化硅芯片防振封装结构
CN117219584B (zh) * 2023-11-08 2024-01-23 日照鲁光电子科技有限公司 一种碳化硅芯片防振封装结构

Similar Documents

Publication Publication Date Title
JP6005754B2 (ja) 界面材料を有する熱電デバイスおよびその製造方法
CN114883284A (zh) 碳化硅芯片的耐高温封装结构及其制备方法
CN107086205B (zh) 半导体装置
CN108807194A (zh) 使用低温过程的高温半导体器件封装和结构的方法及装置
JP2021520652A (ja) 電子モジュールとその製造方法
JP6890520B2 (ja) 電力用半導体装置
US10475721B2 (en) Power semiconductor device and method for manufacturing same
CN114883283A (zh) 高压碳化硅芯片的封装结构及其制备方法
CN1219769A (zh) 半导体器件
CN108231703B (zh) 一种功率器件模组及其制备方法
WO2013065316A1 (ja) 電力変換器
CN103531544B (zh) 防爆的半导体模块
CN110112263A (zh) 一种大功率led封装用基板、基板制作方法及其封装结构
CN111524862B (zh) 一种芯片封装电极及其制备方法和芯片封装结构
US5008492A (en) High current feedthrough package
JP6936595B2 (ja) 半導体装置
JP2004296726A (ja) 放熱部材および半導体素子収納用パッケージおよび半導体装置
CN113345809B (zh) 一种半导体器件和热沉键合的方法
WO2019221242A1 (ja) パワー半導体モジュール
JP3559458B2 (ja) ロウ材
JP3559457B2 (ja) ロウ材
WO2021013961A1 (en) Housing element for a housing of a power semiconductor module
JP4360567B2 (ja) 半導体素子収納用パッケージ
CN114628570A (zh) 一种一体化热电电源装置及其制造方法
JP4574071B2 (ja) 放熱部材および半導体素子収納用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination