WO2021070358A1 - 半導体装置、電力変換装置および半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2021070358A1
WO2021070358A1 PCT/JP2019/040224 JP2019040224W WO2021070358A1 WO 2021070358 A1 WO2021070358 A1 WO 2021070358A1 JP 2019040224 W JP2019040224 W JP 2019040224W WO 2021070358 A1 WO2021070358 A1 WO 2021070358A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing material
semiconductor device
wire
bent portion
circuit board
Prior art date
Application number
PCT/JP2019/040224
Other languages
English (en)
French (fr)
Inventor
悠策 伊藤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/040224 priority Critical patent/WO2021070358A1/ja
Priority to JP2021551071A priority patent/JP7229382B2/ja
Publication of WO2021070358A1 publication Critical patent/WO2021070358A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device, a power conversion device, and a method for manufacturing the semiconductor device.
  • a semiconductor device includes a bonding wire for connecting a semiconductor element and a circuit board, and a thermosetting resin for sealing the semiconductor element, the circuit board, and the bonding wire.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 8-288426
  • the bonding wire includes a first connection portion connected to the semiconductor element, a second connection portion connected to the circuit board, and a first connection portion and a second connection portion. Includes a loop section located between.
  • the semiconductor device further includes a sealing material (wire fixing resin) that covers the second connection portion.
  • the first connection portion is sealed with a thermosetting resin and the second connection portion is covered with a sealing material, so that the first connection portion and the second connection portion are formed.
  • the growth of cracks is suppressed in the portion.
  • the temperature of the bonding wire and the thermosetting resin changes due to heat generation of the semiconductor element during the operation of the semiconductor device published in the above publication.
  • the bonding wire is sealed with a thermosetting resin having a coefficient of linear expansion different from that of the bonding wire. Therefore, it is prevented that the bonding wire is deformed with a change in temperature. Therefore, thermal stress is generated in the bonding wire. Further, since the loop portion is bent at the bent portion, thermal stress is concentrated on the bent portion. Therefore, cracks may occur at the bent portion and may propagate.
  • the present invention has been made in view of the above problems, and an object of the present invention is to suppress the growth of cracks at the first connection portion and the second connection portion of the bonding wire, and also to suppress the growth of cracks at the bending portion. It is to provide a semiconductor device.
  • the semiconductor device of the present invention includes a circuit board, a semiconductor element, a bonding wire, a sealing material, and a thermosetting resin.
  • the semiconductor element is arranged on the circuit board.
  • the bonding wire includes a first connecting portion, a second connecting portion, and a first loop portion.
  • the first connection portion is connected to the semiconductor element.
  • the second connection portion is connected to either a semiconductor element or a circuit board.
  • the first loop portion is located between the first connection portion and the second connection portion.
  • the first loop portion has a first bent portion.
  • the sealing material covers the first bent portion.
  • the thermosetting resin seals a circuit board, a semiconductor element, a bonding wire, and a sealing material.
  • the encapsulant has a lower elastic modulus than the thermosetting resin.
  • the sealing material covering the first bent portion has a lower elastic modulus than the thermosetting resin. Therefore, the thermal stress generated in the first bent portion can be reduced as compared with the case where the first bent portion is sealed with the thermosetting resin. Therefore, the growth of cracks at the first bent portion can be suppressed. Further, since the first connection portion and the second connection portion are sealed with the thermosetting resin, the growth of cracks in the first connection portion and the second connection portion can be suppressed.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the semiconductor device 10 according to the first embodiment.
  • the height direction is used as a term indicating the direction.
  • the height direction is a direction perpendicular to the circuit board 2.
  • the semiconductor device 10 includes a bonding wire 1, a circuit board 2, a semiconductor element 3, a sealing material 4, a thermosetting resin 5, a base plate 6, and an upper bonding material 7a. And the lower bonding material 7b.
  • the semiconductor device 10 is a power semiconductor device for electric power.
  • a circuit board 2 is arranged on the base plate 6.
  • the circuit board 2 is joined to the upper surface of the base plate 6 by the lower joining material 7.
  • the material of the base plate 6 is, for example, copper (Cu) or a silicon carbide particle-reinforced aluminum composite material (AlSiC).
  • the heat generated by the semiconductor element 3 is released to the outside by the base plate 6.
  • the base plate 6 and the lower bonding material 7b may not be provided. When the base plate 6 and the lower bonding material 7b are not provided, the heat generated in the semiconductor device 10 is released to the outside by the lower conductor pattern 23 described later.
  • the material of the upper bonding material 7a and the lower bonding material 7b is, for example, solder or a sinterable silver particle material.
  • the circuit board 2 includes an insulating layer 21, an upper conductor pattern 22, and a lower conductor pattern 23.
  • the insulating layer 21 is sandwiched between the upper conductor pattern 22 and the lower conductor pattern 23.
  • the upper conductor pattern 22, the insulating layer 21, and the lower conductor pattern 23 are laminated in the order of the upper conductor pattern 22, the insulating layer 21, and the lower conductor pattern 23 in the height direction.
  • the material of the insulating layer 21 is, for example, alumina (Al 2 O 3 ) or aluminum nitride (Al N). Further, when the base plate 6 and the lower bonding material 7b are not provided, the material of the insulating layer 21 may be a resin having an insulating property.
  • the upper conductor pattern 22 is arranged on the upper surface of the insulating layer 21.
  • the upper conductor pattern 22 is bonded to the semiconductor element 3 by the upper bonding material 7a.
  • the lower conductor pattern 23 is arranged on the lower surface of the insulating layer 21.
  • the lower conductor pattern 23 is joined to the upper surface of the base plate 6 by the lower bonding material 7b.
  • the material of the upper conductor pattern 22 and the lower conductor pattern 23 is, for example, copper (Cu) or the like.
  • Each of the upper conductor pattern 22 and the lower conductor pattern 23 may have a two-layer structure.
  • Each of the upper conductor pattern 22 and the lower conductor pattern 23 is, for example, an aluminum (Al) layer formed on the surface of the insulating layer 21 and a copper (Cu) layer formed on the surface of the aluminum (Al) layer. And may be included.
  • thermosetting resin 5 is arranged on the upper surface of the upper conductor pattern 22.
  • the upper surface of the upper conductor pattern 22 may be provided with irregularities (not shown) by laser processing, a solvent, or the like. Further, the upper surface of the upper conductor pattern 22 may be coated with a coating (not shown) for improving the adhesion with the thermosetting resin 5. The unevenness or coating (not shown) prevents the thermosetting resin 5 from peeling off from the upper surface of the upper conductor pattern 22. Further, the lower surface of the lower conductor pattern 23 may also be provided with irregularities or coatings (not shown).
  • the semiconductor element 3 is arranged on the circuit board 2.
  • the semiconductor element 3 is bonded to the upper conductor pattern 22 by the upper bonding material 7a.
  • the semiconductor element 3 may be, for example, a switching element such as an insulated gate type bipolar transistor (IGBT: Insulated Gate Bipolar Transistor) and a metal oxide semiconductor field effect transistor (MOSFET: Metal Oxide Semiconductor Field Effect Transistor), or a shot. It may be a rectifying element such as a key barrier diode.
  • a surface electrode (not shown) is provided on the surface of the semiconductor element 3.
  • the material of the surface electrode is, for example, aluminum (Al) or an aluminum alloy in which silicon (Si) is added to aluminum (Al).
  • a coating layer (not shown) may be further provided on the surface of the surface electrode (not shown).
  • the material of the coating layer (not shown) is, for example, nickel (Ni) or gold (Au).
  • the material of the semiconductor element 3 is, for example, silicon (Si).
  • the coefficient of linear expansion of the semiconductor element 3 formed of silicon (Si) is, for example, 3 ⁇ 10 -6 / K.
  • the elastic modulus of the semiconductor element 3 formed of silicon (Si) is, for example, 70 GPa.
  • the material of the semiconductor element 3 may be, for example, a wide bandgap semiconductor material having a bandgap larger than that of silicon (Si).
  • the material of the semiconductor element 3 is preferably a wide bandgap semiconductor material. Wide bandgap semiconductor materials include, for example, silicon carbide (SiC), gallium nitride (GaN), diamond, and the like.
  • the semiconductor element 3 formed of the wide bandgap semiconductor material has a higher allowable current density than the semiconductor element 3 formed of silicon (Si). Further, the power loss of the semiconductor element 3 formed of the wide bandgap semiconductor material is smaller than that of the semiconductor element 3 formed of silicon (Si). Therefore, by using a wide-gap semiconductor material as the material of the semiconductor element 3, the size of the semiconductor device 10 can be reduced.
  • the upper limit of the operating temperature of the semiconductor element 3 formed of the wide bandgap semiconductor material is higher than that of the semiconductor element 3 formed of silicon (Si).
  • the temperature of the semiconductor element 3 is high.
  • the temperature of the semiconductor element 3 is, for example, 150 ° C. or higher.
  • the temperature of the semiconductor element 3 is, for example, 200 ° C. or higher.
  • the bonding wire 1 includes a first connecting portion 11, a second connecting portion 12, and a first loop portion 101.
  • the first connection portion 11 is connected to the semiconductor element 3.
  • the second connection portion 12 is connected to either the semiconductor element 3 or the circuit board 2.
  • the first loop portion 101 is located between the first connection portion 11 and the second connection portion 12.
  • the first loop portion 101 has a first bent portion 13.
  • the second connection portion 12 is connected to the circuit board 2.
  • the second connecting portion 12 may be connected to the semiconductor element 3.
  • the bonding wire 1 is bonded to the semiconductor element 3 and the circuit board 2 by, for example, ultrasonic bonding.
  • the bonding wire 1 electrically connects a surface electrode (not shown) of the semiconductor element 3 and the upper surface of the upper conductor pattern 22 of the circuit board 2.
  • the bonding wire 1 is formed in a loop shape by the first loop portion 101.
  • the first loop portion of the bonding wire is bent at the first bent portion 13.
  • the first loop portion 101 projects upward with respect to the circuit board 2.
  • the first loop portion 101 has a first portion 14 and a second portion 15.
  • the first portion 14 connects the first connecting portion 11 and the first bent portion 13.
  • the second portion 15 connects the second connecting portion 12 and the first bent portion 13.
  • the first portion 14 extends in a direction intersecting the second portion 15.
  • the first bent portion 13 is connected to the first portion 14 and the second portion 15.
  • the first portion 14 and the second portion 15 face each other with the first bent portion 13 interposed therebetween.
  • the first portion 14 and the second portion 15 may be exposed from the sealing material 4.
  • the bonding wire 1 is sealed with a thermosetting resin 5.
  • the bonding wire 1 is bound to the thermosetting resin 5.
  • the first connecting portion 11 and the second connecting portion 12 are sealed with the thermosetting resin 5 while being exposed from the sealing material 4.
  • the first bent portion 13 is sealed with a thermosetting resin 5 while being covered with a sealing material 4.
  • the first bent portion 13 is not in direct contact with the thermosetting resin 5.
  • the upper end of the bonding wire 1 is covered with a sealing material 4.
  • the lower end of the bonding wire 1 is sealed with a thermosetting resin 5.
  • the material of the bonding wire 1 is a conductive metal such as aluminum (Al) or copper (Cu).
  • the coefficient of linear expansion of the bonding wire 1 is, for example, 2.3 ⁇ 10-5 / K.
  • the elastic modulus of the bonding wire 1 is, for example, 70 GPa.
  • the sealing material 4 covers the first bent portion 13 of the first loop portion 101.
  • the sealing material 4 has a lower elastic modulus than the thermosetting resin 5.
  • the sealing material 4 does not cover the first connecting portion 11 and the second connecting portion 12.
  • the sealing material 4 is sealed with a thermosetting resin 5. Since the sealing material 4 has a lower elastic modulus than the thermosetting resin 5 and covers the first bent portion 13, it functions as a cushioning material for the first bent portion 13.
  • the sealing material 4 may have a lower elastic modulus than the bonding wire 1.
  • the shape of the sealing material 4 may be appropriately determined as long as the first bent portion 13 is covered.
  • the sealing material 4 may have a shape along the first bent portion 13 as shown in FIG. 1, or may have a substantially spherical shape as shown in FIG. 7. ..
  • the material of the sealing material 4 is different from the material of the thermosetting resin 5.
  • the sealing material 4 is softer than the thermosetting resin 5. Inside the sealing material 4, the first bent portion 13 is deformable.
  • the material of the sealing material 4 is, for example, polyimide.
  • Polyimide generally has a lower elastic modulus than the epoxy resin which is the material of the thermosetting resin 5.
  • Polyimide generally has higher strength and higher heat resistance than other polymer compounds.
  • Polyimide has electrical insulating properties and is therefore used as an insulating material. From the above, the sealing material 4 has high strength, high heat resistance, and electrical insulation.
  • the difference between the linear expansion coefficient of the sealing material 4 and the linear expansion coefficient of the bonding wire 1 may be smaller than the difference between the linear expansion coefficient of the thermosetting resin 5 and the linear expansion coefficient of the bonding wire 1.
  • polyimide has a relatively low coefficient of linear expansion among organic substances.
  • polyimide has a coefficient of linear expansion that is relatively close to that of metal among organic substances. Therefore, since the thermal strain of the sealing material 4 formed of polyimide and the thermal strain of the bonding wire 1 formed of metal are close to each other, thermal stress is unlikely to occur in the bonding wire 1.
  • the sealing material 4 may be a liquid having a constant viscosity in an uncured state and a normal temperature state.
  • the material of the sealing material 4 may be appropriately determined according to the bonding wire 1.
  • the sealing material 4 includes the first sealing portion 4a and the second sealing portion 4b as shown in FIG. 2, the materials of the first sealing portion 4a and the second sealing portion 4b are different. You may be.
  • a material in which a plurality of materials are appropriately combined may be used as the material of the sealing material 4.
  • thermosetting resin 5 seals the circuit board 2, the semiconductor element 3, the bonding wire 1, and the sealing material 4. Specifically, the thermosetting resin 5 seals the first connection portion 11 and the second connection portion 12 of the bonding wire 1.
  • the thermosetting resin 5 reinforces the first connection portion 11 and the second connection portion 12 by sealing the first connection portion 11 and the second connection portion 12.
  • the thermosetting resin 5 sandwiches the sealing material 4 to seal the first bent portion 13.
  • the thermosetting resin 5 has a higher elastic modulus than the sealing material 4. The deformation of the bonding wire 1 is suppressed inside the thermosetting resin 5.
  • the thermosetting resin 5 has an insulating property.
  • the material of the thermosetting resin 5 is, for example, an epoxy resin.
  • the elastic modulus of the epoxy resin is, for example, 5 GPa.
  • the thermosetting resin 5 has a coefficient of linear expansion different from that of the bonding wire 1.
  • the coefficient of linear expansion of the epoxy resin is, for example, 2.0 ⁇ 10-5 / K.
  • the temperature of the semiconductor device 10 becomes high during operation, for example, 200 ° C.
  • the thermosetting resin 5 is formed of a resin having a low glass transition temperature, the elasticity of the thermosetting resin 5 may decrease due to the softening or deterioration of the thermosetting resin 5 due to the high temperature.
  • the reinforcement of the first connection portion 11 and the second connection portion 12 by the thermosetting resin 5 is impaired, so that the reliability of the first connection portion 11 and the second connection portion 12 may decrease. Therefore, the material of the thermosetting resin 5 is preferably a material that is suppressed from deteriorating at a high temperature. In order to prevent the thermosetting resin 5 from deteriorating due to high temperature, it is desirable that the thermosetting resin 5 contains a metal or filler (not shown).
  • the bonding wire 1 further includes a third connecting portion 16 and a second loop portion 102.
  • the third connection portion 16 is connected to either the semiconductor element 3 or the circuit board 2.
  • the second loop portion 102 is located between the second connecting portion 12 and the third connecting portion 16.
  • the second loop portion 102 has a second bent portion 17.
  • the second connecting portion 12 is connected to the semiconductor element 3, and the third connecting portion 16 is connected to the circuit board 2.
  • the sealing material 4 covers each of the first bent portion 13 and the second bent portion 17.
  • the sealing material 4 includes a first sealing portion 4a and a second sealing portion 4b.
  • the first sealing portion 4a covers the first bent portion 13.
  • the second sealing portion 4b covers the second bent portion 17.
  • the first sealing portion 4a is separated from the second sealing portion 4b.
  • the first sealing portion 4a and the second sealing portion 4b are separate bodies.
  • the third connecting portion 16 is exposed from the sealing material 4.
  • the heat generated in the semiconductor element 3 is dissipated by the following path shown in FIG. 1, so that the semiconductor device 10 is cooled. That is, the heat generated in the semiconductor element 3 moves in the order of the upper bonding material 7a, the upper conductor pattern 22, the insulating layer 21, the lower conductor pattern 23, the lower bonding material 7b, and the base plate 6, and the semiconductor from the base plate 6 The heat is dissipated to the outside of the device 10. As a result, the temperature of the semiconductor device 10 is lowered. Specifically, the temperature of the semiconductor element 3 drops sharply.
  • Deformation occurs in the semiconductor device 10 due to changes in the temperature of the semiconductor device 10. Specifically, when the temperature of the semiconductor device 10 rises, the bonding wire 1, the sealing material 4, and the thermosetting resin 5 thermally expand. Further, when the temperature of the semiconductor device 10 decreases, the bonding wire 1, the sealing material 4, and the thermosetting resin 5 are thermally shrunk. As the temperature change (temperature swing) of the semiconductor device 10 increases, the amount of deformation of the semiconductor device 10 increases.
  • FIG. 3 is a cross-sectional view showing the configuration of the semiconductor device 10 according to the comparative example.
  • the semiconductor device 10 according to the comparative example does not include the sealing material 4. Therefore, the first bent portion 13 of the first loop portion 101 of the bonding wire 1 of the semiconductor device 10 according to the comparative example shown in FIG. 3 is sealed with the thermosetting resin 5. Therefore, in the comparative example, the deformation of the first bent portion 13 is hindered by the thermosetting resin 5.
  • the thermal stress of the first portion 14 in the direction along the first portion 14 and the thermal stress of the second portion 15 in the direction along the second portion 15 Is generated in the first bent portion 13. That is, since the first bent portion 13 is bent, thermal stress in two different directions is generated in the first bent portion 13 as the temperature of the semiconductor device 10 changes. Therefore, thermal stress is concentrated on the first bent portion 13.
  • the thermal stress generated in the first bent portion 13 is large, cracks may occur in the first bent portion 13.
  • the crack can gradually develop by repeating the temperature change of the semiconductor device 10. If the crack grows, the bonding wire 1 can be shredded.
  • the first bent portion 13 is a sealing material 4 having a lower elastic modulus than the thermosetting resin 5. It is covered. Therefore, the deformation of the first bent portion 13 is not hindered as compared with the comparative example. Therefore, the concentration of thermal stress on the first bent portion 13 is alleviated. Therefore, cracks are prevented from occurring in the first bent portion 13 and extending.
  • the method for manufacturing the semiconductor device 10 includes a step S11 of being covered with the sealing material 4 and a step S12 of being sealed with the thermosetting resin 5.
  • the step S11 covered with the sealing material 4 the first bent portion 13 of the first loop portion 101 of the bonding wire 1 is covered with the sealing material 4.
  • the step S12 of sealing with the thermosetting resin 5 the circuit board 2, the semiconductor element 3, the bonding wire 1, and the sealing material 4 are sealed with the thermosetting resin 5.
  • the bonding wire 1, the circuit board 2, the semiconductor element 3, the base plate 6, the upper bonding material 7a and the lower bonding material 7b shown in FIG. 1 are bonded by the following process.
  • the upper conductor pattern 22 of the circuit board 2 is joined to the semiconductor element 3 by the upper bonding material 7a.
  • the lower conductor pattern 23 of the circuit board 2 is joined to the base plate 6 by the lower bonding material 7b.
  • the first connection portion 11 of the bonding wire 1 is bonded to the semiconductor element 3 by ultrasonic bonding.
  • the second connecting portion 12 is bonded to the semiconductor element 3 or the circuit board 2 by ultrasonic bonding. In the present embodiment, the second connection portion 12 is joined to the circuit board 2.
  • the bonding wire 1 may be bonded to the circuit board 2 and the semiconductor element 3 after the semiconductor element 3 and the base plate 6 are bonded to the circuit board 2.
  • the semiconductor element 3 and the base plate 6 may be bonded to the circuit board 2 after the bonding wire 1 is bonded to the circuit board 2 and the semiconductor element 3.
  • the sealing material 4 is applied by being dropped onto the bonding wire 1 by, for example, a dispenser or the like. As a result, as shown in FIG. 1, the first bent portion 13 of the first loop portion 101 of the bonding wire 1 is covered with the sealing material 4.
  • the method of applying the sealing material 4 to the first bent portion 13 is not limited to a dispenser or the like.
  • the sealing material 4 may be applied by immersing the first bent portion 13 in the sealing material 4.
  • a container filled with the liquid sealing material 4 may be prepared and installed on a table or the like.
  • the circuit board 2 to which the semiconductor element 3, the base plate 6, and the bonding wire 1 are bonded is held so that the bonding wire 1 is located below the circuit board 2. Only the first bent portion 13 of the first loop portion 101 of the bonding wire 1 of the circuit board 2 to which the semiconductor element 3, the base plate 6 and the bonding wire 1 are bonded is immersed in the container filled with the sealing material 4.
  • the sealing material 4 is applied. After that, the circuit board 2 to which the semiconductor element 3, the base plate 6, and the bonding wire 1 are bonded is lifted. As a result, the bonding wire 1 in which the sealing material 4 is applied to the first bent portion 13 of the first loop portion 101 is obtained.
  • the sealing material 4 is applied to the bonding wire 1 and then sealed in the thermosetting resin 5
  • the circuit board 2, the semiconductor element 3, and the bonding wire 1 are as shown in FIG. ,
  • the sealing material 4 is sealed in the thermosetting resin 5.
  • the sealing material 4 covering the first bent portion 13 of the first loop portion 101 of the bonding wire 1 is made of a thermosetting resin 5. Also has a low elastic modulus. Therefore, the first bent portion 13 is more easily deformed inside the sealing material 4 than when the first bent portion 13 is sealed with the thermosetting resin 5. Therefore, the thermal stress generated in the first bent portion 13 can be reduced as compared with the case where the first bent portion 13 is sealed with the thermosetting resin 5. Therefore, the growth of cracks at the first bent portion 13 can be suppressed.
  • the first connection portion 11 and the second connection portion 12 are heated. Stress can occur.
  • the semiconductor device 10 of the present embodiment as shown in FIG. 1, the first connection portion 11 and the second connection portion 12 are sealed with a thermosetting resin 5. Thereby, the first connection portion 11 and the second connection portion 12 can be reinforced. Further, since the deformation generated in the first connection portion 11 and the second connection portion 12 is distributed in the thermosetting resin 5, it is possible to prevent the thermal stress from concentrating on the first connection portion 11 and the second connection portion 12. ..
  • Wire lift-off means that the bonding wire 1 is separated from the semiconductor element 3 or the circuit board 2 due to the growth of cracks generated by the thermal stress repeatedly applied to the first connection portion 11 or the second connection portion 12 due to the temperature change. It is a phenomenon that occurs.
  • the sealing material 4 When the material of the sealing material 4 is polyimide or the like having an insulating property, the sealing material 4 can also insulate the semiconductor device 10 and the outside of the semiconductor device 10 in the same manner as the thermosetting resin 5. Therefore, even when the sealing material 4 covers the bonding wire 1, it is possible to prevent the insulating property from being lowered.
  • the respective materials of the sealing material 4 and the thermosetting resin 5 can be appropriately selected.
  • the materials of the sealing material 4 and the thermosetting resin 5 can be optimally selected according to the required properties.
  • the materials of the sealing material 4 and the thermosetting resin 5 have, for example, the presence or absence of insulation, the elastic modulus, the linear expansion coefficient, the heat dissipation, the shape of the first loop portion 101 of the adhesive strength, the curvature of the first bent portion 13, and the like. You can choose according to your needs.
  • the difference between the linear expansion coefficient of the sealing material 4 and the linear expansion coefficient of the bonding wire 1 is smaller than the difference between the linear expansion coefficient of the thermosetting resin 5 and the linear expansion coefficient of the bonding wire 1.
  • the materials of the material 4 and the thermosetting resin 5 can be selected. Thereby, the thermal stress generated in the bonding wire 1 can be reduced.
  • the first bent portion 13 and the second bent portion 17 are respectively the first sealing portion 4a and the second sealing portion. Since it is covered by each of 4b, the material of the sealing material 4 can be selected according to the first bent portion 13 and the second bent portion 17. Therefore, the sealing material 4 can be optimally selected.
  • the first bent portion 13 is covered with a sealing material 4 having an elastic modulus lower than that of the thermosetting resin 5, and then the thermosetting resin 5 is covered. Is sealed in. Therefore, the thermal stress generated in the first bent portion 13 can be reduced. As a result, the growth of cracks at the first bent portion 13 can be suppressed.
  • Embodiment 2 Unless otherwise specified, the second embodiment has the same configuration, manufacturing method, and action and effect as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • FIG. 5 is a cross-sectional view schematically showing the configuration of the semiconductor device 10 according to the second embodiment.
  • the sealing material 4 is located above the height position H, which is half the height from the first connecting portion 11 of the bonding wire 1 to the upper end of the first loop portion 101.
  • the sealing material 4 is not located below the height position H, which is half the height from the first connecting portion 11 to the upper end of the first loop portion 101.
  • a part of the sealing material 4 is located above the height of the upper end of the first loop portion 101.
  • the first bent portion 13 is located above the height position H, which is half the height from the first connecting portion 11 to the upper end of the first loop portion 101.
  • the first connection portion 11 and the second connection portion 12 are located below the height position H, which is half the height from the first connection portion 11 to the upper end of the first loop portion 101.
  • At least a part of the upper half of the first loop portion 101 is covered with the sealing material 4.
  • the lower half of the first loop portion 101 is not covered with the sealing material 4.
  • the first bent portion 13 has a radius of curvature larger than 2 mm.
  • the first bent portion 13 may have a first major bent portion 131 and a second major bent portion 132.
  • the first major bending portion 131 and the second major bending portion 132 are connected by a third portion 18 of the first loop portion 101.
  • the first portion 14, the second portion 15, and the third portion 18 have, for example, a radius of curvature of 2 mm or less.
  • the first bent portion 13 has a radius of curvature larger than that of the first portion 14, the second portion 15, and the third portion 18.
  • the sealing material 4 has a third sealing portion 4c and a fourth sealing portion 4d.
  • the sealing material 4 covers only the portion of the first loop portion 101 having a large radius of curvature. Specifically, the third sealing portion 4c covers the first large bending portion 131.
  • the fourth sealing portion 4d covers the second large bending portion 132.
  • the sealing material 4 is above the half height position H from the first connecting portion 11 to the upper end of the first loop portion 101. Since it is located at and not below the height position H, the amount of the sealing material 4 contained in the semiconductor device 10 can be reduced. Therefore, the manufacturing cost of the semiconductor device 10 can be reduced.
  • the sealing material 4 since the first bent portion 13 has a radius of curvature larger than 2 mm, the sealing material 4 has a radius of curvature smaller than 2 mm. It does not cover the portion of the first loop portion 101. Therefore, the amount of the sealing material 4 contained in the semiconductor device 10 can be further reduced. Therefore, the manufacturing cost of the semiconductor device 10 can be reduced. In addition, in order to obtain the advantageous effect in the present embodiment, it is necessary to appropriately control the amount of the sealing material 4 applied to the first bent portion 13.
  • Embodiment 3 Unless otherwise specified, the third embodiment has the same configuration, manufacturing method, and action and effect as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • FIG. 7 is a cross-sectional view schematically showing the configuration of the semiconductor device 10 according to the third embodiment.
  • the sealing material 4 fills a region between the first bent portion 13 and at least one of the semiconductor element 3 and the circuit board 2, and is in contact with at least one of the semiconductor element 3 and the circuit board 2.
  • the sealing material 4 fills the region between the first bent portion 13 and the semiconductor element 3 and the circuit board 2, and is in contact with both the semiconductor element 3 and the circuit board 2.
  • the sealing material 4 integrally covers the first bent portion 13 and at least a part of at least one of the semiconductor element 3 and the circuit board 2.
  • the sealing material 4 is adhered to at least one of the semiconductor element 3 and the circuit board 2.
  • the material of the sealing material 4 needs to have an insulating property.
  • the sealing material 4 may cover the first loop portion 101 except for the vicinity of the first connecting portion 11 and the second connecting portion 12.
  • the first bent portion 13 is covered with the sealing material 4. Further, the region between the first bent portion 13 and at least one of the semiconductor element 3 and the circuit board 2 is filled with the sealing material 4. Further, the sealing material 4 is arranged so as to be in contact with at least one of the semiconductor element 3 and the circuit board 2. The sealing material 4 is dropped so as to fill a region between the first bent portion 13 and at least one of the semiconductor element 3 and the circuit board 2.
  • the sealing material 4 fills the region between the first bent portion 13 and at least one of the semiconductor element 3 and the circuit board 2. It is arranged so as to be in contact with at least one of the semiconductor element 3 and the circuit board 2. Therefore, the amount of the sealing material 4 is larger than that in the case where the sealing material 4 is applied only to the first bent portion 13. The permissible variation in the amount of the sealing material 4 applied is large. Therefore, the amount of the sealing material 4 applied does not need to be strictly controlled. Therefore, since the manufacturing method of the semiconductor device 10 is simplified, the manufacturing cost of the semiconductor device 10 can be reduced.
  • Embodiment 4 Unless otherwise specified, the fourth embodiment has the same configuration, manufacturing method, and action and effect as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the sealing material 4 integrally covers the first bent portion 13 of the first loop portion 101 and the second bent portion 17 of the second loop portion 102.
  • the material of the sealing material 4 has an insulating property.
  • the bonding wire 1 includes a plurality of loop portions.
  • the bonding wire 1 includes a plurality of wire portions. Specifically, the bonding wire 1 includes a first wire portion 1a and a second wire portion 1b.
  • the first bent portion 13 has a first wire portion bent portion 13a and a second wire portion bent portion 13b.
  • the first wire portion bent portion 13a is included in the first wire portion 1a.
  • the second wire portion bent portion 13b is included in the second wire portion 1b.
  • the sealing material 4 integrally covers the first wire portion bent portion 13a and the second wire portion bent portion 13b.
  • the first wire portion 1a is electrically connected to the second wire portion 1b.
  • the first wire portion 1a has a first wire portion loop portion 101a.
  • the second wire portion 1b has a second wire portion loop portion 101b.
  • the first connection portion 11 has a first wire portion first connection portion 11a and a second wire portion first connection portion 11b.
  • the second connection portion 12 has a first wire portion second connection portion 12a and a second wire portion second connection portion 12b.
  • the first wire portion first connection portion 11a and the first wire portion second connection portion 12a are included in the first wire portion 1a.
  • the second wire portion first connection portion 11b and the second wire portion second connection portion 12b are included in the second wire portion 1b.
  • the first wire portion bent portion 13a is included in the first wire portion loop portion 101a located between the first wire portion first connection portion 11a and the first wire portion second connection portion 12a.
  • the second wire portion bent portion 13b is included in the second wire portion loop portion 101b located between the second wire portion first connection portion 11b and the second wire portion second connection portion 12b.
  • the sealing material 4 forms the first bent portion 13 of the first loop portion 101 and the second bent portion 17 of the second loop portion 102. Since it is integrally covered, the first bent portion 13 and the second bent portion 17 can be simultaneously covered by the sealing material 4 in the step S11 covered by the sealing material 4. Therefore, the manufacturing process can be simplified as compared with the case where each of the first bent portion 13 and the second bent portion 17 is individually covered. Therefore, even when the bonding wire 1 includes a plurality of loop portions, the manufacturing cost of the semiconductor device 10 can be reduced.
  • the bonding wire 1 integrally covers the first wire portion bent portion 13a and the second wire portion bent portion 13b. Therefore, in the step S11 covered by the sealing material 4, the first wire portion bent portion 13a and the second wire portion bent portion 13b can be simultaneously covered by the sealing material 4. Therefore, the manufacturing process can be simplified as compared with the case where each of the first wire portion bent portion 13a and the second wire portion bent portion 13b is individually covered. Therefore, even when the bonding wire 1 has a plurality of wire portions, the manufacturing cost of the semiconductor device 10 can be reduced.
  • Embodiment 5 the semiconductor devices according to the above-described first to fourth embodiments are applied to a power conversion device.
  • the present invention is not limited to a specific power conversion device, the case where the present invention is applied to a three-phase inverter will be described below as a fifth embodiment.
  • FIG. 10 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.
  • the power conversion system shown in FIG. 10 includes a power supply 100, a power conversion device 200, and a load 300.
  • the power supply 100 is a DC power supply, and supplies DC power to the power converter 200.
  • the power supply 100 can be configured with various things, for example, it can be configured with a DC system, a solar cell, a storage battery, or it can be configured with a rectifier circuit or an AC / DC converter connected to an AC system. May be good.
  • the power supply 100 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.
  • the power conversion device 200 is a three-phase inverter connected between the power supply 100 and the load 300, converts the DC power supplied from the power supply 100 into AC power, and supplies AC power to the load 300. As shown in FIG. 10, the power conversion device 200 has a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. And have.
  • the load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200.
  • the load 300 is not limited to a specific application, and is an electric motor mounted on various electric devices.
  • the load 300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner.
  • the main conversion circuit 201 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, the DC power supplied from the power supply 100 is converted into AC power and supplied to the load 300.
  • the main conversion circuit 201 is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes.
  • Each switching element and each freewheeling diode of the main conversion circuit 201 are configured by a semiconductor module 202 corresponding to any one of the above-described first to fourth embodiments.
  • the six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201 are connected to the load 300.
  • the main conversion circuit 201 includes a drive circuit (not shown) for driving each switching element
  • the drive circuit may be built in the semiconductor module 202, or a drive circuit may be provided separately from the semiconductor module 202. It may be provided.
  • the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 201.
  • a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of each switching element.
  • the drive signal When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).
  • the control circuit 203 controls the switching element of the main conversion circuit 201 so that the desired power is supplied to the load 300. Specifically, the time (on time) at which each switching element of the main conversion circuit 201 should be in the on state is calculated based on the power to be supplied to the load 300.
  • the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit included in the main conversion circuit 201 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output.
  • the drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.
  • the semiconductor module according to the first to fourth embodiments is applied as the switching element of the main conversion circuit 201 and the freewheeling diode, cracks occur at the first bent portion of the bonding wire and cracks occur. The progress can be suppressed.
  • the present invention is not limited to this, and can be applied to various power conversion devices.
  • a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used. You may apply it.
  • the present invention can be applied to a DC / DC converter or an AC / DC converter.
  • the power conversion device to which the present invention is applied is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power supply device for a discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
  • thermosetting resin 10 semiconductor device, 11 1st connection part, 12 2nd connection part , 13 1st bent part, 13a 1st wire part bent part, 13b 2nd wire part bent part, 16 3rd connection part, 17 2nd bent part, 100 power supply, 101 1st loop part, 102 2nd loop part, 200 power converter, 201 main conversion circuit, 202 semiconductor module, 203 circuit board, 300 load, H height position.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置（１０）は、回路基板（２）と、半導体素子（３）と、ボンディングワイヤ（１）と、封止材（４）と、熱硬化性樹脂（５）とを備えている。半導体素子（３）は、回路基板（４）に配置されている。ボンディングワイヤ（１）は、第１接続部（１１）と、第２接続部（１２）と、第１ループ部（１０１）とを含んでいる。第１接続部（１１）は、半導体素子（３）と接続されている。第２接続部（１２）は、半導体素子（３）および回路基板（４）のいずれかと接続されている。第１ループ部（１０１）は、第１接続部（１１）と第２接続部（１２）との間に位置し、第１屈曲部（１３）を有している。封止材（４）は、第１屈曲部（１４）を覆っている。熱硬化性樹脂（５）は、回路基板（２）と、半導体素子（３）と、ボンディングワイヤ（１）と、封止材（４）とを封止し、かつ熱硬化性樹脂（５）よりも低い弾性率を有している。

Description

半導体装置、電力変換装置および半導体装置の製造方法
　本発明は、半導体装置、電力変換装置および半導体装置の製造方法に関するものである。
　従来、半導体装置は、半導体素子と回路基板とを接続するためのボンディングワイヤと、半導体素子、回路基板およびボンディングワイヤを封止する熱硬化性樹脂とを備えている。例えば、特開平８－２８８４２６号公報（特許文献１）には、半導体素子、回路基板およびボンディングワイヤが熱硬化性樹脂により封止された半導体装置が記載されている。この公報に記載された半導体装置では、ボンディングワイヤは、半導体素子と接続されている第１接続部と、回路基板と接続されている第２接続部と、第１接続部と第２接続部との間に位置するループ部とを含んでいる。また、半導体装置は、第２接続部を覆う封止材（ワイヤ固定樹脂）をさらに備えている。
特開平８－２８８４２６号公報
　上記公報に掲載された半導体装置においては、第１接続部が熱硬化性樹脂によって封止され、かつ第２接続部が封止材によって覆われていることにより、第１接続部および第２接続部においてクラックが進展することが抑制されている。一方で、上記公報に掲載された半導体装置の動作中に半導体素子が発熱することにより、ボンディングワイヤおよび熱硬化性樹脂の温度が変化する。ボンディングワイヤは、ボンディングワイヤと異なる線膨張係数を有する熱硬化性樹脂によって封止されている。そのため、ボンディングワイヤが温度変化に伴って変形することが妨げられている。このため、ボンディングワイヤには熱応力が発生する。また、ループ部は屈曲部において屈曲しているため、屈曲部には熱応力が集中して発生する。よって、屈曲部においてクラックが発生し、進展し得る。
　本発明は上記課題に鑑みてなされたものであり、その目的は、ボンディングワイヤの第１接続部および第２接続部でのクラックの進展を抑制できるとともに、屈曲部でのクラックの進展を抑制できる半導体装置を提供することである。
　本発明の半導体装置は、回路基板と、半導体素子と、ボンディングワイヤと、封止材と、熱硬化性樹脂とを備えている。半導体素子は、回路基板に配置されている。ボンディングワイヤは、第１接続部と、第２接続部と、第１ループ部とを含んでいる。第１接続部は、半導体素子と接続されている。第２接続部は、半導体素子および回路基板のいずれかと接続されている。第１ループ部は、第１接続部と第２接続部との間に位置している。第１ループ部は、第１屈曲部を有している。封止材は、第１屈曲部を覆っている。熱硬化性樹脂は、回路基板と、半導体素子と、ボンディングワイヤと、封止材とを封止している。封止材は、熱硬化性樹脂よりも低い弾性率を有している。
　本発明の半導体装置によれば、第１屈曲部を覆う封止材は、熱硬化性樹脂よりも低い弾性率を有している。このため、第１屈曲部が熱硬化性樹脂に封止されている場合よりも第１屈曲部に発生する熱応力を低減させることができる。よって、第１屈曲部でのクラックの進展を抑制できる。また、第１接続部および第２接続部が熱硬化性樹脂に封止されているため、第１接続部および第２接続部でのクラックの進展を抑制できる。
本発明の実施の形態１に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態１の変形例に係る半導体装置の構成を概略的に示す断面図である。 比較例に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を概略的に示すフローチャートである。 本発明の実施の形態２に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態２の変形例に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態３に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態４に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態４の変形例に係る半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態５に係る電力変換システムの構成を概略的に示すブロック図である。
　以下、本発明の実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
　実施の形態１．
　〈半導体装置１０の構成について〉
　図１～図３を用いて、実施の形態１に係る半導体装置１０の構成を説明する。図１は、本実施の形態１に係る半導体装置１０の構成を概略的に示す断面図である。
　本願では方向を示す用語として、高さ方向が用いられる。高さ方向とは、回路基板２に対して垂直な方向である。
　図１に示されるように、半導体装置１０は、ボンディングワイヤ１と、回路基板２と、半導体素子３と、封止材４と、熱硬化性樹脂５と、ベース板６と、上側接合材７ａと、下側接合材７ｂとを含んでいる。半導体装置１０は、電力用のパワー半導体装置である。
　図１に示されるように、ベース板６には回路基板２が配置されている。回路基板２は、下側接合材７によってベース板６の上面に接合されている。ベース板６の材料は、例えば、銅（Ｃｕ）または炭化珪素粒子強化アルミニウム複合材（ＡｌＳｉＣ）などである。半導体素子３で発生した熱は、ベース板６によって外部に放出される。なお、ベース板６および下側接合材７ｂは、設けられていなくてもよい。ベース板６および下側接合材７ｂが設けられていない場合、半導体装置１０で発生した熱は、後述する下側導体パターン２３によって外部に放出される。上側接合材７ａおよび下側接合材７ｂの材料は、例えば、はんだまたは焼結性銀粒子材などである。
　図１に示されるように、回路基板２は、絶縁層２１と、上側導体パターン２２と、下側導体パターン２３とを含んでいる。絶縁層２１は、上側導体パターン２２と下側導体パターン２３とによって挟み込まれている。上側導体パターン２２と、絶縁層２１と、下側導体パターン２３とは、高さ方向に上側導体パターン２２、絶縁層２１、下側導体パターン２３の順で積層されている。絶縁層２１の材料は、例えば、アルミナ（Ａｌ２Ｏ３）または窒化アルミニウム（ＡｌＮ）などである。また、ベース板６および下側接合材７ｂが設けられていない場合、絶縁層２１の材料は、絶縁性を有している樹脂であってもよい。
　上側導体パターン２２は、絶縁層２１の上面に配置されている。上側導体パターン２２は、上側接合材７ａによって半導体素子３と接合されている。下側導体パターン２３は、絶縁層２１の下面に配置されている。下側導体パターン２３は、下側接合材７ｂによってベース板６の上面と接合されている。上側導体パターン２２および下側導体パターン２３の材料は、例えば、銅（Ｃｕ）などである。上側導体パターン２２および下側導体パターン２３のそれぞれは、二層構造であってもよい。上側導体パターン２２および下側導体パターン２３のそれぞれは、例えば、絶縁層２１の表面に形成されているアルミニウム（Ａｌ）層と、アルミニウム（Ａｌ）層の表面に形成されている銅（Ｃｕ）層とを含んでいてもよい。
　上側導体パターン２２の上面には、熱硬化性樹脂５との界面が配置されている。上側導体パターン２２の上面には、レーザー加工または溶剤などによって図示されない凹凸が設けられていてもよい。また、上側導体パターン２２の上面には、熱硬化性樹脂５との密着性を向上させるための図示されないコーティングが施されていてもよい。図示されない凹凸またはコーティングによって、上側導体パターン２２の上面から熱硬化性樹脂５が剥離することが抑制されている。また、下側導体パターン２３の下面にも、図示されない凹凸またはコーティングが設けられていてもよい。
　図１に示されるように、半導体素子３は、回路基板２に配置されている。半導体素子３は、上側接合材７ａによって、上側導体パターン２２に接合されている。半導体素子３は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated　Gate　Bipolar　Transistor）および金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal　Oxide　Semiconductor　Field　Effect　Transistor）などのスイッチング素子であってもよいし、ショットキーバリアダイオードなどの整流素子であってもよい。
　半導体素子３の表面には、図示されない表面電極が設けられている。表面電極の材料は、例えば、アルミニウム（Ａｌ）、またはアルミニウム（Ａｌ）に珪素（Ｓｉ）が添加されたアルミニウム合金などである。図示されない表面電極の表面には、図示されない被覆層がさらに設けられていてもよい。図示されない被覆層の材料は、例えば、ニッケル（Ｎｉ）または金（Ａｕ）などである。
　半導体素子３の材料は、例えば、珪素（Ｓｉ）である。珪素（Ｓｉ）によって形成されている半導体素子３の線膨張係数は、例えば、３×１０－６／Ｋである。珪素（Ｓｉ）によって形成されている半導体素子３の弾性率は、例えば、７０ＧＰａである。半導体素子３の材料は、例えば、珪素（Ｓｉ）よりも大きいバンドギャップを有しているワイドバンドギャップ半導体材料であってもよい。半導体素子３の材料は、望ましくは、ワイドバンドギャップ半導体材料である。ワイドバンドギャップ半導体材料は、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンドなどである。
　ワイドバンドギャップ半導体材料によって形成されている半導体素子３は、珪素（Ｓｉ）によって形成されている半導体素子３よりも、高い許容電流密度を有している。また、ワイドバンドギャップ半導体材料によって形成されている半導体素子３の電力損失は、珪素（Ｓｉ）によって形成されている半導体素子３よりも小さい。このため、半導体素子３の材料としてワイドギャップ半導体材料が用いられることで、半導体装置１０の寸法を小さくすることができる。
　ワイドバンドギャップ半導体材料によって形成されている半導体素子３の動作温度の上限は、珪素（Ｓｉ）によって形成されている半導体素子３よりも高い。例えば、炭化珪素（ＳｉＣ）によって形成されている半導体素子３を含んでいる半導体装置１０が動作する場合、半導体素子３の温度は、高温である。この場合、半導体素子３の温度は、例えば、１５０℃以上である。この場合、半導体素子３の温度は、例えば、２００℃以上である。
　図１に示されるように、ボンディングワイヤ１は、第１接続部１１と、第２接続部１２と、第１ループ部１０１とを含んでいる。第１接続部１１は、半導体素子３と接続されている。第２接続部１２は、半導体素子３および回路基板２のいずれかと接続されている。第１ループ部１０１は、第１接続部１１と第２接続部１２との間に位置している。第１ループ部１０１は、第１屈曲部１３を有している。本実施の形態においては、第２接続部１２は、回路基板２と接続されている。図２に示されるように、第２接続部１２は、半導体素子３と接続されていてもよい。
　ボンディングワイヤ１は、例えば、超音波接合によって半導体素子３および回路基板２に接合されている。ボンディングワイヤ１は、半導体素子３の図示されない表面電極と、回路基板２の上側導体パターン２２の上面とを電気的に接続している。
　図１に示されるように、ボンディングワイヤ１は、第１ループ部１０１によってループ状に形成されている。ボンディングワイヤの第１ループ部は、第１屈曲部１３において屈曲している。第１ループ部１０１は、回路基板２に対して上側に突出している。
　図１に示されるように、第１ループ部１０１は、第１部分１４および第２部分１５を有している。第１部分１４は、第１接続部１１と第１屈曲部１３とを接続している。第２部分１５は、第２接続部１２と第１屈曲部１３とを接続している。第１部分１４は、第２部分１５と交差する方向に延伸している。第１屈曲部１３は、第１部分１４および第２部分１５と繋がっている。第１部分１４および第２部分１５は、第１屈曲部１３を挟んで互いに向かい合っている。第１部分１４および第２部分１５は、封止材４から露出していてもよい。
　図１に示されるように、ボンディングワイヤ１は、熱硬化性樹脂５に封止されている。ボンディングワイヤ１は、熱硬化性樹脂５に拘束されている。第１接続部１１および第２接続部１２は、封止材４から露出しつつ、熱硬化性樹脂５に封止されている。第１屈曲部１３は、封止材４に覆われつつ、熱硬化性樹脂５に封止されている。第１屈曲部１３は、熱硬化性樹脂５と直接に接触していない。ボンディングワイヤ１の上端は、封止材４に覆われている。ボンディングワイヤ１の下端は、熱硬化性樹脂５に封止されている。
　ボンディングワイヤ１の材料は、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）などの導電性を有する金属である。ボンディングワイヤ１の材料がアルミニウム（Ａｌ）である場合、ボンディングワイヤ１の線膨張係数は、例えば、２．３×１０－５／Ｋである。ボンディングワイヤ１の材料がアルミニウム（Ａｌ）である場合、ボンディングワイヤ１の弾性率は、例えば、７０ＧＰａである。
　図１に示されるように、封止材４は、第１ループ部１０１の第１屈曲部１３を覆っている。封止材４は、熱硬化性樹脂５よりも低い弾性率を有している。封止材４は、第１接続部１１および第２接続部１２を覆っていない。封止材４は、熱硬化性樹脂５に封止されている。封止材４は、熱硬化性樹脂５よりも低い弾性率を有しており、かつ第１屈曲部１３を覆っているため、第１屈曲部１３の緩衝材として機能している。封止材４は、ボンディングワイヤ１よりも低い弾性率を有していてもよい。封止材４の形状は、第１屈曲部１３が覆われる限り適宜に決められてもよい。封止材４は、例えば、図１に示されるように第１屈曲部１３に沿う形状を有していてもよいし、図７に示されるように略球状の形状を有していてもよい。
　封止材４の材料は、熱硬化性樹脂５の材料と異なっている。封止材４は、熱硬化性樹脂５よりも柔らかい。封止材４の内部において、第１屈曲部１３は変形可能である。封止材４の材料は、例えば、ポリイミドなどである。ポリイミドは、一般的に、熱硬化性樹脂５の材料であるエポキシ樹脂よりも低い弾性率を有している。ポリイミドは、一般的に、他の高分子化合物よりも高い強度および高い耐熱性を有している。ポリイミドは、電気絶縁性を有しているため、絶縁材料として用いられている。以上より、封止材４は、高い強度、高い耐熱性および電気絶縁性を有している。
　封止材４の線膨張係数とボンディングワイヤ１の線膨張係数との差は、熱硬化性樹脂５の線膨張係数とボンディングワイヤ１の線膨張係数との差よりも小さくてもよい。例えば、ポリイミドは、有機物の中では相対的に低い線膨張係数を有している。このため、ポリイミドは、有機物の中では相対的に、金属と近い線膨張係数を有している。よって、ポリイミドによって形成されている封止材４の熱ひずみと金属によって形成されているボンディングワイヤ１の熱ひずみとが近いため、ボンディングワイヤ１に熱応力が生じにくい。
　封止材４は、硬化されていない状態かつ常温の状態において、一定の粘度を有している液体であってもよい。これにより、後述される半導体装置１０の製造方法において、封止材４がディスペンサなどによってボンディングワイヤ１の第１ループ部１０１に滴下された際に、第１屈曲部１３のみに封止材４が塗布され得る。
　封止材４の材料は、ボンディングワイヤ１に応じて適宜に決められてもよい。例えば、図２に示されるように封止材４が第１封止部４ａおよび第２封止部４ｂを含んでいる場合、第１封止部４ａおよび第２封止部４ｂの材料が異なっていてもよい。例えば、複数の材料が適宜に組み合わせられたものが封止材４の材料として用いられてもよい。
　図１に示されるように、熱硬化性樹脂５は、回路基板２と、半導体素子３と、ボンディングワイヤ１と、封止材４とを封止している。熱硬化性樹脂５は、具体的には、ボンディングワイヤ１の第１接続部１１および第２接続部１２を封止している。熱硬化性樹脂５は、第１接続部１１および第２接続部１２を封止することによって第１接続部１１および第２接続部１２を補強している。熱硬化性樹脂５は、封止材４を挟み込んで、第１屈曲部１３を封止している。
　熱硬化性樹脂５は、封止材４よりも高い弾性率を有している。熱硬化性樹脂５の内部において、ボンディングワイヤ１が変形することが抑制されている。熱硬化性樹脂５は、絶縁性を有している。熱硬化性樹脂５の材料は、例えば、エポキシ樹脂などである。エポキシ樹脂の弾性率は、例えば、５ＧＰａである。熱硬化性樹脂５は、ボンディングワイヤ１と異なる線膨張係数を有している。エポキシ樹脂の線膨張係数は、例えば、２．０×１０－５／Ｋである。
　半導体装置１０の温度は動作時において、高温になり、例えば、２００℃になる。仮に、熱硬化性樹脂５がガラス転移温度の低い樹脂によって形成されている場合、高温によって熱硬化性樹脂５が軟化または劣化をすることで、熱硬化性樹脂５の弾性が低下し得る。これにより、熱硬化性樹脂５による第１接続部１１および第２接続部１２の補強が損なわれるため、第１接続部１１および第２接続部１２の信頼性が低下し得る。このため、熱硬化性樹脂５の材料は、望ましくは、高温において劣化することが抑制されている材料である。熱硬化性樹脂５が高温によって劣化することが抑制されるために、熱硬化性樹脂５が図示されない金属またはフィラーなどを含んでいることが望ましい。
　次に、図２を用いて、実施の形態１の変形例に係る半導体装置１０の構成を説明する。実施の形態１の変形例において、ボンディングワイヤ１は、第３接続部１６と、第２ループ部１０２とをさらに含んでいる。第３接続部１６は、半導体素子３および回路基板２のいずれかと接続されている。第２ループ部１０２は、第２接続部１２と第３接続部１６との間に位置している。第２ループ部１０２は、第２屈曲部１７を有している。実施の形態１の変形例において、第２接続部１２は半導体素子３に接続され、第３接続部１６は回路基板２に接続されている。
　図２に示されるように、封止材４は、第１屈曲部１３および第２屈曲部１７のそれぞれを覆っている。封止材４は、第１封止部４ａおよび第２封止部４ｂを含んでいる。第１封止部４ａは、第１屈曲部１３を覆っている。第２封止部４ｂは、第２屈曲部１７を覆っている。第１封止部４ａは、第２封止部４ｂと分離している。第１封止部４ａおよび第２封止部４ｂは、別体である。第３接続部１６は、封止材４から露出している。
　〈半導体装置１０の温度変化および温度変化に伴う変形および熱応力について〉
　半導体装置１０が動作している際に、半導体素子３は発熱している。このため、半導体装置１０の温度は、上昇する。具体的には、図１に示される、第１接続部１１および第２接続部１２の近傍の温度は、特に上昇する。
　半導体装置１０が動作を停止した後には、半導体素子３において発生した熱が、図１に示される、以下の経路によって放熱されることによって、半導体装置１０が冷却される。すなわち、半導体素子３において発生した熱は、上側接合材７ａ、上側導体パターン２２、絶縁層２１、下側導体パターン２３、下側接合材７ｂ、ベース板６の順に移動し、ベース板６から半導体装置１０の外部へと放熱される。これにより、半導体装置１０の温度は、低下する。具体的には、半導体素子３の温度は、急激に低下する。
　半導体装置１０の温度が変化することによって、半導体装置１０には変形が発生する。具体的には、半導体装置１０の温度が上昇する場合には、ボンディングワイヤ１、封止材４および熱硬化性樹脂５が熱膨張する。また、半導体装置１０の温度が低下する場合には、ボンディングワイヤ１、封止材４および熱硬化性樹脂５が熱収縮する。半導体装置１０の温度変化（温度スイング）が大きくなるにつれて、半導体装置１０の変形量が大きくなる。
　図３は、比較例に係る半導体装置１０の構成を示す断面図である。比較例に係る半導体装置１０は、封止材４を含んでいない。このため、図３に示される比較例に係る半導体装置１０のボンディングワイヤ１の第１ループ部１０１の第１屈曲部１３は、熱硬化性樹脂５に封止されている。このため比較例において、第１屈曲部１３の変形は、熱硬化性樹脂５によって妨げられている。
　図３に示されるように、半導体装置１０の温度変化に伴う半導体装置１０の部材の変形が妨げられている場合、半導体装置１０の部材には熱応力が発生する。具体的には、ボンディングワイヤ１は、ボンディングワイヤ１と異なる線膨張係数を有している熱硬化性樹脂５に封止されているため、半導体装置１０の温度が変化した場合において変形することが妨げられている。このため、半導体装置１０の温度が変化した場合、ボンディングワイヤ１には熱応力が発生する。
　半導体装置１０の温度が変化した場合、第１ループ部１０１において、第１部分１４による第１部分１４に沿う方向への熱応力および第２部分１５による第２部分１５に沿う方向への熱応力が第１屈曲部１３に発生する。すなわち、第１屈曲部１３が屈曲しているため、半導体装置１０の温度変化に伴って、第１屈曲部１３に２つの異なる方向への熱応力が発生する。よって、第１屈曲部１３には、集中して熱応力が発生する。
　第１屈曲部１３に発生する熱応力が大きい場合、第１屈曲部１３にクラックが発生し得る。クラックは、半導体装置１０の温度変化が繰り返されることにより、徐々に進展し得る。クラックが進展した場合、ボンディングワイヤ１が寸断され得る。
　一方で、図１に示されるように、本実施の形態に係る半導体装置１０においては、第１屈曲部１３は、熱硬化性樹脂５よりも低い弾性率を有している封止材４に覆われている。このため、第１屈曲部１３の変形は、比較例よりも妨げられていない。よって、第１屈曲部１３に熱応力が集中することが緩和されている。したがって、第１屈曲部１３にクラックが発生し、進展することが抑制されている。
　〈半導体装置１０の製造方法について〉
　次に、図４を参照して本実施の形態に係る半導体装置１０の製造方法を説明する。半導体装置１０の製造方法は、封止材４に覆われる工程Ｓ１１と、熱硬化性樹脂５に封止される工程Ｓ１２とを含んでいる。封止材４に覆われる工程Ｓ１１において、ボンディングワイヤ１の第１ループ部１０１の第１屈曲部１３が封止材４に覆われる。熱硬化性樹脂５に封止される工程Ｓ１２において、回路基板２と、半導体素子３と、ボンディングワイヤ１と、封止材４とが、熱硬化性樹脂５に封止される。
　図１に示されるボンディングワイヤ１、回路基板２、半導体素子３、ベース板６、上側接合材７ａおよび下側接合材７ｂが、以下の過程によって接合される。回路基板２の上側導体パターン２２が、上側接合材７ａによって半導体素子３と接合される。回路基板２の下側導体パターン２３が、下側接合材７ｂによってベース板６と接合される。ボンディングワイヤ１の第１接続部１１が、超音波接合によって半導体素子３に接合される。第２接続部１２が、超音波接合によって半導体素子３または回路基板２と接合される。本実施の形態においては、第２接続部１２が回路基板２と接合される。半導体素子３およびベース板６が回路基板２に接合されてから、ボンディングワイヤ１が回路基板２および半導体素子３に接合されてもよい。ボンディングワイヤ１が回路基板２および半導体素子３に接合されてから、半導体素子３およびベース板６が回路基板２に接合されてもよい。
　封止材４に覆われる工程Ｓ１１において、封止材４が、例えば、ディスペンサなどによってボンディングワイヤ１に滴下されることにより、塗布される。これにより、図１に示されるように、ボンディングワイヤ１の第１ループ部１０１の第１屈曲部１３が封止材４に覆われる。
　封止材４が第１屈曲部１３に塗布される方法は、ディスペンサなどには限られない。第１屈曲部１３が封止材４に浸漬されることによって封止材４が塗布されてもよい。例えば、液体状の封止材４が満たされた容器が準備され、台などの上に設置されてもよい。半導体素子３、ベース板６およびボンディングワイヤ１が接合された回路基板２が、ボンディングワイヤ１が回路基板２の下側に位置するように保持される。半導体素子３、ベース板６およびボンディングワイヤ１が接合された回路基板２のボンディングワイヤ１の第１ループ部１０１の第１屈曲部１３のみが、封止材４が満たされた容器に浸され、封止材４が塗布される。その後、半導体素子３、ベース板６およびボンディングワイヤ１が接合された回路基板２が持ち上げられる。これにより、第１ループ部１０１の第１屈曲部１３に封止材４が塗布されたボンディングワイヤ１が得られる。
　ボンディングワイヤ１に封止材４が塗布されてから、熱硬化性樹脂５に封止される工程Ｓ１２において、図１に示されるように、回路基板２と、半導体素子３と、ボンディングワイヤ１と、封止材４とが、熱硬化性樹脂５に封止される。
　〈作用効果について〉
　本実施の形態に係る半導体装置１０によれば、図１に示されるように、ボンディングワイヤ１の第１ループ部１０１の第１屈曲部１３を覆う封止材４は、熱硬化性樹脂５よりも低い弾性率を有している。このため、第１屈曲部１３が熱硬化性樹脂５で封止されている場合よりも封止材４の内部で変形しやすい。よって、第１屈曲部１３が熱硬化性樹脂５に封止されている場合よりも第１屈曲部１３に発生する熱応力を低減させることができる。したがって、第１屈曲部１３でのクラックの進展を抑制できる。
　温度変化に伴う第１接続部１１および第２接続部１２の変形量と、半導体素子３および回路基板２の変形量とは異なるため、第１接続部１１および第２接続部１２には、熱応力が発生し得る。本実施の形態の半導体装置１０によれば、図１に示されるように、第１接続部１１および第２接続部１２は、熱硬化性樹脂５に封止されている。これにより、第１接続部１１および第２接続部１２を補強できる。また、第１接続部１１および第２接続部１２に発生する変形が熱硬化性樹脂５に分布することにより、熱応力が第１接続部１１および第２接続部１２に集中することを抑制できる。このため、第１接続部１１および第２接続部１２にクラックが発生し、進展することを抑制できる。また、第１接続部１１および第２接続部１２にクラックが発生することを遅らせることができる。したがって、ワイヤリフトオフが発生することを抑制できる。ワイヤリフトオフとは、温度変化に伴って第１接続部１１または第２接続部１２に繰り返し負荷された熱応力によって生じたクラックの進展によって、ボンディングワイヤ１が半導体素子３または回路基板２などから分離する現象である。
　封止材４の材料が絶縁性を有するポリイミドなどである場合、封止材４も熱硬化性樹脂５と同様に、半導体装置１０と半導体装置１０の外部とを絶縁することができる。このため、封止材４がボンディングワイヤ１を覆っている場合においても、絶縁性が低下することを抑制できる。
　封止材４および熱硬化性樹脂５の材料が異なっているため、封止材４および熱硬化性樹脂５のそれぞれの材料を適宜に選択できる。封止材４および熱硬化性樹脂５の材料を、求められる特性に応じて最適に選択できる。封止材４および熱硬化性樹脂５の材料は、例えば、絶縁性の有無、弾性率、線膨張係数、放熱性、接着強度第１ループ部１０１の形状または第１屈曲部１３の曲率などに応じて、選択できる。
　封止材４の線膨張係数とボンディングワイヤ１の線膨張係数との差が、熱硬化性樹脂５の線膨張係数とボンディングワイヤ１の線膨張係数との差よりも小さくなるように、封止材４および熱硬化性樹脂５の材料を選択できる。これにより、ボンディングワイヤ１に発生する熱応力を低減させることができる。
　本実施の形態の変形例に係る半導体装置１０によれば、図２に示されるように、第１屈曲部１３および第２屈曲部１７のそれぞれが第１封止部４ａおよび第２封止部４ｂのそれぞれによって覆われているため、封止材４の材料を第１屈曲部１３および第２屈曲部１７に応じて選択できる。このため、封止材４を最適に選択できる。
　本実施の形態に係る半導体装置１０の製造方法によれば、第１屈曲部１３は、熱硬化性樹脂５よりも低い弾性率を有する封止材４に覆われてから、熱硬化性樹脂５に封止される。このため、第１屈曲部１３に発生する熱応力を低減させることができる。これにより、第１屈曲部１３でのクラックの進展を抑制できる。
　実施の形態２．
　実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図５を用いて、実施の形態２に係る半導体装置１０の構成を説明する。図５は、実施の形態２に係る半導体装置１０の構成を概略的に示す断面図である。本実施の形態において、封止材４は、ボンディングワイヤ１の第１接続部１１から第１ループ部１０１の上端までの高さの半分の高さ位置Ｈよりも上側に位置している。封止材４は、第１接続部１１から第１ループ部１０１の上端までの高さの半分の高さ位置Ｈよりも下側に位置していない。封止材４の一部は、第１ループ部１０１の上端の高さよりも上側に位置している。
　図５に示されるように、第１屈曲部１３は、第１接続部１１から第１ループ部１０１の上端までの高さの半分の高さ位置Ｈよりも上側に位置している。第１接続部１１および第２接続部１２は、第１接続部１１から第１ループ部１０１の上端までの高さの半分の高さ位置Ｈよりも下側に位置している。第１ループ部１０１の上半分の少なくとも一部は、封止材４に覆われている。第１ループ部１０１の下半分は、封止材４に覆われていない。
　次に、図６を用いて、実施の形態２の変形例に係る半導体装置１０の構成を説明する。本実施の形態の変形例において、第１屈曲部１３は、２ｍｍよりも大きい曲率半径を有している。図６に示されるように、第１屈曲部１３は、第１大屈曲部１３１および第２大屈曲部１３２を有していてもよい。第１大屈曲部１３１と第２大屈曲部１３２とは、第１ループ部１０１の第３部分１８によって繋がっている。第１部分１４、第２部分１５および第３部分１８は、例えば、２ｍｍ以下の曲率半径を有している。第１屈曲部１３は、第１部分１４、第２部分１５および第３部分１８よりも大きい曲率半径を有している。
　封止材４は、第３封止部４ｃおよび第４封止部４ｄを有している。封止材４は、第１ループ部１０１の大きい曲率半径を有している部分のみを覆っている。具体的には、第３封止部４ｃは、第１大屈曲部１３１を覆っている。第４封止部４ｄは、第２大屈曲部１３２を覆っている。
　〈作用効果について〉
　本実施の形態に係る半導体装置１０によれば、図５に示されるように、封止材４が第１接続部１１から第１ループ部１０１の上端までの半分の高さ位置Ｈよりも上側に位置しており、かつ高さ位置Ｈよりも下側に位置していないため、半導体装置１０に含まれている封止材４の量を少なくできる。このため、半導体装置１０の製造コストを小さくすることができる。
　本実施の形態の変形例に係る半導体装置１０によれば、第１屈曲部１３が２ｍｍよりも大きい曲率半径を有しているため、封止材４は２ｍｍよりも小さい曲率半径を有している第１ループ部１０１の部分を覆っていない。このため、半導体装置１０に含まれている封止材４の量をさらに少なくできる。よって、半導体装置１０の製造コストを小さくすることができる。なお、本実施の形態における有利な効果が奏されるためには、第１屈曲部１３に封止材４が塗布される量が適切に管理される必要がある。
　実施の形態３．
　実施の形態３は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図７を用いて、実施の形態３に係る半導体装置１０の構成を説明する。図７は、実施の形態３に係る半導体装置１０の構成を概略的に示す断面図である。封止材４は、第１屈曲部１３と半導体素子３および回路基板２の少なくともいずれかとの間の領域を埋めて、半導体素子３および回路基板２の少なくともいずれかと接している。本実施の形態において、封止材４は第１屈曲部１３と半導体素子３および回路基板２との間の領域を埋めて、半導体素子３および回路基板２の両方と接している。
　図７に示されるように、封止材４は、第１屈曲部１３と、半導体素子３および回路基板２の少なくともいずれかの少なくとも一部とを一体的に覆っている。封止材４は、半導体素子３および回路基板２の少なくともいずれかと接着している。なお、封止材４が回路基板２の上側導体パターン２２を覆っている場合、封止材４の材料は絶縁性を有している必要がある。封止材４は、第１接続部１１および第２接続部１２の近傍を除いて、第１ループ部１０１を覆っていてもよい。
　本実施の形態に係る封止材４に覆われる工程Ｓ１１において、第１屈曲部１３が封止材４に覆われる。また、第１屈曲部１３と半導体素子３および回路基板２の少なくともいずれかとの間の領域が封止材４に埋められる。さらに、半導体素子３および回路基板２の少なくともいずれかと接するように封止材４が配置される。封止材４は、第１屈曲部１３と半導体素子３および回路基板２の少なくともいずれかとの間の領域を埋めるように滴下される。
　〈作用効果について〉
　本実施の形態に係る半導体装置１０によれば、図７に示されるように、封止材４が第１屈曲部１３と半導体素子３および回路基板２の少なくともいずれかとの間の領域を埋め、半導体素子３および回路基板２の少なくともいずれかと接するように配置される。このため、封止材４が第１屈曲部１３のみ塗布される場合よりも封止材４の量が多い。封止材４が塗布される量の許容されるばらつきは、大きい。このため、封止材４が塗布される量は、厳密に管理される必要がない。よって、半導体装置１０の製造方法が簡易化されるため、半導体装置１０の製造コストを小さくすることができる。
　実施の形態４．
　実施の形態４は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図８を用いて、実施の形態４に係る半導体装置１０の構成を説明する。封止材４は、第１ループ部１０１の第１屈曲部１３および第２ループ部１０２の第２屈曲部１７を一体的に覆っている。本実施の形態において、封止材４の材料は、絶縁性を有している。ボンディングワイヤ１は、複数のループ部を含んでいる。
　図９を用いて、実施の形態４の変形例に係る半導体装置１０の構成を説明する。ボンディングワイヤ１は、複数のワイヤ部を含んでいる。具体的には、ボンディングワイヤ１は、第１ワイヤ部１ａおよび第２ワイヤ部１ｂを含んでいる。第１屈曲部１３は、第１ワイヤ部屈曲部１３ａおよび第２ワイヤ部屈曲部１３ｂを有している。第１ワイヤ部屈曲部１３ａは、第１ワイヤ部１ａに含まれている。第２ワイヤ部屈曲部１３ｂは、第２ワイヤ部１ｂに含まれている。封止材４は、第１ワイヤ部屈曲部１３ａおよび第２ワイヤ部屈曲部１３ｂを一体的に覆っている。
　図９に示されるように、第１ワイヤ部１ａは、第２ワイヤ部１ｂと電気的に接続している。第１ワイヤ部１ａは、第１ワイヤ部ループ部１０１ａを有している。第２ワイヤ部１ｂは、第２ワイヤ部ループ部１０１ｂを有している。第１接続部１１は、第１ワイヤ部第１接続部１１ａおよび第２ワイヤ部第１接続部１１ｂを有している。第２接続部１２は、第１ワイヤ部第２接続部１２ａおよび第２ワイヤ部第２接続部１２ｂを有している。第１ワイヤ部第１接続部１１ａおよび第１ワイヤ部第２接続部１２ａは、第１ワイヤ部１ａに含まれている。第２ワイヤ部第１接続部１１ｂおよび第２ワイヤ部第２接続部１２ｂは、第２ワイヤ部１ｂに含まれている。第１ワイヤ部屈曲部１３ａは、第１ワイヤ部第１接続部１１ａと第１ワイヤ部第２接続部１２ａとの間に位置している第１ワイヤ部ループ部１０１ａに含まれている。第２ワイヤ部屈曲部１３ｂは、第２ワイヤ部第１接続部１１ｂと第２ワイヤ部第２接続部１２ｂとの間に位置している第２ワイヤ部ループ部１０１ｂに含まれている。
　〈作用効果について〉
　本実施の形態に係る半導体装置１０によれば、図８に示されるように、封止材４が第１ループ部１０１の第１屈曲部１３および第２ループ部１０２の第２屈曲部１７を一体的に覆っているため、封止材４によって覆われる工程Ｓ１１において、第１屈曲部１３および第２屈曲部１７が封止材４によって同時に覆われ得る。このため、第１屈曲部１３および第２屈曲部１７のそれぞれが個別に覆われるよりも、製造プロセスを簡易化できる。よって、ボンディングワイヤ１が複数のループ部を含んでいる場合においても、半導体装置１０の製造コストを小さくすることができる。
　図８に示されるように、封止材４が第１屈曲部１３および第２屈曲部１７を覆っているため、第１屈曲部１３および第２屈曲部１７のそれぞれにおいて、クラックの進展を抑制することができる。また、複数のループ部のそれぞれにおいて、クラックの進展を抑制することができる。
　本実施の形態の変形例に係る半導体装置１０によれば、図９に示されるように、ボンディングワイヤ１が第１ワイヤ部屈曲部１３ａおよび第２ワイヤ部屈曲部１３ｂを一体的に覆っているため、封止材４によって覆われる工程Ｓ１１において、第１ワイヤ部屈曲部１３ａおよび第２ワイヤ部屈曲部１３ｂが封止材４によって同時に覆われ得る。このため、第１ワイヤ部屈曲部１３ａおよび第２ワイヤ部屈曲部１３ｂのそれぞれが個別に覆われるよりも、製造プロセスを簡易化できる。よって、ボンディングワイヤ１が複数のワイヤ部を有している場合においても、半導体装置１０の製造コストを小さくすることができる。
　図９に示されるように、封止材４が第１ワイヤ部屈曲部１３ａおよび第２ワイヤ部屈曲部１３ｂを覆っているため、第１ワイヤ部１ａおよび第２ワイヤ部１ｂのそれぞれについて、クラックの進展を抑制することができる。また、複数のワイヤ部のそれぞれにおいて、クラックの進展を抑制することができる。
　実施の形態５．
　本実施の形態は、上述した実施の形態１～４にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。
　図１０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　図１０に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
　電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
　負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
　以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１～４のいずれかに相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
　また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１～４にかかる半導体モジュールを適用するため、ボンディングワイヤの第１屈曲部でのクラックの発生およびその進展を抑制することができる。
　本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
　また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　ボンディングワイヤ、１ａ　第１ワイヤ部、１ｂ　第２ワイヤ部、２　回路基板、３　半導体素子、４　封止材、５　熱硬化性樹脂、１０　半導体装置、１１　第１接続部、１２　第２接続部、１３　第１屈曲部、１３ａ　第１ワイヤ部屈曲部、１３ｂ　第２ワイヤ部屈曲部、１６　第３接続部、１７　第２屈曲部、１００　電源、１０１　第１ループ部、１０２　第２ループ部、２００　電力変換装置、２０１　主変換回路、２０２　半導体モジュール、２０３　回路基板、３００　負荷、Ｈ　高さ位置。

Claims (8)

  1. 　回路基板と、
    　前記回路基板に配置された半導体素子と、
    　前記半導体素子と接続された第１接続部と、前記半導体素子および前記回路基板のいずれかと接続された第２接続部と、前記第１接続部と前記第２接続部との間に位置し、かつ第１屈曲部を有する第１ループ部とを含むボンディングワイヤと、
    　前記第１ループ部の前記第１屈曲部を覆う封止材と、
    　前記回路基板と、前記半導体素子と、前記ボンディングワイヤと、前記封止材とを封止する熱硬化性樹脂とを備え、
    　前記封止材は、前記熱硬化性樹脂よりも低い弾性率を有している、半導体装置。
  2. 　前記封止材は、前記ボンディングワイヤの前記第１接続部から前記第１ループ部の上端までの高さの半分の高さ位置よりも上側に位置しており、かつ前記第１接続部から前記第１ループ部の上端までの高さの半分の前記高さ位置よりも下側に位置していない、請求項１に記載の半導体装置。
  3. 　前記第１屈曲部は、２ｍｍよりも大きい曲率半径を有している、請求項２に記載の半導体装置。
  4. 　前記封止材は、前記第１屈曲部と前記半導体素子および前記回路基板の少なくともいずれかとの間の領域を埋めて、前記半導体素子および前記回路基板の少なくともいずれかと接している、請求項１に記載の半導体装置。
  5. 　前記ボンディングワイヤは、前記半導体素子および前記回路基板のいずれかと接続された第３接続部と、前記第２接続部と前記第３接続部との間に位置し、かつ第２屈曲部を有する第２ループ部とをさらに含み、
    　前記封止材は、前記第１ループ部の前記第１屈曲部および前記第２ループ部の前記第２屈曲部を一体的に覆っている、請求項１に記載の半導体装置。
  6. 　前記ボンディングワイヤは、第１ワイヤ部および第２ワイヤ部を含み、
    　前記第１屈曲部は、前記第１ワイヤ部に含まれる第１ワイヤ部屈曲部と、前記第２ワイヤ部に含まれる第２ワイヤ部屈曲部とを含み、
    　前記封止材は、前記第１ワイヤ部屈曲部と前記第２ワイヤ部屈曲部とを一体的に覆っている、請求項１に記載の半導体装置。
  7. 　請求項１～６のいずれか１項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えた電力変換装置。
  8. 　回路基板に配置された半導体素子に接続されているボンディングワイヤの第１接続部と、前記回路基板および前記半導体素子のいずれかと接続された前記ボンディングワイヤの第２接続部との間に位置する前記ボンディングワイヤの第１ループ部の第１屈曲部が封止材に覆われる工程と、
    　前記回路基板と、前記半導体素子と、前記ボンディングワイヤと、前記封止材とが、熱硬化性樹脂に封止される工程とを備え、
    　前記封止材は、前記熱硬化性樹脂よりも低い弾性率を有する、半導体装置の製造方法。
PCT/JP2019/040224 2019-10-11 2019-10-11 半導体装置、電力変換装置および半導体装置の製造方法 WO2021070358A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/040224 WO2021070358A1 (ja) 2019-10-11 2019-10-11 半導体装置、電力変換装置および半導体装置の製造方法
JP2021551071A JP7229382B2 (ja) 2019-10-11 2019-10-11 半導体装置、電力変換装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/040224 WO2021070358A1 (ja) 2019-10-11 2019-10-11 半導体装置、電力変換装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2021070358A1 true WO2021070358A1 (ja) 2021-04-15

Family

ID=75438129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/040224 WO2021070358A1 (ja) 2019-10-11 2019-10-11 半導体装置、電力変換装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP7229382B2 (ja)
WO (1) WO2021070358A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333970A (ja) * 1993-05-21 1994-12-02 Seiko Epson Corp 半導体装置およびその製造方法
JP2013058606A (ja) * 2011-09-08 2013-03-28 Renesas Electronics Corp 半導体装置の製造方法
JP2017224778A (ja) * 2016-06-17 2017-12-21 三菱電機株式会社 半導体装置
WO2018211751A1 (ja) * 2017-05-18 2018-11-22 三菱電機株式会社 半導体モジュールおよび電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100997A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 樹脂封止型半導体装置およびその樹脂封止方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333970A (ja) * 1993-05-21 1994-12-02 Seiko Epson Corp 半導体装置およびその製造方法
JP2013058606A (ja) * 2011-09-08 2013-03-28 Renesas Electronics Corp 半導体装置の製造方法
JP2017224778A (ja) * 2016-06-17 2017-12-21 三菱電機株式会社 半導体装置
WO2018211751A1 (ja) * 2017-05-18 2018-11-22 三菱電機株式会社 半導体モジュールおよび電力変換装置

Also Published As

Publication number Publication date
JP7229382B2 (ja) 2023-02-27
JPWO2021070358A1 (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7101882B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
US11450594B2 (en) Semiconductor device and power converter
WO2021070358A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN113646876A (zh) 功率半导体模块以及电力变换装置
JP7287164B2 (ja) 電力用半導体装置及び電力変換装置
WO2022049660A1 (ja) 半導体装置、電力変換装置、および移動体
WO2024004024A1 (ja) パワーモジュール及び電力変換装置
US11855033B2 (en) Power semiconductor module and power converter
WO2021152795A1 (ja) 半導体装置および電力変換装置
WO2021157024A1 (ja) 半導体モジュール及び電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7088421B1 (ja) 半導体装置および電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
WO2022064599A1 (ja) 半導体装置および電力変換装置
WO2022162825A1 (ja) 半導体モジュールおよび電力変換装置
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
JP7270772B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2022049697A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19948858

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021551071

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19948858

Country of ref document: EP

Kind code of ref document: A1