JP6851559B1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6851559B1
JP6851559B1 JP2020561842A JP2020561842A JP6851559B1 JP 6851559 B1 JP6851559 B1 JP 6851559B1 JP 2020561842 A JP2020561842 A JP 2020561842A JP 2020561842 A JP2020561842 A JP 2020561842A JP 6851559 B1 JP6851559 B1 JP 6851559B1
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
frame
distance
plate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020561842A
Other languages
English (en)
Other versions
JPWO2021181678A1 (ja
Inventor
穂隆 六分一
穂隆 六分一
山本　圭
圭 山本
坂本　健
健 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6851559B1 publication Critical patent/JP6851559B1/ja
Publication of JPWO2021181678A1 publication Critical patent/JPWO2021181678A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置（１００）は、半導体素子（１）、第１リードフレーム（２）、第２リードフレーム（３）、および熱伝導部材（８）と、これらを封止する封止部材（９）とを備える。第１リードフレームは、封止部材の第１側面（９Ａ）から露出している第１部（２ａ）と、封止部材の下面（９Ｃ）と交差する第２方向（Ｚ）において第１部よりも下面側に配置されている第２部（２ｂ）と、第１部と第２部とを接続しており、かつ第１部および第２部の各々に対して傾斜している第３部（２ｃ）とを含む。第２リードフレームは、封止部材の第２側面（９Ｂ）から露出している第４部（３ａ）と、第２部と間隔を隔てて配置されている第５部（３ｂ）とを含む。半導体素子は、第２部の上面に搭載されている。上記半導体装置は、少なくとも第２方向において第２部と第５部との間に配置されており、かつ第１および第２リードフレームを含む配線回路の一部を構成する要素が搭載されている中間フレーム（４）をさらに備える。第１方向（Ｘ）における第２部と中間フレームとの間の距離（Ｌ１）は、第２方向における第１部の上面と第２部の上面との間の距離（ｈ１）よりも短い。

Description

本開示は、半導体装置および電力変換装置に関する。
トランスファーモールド型の半導体装置（以下、単に半導体装置とよぶ）は、上下方向に可動する金型によって製造される性質上、封止部材の第１側面から露出した第１リードフレームと、封止部材の第１側面とは反対側を向いた第２側面から露出した第２リードフレームとを備えている。
また、一般的な半導体装置は、半導体素子から発生した熱を放熱するために、半導体素子と熱的に接続されておりかつ一部が封止部材から露出している熱伝導部材を備えており、該熱伝導部材が金属製の冷却器と熱的に接続される。そのため、高い耐圧が要求される半導体装置では、封止部材から露出している第１および第２リードフレームの各々と熱伝導部材との間の絶縁距離（すなわち空間距離および沿面距離）を確保する必要がある。
一般的な半導体装置では、第１リードフレームの一部が半導体素子と熱伝導部材との間に配置されている。そのため、このような半導体装置では、絶縁距離を確保するために第１リードフレームが曲げ加工されている。具体的には、第１リードフレームには、封止部材から露出している部分と半導体素子と熱伝導部材の間に配置されている部分との間に、両部分に対して傾斜している傾斜部が曲げ加工により形成されている。上記傾斜部の長さは、要求される絶縁距離に応じて設定される。
なお、特開平６−１９６６９２号公報（特許文献１）には、２つのリード端子が半導体チップを挟んで重なり合った半導体装置を製造する方法が開示されている。
特開平６−１９６６９２号公報
半導体装置の第１リードフレームおよび第２リードフレームは、一般的に１つの板状部材から形成される。具体的には、まず、第１リードフレームおよび第２リードフレームは、板状部材に対する打ち抜き加工および曲げ加工により一体的に成形される。その後、第１リードフレームおよび第２リードフレームの各一部が封止部材により封止された後、封止部材から露出した両部材の他の一部が切断される。これにより、第１リードフレームと第２リードフレームとは別体とされる。
この場合、第１リードフレームと第２リードフレームとの間の距離は、第１リードフレームの上記傾斜部の長さが長くなるほど、長くなる。つまり、従来の半導体装置では、絶縁距離を確保しながら、さらなる小型化を図ることは困難である。
また、上記特許文献１に記載の半導体装置の製造方法によっても、複数の端子を持つパッケージに適用しようとした場合、端子数の多い半導体装置においては絶縁距離を確保しながら、さらなる小型化を図ることは困難である。
本発明の主たる目的は、絶縁距離を確保しながら、従来の半導体装置と比べて小型化され得る半導体装置および該半導体装置を備える電力変換装置を提供することにある。
本開示に係る半導体装置は、半導体素子、第１リードフレーム、第２リードフレーム、および熱伝導部材と、半導体素子、第１リードフレーム、第２リードフレーム、および熱伝導部材を封止する封止部材とを備える。封止部材は、第１方向において互いに反対側を向いた第１側面および第２側面と、第１方向に沿って延びる下面とを有している。第１リードフレームは、第１側面から露出している第１部と、下面と交差する第２方向において第１部よりも下面側に配置されている第２部と、第１部と第２部とを電気的に接続しており、かつ第１部および第２部の各々に対して傾斜している第３部とを含む。第２リードフレームは、第２側面から露出している第４部と、第１方向および第２方向において第２部と間隔を隔てて配置されている第５部とを含む。第２部、第３部、および第５部は、封止部材に封止されている。半導体素子は、第２部の上面に搭載されている。熱伝導部材は、第２部に対して半導体素子とは反対側に配置されて第２部と熱的に接続されており、下面から露出している部分を有している。上記半導体装置は、少なくとも第２方向において第２部と第５部との間に配置されており、かつ第１リードフレームおよび第２リードフレームを含む配線回路の一部を構成する要素が搭載されている中間フレームをさらに備える。第１方向における第２部と中間フレームとの間の距離は、第２方向における第１部の上面と第２部の上面との間の距離よりも短い。
本開示によれば、絶縁距離を確保しながら、従来の半導体装置と比べて小型化され得る半導体装置および該半導体装置を備える電力変換装置を提供することができる。
実施の形態１に係る半導体装置の平面図である。 図１に示される半導体装置の封止部材の内部を示す平面図である。 図２中の線分ＩＩＩ−ＩＩＩから視た断面図である。 図２中の線分ＩＶ−ＩＶから視た端面図である。 図２〜図５に示される半導体装置の製造方法の一工程を示す部分平面図である。 図５中の線分ＶＩ−ＶＩから視た断面図である。 図２〜図５に示される半導体装置の製造方法の、図５に示される工程後の一工程を示す部分平面図である。 図７中の線分ＶＩＩＩ−ＶＩＩＩから視た断面図である。 図２〜図５に示される半導体装置の製造方法の、図７に示される工程後の一工程を示す部分平面図である。 図９中の線分Ｘ−Ｘから視た断面図である。 実施の形態２に係る半導体装置の封止部材の内部を示す部分平面図である。 図１１中の線分ＸＩＩ−ＸＩＩから視た断面図である。 図１１中の線分ＸＩＩＩ−ＸＩＩＩから視た端面図である。 図１１〜図１３に示される半導体装置の製造方法の一工程を示す部分平面図である。 図１４中の線分ＸＶ−ＸＶから視た断面図である。 図１１〜図１３に示される半導体装置の製造方法の、図１４に示される工程後の一工程を示す部分平面図である。 図１６中の線分ＸＶＩＩ−ＸＶＩＩから視た断面図である。 図１１〜図１３に示される半導体装置の製造方法の、図１６に示される工程後の一工程を示す部分平面図である。 図１８中の線分ＸＩＸ−ＸＩＸから視た断面図である。 図１１〜図１３に示される半導体装置の製造方法の変形例を示す部分斜視図である。 図１１〜図１３に示される半導体装置の製造方法の変形例を示す部分斜視図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の製造方法の一工程を示す部分断面図である。 実施の形態６に係る半導体装置の断面図である。 実施の形態７に係る半導体装置の封止部材の内部を示す平面図である。 図２７に示される半導体装置の製造方法の一工程を示す部分平面図である。 図２７に示される半導体装置の製造方法の、図２８に示される工程後の一工程を示す部分平面図である。 図２７に示される半導体装置の製造方法の、図２９に示される工程後の一工程を示す部分平面図である。 実施の形態８に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。 従来の半導体装置の製造方法により形成された第１リードフレームおよび第２リードフレームを示す断面図である。 従来の半導体装置の製造方法により形成された第１リードフレームおよび第２リードフレームを示す断面図である。
以下、図面を参照して、本実施の形態について説明する。以下の説明では、便宜上、互いに交差する第１方向Ｘ，第２方向Ｚ、および第３方向Ｙが用いられる。
実施の形態１．
＜半導体装置の構成＞
図１〜図４に示されるように、半導体装置１００は、半導体素子１、第１リードフレーム２、第２リードフレーム３、中間フレーム４、電子部品５、第１配線部材６、第２配線部材７、熱伝導部材８、および封止部材９を備える。
図１〜図４に示されるように、封止部材９は、半導体素子１、第１リードフレーム２、第２リードフレーム３、中間フレーム４、電子部品５、第１配線部材６、第２配線部材７、および熱伝導部材８を封止している。半導体素子１、電子部品５、第１配線部材６、および第２配線部材７の全体は、封止部材９の内部に埋め込まれている。第１リードフレーム２、第２リードフレーム３、中間フレーム４、および熱伝導部材８は、封止部材９から露出している面を有している。
第１リードフレーム２、第２リードフレーム３、中間フレーム４、電子部品５、第１配線部材６、および第２配線部材７の各々は、半導体装置１００の内部に形成される配線回路の一部を構成する要素である。半導体装置１００が後述する電力変換装置２００に適用され、半導体素子１が電力変換装置２００（図２５参照）の主変換回路２０１のスイッチング素子である場合、第１リードフレーム２は主変換回路２０１の一部を構成し、第２リードフレーム３および中間フレーム４は制御回路２０３の一部を構成する。
封止部材９は、第１側面９Ａ、第２側面９Ｂ、下面９Ｃ、および上面９Ｄを有している。第１側面９Ａおよび第２側面９Ｂは、第１方向Ｘにおいて互いに反対側を向いている。第１方向Ｘと交差する第２方向Ｚにおいて、第１側面９Ａおよび第２側面９Ｂの中央部は、例えば第１側面９Ａおよび第２側面９Ｂの両端部よりも外側に突出している。下面９Ｃおよび上面９Ｄは、第２方向Ｚにおいて互いに反対側を向いている。封止部材９は、例えばフィラー等の充填材と樹脂とを主成分とした複合材である。封止部材９に含まれる樹脂は、例えばエポキシ樹脂およびフェノール樹脂のいずれかである。
半導体素子１は、例えば縦型の半導体素子であり、上部電極と下部電極とを有している。上部電極は、第１配線部材６を介して電子部品５と電気的に接続されている。下部電極は、導電性を有する接合部材１０を介して第１リードフレーム２と電気的に接続されている。半導体素子１は、入力交流電力を直流電力に変換するコンバータ部に用いるダイオード、直流電力を交流電力に変換するインバータ部に用いるバイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍＩＣｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、およびＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−Ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）から選択される少なくとも１つを含む。半導体素子１は、例えば第２方向Ｚにおける半導体装置１００の中央よりも下面９Ｃ側に配置されている。接合部材１０を構成する材料は、例えばはんだまたは銀ペーストを含む。
図２〜図４に示されるように、第１リードフレーム２は、第１方向Ｘに沿って延びている。第１リードフレーム２は、封止部材９から露出している第１部２ａと、封止部材９に封止されている第２部２ｂおよび第３部２ｃを含む。第１部２ａ、第２部２ｂ、および第３部２ｃは、同一部材として設けられている。
図２〜図４に示されるように、第１部２ａの長手方向は、第１方向Ｘに沿っている。第１部２ａは、封止部材９の第２方向Ｚの中心よりも上方に位置する第１側面９Ａから露出している。第２部２ｂは、第２方向Ｚにおいて第１部２ａよりも下面９Ｃ側に配置されており、かつ第１方向Ｘにおいて第１部２ａよりも第２リードフレーム３側に配置されている。第２部２ｂには、半導体素子１が搭載されている。
第２部２ｂは、接合部材１０を介して、半導体素子１の下部電極と電気的に接続されている上面と、熱伝導部材８の上面と熱的に接続されている下面とを有している。上面および下面は、第１方向Ｘおよび第３方向Ｙに沿っており、第２方向Ｚと交差する。第２部２ｂの上面は、第２方向Ｚにおいて第１部２ａの下面よりも封止部材９の下面９Ｃ側に配置されている。第２部２ｂの第２方向Ｚの幅は、例えば第２部２ｂの第１方向Ｘおよび第３方向Ｙの各幅よりも狭い。
第３部２ｃは、第１部２ａおよび第２部２ｂの間を電気的に接続しており、かつ第１部２ａおよび第２部２ｂの各々に対して傾斜している。第１部２ａ、第３部２ｃ、および第２部２ｂは、第１方向Ｘに連なっている。第１部２ａの第１方向Ｘの一端は、封止部材９の第１側面９Ａから露出している。第１部２ａの第１方向Ｘの他端は、第３部２ｃの第１方向Ｘの一端と接続されている。第３部２ｃの第１方向Ｘの他端は、第２部２ｂの第１方向Ｘの一端と接続されている。
図３および図４に示されるように、ＸＺ面上において第２部２ｂと第３部２ｃとが成す内角は、例えば鈍角である。図３および図４に示されるように、ＸＺ面上において第１部２ａと第３部２ｃとが成す内角は、例えば鈍角である。
図２〜図４に示されるように、第２リードフレーム３は、第１方向Ｘに沿って延びている。第２リードフレーム３は、封止部材９から露出している第４部３ａと、封止部材９に封止されている第５部３ｂとを含む。第４部３ａおよび第５部３ｂは、同一部材として設けられている。
図２〜図４に示されるように、第４部３ａの長手方向は、第１方向Ｘに沿っている。第５部３ｂは、第１方向Ｘにおいて第４部３ａよりも第１リードフレーム２側に配置されている。第５部３ｂの長手方向は、第１方向Ｘに沿っている。第４部３ａおよび第５部３ｂは、第１方向Ｘに連なっている。封止部材９の下面９Ｃに対する第４部３ａの高さは、封止部材９の下面９Ｃに対する第１部２ａの高さと等しい。
第１方向Ｘにおいて第１リードフレーム２側に位置する第５部３ｂの端面は、例えば中間フレーム４の第７部４ａと第９部４ｃとの接続部よりも第２側面９Ｂ側に配置されている。なお、第１方向Ｘにおいて第１リードフレーム２側に位置する第５部３ｂの端面は、例えば中間フレーム４の第７部４ａと第９部４ｃとの接続部よりも第１リードフレーム２側に配置されていてもよい。
図２〜図４に示されるように、中間フレーム４は、封止部材９により封止されている。中間フレーム４には、半導体装置１００の内部に形成される上記配線回路の一部を構成する要素として、電子部品５が搭載されている。電子部品５は、例えばＩＣ（Ｉｎｔｅｇｒａｌ Ｃｉｒｃｕｉｔ）チップである。電子部品５は、接合部材１１を介して中間フレーム４に固定されている。接合部材１１を構成する材料は、例えばはんだまたは銀ペーストを含む。
中間フレーム４は、第２方向Ｚにおいて、第１リードフレーム２の第２部２ｂと第２リードフレーム３の第５部３ｂとの間に配置されている。図４に示されるように、中間フレーム４の全体は、第２方向Ｚにおいて第２リードフレーム３よりも下方に配置されている。中間フレーム４の全体は、第２方向Ｚにおいて第１リードフレーム２の第２部２ｂよりも上方であって第１部２ａよりも下方に配置されている。
図２〜図４に示されるように、中間フレーム４は、例えば第７部４ａ、第８部４ｂ、および第９部４ｃを含む。第７部４ａ、第８部４ｂ、および第９部４ｃは、同一部材として設けられている。第７部４ａ、第８部４ｂ、および第９部４ｃは、第１方向Ｘに連なっている。
第７部４ａには、電子部品５が搭載されている。第７部４ａは、接合部材１１を介して電子部品５と少なくとも熱的に接続されている上面と、第２方向Ｚにおいて下面９Ｃと間隔を隔てて配置されている下面とを有している。上面および下面は、第１方向Ｘおよび第３方向Ｙに沿っており、第２方向Ｚと交差する。第７部４ａの下面の少なくとも一部は、封止部材９を介して熱伝導部材８と対向している。第８部４ｂは、第２方向Ｚにおいて第７部４ａよりも上方に配置されている。第９部４ｃは、第７部４ａおよび第８部４ｂの間を電気的に接続しており、かつ第７部４ａおよび第８部４ｂの各々に対して傾斜している。第１方向Ｘにおいて第９部４ｃとは反対側に位置する第８部４ｂの端面は、例えば第２側面９Ｂから露出している。中間フレーム４の第８部４ｂは、例えば封止部材９の第２側面９Ｂよりも外側に延びている。
第７部４ａ、第８部４ｂ、および第９部４ｃの全体は、第２方向Ｚにおいて第１リードフレーム２の第２部２ｂよりも上方であって第１部２ａよりも下方に配置されている。第７部４ａ、第８部４ｂ、および第９部４ｃの全体は、第２方向Ｚにおいて第２リードフレーム３よりも下方に配置されている。第７部４ａ、第８部４ｂ、および第９部４ｃのうち、少なくとも第７部４ａの一部が第１方向Ｘにおいて第２部２ｂと第５部３ｂとの間に配置されている。
中間フレーム４の第７部４ａの上面は、第１リードフレーム２の第２部２ｂの上面よりも上方に配置されている。中間フレーム４の第７部４ａの上面は、第２リードフレーム３の第４部３ａおよび第５部３ｂの下面よりも下方に配置されている。中間フレーム４の第７部４ａの下面は、例えば第１リードフレーム２の第２部２ｂの上面よりも上方に配置されている。
第１方向Ｘにおいて第１リードフレーム２側に位置する中間フレーム４の端面は、第１方向Ｘにおいて第２リードフレーム３側に位置する第２部２ｂの端面よりも、第２リードフレーム３側に配置されている。第１方向Ｘにおいて第１リードフレーム２側に位置する中間フレーム４の端面と第１方向Ｘにおいて第２リードフレーム３側に位置する第２部２ｂの端面との間の距離がＬ１である。
第１方向Ｘにおける第２部２ｂと中間フレーム４の第７部４ａとの間の距離Ｌ１は、第２方向Ｚにおける第２部２ｂの上面と第１部２ａの上面との間の距離ｈ２よりも短い。上記距離Ｌ１は、ＸＺ平面上での第３部２ｃの沿面距離よりも短い。上記距離Ｌ１は、第２方向Ｚにおける第２部２ｂの上面と第７部４ａの上面との間の距離ｈ１よりも短い。上記距離Ｌ１は、第２方向Ｚにおける第２部２ｂと第７部４ａとの間の距離ｈ３よりも短い。上記距離Ｌ１は、第１方向Ｘにおける第２部２ｂと第２リードフレーム３との間の距離Ｌ２よりも短い。上記距離Ｌ２は、例えば上記距離ｈ２よりも長い。上記距離ｈ２は、例えば２ｍｍ以上である。好ましくは、上記距離ｈ２は、３ｍｍ以上である。
第１リードフレーム２と中間フレーム４との最短距離は、第１リードフレーム２と第２リードフレーム３との最短距離よりも短い。第１リードフレーム２と中間フレーム４との最短距離は、第２部２ｂと第７部４ａとの間の最短距離である。第１リードフレーム２と第２リードフレーム３との最短距離は、第２部２ｂと第５部３ｂとの間の最短距離である。
第１リードフレーム２、第２リードフレーム３、および中間フレーム４は、１つの板状の導電部材から形成されている。第１リードフレーム２は、板状の導電部材が打ち抜き加工および曲げ加工されることにより、形成されている。第２リードフレーム３は、上記導電部材が打ち抜き加工されることにより、形成されている。中間フレーム４は、上記導電部材が打ち抜き加工および曲げ加工されることにより、形成されている。
第１リードフレーム２、第２リードフレーム３、および中間フレーム４の各々のＺ方向に沿った端面には、打ち抜き加工に起因したダレ面３０が形成されている。中間フレーム４に形成されたダレ面３０は、第１リードフレーム２および第２リードフレーム３の各々に形成されたダレ面３０と、第２方向Ｚにおいて反対側を向いている。中間フレーム４に形成されたダレ面３０は、例えば上方を向いている。第１リードフレーム２および第２リードフレーム３の各々に形成されたダレ面３０は、例えば下方を向いている。なお、中間フレーム４に形成されたダレ面３０が下方を向いており、第１リードフレーム２および第２リードフレーム３の各々に形成されたダレ面３０が上方を向いていてもよい。
第１リードフレーム２、第２リードフレーム３、および中間フレーム４を構成する材料は、導電性を有する任意の材料であればよいが、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）を含む。
第２方向Ｚにおける封止部材９の下面９Ｃと第１リードフレーム２の第１部２ａとの間の距離は、例えば第２方向Ｚにおける封止部材９の下面９Ｃと第２リードフレーム３の第４部３ａとの間の距離と等しい。
第１配線部材６は、半導体素子１の上部電極と電子部品５とを電気的に接続している。第２配線部材７は、電子部品５と第２リードフレーム３の第５部３ｂとを電気的に接続している。第１配線部材６および第２配線部材７は、例えばワイヤおよびリボンの少なくともいずれかを含む。この場合、第１配線部材６および第２配線部材７は、超音波ボールボンド方式、熱圧着方式、あるいは両方式の併用により、各部材に接合されている。
第２方向Ｚにおいて、半導体素子１の上部電極と第１配線部材６との接合部分と電子部品５と第１配線部材６との接合部分との間の距離は、例えば半導体素子１の上部電極と第１配線部材６との接合部分と第２リードフレーム３と第２配線部材７との接合部分との間の距離よりも短い。
第１方向Ｘにおいて、半導体素子１の上部電極と第１配線部材６との接合部分と電子部品５と第１配線部材６との接合部分との間の距離は、例えば半導体素子１の上部電極と第１配線部材６との接合部分と第２リードフレーム３と第２配線部材７との接合部分との間の距離よりも短い。
熱伝導部材８は、半導体装置１００において外部の冷却器と熱的に接続される部分である。熱伝導部材８は、半導体素子１および第１リードフレーム２と上記冷却器とを電気的に絶縁しながらも、両者を熱的に接続する。熱伝導部材８の上面は、第１リードフレーム２の第２部２ｂの下面と熱的に接続されている。熱伝導部材８の下面は、封止部材９の下面９Ｃから露出している。
熱伝導部材８は、例えば導電性および熱伝導性を有する導電部材８ａと、電気的絶縁性および高い熱伝導性を有する絶縁部材８ｂとの積層体である。導電部材８ａは、例えば金属箔または金属板である。導電部材８ａを構成する材料は、例えばＣｕまたはＡｌを含む。絶縁部材８ｂは、例えば高い熱伝導性を有するフィラーが混入された熱硬化性樹脂である。フィラーを構成する材料は、例えばシリカ（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、窒化ホウ素（ＢＮ）の少なくともいずれかを含む。導電部材８ａの第２方向Ｚの幅（厚み）は、例えば絶縁部材８ｂの第２方向Ｚの幅（厚み）と等しい。
熱伝導部材８の導電部材８ａの厚みは、例えば絶縁部材８ｂの第２方向Ｚの幅（厚み）よりも厚くてもよい。このような熱伝導部材８は、導電部材８ａの厚みが絶縁部材８ｂの厚みと同程度である熱伝導部材８と比べて、高い放熱性を有している。さらに、上記距離ｈ２が同等であって熱伝導部材８の厚みのみが異なる２つの半導体装置１００を比較した場合、相対的に厚い熱伝導部材８を備える半導体装置１００の絶縁距離は、相対的に薄い熱伝導部材８を備える半導体装置１００の絶縁距離よりも長くなる。
なお、半導体装置１００は、例えば複数の半導体素子１、複数の第１リードフレーム２、複数の第２リードフレーム３、複数の中間フレーム４、複数の電子部品５、複数の第１配線部材６、および複数の第２配線部材７を備える。このような半導体装置１００では、図２〜図４に示される１組の構成が第３方向Ｙに複数組配置されている。
＜半導体装置の製造方法＞
半導体装置１００の製造方法は、導電部材２０に対する打ち抜き加工、第１曲げ加工、および第２曲げ加工する第１工程、第１工程後に導電部材２０に半導体素子１、電子部品５、第１配線部材６および第２配線部材７を実装する第２工程、第２工程後に半導体素子１、電子部品５、第１配線部材６および第２配線部材７の全体と、導電部材２０の一部とを封止する封止部材９を形成する第３工程、および第３工程後に、封止部材９から露出している導電部材２０の一部を切断する第４工程とを備える。
第１工程では、まず平板状の導電部材２０が準備される。次に、導電部材２０に対する打ち抜き加工が実施される。図５および図６に示される例では、パンチは第２方向Ｚの下方から上方に移動して導電部材２０を打ち抜く。これにより、図５および図６に示される導電部材２０が形成される。
図５および図６に示されるように、導電部材２０は、第１板部２２、第２板部２３、および第３板部２４と、これらを接続している枠部２５とを含む。第１板部２２は、最終的に第１リードフレーム２に加工される。第２板部２３は、最終的に第２リードフレーム３に加工される。第３板部２４は、最終的に中間フレーム４に加工される。
第１板部２２、第２板部２３、および第３板部２４は、第１方向Ｘに沿って延びている。枠部２５は、第１板部２２と接続されている第１枠部２５ａと、第２板部２３および第３板部２４と接続されている第２枠部２５ｂと、第１枠部２５ａと第２枠部２５ｂとを接続している第３枠部２５ｃとを有している。第１枠部２５ａおよび第２枠部２５ｂの各長手方向は、第１方向Ｘに沿っている。第２枠部２５ｂには、例えば開口部２６が形成されている。開口部２６は、第１方向Ｘにおいて第２板部２３および第３板部２４と間隔を隔てて並んで配置されている。
第１板部２２の第１方向Ｘの一端は、第１枠部２５ａに接続されている。第１板部２２の第１方向Ｘの他端は、第１方向Ｘにおいて、第２板部２３の第１方向Ｘの一端と間隔を隔てて配置されている。
第２板部２３は、第１方向Ｘにおいて、第２枠部２５ｂに対して第１板部２２側に向けて延びるように配置されている。第２板部２３の第１方向Ｘの他端は、開口部２６に対して第１板部２２側に位置する第２枠部２５ｂの一部分に接続されている。第１板部２２と第２板部２３との間の第１方向Ｘの間隔は、上記距離Ｌ２未満とされている。
第３板部２４は、第１方向Ｘにおいて、第２枠部２５ｂに対して第１板部２２とは反対側に向けて延びるように配置されている。第３板部２４の第１方向Ｘの一端は、開口部２６に対して第１板部２２とは反対側に位置する第２枠部２５ｂの一部分に接続されている。第２板部２３および第３板部２４は、第１方向Ｘにおいて第２枠部２５ｂを挟んで互いに対向しないように配置されている。
図６に示されるように、上記打ち抜き加工により、導電部材２０の端面（切断面）の下方端部には、ダレ面３０が形成される。ダレ面３０は、導電部材２０の下面と導電部材２０の切断面内のせん断面との間に配置されている。
次に、図５および図６に示される導電部材２０に対する第１曲げ加工が実施される。これにより、図７および図８に示される導電部材２０が形成される。
図７および図８に示されるように、導電部材２０のうち、第１板部２２および第３板部２４が互いに逆方向に曲げられる。これにより、第１板部２２には、第１部分２２ａ、第２部分２２ｂ、および第３部分２２ｃが形成される。第３板部２４には、第７部分２４ａ、第８部分２４ｂ、および第９部分２４ｃが形成される。
第１部分２２ａの第１方向Ｘの一端は、第１枠部２５ａと接続されている。第１部分２２ａの第１方向Ｘの他端は、第３部分２２ｃの第１方向Ｘの一端と接続されている。第３部分２２ｃの第１方向Ｘの他端は、第２部分２２ｂの第１方向Ｘの一端と接続されている。第２部分２２ｂは、第２方向Ｚにおいて第１部分２２ａの下面よりも下方に配置されている。第２方向Ｚにおける第１部分２２ａの上面と第２部分２２ｂの上面との間の距離、および第２方向Ｚにおける第１部分２２ａの上面と第２板部２３の上面との間の距離は、上記距離ｈ２となる。第３部分２２ｃは、第１部分２２ａと第２部分２２ｂとを接続しておりかつ第１部分２２ａおよび第２部分２２ｂの各々に対して傾斜している。
第８部分２４ｂの第１方向Ｘの一端は、第２枠部２５ｂと接続されている。第８部分２４ｂの第１方向Ｘの他端は、第９部分２４ｃの第１方向Ｘの一端と接続されている。第９部分２４ｃの第１方向Ｘの他端は、第７部分２４ａの第１方向Ｘの一端と接続されている。第７部分２４ａは、第２方向Ｚにおいて第８部分２４ｂの上面よりも上方に配置されている。第９部分２４ｃは、第７部分２４ａと第８部分２４ｂとを接続しておりかつ第７部分２４ａおよび第８部分２４ｂの各々に対して傾斜している。
次に、図７および図８に示される導電部材２０に対する第２曲げ加工が実施される。これにより、図９および図１０に示される導電部材２０が形成される。
図９および図１０に示されるように、導電部材２０のうち、第３板部２４が折り曲げ線Ｃを中心として折り曲げられる。折り曲げ線Ｃは、第２枠部２５ｂおよび開口部２６の第１方向Ｘの中心を通り、かつ第３方向Ｙに沿って延びる仮想直線である。これにより、第３板部２４は、第２方向Ｚにおいて第１板部２２および第２板部２３よりも下方に配置される。図１０に示されるように、第３板部２４のダレ面３０は、第１板部２２および第２板部２３の各ダレ面３０とは第２方向Ｚにおいて反対側を向く。第３板部２４のダレ面３０は上方を向き、第１板部２２および第２板部２３の各ダレ面３０は下方を向く。
第１方向Ｘにおける第２部分２２ｂと第７部分２４ａとの間の距離は、上記距離Ｌ１となる。第２方向Ｚにおける第２部分２２ｂの上面と第７部分２４ａの上面との間の距離は、上記距離ｈ１となる。第２方向Ｚにおける第１部分２２ａの上面と第２部分２２ｂの上面との間の距離は、上記距離ｈ２となる。第２方向Ｚにおける第２部分２２ｂの上面と第７部分２４ａの下面との間の距離は、上記距離ｈ３となる。第１方向Ｘにおける第２部分２２ｂと第２板部２３との間の距離は、上記距離Ｌ２となる。上記距離ｈ２は、例えば３ｍｍである。第２方向Ｚにおける第７部分２４ａの上面と第８部分２４ｂとの間の距離は、例えば１．５ｍｍである。
第２工程では、まず、上記第１工程において形成された図９および図１０に示される導電部材２０に、半導体素子１および電子部品５が接合部材１０，１１を介して接合される。半導体素子１は、第１板部２２の第２部分２２ｂの上面に接合部材１０を介して接合される。電子部品５は、第３板部２４の第７部分２４ａの上面に接合部材１１を介して接合される。次に、第１配線部材６および第２配線部材７が形成される。第１配線部材６は、半導体素子１の上部電極と電子部品５とを電気的に接続する。第２配線部材７は、電子部品５と第２板部２３とを電気的に接続する。このようにして、第２工程では、半導体素子１、電子部品５、第１配線部材６、第２配線部材７、ならびに図９および図１０に示される導電部材２０を含む一体物が形成される。
第３工程では、トランスファー成型、コンプレッション成型、または射出成型等によって、封止部材９が成型される。まず、上記第２工程により形成された半導体素子１、電子部品５、第１配線部材６、第２配線部材７、および導電部材２０を含む一体物と、熱伝導部材８とが金型内に投入される。このとき、導電部材２０の第１部分２２ａにおいて第１枠部２５ａ側に位置する一部、第１枠部２５ａ、第２板部２３において第２枠部２５ｂ側に位置する一部、第３板部２４において第２枠部２５ｂ側に位置する一部、第２枠部２５ｂ、および第３枠部２５ｃは、金型の外部に配置される。次に、流動性を有する封止材料が金型内に注入されて硬化する。これにより、封止部材９が図１〜図４に示される形状に成型される。導電部材２０の第１部分２２ａにおいて第１枠部２５ａ側に位置する一部、第１枠部２５ａ、第２板部２３において第２枠部２５ｂ側に位置する一部、第３板部２４において第２枠部２５ｂ側に位置する一部、第２枠部２５ｂ、および第３枠部２５ｃは、封止部材９の第１側面９Ａおよび第２側面９Ｂから外部に露出する。熱伝導部材８の下面は、封止部材９の下面９Ｃから外部に露出する。
第４工程では、少なくとも第１枠部２５ａ、第２枠部２５ｂ、および第３枠部２５ｃが除去される。これにより、第１板部２２から第１リードフレーム２が、第２板部２３から第２リードフレーム３が、第３板部２４から中間フレーム４が、形成される。なお、第１板部２２、第２板部２３、および第３板部２４の各々のうち、第２側面９Ｂから外部に露出している一部が除去されてもよい。以上のようにして、半導体装置１００が製造される。
＜作用効果＞
半導体装置１００の作用効果を、半導体装置１００と図３２および図３３に示される比較例との対比に基づき説明する。
図３２および図３３に示されるように、比較例に係る半導体装置では、絶縁距離を確保するために第１リードフレーム４０２が曲げ加工されている。第１リードフレーム４０２は、封止部材の外部に配置される第１部４０２ａと、半導体素子が搭載される第２部４０２ｂとを有している。第１リードフレーム４０２および第２リードフレーム４０３は、製造コストの観点から、１つの導電部材から形成されることが好ましい。
図３２に示されるように、第１リードフレーム４０２と第２リードフレーム４０３とが１つの導電部材から打ち抜き加工により形成され、かつ第１リードフレーム４０２のみが曲げ加工される場合、第１リードフレーム４０２と、第１方向Ｘにおいて第１リードフレーム４０２と最も近い位置にある第２リードフレーム４０３との間の最短距離Ｌ３は、第２方向Ｚにおける第１リードフレーム４０２の第１部４０２ａと第２部４０２ｂとの間の距離ｈ５以上となる。これは、曲げ加工によって、いわゆるパターンの引けが生じるためのである。特に、図３３に示されるように、第１リードフレーム４０２と第２リードフレーム４０３とが１つの導電部材から打ち抜き加工および曲げ加工により形成される場合、第１リードフレーム４０２と、第１方向Ｘにおいて第１リードフレーム４０２と最も近い位置にある第２リードフレーム４０３との間の最短距離Ｌ４は、上記距離Ｌ３，ｈ５よりも長くなる。上記距離ｈ５は、要求される絶縁距離に基づき設定される。そのため、比較例としての半導体装置では、絶縁距離を観点で、上記距離Ｌ３，Ｌ４を上記距離ｈ５よりも短くすることは困難であった。
これに対し、半導体装置１００は、第２方向Ｚにおいて第１リードフレーム２の第２部と第２リードフレーム３の第５部３ｂとの間に配置されており、かつ第１リードフレーム２および第２リードフレーム３を含む配線回路の一部を構成する要素が搭載されている中間フレーム４を備える。第１方向Ｘにおける第２部２ｂと中間フレーム４の第７部４ａとの間の距離Ｌ１は、第２方向Ｚにおける第１部２ａの上面と第２部２ｂの上面との間の距離ｈ２よりも短い。
つまり、上記距離ｈ２が比較例の上記距離ｈ４と等しいとすると、上記距離Ｌ１は、比較例の上記距離Ｌ３よりも短くされ得る。さらに、比較例においては第２リードフレームに搭載されていた電子部品５が、半導体装置１００においては中間フレーム４に搭載されている。これにより、第２リードフレーム３は、上記比較例の第２リードフレームと比べて、電子部品５を搭載するための領域の分だけ小型化され得る。その結果、半導体装置１００は、少なくとも上記比較例と同等の絶縁距離が確保された場合に、上記比較例と比べて小型化され得る。
さらに、図３および図４に示されるように、半導体装置１００では、第１リードフレーム２、第２リードフレーム３、および中間フレーム４の各々が、打ち抜き加工により形成されたダレ面３０を有している。中間フレームに形成されたダレ面は、第１リードフレームおよび第２リードフレームの各々に形成されたダレ面３０と、第２方向において反対側を向いている。このような第１リードフレーム２、第２リードフレーム３、および中間フレーム４は、１つの導電部材２０から形成され得る。第１リードフレーム２は、切り抜き加工および第１曲げ加工が施された第１板部２２から形成され得る。一方、中間フレーム４は、切り抜き加工、第１曲げ加工、および第２曲げ加工が施された第３板部２４から形成され得る。第３板部２４は、導電部材２０において折り曲げ線Ｃに対して第１板部２２とは反対側に向けて延びるように形成された後、折り曲げ線Ｃを中心として折り曲げられる。そのため、上記距離Ｌ１は、第１曲げ加工時に第１板部２２と第２板部２３との間で発生する、いわゆるパターンの引けの影響を受けない。よって、半導体装置１００では、製造コストが抑えられていながらも、絶縁距離の確保と上記比較例に対する小型化とが実現され得る。
半導体装置１００では、第２方向Ｚにおける第１部２ａの上面と第２部２ｂの上面との間の距離ｈ２は２ｍｍ以上とされ得る。
図３および図４に示されるように、半導体装置１００では、第１部２ａが封止部材９の第２方向Ｚの中心よりも上方に位置する第１側面９Ａから露出している。このようにすれば、封止部材９から露出している第１部２ａと熱伝導部材８との間の絶縁距離が比較的長くなる。半導体装置１００では、上記距離ｈ２の上限値が上記距離Ｌ１によって制限されないため、第１方向Ｘの小型化が実現されながらも、絶縁距離を比較的長くできる。
なお、半導体装置１００の第２リードフレーム３は、第１リードフレーム２と同様に、折り曲げられた形状を有していてもよい。第２リードフレーム３の第５部３ｂは、第２方向Ｚにおいて第４部３ａよりも下面９Ｃ側に配置されていてもよい。第５部３ｂの上面は、中間フレーム４の第７部４ａの上面と同一平面上あるいは該上面よりも上方に配置されている。第２リードフレーム３は、第４部３ａと第５部３ｂとの間を電気的に接続する第６部をさらに含んでいても良い。第６部は、第１部２ａおよび第２部２ｂの間を電気的に接続しており、かつ第１部２ａおよび第２部２ｂの各々に対して傾斜している。
実施の形態２．
＜半導体装置の構成＞
図１１〜図１３に示されるように、実施の形態２に係る半導体装置１０１は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備えるが、第２リードフレーム３および中間フレーム４の各ダレ面３０が第１リードフレーム２のダレ面３０と反対側を向いている点で、半導体装置１００とは異なる。
封止部材９の下面９Ｃに対する第１部２ａの高さは、封止部材９の下面９Ｃに対する第４部３ａの高さよりも高い。上記距離ｈ１は、第２方向Ｚにおける第１リードフレーム２の第１部２ａの上面と第２リードフレーム３の第４部３ａの上面との間の距離ｈ４よりも長い。第１リードフレーム２の第１部２ａの下面は、第２リードフレーム３の第４部３ａおよび第５部３ｂの上面と同一平面上あるいは該上面よりも上方に配置されている。
中間フレーム４の第７部４ａの上面は、第２リードフレーム３の第４部３ａおよび第５部３ｂの下面よりも上方に配置されている。
第２リードフレーム３および中間フレーム４の各ダレ面３０は、例えば上方を向いている。第１リードフレーム２のダレ面３０は、例えば下方を向いている。なお、第２リードフレーム３および中間フレーム４の各ダレ面３０が下方を向いており、第１リードフレーム２のダレ面３０が上方を向いていてもよい。
＜半導体装置の製造方法＞
実施の形態２に係る半導体装置１０１を製造する方法は、実施の形態１に係る半導体装置１００を製造する方法と基本的に同様の構成を備えるが、上記第１工程において第２曲げ加工が第２板部２３および第３板部２４に対して行われる点で、半導体装置１００の製造方法とは異なる。
第１工程では、まず、図１４および図１５に示される導電部材２１が打ち抜き加工により形成される。図１４および図１５に示される導電部材２１は、図５および図６に示される導電部材２０と基本的に同様の構成を備えるが、第２板部２３が第１方向Ｘにおいて、第２枠部２５ｂに対して第１板部２２とは反対側に向けて延びるように配置されている点で、導電部材２０とは異なる。第２板部２３の第１方向Ｘの他端は、開口部２６に対して第１板部２２とは反対側に位置する第２枠部２５ｂの一部分に接続されている。つまり、第２板部２３および第３板部２４は、第２方向Ｙにおいて並んで配置されている。
次に、図１４および図１５に示される導電部材２１に対する第１曲げ加工が実施される。これにより、図１６および図１７に示される導電部材２１が形成される。導電部材２１に対する第１曲げ加工は、導電部材２０に対する第１曲げ加工と同様に行われる。
次に、図１６および図１７に示される導電部材２１に対する第２曲げ加工が実施される。これにより、図１８および図１９に示される導電部材２１が形成される。導電部材２１に対する第２曲げ加工は、導電部材２０に対する第２曲げ加工と基本的に同様に行われるが、第２板部２３が第３板部２４とともに折り曲げられる点で、それとは異なる。
図１８および図１９に示されるように、導電部材２１のうち、第２板部２３および第３板部２４が折り曲げ線Ｃを中心として折り曲げられる。これにより、第２板部２３および第３板部２４は、第２方向Ｚにおいて第１板部２２よりも下方に配置される。
図１９に示されるように、第２板部２３および第３板部２４の各ダレ面３０は、第１板部２２のダレ面３０とは第２方向Ｚにおいて反対側を向く。第２板部２３および第３板部２４の各ダレ面３０は上方を向き、第１板部２２のダレ面３０は下方を向く。
第１方向Ｘにおける第２部分２２ｂと第７部分２４ａとの間の距離は、上記距離Ｌ１となる。第２方向Ｚにおける第２部分２２ｂの上面と第７部分２４ａの上面との間の距離は、上記距離ｈ１となる。第２方向Ｚにおける第１部分２２ａの上面と第２部分２２ｂの上面との間の距離は、上記距離ｈ２となる。第２方向Ｚにおける第２部分２２ｂの上面と第７部分２４ａの下面との間の距離は、上記距離ｈ３となる。第１方向Ｘにおける第２部分２２ｂと第２板部２３との間の距離は、上記距離Ｌ２となる。第２方向Ｚにおける第２部分２２ｂの上面と第２板部２３の上面との間の距離は、上記距離ｈ４となる。
第２工程、第３工程、および第４工程は、半導体装置１００の製造方法におけるそれらと同様に行われる。以上のようにして、半導体装置１０１が製造される。
半導体装置１０１は、半導体装置１００と基本的に同様の構成を備えるため、半導体装置１００と同様の効果を奏することができる。
なお、半導体装置１０１の第２リードフレーム３も、第１曲げ加工により形成された上記第６部を有していてもよい。
実施の形態３．
実施の形態３に係る半導体装置の製造方法は、実施の形態１に係る半導体装置１００の製造方法と基本的に同様の構成を備えるが、上記第２曲げ加工において、折り返し線Ｃを中心とする折り曲げ加工に代えて、図２０および図２１に示されるようなねじり加工が行われる点で、半導体装置１００の製造方法とは異なる。
ねじり加工は、少なくとも第３板部２４に対して行われる。図２０および図２１に示されるねじり加工では、第３板部２４がねじり中心線Ｃを中心としてねじられて反転される。第２板部２３は、ねじられない。第２板部２３と第３板部２４とを接続している枠部２５の第１方向Ｘの幅は、第２板部２３および第３板部２４の第１方向Ｘの幅と比べて、十分に狭い。
このようにして製造された半導体装置では、封止部材９の下面９Ｃに対する中間フレーム４の第８部４ｂの高さは、封止部材９の下面９Ｃに対する第１リードフレーム２の第１部２ａおよび第２リードフレーム３の第４部３ａの高さと等しくなる。
実施の形態３に係る半導体装置の製造方法により製造された半導体装置は、半導体装置１００と基本的に同様の構成を備えるため、半導体装置１００と同様の効果を奏することができる。
なお、ねじり加工は、第１曲げ加工が施された第２板部２３および第３板部２４に対して行われてもよい。このようなねじり加工は、上記第６部を含む第２リードフレーム３を備える半導体装置１００を製造する場合に、好適である。このように製造された半導体装置では、半導体装置１０１と同様に、第２リードフレーム３および中間フレーム４の各ダレ面が第１リードフレーム２のダレ面とは反対側を向く。
実施の形態４．
図２２に示されるように、実施の形態４に係る半導体装置１０２は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備えるが、第１リードフレーム２の第１部２ａが封止部材９の上面９Ｄから露出している点で、半導体装置１００とは異なる。
第２リードフレーム３の第４部３ａの上面も、封止部材９の上面９Ｄから露出している。第２リードフレーム３は、第４部３ａ、第５部３ｂ、および第６部３ｃを含む。第５部３ｂおよび第６部３ｃは、封止部材９の内部に埋め込まれている。第２配線部材７は、第５部３ｂの上面または第６部３ｃの上面と接合されている。
封止部材９の下面９Ｃに対する第５部３ｂの上面の高さは、下面９Ｃに対する中間フレーム４の第７部４ａの上面の高さ以上である。好ましくは、第２配線部材７を形成する作業性（ボンディング性）を高める観点から、封止部材９の下面９Ｃに対する第５部３ｂの上面の高さは、下面９Ｃに対する中間フレーム４の第７部４ａの上面の高さよりも高い。つまり、第５部３ｂの上面は第７部４ａの上面よりも上方に配置されている。第５部３ｂの上面は、例えば第７部４ａの上面に搭載された電子部品５の上面よりも上方に配置されている。
第２リードフレーム３の第４部３ａは、第３方向Ｙにおいて中間フレーム４の第８部４ｂと並んで配置されている。第２リードフレーム３の第５部３ｂは、第３方向Ｙにおいて中間フレーム４の第７部４ａと並んで配置されている。第２リードフレーム３の第６部３ｃは、第３方向Ｙにおいて中間フレーム４の第９部４ｃと並んで配置されている。
実施の形態４に係る半導体装置１０２は、半導体装置１００と基本的に同様の構成を備えるため、半導体装置１００と同様の効果を奏することができる。
半導体装置１０２の上記距離ｈ２は、半導体装置１００の上記距離ｈ２よりも長い。一方で、半導体装置１０２の上記距離Ｌ１は、半導体装置１００の上記距離Ｌ１と同等である。そのため、寸法が同等の半導体装置１０２と半導体装置１００とを比べたときに、半導体装置１０２の絶縁距離は半導体装置１００の絶縁距離よりも長くなる。
半導体装置１０２を製造する方法は、半導体装置１００の製造方法と基本的に同様の構成を備えるが、上記第３工程で用いられる金型の構成が、半導体装置１００の製造方法に用いられる金型とは異なる。
好ましくは、第３工程では、封止材料により構成されたバリ（例えば樹脂バリ）が封止部材９の上面９Ｄ上に形成されることを防ぐための手法が採用される。例えば、金型の内部の封止部材９の上面９Ｄを成型する部分にフィルムが配置された後、第１板部２２および第２板部２３の各々において露出すべき面が該フィルムと接するように配置される。また、第１板部２２および第２板部２３の各々において露出すべき面に接着テープが接着された後、これらが金型の内部に投入される。フィルムおよび接着テープは、封止部材９の成型完了後、封止部材９から分離される。フィルムおよび接着テープを構成する材料は、例えばポリイミドを含む。
図２３に示されるように、半導体装置１０２では、中間フレーム４の第８部４ｂの上面も、封止部材９の上面９Ｄから露出していてもよい。
図２３に示される半導体装置１０２は、例えば上記第１工程において少なくとも第２板部２３および第３板部２４が第１曲げ加工および第２曲げ加工されることにより、製造され得る。第２曲げ加工は、折り曲げ加工であってもよいし、ねじり加工であってもよい。
図２４は、図２３に示される半導体装置１０２を製造する方法の第２曲げ加工において折り曲げ加工された導電部材２０の部分断面図である。第１板部２２、第２板部２３、および第３板部２４の各々が第２曲げ加工されることにより、第１板部２２、第２板部２３、および第３板部２４の各々の露出すべき面は同一平面上に配置される。
なお、半導体装置１０２は、第２板部２３および第３板部２４が第２曲げ加工においてねじり加工されることによっても、製造され得る。
実施の形態５．
図２５に示されるように、実施の形態５に係る半導体装置１０３は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備えるが、中間フレーム４が第２リードフレーム３と連なっている点で、半導体装置１００とは異なる。
中間フレーム４は、第２リードフレーム３の第５部３ｂと連なっている。つまり、第２側面９Ｂ側に配置された全てのフレームが第１曲げ加工および第２曲げ加工により形成されている。図２５に示される中間フレーム４は、図４に示される中間フレーム４の第７部４ａのみで構成されている。
熱伝導部材８の導電部材８ａの厚みは、例えば絶縁部材８ｂの厚みよりも厚い。熱伝導部材８の導電部材８ａの厚みは、例えば２ｍｍ以上である。同で部材８ａを構成する材料は、例えばＡｌを含む。上述のように、このような熱伝導部材８は、導電部材８ａの厚みが絶縁部材８ｂの厚みと同程度である熱伝導部材８と比べて、高い放熱性を有している。さらに、上記距離ｈ２が同等であって熱伝導部材８の厚みのみが異なる２つの半導体装置１００を比較した場合、相対的に厚い熱伝導部材８を備える半導体装置１０３の絶縁距離は、相対的に薄い熱伝導部材８を備える半導体装置１０３の絶縁距離よりも長くなる。
実施の形態５に係る半導体装置１０３は、半導体装置１００と基本的に同様の構成を備えるため、半導体装置１００と同様の効果を奏することができる。
半導体装置１０３を製造する方法は、半導体装置１００の製造方法と基本的に同様の構成を備えるが、上記第１工程において第２板部２３と第３板部２４とが一体として形成される点で、半導体装置１００の製造方法とは異なる。
図２５に示される半導体装置１０３の製造方法では、第２曲げ加工がねじり加工として行われる。なお、第２曲げ加工が折り曲げ加工として行われることによっても、中間フレーム４が第２リードフレーム３と連なっている半導体装置１０３が製造され得る。
実施の形態６．
図２６に示されるように、実施の形態６に係る半導体装置１０４は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備えるが、封止部材９の上面９Ｄに凹凸が設けられている点で、半導体装置１００とは異なる。
第２方向Ｚにおいて封止部材９の上面と封止部材９が封止する各部材との距離は、要求される絶縁耐力を実現するための最短距離以上に設定される。例えば、第１方向Ｘにおいて第１リードフレーム２の第３部２ｃと第２リードフレーム３および中間フレーム４との間に位置する領域上の上面９Ｄは、第１リードフレーム２の第１部２ａ、第３部２ｃ、第２リードフレーム３および中間フレーム４上の上面９Ｄよりも凹んでいる。
実施の形態６に係る半導体装置１０４は、半導体装置１００と基本的に同様の構成を備えるため、半導体装置１００と同様の効果を奏することができる。
さらに、半導体装置１０４では、上面９Ｄが平面である場合と比べて、封止部材９の体積および重量が低減されている。その結果、半導体装置１０４では、上面９Ｄが平面である場合と比べて、半導体装置１０４の重量および体積が低減されている。
実施の形態７．
図２７に示されるように、実施の形態７に係る半導体装置１０５は、実施の形態１に係る半導体装置１００と基本的に同様の構成を備えるが、中間フレーム４の第７部４ａが、第３方向Ｙに沿って延びている点で、半導体装置１００とは異なる。
中間フレーム４の第７部４ａは、第７部４ａ、第８部４ｂ、および第９部４ｃが連なっている第１方向Ｘと交差する第３方向Ｙに沿って延びている。第２方向Ｚから視て、中間フレーム４の形状は、例えばＬ字形状である。第１リードフレーム２と第７部４ａの第３方向Ｙに沿って延びている部分との間の第１方向Ｘの距離が、Ｌ１である。
実施の形態７に係る半導体装置１０５は、半導体装置１００と基本的に同様の構成を備えるため、半導体装置１００と同様の効果を奏することができる。
半導体装置１０５を製造する方法は、半導体装置１００の製造方法と基本的に同様の構成を備えるが、上記第１工程の打ち抜き加工により形成される第３板部２４が第３方向Ｙに沿って延びる部分を有している点で、半導体装置１００の製造方法とは異なる。
図２８に示されるように、第１工程での打ち抜き加工により、第１方向Ｘに延びる部分２７と第３方向Ｙに沿って延びる部分２８とを有する第３板部２４が形成される。
第３板部２４の第１方向Ｘに延びる部分２７は、第１方向Ｘにおいて、第２枠部２５ｂに対して第１板部２２とは反対側に向けて延びるように配置されている。第１方向Ｘに延びる部分２７の第１方向Ｘの一端は、開口部２６に対して第１板部２２とは反対側に位置する第２枠部２５ｂの一部分に接続されている。第１方向Ｘに延びる部分２７の第１方向Ｘの他端は、第３方向Ｙに沿って延びる部分２８の第３方向Ｙの一端と接続されている。第３方向Ｙに沿って延びる部分２８は、第１方向Ｘにおいて、第１板部２２と第２板部２３との間に配置されている。
次に、図２８に示される導電部材２０に対する第１曲げ加工が実施される。これにより、図２９に示される導電部材２０が形成される。
図２９に示されるように、第３板部２４には、第７部分２４ａ、第８部分２４ｂ、および第９部分２４ｃが形成される。
第７部分２４ａは、第１方向Ｘに延びる部分２７の一部と、第３方向Ｙに沿って延びる部分２８の全部とにより構成されている。第７部分２４ａは、第２方向Ｚにおいて第８部分２４ｂの上面よりも上方に配置されている。
次に、図２９に示される導電部材２０に対する第２曲げ加工が実施される。これにより、図３０に示される導電部材２０が形成される。
図３０に示されるように、導電部材２０のうち、第３板部２４が折り曲げ線Ｃを中心として折り曲げられる。これにより、第３板部２４は、第２方向Ｚにおいて第１板部２２および第２板部２３よりも下方に配置される。第３板部２４の第７部分２４ａのうち第３方向に沿って延びる部分は、第１方向Ｘにおいて第１板部２２と第２板部２３との間に配置される。
実施の形態８．
本実施の形態は、上述した実施の形態１〜７に係る各半導体装置１００〜１０５を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態８として、三相のインバータに本開示を適用した場合について説明する。
図３１は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図３１に示す電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３１に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１〜７のいずれかの半導体装置に相当する半導体装置２０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置２０２として実施の形態１〜７に係る半導体装置１００〜１０５の少なくともいずれかが適用されるため、絶縁距離を確保しながら、従来の半導体装置を備える電力変換装置と比べて小型化され得る。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
以上のように本開示の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本開示の基本的範囲は上述の実施の形態に限定されるものではない。本開示の基本的範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１ 半導体素子、２，４０２ 第１リードフレーム、２ａ，４０２ａ 第１部、２ｂ，４０２ｂ 第２部、２ｃ 第３部、３，４０３ 第２リードフレーム、３ａ 第４部、３ｂ 第５部、３ｃ 第６部、４ 中間フレーム、４ａ 第７部、４ｂ 第８部、４ｃ 第９部、５ 電子部品、６ 第１配線部材、７ 第２配線部材、８ 熱伝導部材、８ａ 導電部材、８ｂ 絶縁部材、９ 封止部材、９Ａ 第１側面、９Ｂ 第２側面、９Ｃ 下面、９Ｄ 上面、１０，１１ 接合部材、２０，２１ 導電部材、２２ 第１板部、２２ａ 第１部分、２２ｂ 第２部分、２２ｃ 第３部分、２３ 第２板部、２４ 第３板部、２４ａ 第７部分、２４ｂ 第８部分、２４ｃ 第９部分、２５ 枠部、２５ａ 第１枠部、２５ｂ 第２枠部、２５ｃ 第３枠部、２６ 開口部、３０ ダレ面、１００，１０１，１０２，１０３，１０４，２０２ 半導体装置、１５０ 電源、２００ 電力変換装置、２０１ 主変換回路、２０３ 制御回路、３００ 負荷。

Claims (12)

  1. 半導体素子、第１リードフレーム、第２リードフレーム、および熱伝導部材と、前記半導体素子、前記第１リードフレーム、前記第２リードフレーム、および前記熱伝導部材を封止する封止部材とを備え、
    前記封止部材は、第１方向において互いに反対側を向いた第１側面および第２側面と、前記第１方向に沿って延びる下面とを有し、
    前記第１リードフレームは、前記第１側面から露出している第１部と、前記下面と交差する第２方向において前記第１部よりも前記下面側に配置されている第２部と、前記第１部と前記第２部とを電気的に接続しており、かつ前記第１部および前記第２部の各々に対して傾斜している第３部とを含み、
    前記第２リードフレームは、前記第２側面から露出している第４部と、前記第１方向および前記第２方向において前記第２部と間隔を隔てて配置されている第５部とを含み、
    前記第２部、前記第３部、および前記第５部は、前記封止部材に封止されており、
    前記半導体素子は、前記第２部の上面に搭載されており、
    前記熱伝導部材は、前記第２部に対して前記半導体素子とは反対側に配置されて前記第２部と熱的に接続されており、前記下面から露出している部分を有し、
    少なくとも前記第２方向において前記第２部と前記第５部との間に配置されており、かつ前記第１リードフレームおよび前記第２リードフレームを含む配線回路の一部を構成する要素が搭載されている中間フレームをさらに備え、
    前記第１方向における前記第２部と前記中間フレームとの間の距離は、前記第２方向における前記第１部の上面と前記第２部の上面との間の距離よりも短く、
    前記第１方向において前記第１リードフレーム側に位置する前記中間フレームの端面は、前記第１方向において前記第２リードフレーム側に位置する前記第２部の端面よりも、前記第２リードフレーム側に配置されており、
    前記中間フレームの全体は、前記第２方向において前記第２リードフレームよりも下方に配置されている、半導体装置。
  2. 前記第１方向における前記第２部と前記中間フレームとの間の距離は、前記第２方向における前記第２部の上面と前記中間フレームの上面との間の距離よりも短い、請求項１に記載の半導体装置。
  3. 前記第２部と前記中間フレームとの間の最短距離は、前記第２部と前記第２リードフレームとの間の最短距離よりも短い、請求項１または２に記載の半導体装置。
  4. 前記第２方向における前記第１部の上面と前記第２部の上面との間の距離は、２ｍｍ以上である、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１部は、前記封止部材の前記第２方向の中心よりも上方に位置する前記第１側面から露出している、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記封止部材は、前記下面とは反対側に位置する上面をさらに有し、
    前記第１部の一部は、前記封止部材の前記上面から露出している、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記中間フレームは、前記第２リードフレームと連なっている、請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第１リードフレーム、前記第２リードフレーム、および前記中間フレームの各々は、打ち抜き加工により形成されたダレ面を有しており、
    前記中間フレームに形成された前記ダレ面は、前記第１リードフレームおよび前記第２リードフレームの各々に形成された前記ダレ面と、前記第２方向において反対側を向いている、請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記第１リードフレーム、前記第２リードフレーム、および前記中間フレームの各々は、打ち抜き加工により形成されたダレ面を有しており、
    前記中間フレームおよび前記第２リードフレームの各々に形成された前記ダレ面は、前記第１リードフレームに形成された前記ダレ面と、前記第２方向において反対側を向いている、請求項１〜７のいずれか１項に記載の半導体装置。
  10. 前記第１リードフレーム、前記第２リードフレーム、および前記中間フレームを構成する材料は、同一の材料である、請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記半導体素子と前記配線回路の一部を構成する要素とを電気的に接続する第１配線部材と、
    前記配線回路の一部を構成する要素と前記第２リードフレームとを電気的に接続する第２配線部材とをさらに備え、
    前記配線回路の一部を構成する要素、前記第１配線部材、および前記第２配線部材は、前記封止部材により封止されている、請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2020561842A 2020-03-13 2020-03-13 半導体装置および電力変換装置 Active JP6851559B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/011192 WO2021181678A1 (ja) 2020-03-13 2020-03-13 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP6851559B1 true JP6851559B1 (ja) 2021-03-31
JPWO2021181678A1 JPWO2021181678A1 (ja) 2021-09-16

Family

ID=75154765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020561842A Active JP6851559B1 (ja) 2020-03-13 2020-03-13 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US20230070214A1 (ja)
JP (1) JP6851559B1 (ja)
CN (1) CN115280496A (ja)
DE (1) DE112020006890T5 (ja)
WO (1) WO2021181678A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2013098199A (ja) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP2015106685A (ja) * 2013-12-02 2015-06-08 三菱電機株式会社 パワーモジュール及びその製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752558B2 (ja) 1992-12-25 1998-05-18 ローム株式会社 電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2013098199A (ja) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP2015106685A (ja) * 2013-12-02 2015-06-08 三菱電機株式会社 パワーモジュール及びその製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20230070214A1 (en) 2023-03-09
CN115280496A (zh) 2022-11-01
WO2021181678A1 (ja) 2021-09-16
DE112020006890T5 (de) 2022-12-22
JPWO2021181678A1 (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
CN112701093A (zh) 半导体模块及电力转换装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP5948106B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP7109347B2 (ja) 半導体装置および電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
WO2022049660A1 (ja) 半導体装置、電力変換装置、および移動体
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7019024B2 (ja) 半導体装置及び電力変換装置
WO2021038688A1 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
WO2022138200A1 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6680414B1 (ja) 半導体装置及び電力変換装置
WO2024009458A1 (ja) 半導体装置および電力変換装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201102

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250