JP2013098199A - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents
電力用半導体装置および電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013098199A JP2013098199A JP2011236784A JP2011236784A JP2013098199A JP 2013098199 A JP2013098199 A JP 2013098199A JP 2011236784 A JP2011236784 A JP 2011236784A JP 2011236784 A JP2011236784 A JP 2011236784A JP 2013098199 A JP2013098199 A JP 2013098199A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- lead
- semiconductor device
- die pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 238
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005452 bending Methods 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 238000007789 sealing Methods 0.000 description 41
- 230000035882 stress Effects 0.000 description 18
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- -1 Al wire and Cu wire Chemical class 0.000 description 1
- 229910006913 SnSb Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】小型で、信頼性の高い電力用半導体装置を得ることを目的としている。
【解決手段】電力用半導体素子２１、２２を接合するダイパッド１１ｄと、ダイパッド１１ｄに対して段差を付けられた制御素子２３を接合するダイパッド１２ｄが、並列する複数の端子１１、１２を形成するリードパターンとともに、端子の延在方向におけるそれぞれ一端側の領域と他端側の領域で連なり、かつ、一端側の領域から他端側の領域にかけて延在する延在パターン１３、１５が形成された１枚のリードフレーム１０を用い、リードフレーム１０の面を保ったまま、延在パターン１３、１５の所定部分Ｒｂに屈曲部１３ｂ、１５ｂを形成することにより、制御素子２３が、電力用半導体素子２１、２２にオーバーラップするようにした。
【選択図】図３
【解決手段】電力用半導体素子２１、２２を接合するダイパッド１１ｄと、ダイパッド１１ｄに対して段差を付けられた制御素子２３を接合するダイパッド１２ｄが、並列する複数の端子１１、１２を形成するリードパターンとともに、端子の延在方向におけるそれぞれ一端側の領域と他端側の領域で連なり、かつ、一端側の領域から他端側の領域にかけて延在する延在パターン１３、１５が形成された１枚のリードフレーム１０を用い、リードフレーム１０の面を保ったまま、延在パターン１３、１５の所定部分Ｒｂに屈曲部１３ｂ、１５ｂを形成することにより、制御素子２３が、電力用半導体素子２１、２２にオーバーラップするようにした。
【選択図】図３
Description
本発明は、リードフレームを用いた電力用半導体装置の構成およびその製造方法に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。また、近年、シリコン（Ｓｉ）に代わる半導体材料として大電流を流すことができ、高効率が期待できるワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）が注目されている。一方、ワイドバンドギャップ半導体素子では、シリコンよりも高い１５０℃〜３００℃の動作温度が想定され、大電流および高温に適したパッケージ形態も同時に求められている。
半導体装置に用いるリードフレームは、通常、１枚の板状部材からプレスでの打ち抜きや、エッチング等により、余分な分を除去することで平面上にパターン形成される。そして、機器の出力を制御するために用いられるパワーモジュール（電力用半導体装置）では、主電力を操作するパワー素子（電力用半導体素子）と、電力用半導体素子の動作を制御するための制御素子が、上述したリードフレームの所定位置（ダイパッド）に接合されている。発熱が大きな電力用半導体素子は、ヒートシンクを接続して外部に放熱をする必要があるが、制御素子にはその必要はない。しかし、上記のようなリードフレームに電力用半導体素子と制御素子が平面配置された場合、冷却の必要のない制御素子の部分まで面積を広げる必要があり、小型化の妨げとなっていた。
そこで、電力用半導体素子と制御素子をそれぞれ別のリードフレーム内に配置し、電力用半導体素子と制御素子とが面内でオーバーラップするように階層化した半導体装置が提案されている（例えば、特許文献１参照。）。
一方、リードフレームを用いる半導体装置では、封止の際にリードフレームの両端を上下の金型で挟んで締めこむことによって、封止体内での部材の位置を固定する。そこで、上記のような２枚のリードフレームを用いた半導体装置を封止しようとすると、２枚のリードフレームを重ね合わせた部分が上下の金型に挟み込まれることになる。リードフレームの金型で締めこまれる部分には、平行する多数の切込みが形成されているので、重ね合わせによって金型内部から外部に連通する隙間が生じ、樹脂が漏れ出して十分な封止ができなくなる可能性があった。また、上記特許文献の別の実施の形態に示されているように、電力用半導体素子部分のリードフレームを一端側、制御素子のリードフレームを他端側で挟み込むようにした場合、隙間の発生は抑えられるが、部材を金型内でしっかりと固定することができず、製品にばらつきが生じる可能性があった。
本発明は、上記のような課題を解決するためになされたもので、小型で、信頼性の高い電力用半導体装置を得ることを目的としている。
また、本発明の電力用半導体装置の製造方法は、略矩形板状をなし、主電力を制御する電力用半導体素子と前記電力用半導体素子を制御する制御信号を出力する制御素子とが厚み方向において段違いに配置されるとともに、前記矩形板状の対向する側面のそれぞれから並列する複数の端子が突出配置された電力用半導体装置を一枚のリードフレームを用いて製造する方法であって、前記１枚のリードフレームには、前記電力用半導体素子が接合される第１のダイパッドと、前記制御素子が接合される第２のダイパッドが、前記並列する複数の端子となるリードパターンとともに、前記リードパターンの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、前記一端側の領域から前記他端側の領域にかけて延在する延在パターンが形成され、かつ、前記リードフレームの面に垂直な方向において前記第１のダイパッドに対して前記第２のダイパッドが上方に位置するように段差がつけられており、前記第１のダイパッドの一面に前記電力用半導体素子を接合するとともに、前記第２のダイパッドに前記制御素子を接合する工程と、前記リードフレームの面を保ったまま、前記延在パターンの所定部分を屈曲させ、前記リードフレームの面に垂直な方向から見たときに、前記制御素子を、前記電力用半導体素子にオーバーラップさせる工程と、前記第１のダイパッドの裏面に、放熱部材を接合する工程と、前記リードフレームを少なくとも外枠部分が露出した状態で上下の金型ではさみ、前記金型内に樹脂を流し込んで、前記放熱部材の放熱面を除いて当該電力用半導体装置を略矩形形状に封止する工程と、を含むようにしたことを特徴とする。
本発明の電力用半導体装置の製造方法によれば、１枚のリードフレームを用いて電力回路と制御回路が段違いに形成された電力用半導体装置を構成するようにしたので、小型で、信頼性の高い電力用半導体装置を得ることができる。
実施の形態１．
図１〜図４は、本発明の実施の形態１にかかる電力用半導体装置の製造方法および電力用半導体装置の構成を説明するためのもので、図１は電力用半導体装置を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図（図１（ａ））と上面図（図１（ｂ））、図２はリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前の状態の斜視図（図２（ａ））と上面図（図２（ｂ））、図３は電力用半導体装置の製造方法を説明するためのフローチャート、図４は電力用半導体装置の構成を説明するための上面図（図４（ａ））と、上面図におけるＢ−Ｂ線による断面のうち、封止部材を除いて説明対象部分を抜き出した部分を示す断面図（図４（ｂ））と、上面図におけるＣ−Ｃ線による断面のうち、封止部材を除いて説明対象部分を抜き出した部分を示す断面図（図４（ｃ））である。また、図５は、本実施の形態の変形例にかかる電力用半導体装置を説明するためのもので、図５（ａ）は電力用半導体装置を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図、図５（ｂ）は電力用半導体装置を構成するためのリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前の状態の斜視図である。
図１〜図４は、本発明の実施の形態１にかかる電力用半導体装置の製造方法および電力用半導体装置の構成を説明するためのもので、図１は電力用半導体装置を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図（図１（ａ））と上面図（図１（ｂ））、図２はリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前の状態の斜視図（図２（ａ））と上面図（図２（ｂ））、図３は電力用半導体装置の製造方法を説明するためのフローチャート、図４は電力用半導体装置の構成を説明するための上面図（図４（ａ））と、上面図におけるＢ−Ｂ線による断面のうち、封止部材を除いて説明対象部分を抜き出した部分を示す断面図（図４（ｂ））と、上面図におけるＣ−Ｃ線による断面のうち、封止部材を除いて説明対象部分を抜き出した部分を示す断面図（図４（ｃ））である。また、図５は、本実施の形態の変形例にかかる電力用半導体装置を説明するためのもので、図５（ａ）は電力用半導体装置を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図、図５（ｂ）は電力用半導体装置を構成するためのリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前の状態の斜視図である。
本実施の形態にかかる電力用半導体装置の構成と製造方法について図に基づいて説明する。
電力用半導体装置の電力回路を構成するためのリードフレーム１０は、１枚の銅板を打ち抜いて平面状のパターンを形成したもので、図１に示すように、枠体１５の内側の領域のうち、屈曲予定領域Ｒｂより図中右側の領域が制御回路を形成するためのパターン、屈曲予定領域Ｒｂよりも左側の領域が電力回路を形成するためのパターンである。制御回路を形成するパターンには、制御回路と電力回路を結ぶ方向（給電方向と称す）において延在するように、複数のリードパターン１２ｔと、複数のリードパターン１２ｉとが、タイバー１６ｃを介して連なるとともに、それぞれ並行に形成されている。後の工程でタイバー１６ｃ部分を切り離し、枠体１５を除去することにより、外部端子となるリードパターン１２ｔのそれぞれと、内部配線部材となるリードパターン１２ｉのそれぞれとが、それぞれ一連の制御リード１２として機能する。そして、リードパターン１２ｉのうち、ひとつのリードパターン１２ｉの先端には、制御素子２３である半導体の集積回路２３を接合するためのダイパッド１２ｄが形成されている。
電力用半導体装置の電力回路を構成するためのリードフレーム１０は、１枚の銅板を打ち抜いて平面状のパターンを形成したもので、図１に示すように、枠体１５の内側の領域のうち、屈曲予定領域Ｒｂより図中右側の領域が制御回路を形成するためのパターン、屈曲予定領域Ｒｂよりも左側の領域が電力回路を形成するためのパターンである。制御回路を形成するパターンには、制御回路と電力回路を結ぶ方向（給電方向と称す）において延在するように、複数のリードパターン１２ｔと、複数のリードパターン１２ｉとが、タイバー１６ｃを介して連なるとともに、それぞれ並行に形成されている。後の工程でタイバー１６ｃ部分を切り離し、枠体１５を除去することにより、外部端子となるリードパターン１２ｔのそれぞれと、内部配線部材となるリードパターン１２ｉのそれぞれとが、それぞれ一連の制御リード１２として機能する。そして、リードパターン１２ｉのうち、ひとつのリードパターン１２ｉの先端には、制御素子２３である半導体の集積回路２３を接合するためのダイパッド１２ｄが形成されている。
電力回路を形成するパターンにも、制御回路と同様に、後に外部端子となる複数のリードパターン１１ｔと、内部配線部材となる複数のリードパターン１１ｉとが給電方向において延在し、タイバー１６ｐを介して連なるとともに、それぞれ並行に形成されている。リードパターン１１ｉと１１ｔのそれぞれも、後の工程でタイバー１６ｐ部分を切り離し、枠体１５を除去することにより、それぞれ一連のパワーリード１１として機能する。そして、リードパターン１１ｉのうち、ひとつのリードパターン１１ｉの先端には、電力用半導体素子として使用する整流素子であるダイオード２１、スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）２２を接合するためのダイパッド１１ｄが段差部１１ｕを介して形成されている。
さらに、枠体１５の内側のうち、リードパターン１１ｔおよびリードパターン１２ｔが並ぶ方向（面方向における給電方向に垂直な方向：並列方向と称する）の最外側には、電力回路側から制御回路にわたって延在する共通リード１３が形成されている。この共通リード１３は、２つのタイバー１６ｃ、１６ｐ間を給電方向に延在するように形成されており、屈曲予定領域Ｒｂよりも制御回路側の部分には、並列方向の内側に向かって分岐するように突き出た分岐部１１ｅが形成されている。
つぎに、リードフレーム１０に半導体素子を実装する方法について図１〜図３を用いて説明する。
はじめに、平板状のリードフレーム１０をプレス加工し、図１に示すようにダイパッド１１ｄが段差部１１ｕにより、リードフレーム１０平面より所定の段差分低くなるようにする（図３：ステップＳ１０）。そして、リードフレーム１０の面より低くなったダイパッド１１ｄ上に、電力回路を形成するための電力用半導体素子であるダイオード２１とＩＧＢＴ２２を２組、ダイパッド１２ｄ上に制御素子２３をはんだ（ＳｎＡｇＣｕ：融点２１９℃）を用いて接合（ダイボンド）する（ステップＳ２０）。
はじめに、平板状のリードフレーム１０をプレス加工し、図１に示すようにダイパッド１１ｄが段差部１１ｕにより、リードフレーム１０平面より所定の段差分低くなるようにする（図３：ステップＳ１０）。そして、リードフレーム１０の面より低くなったダイパッド１１ｄ上に、電力回路を形成するための電力用半導体素子であるダイオード２１とＩＧＢＴ２２を２組、ダイパッド１２ｄ上に制御素子２３をはんだ（ＳｎＡｇＣｕ：融点２１９℃）を用いて接合（ダイボンド）する（ステップＳ２０）。
つぎに、主電力の電流値に対応した線径の太いパワー用ボンディングワイヤ３１（Ａｌ線：太さ３００μｍ）を用いて、ＩＧＢＴ２２（のエミッタ電極）とダイオード２１とリードパターン１１ｉとが連通するように、ワイヤボンディングにより電気的に接続する。そして、パワー用ボンディングワイヤ３１より線径の細い制御用ボンディングワイヤ３２（Ａｕ線：太さ２５μｍ）を用いて、制御素子２３とリードパターン１２ｉとをワイヤボンディングにより電気的に接続する。また、制御用ボンディングワイヤ３２と同じ信号用ボンディングワイヤ３４（Ａｕ線：太さ２５μｍ）を用いて、共通リード１３の屈曲予定領域Ｒｂより電力回路側の部分とＩＧＢＴ２２のゲート電極とをワイヤボンディングにより電気的に接続する。さらに、信号用ボンディングワイヤ３３を用いて、共通リード１３の屈曲予定領域Ｒｂより制御回路側の部分にある分岐部１３ｅと、制御素子２３の制御信号出力電極とをワイヤボンディングにより電気的に接続する（ステップＳ３０）。これにより、屈曲予定領域Ｒｂの右側には制御素子２３を備えた制御回路が、左側にはダイオード２１とＩＧＢＴ２２からなる電力スイッチを２組備えた電力回路が形成された回路基板１Ｐ１ができあがる。
ボンディングワイヤ３１、３２、３３を用いてボンディングを行う際、リードフレーム１０の面内でオーバーラップしている部材がなく、ボンディング部分より上に位置して作業の障害となる部材はない。つまり、ボンディング位置が空間的に開放されているので、スムーズにボンディングすることができる。また、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。
次に、屈曲予定領域Ｒｂにおいて、枠１５と共通リード１３を折り曲げることにより、制御回路を給電方向の電力回路に向かってスライドさせる（ステップＳ４０）。これにより、図２に示すように、制御素子２３（ダイパッド１２ｄ）が、ＩＧＢＴ２２の上方で、ＩＧＢＴ２２（ダイパッド１１ｄ）にオーバーラップする。これにより、制御回路の少なくとも制御素子２３を実装したダイパッド１２ｄ部分が、電力用半導体素子の上にオーバーラップした回路基板１Ｐ２ができあがる。そして、図４に示すように、ダイパッド１１ｄの電力用半導体素子が接合された面の裏側の面（裏面）に絶縁被膜５１を介してヒートシンク５０を接続（ステップＳ５０）し、電力用半導体装置の基本構成が形成される。
このとき、パワー用ボンディングワイヤ３１と制御用ボンディングワイヤ３２は、それぞれ、電力回路内、制御回路内で位置が固定されているので、屈曲行程中（ステップＳ４０）において、応力がかかることはない。さらに、信号用ボンディングワイヤ３３も、それぞれ屈曲予定領域Ｒｂを境に、ＩＧＢＴ２２と共通リード１３の電力回路側の部分との位置、制御素子２３と共通リード１３の制御回路側の部分との位置が固定されているので、屈曲行程中（ステップＳ４０）において、応力がかかることはない。つまり、一枚のリードフレーム１０を用いても、回路部材に余分な応力をかけることなく、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップするように階層化することができる。
こうして形成した回路基板１Ｐ２をトランスファモールド用の金型内に設置する。そして、基本構成の封止領域Ｒｓ部分をトランスファモールドによって封止樹脂で封止する（ステップＳ６０）。最後に封止体４０からはみ出たリードフレーム１０から枠体１５を切除するとともに、タイバー１６ｃ、１６ｐを切り離す。このようにして、バラバラになった外部端子（それぞれ１１ｔ、１２ｔ部分に対応）を所定の形状に折り曲げると（ステップＳ７０）パワーリード１１、制御リード１１となり、電力用半導体装置１が完成する。
このとき、リードフレーム１０の給電方向の両端に位置するタイバー１６ｃ、１６ｐの近傍部分を含め上下の金型で挟まれる部分は、同一平面内に位置し、重なる部分もない。そのため、金型内での回路基板１Ｐ２の位置を容易に固定でき、樹脂の漏れの原因となる連通路を形成することもない。つまり、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップして階層化された回路基板１Ｐ２を、図４に示すように、封止樹脂４０によって確実に封止できる電力用半導体装置１を得ることができる。
つぎに動作について説明する。
パワーリード１１、制御リード１２を外部回路に接続して電力用半導体装置１を起動させると、制御素子２３からＩＧＢＴ２２に制御信号（ゲート信号）が出力され、ＩＧＢＴ２２がＯＮになる。すると、ダイオード２１、ＩＧＢＴ２２をはじめとする電力用半導体素子に電流が流れ、パワーリード１１を介して、制御された主電力が出力される。その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずるが、主な発熱源は電力用半導体素子２１、２２に偏るので、電力用半導体装置１内で温度差が生じる。しかも、半導体素子２１、２２、２３とリードフレーム１０、および封止樹脂４０は、それぞれ線膨張係数が異なっているので、電力用半導体装置１内の部材間で、熱による変位に伴う応力（熱応力）が発生する。
パワーリード１１、制御リード１２を外部回路に接続して電力用半導体装置１を起動させると、制御素子２３からＩＧＢＴ２２に制御信号（ゲート信号）が出力され、ＩＧＢＴ２２がＯＮになる。すると、ダイオード２１、ＩＧＢＴ２２をはじめとする電力用半導体素子に電流が流れ、パワーリード１１を介して、制御された主電力が出力される。その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずるが、主な発熱源は電力用半導体素子２１、２２に偏るので、電力用半導体装置１内で温度差が生じる。しかも、半導体素子２１、２２、２３とリードフレーム１０、および封止樹脂４０は、それぞれ線膨張係数が異なっているので、電力用半導体装置１内の部材間で、熱による変位に伴う応力（熱応力）が発生する。
しかし、本実施の形態にかかる電力用半導体装置１では、製造工程中に電気接続部に余計な応力が加わっていないので、接続部の耐久性が高い。さらに、回路基板１Ｐ２を正確に位置決めして、確実に封止しているので、回路内の部材が封止体４０内で確実に保持され、湿気や有害なガスからも保護されるので、ますます信頼性が高くなる。
つまり、従来のように、単に２枚のリードフレームで階層化しただけならば、回路内の部材の位置関係あるいは、封止にばらつきが生じて、信頼性が低下することがある。しかし、本実施の形態のように１枚のリードフレーム１０の給電方向（リードパターン１１ｉ、１１ｔ、１２ｉ、１２ｔの延在方向）の両端が一つの面内に収まるように、レベルを合わせて使用することで、確実に封止して、小型で信頼性の高い電力用半導体装置１を得ることができる。とくに、オーバーラップの際に折り曲げる屈曲予定領域Ｒｂを挟んで電力回路側、制御回路側に分かれて配線部材３３、３２、３３をボンディングするようにしたので、電気接合部の信頼性も高い。
実施の形態１の変形例．
また、図５に示すように、本変形例では、共通リード１１３として、上述した共通リード１３から分岐した部分１３ｅを制御回路側だけではなく、電力回路側にも形成するようにしてもよい。この場合、電力回路側の分岐部１３ｅが、ＩＧＢＴ２２のゲート電極の近傍にまで伸びるので、信号用ボンディングワイヤ３３をより短くすることが可能となる。この場合でも、屈曲行程（ステップＳ４０）中に、ＩＧＢＴ２２と分岐部１３ｅとの相対位置が保持されるので、応力がかかることはない。
また、図５に示すように、本変形例では、共通リード１１３として、上述した共通リード１３から分岐した部分１３ｅを制御回路側だけではなく、電力回路側にも形成するようにしてもよい。この場合、電力回路側の分岐部１３ｅが、ＩＧＢＴ２２のゲート電極の近傍にまで伸びるので、信号用ボンディングワイヤ３３をより短くすることが可能となる。この場合でも、屈曲行程（ステップＳ４０）中に、ＩＧＢＴ２２と分岐部１３ｅとの相対位置が保持されるので、応力がかかることはない。
なお、共通リード１３や１１３には必ずしも分岐部１３ｅを設ける必要はない。もちろん、分岐部１３ｅが制御素子２３やＩＧＢＴ２２に近づいていた分、信号用ボンディングワイヤ３３を長くする必要が生じるが、上述したように。製造工程中に位置関係が変化しないので、工程中にダメージを受けることはない。
なお、本実施の形態および変形例においては、ＩＧＢＴ２２のゲート電極と共通リード１３とをワイヤボンディングで接合する例について説明したが、これに限ることはない。例えば、共通リード１３を屈曲予定領域Ｒｂよりも制御回路側の部分が、屈曲行程中（ステップＳ４０）に電力回路側にスライドした時点で、ゲート電極に近接するように設計し、ゲート電極とゲート電極に近接した部分を、導電性接着剤などで電気的接続するようにしてもよい。
また、本実施の形態および変形例においては、リードフレーム１０、１１０の屈曲予定領域Ｒｂ部分も、通常の厚さのままプレス加工により、屈曲部１３ｂ、１５ｂを形成したが、あらかじめ屈曲予定領域Ｒｂ部分をコイニング処理やハーフエッチングによって肉厚を薄くしておくことで曲げを容易にし、周辺部への歪を小さくすることが可能である。
また、電力用半導体素子としてＩＧＢＴ２２とダイオード２１の組み合わせを用い、図中の電力用半導体素子の数は合計４個で、並列接続であったが、これに限定するものではなく、いわゆる６ ｉｎ １やインテリジェントパワーモジュールにおいても同様の効果が得られる。
また、ダイボンド材料２５としてＳｎＡｇＣｕはんだを用いたが、これに限定するものではなく、ＳｎＳｂはんだや導電性接着剤などを用いても同様の効果が得られる。また、ワイヤボンド用の金属線として、所定の太さのＡｕ線やＡｌ線を用いたが、Ｃｕ線など他の金属や、リボンボンドなど他の形状の接合材料を用いても同様の効果が得られる。
また、本実施の形態１にかかる電力用半導体装置１の製造方法によれば、略矩形板状をなし、主電力を制御する電力用半導体素子２１、２２と電力用半導体素子２１、２２を制御する制御信号を出力する制御素子２３とが厚み方向において段違いに配置されるとともに、矩形形状の両側面のそれぞれから並列する複数の端子１１、１２が突出配置された電力用半導体装置１を１枚のリードフレームを用いて製造する方法であって、１枚のリードフレーム１０には、電力用半導体素子２１、２２が接合される第１のダイパッド１１ｄと、制御素子２３が接合される第２のダイパッド１２ｄが、並列する複数の端子１１、１２となるリードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔとともに、リードパターンの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、一端側の領域から他端側の領域にかけて延在する延在パターンである共通リード１３、枠体１５が形成され、かつ、リードフレーム１０の面に垂直な方向において第１のダイパッド１１ｄに対して第２のダイパッド１２ｄが上方に位置するように段差がつけられており、第１のダイパッド１１ｄに電力用半導体素子２１、２２を接合するとともに、第２のダイパッド１２ｄに制御素子２３を接合する工程（ステップＳ２０）と、リードフレーム１０の面を保ったまま、屈曲予定領域Ｒｂを屈曲させ、リードフレーム１０の面に垂直な方向から見たときに、制御素子２３を、電力用半導体素子２１、２２にオーバーラップさせる工程（ステップＳ４０）と、第１のダイパッド１１ｄの電力用半導体素子２１、２２が接合された面の反対側の面に、放熱部材５０を接合する工程（ステップＳ５０）と、リードフレーム１０を少なくとも外枠１５部分が露出した状態で図示しない上下の金型ではさみ、金型内に樹脂を流し込んで、放熱部材５０の放熱面を除いて電力用半導体装置１を略矩形形状に封止する工程（ステップＳ６０）と、を含むように構成した。
そのため、配線部材３３に応力をかけることがなく、屈曲部１３ｂを形成できるので、回路基板１Ｐ２の信頼性が向上する。しかも、電力用半導体素子２１、２２と制御素子２３が段違いに配置されているにもかかわらず、１枚のリードフレーム１０を上下の金型でしっかりと挟み込むことができる。そのため、樹脂の漏れる隙間を生じさせることなく、リードフレーム１０を金型内で固定して封止ができるので、封止信頼性も向上する。したがって、電力用半導体素子２１、２２の冷却に必要な面積を確保し、小型化できるとともに、封止体４０を構成する封止樹脂を漏らすことなく回路基板１Ｐ２（リードフレーム１０）を金型内で固定することにより、ばらつきなくしっかりと封止ができる。つまり、小型で、信頼性の高い電力用半導体装置１を得ることができる。
なお、換言すれば、本実施の形態１にかかる電力用半導体装置は、上記製造方法によって、略矩形板状をなし、主電力を制御する電力用半導体素子２１、２２と電力用半導体素子２１、２２を制御する制御信号を出力する制御素子２３とが厚み方向において段違いに配置されるとともに、矩形板状の対向する側面のそれぞれから並列する複数の端子１１、１２が突出配置された電力用半導体装置１であって、一面に電力用半導体素子２１、２２が接合された第１のダイパッド１１ｄと、第１のダイパッド１１ｄの裏面に接合された放熱部材５０と、電力用半導体素子２１、２２の上方に位置するとともに、制御素子２３が接合された第２のダイパッド１２ｄと、放熱部材５０の放熱面を除いて当該電力用半導体装置１を略矩形形状に封止するように形成された封止体４０と、を備え、少なくとも封止体４０が形成されるまでは、第１のダイパッド１１ｄと第２のダイパッド１２ｄは、並列する複数の端子１１、１２となるリードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔとともに、１枚のリードフレーム１０、１１０（まとめて１０）の面内で、リードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、リードフレーム１０内には、一端側の領域から他端側の領域にかけて延在する延在パターンとなる共通リード１３、または枠体１５が形成されており、リードフレーム１０の面を保ったまま、延在パターンとなる枠体１５または共通リード１３の所定部分である屈曲予定領域Ｒｂに屈曲部１５ｂまたは１３ｂを形成することにより、当該リードフレーム１０の面に垂直な方向から見たときに、制御素子２３が、電力用半導体素子２１、２２にオーバーラップするように構成したことになる。
とくに、延在パターンとして形成した共通リード１３における屈曲部１３ｂまたは屈曲予定領域Ｒｂよりも一端側の部分と電力用半導体素子２２の制御電極とが配線部材３３で電気接続されるとともに、共通リード１３における屈曲部１３ｂまたは屈曲予定領域Ｒｂよりも他端側の部分と制御素子２３の制御信号を出力する電極とが配線部材３３で電気接続されているように構成したので、階層化するための屈曲行程中（ステップＳ４０）において、配線部材３３に応力がかかることがない。つまり、一枚のリードフレーム１０を用いて、階層化するようにしても、配線部材３３に余分な応力がかからないので、より一層信頼性の高い電力用半導体素子を得ることができる。
また、本実施の形態１にかかる電力用半導体装置１の製造方法では、延在パターン１３の屈曲予定領域Ｒｂまたは屈曲部１３ｂよりも一端側の部分と電力用半導体素子２２の制御電極とを配線部材３３により電気接続するとともに、延在パターン１３の屈曲予定領域Ｒｂまたは屈曲部１３ｂよりも他端側の部分と制御素子２３の制御信号を出力する電極とを配線部材３３により電気接続する工程（ステップＳ３０）を有するようにしたので、特に、電力用半導体素子２２と段差のある制御素子２３間の電気接続部に応力がかからず、信頼性が向上する。
実施の形態２．
本実施の形態２にかかる電力用半導体装置では、実施の形態１にかかる電力用半導体装置で用いた共通リードに代えて、制御回路側と電力回路側に、それぞれ中継リードを設けて中継リード間をワイヤボンディングで接合したものである。さらに、制御回路を電力回路にオーバーラップする際のリードフレームの曲げ構造を変更したものである。図６は、本発明の実施の形態２にかかる電力用半導体装置を説明するためのもので、図６（ａ）は電力用半導体装置電を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図、図６（ｂ）はリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前状態の斜視図である。図において、実施の形態１における電力用半導体装置と同様の構成の部分には同じ符号を付し、詳細な説明は省略する。
本実施の形態２にかかる電力用半導体装置では、実施の形態１にかかる電力用半導体装置で用いた共通リードに代えて、制御回路側と電力回路側に、それぞれ中継リードを設けて中継リード間をワイヤボンディングで接合したものである。さらに、制御回路を電力回路にオーバーラップする際のリードフレームの曲げ構造を変更したものである。図６は、本発明の実施の形態２にかかる電力用半導体装置を説明するためのもので、図６（ａ）は電力用半導体装置電を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図、図６（ｂ）はリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前状態の斜視図である。図において、実施の形態１における電力用半導体装置と同様の構成の部分には同じ符号を付し、詳細な説明は省略する。
本実施の形態２にかかる電力用半導体装置の構成と製造方法について図に基づいて説明する。
電力用半導体装置の回路を構成するためのリードフレーム２１０は、１枚の銅板を打ち抜いて平面状のパターンを形成したもので、図６に示すように、枠体２１５の内側の領域のうち、屈曲予定領域Ｒｂより図中右側の領域が制御回路を形成するためのパターン、屈曲予定領域Ｒｂよりも左側の領域が電力回路を形成するためのパターンである。制御回路を形成するパターンには、給電方向において延在するように形成された複数のリードパターン１２ｔと、複数のリードパターン１２ｉとが、タイバー１６ｃを介して連なるとともにそれぞれ並行に形成されている。電力回路を形成するパターンにも、給電方向において延在するように形成された複数のリードパターン１１ｔと、複数のリードパターン１１ｉとが、タイバー１６ｐを介して連なるとともに、それぞれ並行に形成されている。
電力用半導体装置の回路を構成するためのリードフレーム２１０は、１枚の銅板を打ち抜いて平面状のパターンを形成したもので、図６に示すように、枠体２１５の内側の領域のうち、屈曲予定領域Ｒｂより図中右側の領域が制御回路を形成するためのパターン、屈曲予定領域Ｒｂよりも左側の領域が電力回路を形成するためのパターンである。制御回路を形成するパターンには、給電方向において延在するように形成された複数のリードパターン１２ｔと、複数のリードパターン１２ｉとが、タイバー１６ｃを介して連なるとともにそれぞれ並行に形成されている。電力回路を形成するパターンにも、給電方向において延在するように形成された複数のリードパターン１１ｔと、複数のリードパターン１１ｉとが、タイバー１６ｐを介して連なるとともに、それぞれ並行に形成されている。
これらも、実施の形態１と同様に、後の工程でタイバー１６ｃ、１６ｐ部分を切り離し、枠体２１５を除去することにより、一連の制御リード１２と、パワーリード１１として機能する。リードパターン１２ｉのうち、ひとつのリードパターン１２ｉの先端には、制御素子２３である半導体の集積回路を接合するためのダイパッド１２ｄが形成されている。そして、リードパターン１１ｉのうち、ひとつのリードパターン１１ｉの先端には、段差部１１ｕを介して、ダイパッド１１ｄが形成されている。
一方、本実施の形態２においては、枠体２１５の内側の領域のうち、並列方向における最外側に、電力回路側、制御回路側それぞれに、電力用半導体素子用中継リード１４ｐ、制御素子用中継リード１４ｃ（まとめて中継リード１４と称する）が形成されている。このとき、中継リード１４は、それぞれ少なくとも一部が、並列方向においてダイパッド１１ｄおよびダイパッド１１ｄよりも外側に位置するようにしている。また、枠体２１５の屈曲予定領域Ｒｂ部分には、開口部１５ｈを中心として給電方向の両側に、それぞれ並列方向において向きが異なる切欠きとなる外側に開いた切欠き１５ｎｏと内側に開いた切欠き１５ｎｉ（まとめて切欠き部１５と称する）が給電方向において距離を開けて形成されている。
つぎに、リードフレーム２１０に半導体素子を実装する方法について説明する。
なお、実施の形態１の図３で説明した工程のうち、ステップＳ１０からＳ２０まで、およびステップＳ５０以降については、本実施の形態２においても同様であるので、説明を省略し、ステップＳ３０〜Ｓ４０に対応するステップＳ２３０〜Ｓ２４５（フローチャートとしては図示せず）について説明する。
なお、実施の形態１の図３で説明した工程のうち、ステップＳ１０からＳ２０まで、およびステップＳ５０以降については、本実施の形態２においても同様であるので、説明を省略し、ステップＳ３０〜Ｓ４０に対応するステップＳ２３０〜Ｓ２４５（フローチャートとしては図示せず）について説明する。
図６（ａ）に示すように、パワー用ボンディングワイヤ３１を用いて、ＩＧＢＴ２２（のエミッタ電極）とダイオード２１とリードパターン１１ｉとが連通するように、ワイヤボンディングにより電気的に接続する。そして、制御用ボンディングワイヤ３２（Ａｕ線：太さ２５μｍ）を用いて、制御素子２３とリードパターン１２ｉとをワイヤボンディングにより電気的に接続する。ここまでは、実施の形態１と同様である。そして、本実施の形態２においては、実施の形態１における信号用ボンディングワイヤ３３と同様の信号用ボンディングワイヤ３４（Ａｕ線：太さ２５μｍ）を用いて、中継リード１４ｐとＩＧＢＴ２２のゲート電極とをワイヤボンディングにより電気的に接続する（図中３４ｐと表示）。さらに、信号用ボンディングワイヤ３４を用いて、中継リード１４ｃと、制御素子２３の制御信号出力電極とをワイヤボンディングにより電気的に接続する（ステップＳ２３０）。これにより、屈曲予定領域Ｒｂの右側には制御回路が、左側には電力スイッチを２組備えた電力回路が形成された回路基板２０１Ｐ１ができあがるが、この段階では制御素子２３と、電力用半導体素子２２間の給電経路が形成されていない。
このときも、実施の形態１と同様、ボンディングワイヤ３１、３２、３４を用いてボンディングを行う際、リードフレーム２１０の面内でオーバーラップしている部材がないので、ボンディング部分より上に位置して作業の障害となる部材はなく、スムーズにボンディングすることができる。また、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。
次に、図６（ｂ）に示すように、リードフレーム２１０の枠体２１５の開口部１５ｈに図示しない変形用ピンを差し込んみ、並列方向に引っ張り広げる。これにより、切欠き部１５において枠体２１５は、リードフレーム２１０の面に平行な面内（水平方向）で折り曲げられて屈曲部２１５ｂとなり、制御回路が電力回路に向かってスライドし、制御素子２３が電力用半導体素子２１、２２（ダイパッド１１ｄ）の上にオーバーラップする（ステップＳ２４０）。さらに、このスライドにより近接した中継リード１４ｃと１４ｐ間をボンディングワイヤ３４ｂを用いてワイヤボンドにて電気的に接合する（ステップＳ２４５）。これにより、制御素子２３が、電力用半導体素子２１、２２（ダイパッド１１ｄ）上にオーバーラップした回路基板２０１Ｐ２ができあがる。あとは、実施の形態１で説明したステップＳ５０の工程を行うことで、電力用半導体装置２０２の基本構成となる回路基板２０１Ｐ２が形成される。
このとき、パワー用ボンディングワイヤ３１と制御用ボンディングワイヤ３２は、それぞれ、電力回路内、制御回路内で位置が固定されているので、屈曲行程中（ステップＳ４０）において、応力がかかることはない。さらに、オーバーラップした後に行われる信号用ボンディングワイヤ３４ｂの接合（ステップＳ２４５）は、並列方向において、ダイパッド１１ｄ、１２ｄよりも外側に位置する部分で行われる。そのため、ボンディング位置が空間的に開放されているので、スムーズにボンディングすることができるとともに、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。つまり、一枚のリードフレーム２１０を用いても、回路部材に余分な応力をかけることなく、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップするように階層化することができる。
また、本実施の形態２においても、リードフレーム２１０の給電方向の両端に位置するタイバー１６ｃ、１６ｐの近傍部分を含め上下の金型で挟まれる部分は、同一平面内に位置し、重なる部分もない。そのため、金型内での回路基板２０１Ｐ２の位置を容易に固定でき、樹脂の漏れの原因となる連通路を形成することもない。つまり、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップして階層化された回路基板２０１Ｐ２を、確実に封止できる電力用半導体装置２を得ることができる。
なお、ここでは、中継リード１４ｃ、１４ｐとをワイヤボンディングで接合する例について説明したが、これに限ることはない。例えば、制御回路側の部分が、屈曲行程中（ステップＳ２４０）に電力回路側にスライドした時点で、中継リード１４ｃの一部が中継リード１４ｐにオーバーラップするように設計し、オーバーラップ部分を、導電性接着剤やはんだ、または超音波圧接などで電気的接続を形成するようにしてもよい。
また、本実施の形態においては、リードフレーム２１０の屈曲予定領域Ｒｂ部分も、通常の厚さのままプレス加工により、屈曲部２１５ｂを形成したが、あらかじめ屈曲予定領域Ｒｂ部分をコイニング処理やハーフエッチングによって肉厚を薄くしておくことで曲げを容易にし、周辺部への歪を小さくすることが可能である。
また、電力用半導体素子としてＩＧＢＴ２２とダイオード２１の組み合わせを用い、図中の電力用半導体素子の数は合計４個で、並列接続であったが、これに限定するものではなく、いわゆる６ ｉｎ １やインテリジェントパワーモジュールにおいても同様の効果が得られる。また、ボンディングワイヤ３４用の金属線として、所定の太さのＡｕ線を用いたが、Ａｌ線やＣｕ線など他の金属や、ボンディングリボン（テープ）など他の形状の接合材料を用いても同様の効果が得られる。
以上のように、本実施の形態２にかかる電力用半導体装置２０１によれば、略矩形板状をなし、略矩形板状をなし、主電力を制御する電力用半導体素子２１、２２と電力用半導体素子２１、２２を制御する制御信号を出力する制御素子２３とが厚み方向において段違いに配置されるとともに、矩形板状の対向する側面のそれぞれから並列する複数の端子１１、１２が突出配置された電力用半導体装置２０１であって、一面に電力用半導体素子２１、２２が接合された第１のダイパッド１１ｄと、第１のダイパッド１１ｄの裏面に接合された放熱部材５０と、電力用半導体素子２１、２２の上方に位置するとともに、制御素子２３が接合された第２のダイパッド１２ｄと、放熱部材５０の放熱面を除いて当該電力用半導体装置２０１を略矩形形状に封止するように形成された封止体４０と、を備え、少なくとも封止体４０が形成されるまでは、第１のダイパッド１１ｄと第２のダイパッド１２ｄは、並列する複数の端子１１、１２となるリードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔとともに、１枚のリードフレーム２１０の面内で、リードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、リードフレーム２１０内には、一端側の領域から他端側の領域にかけて延在する延在パターンとなる枠体２１５が形成されており、リードフレーム２１０の面を保ったまま、延在パターンとなる枠体２１５の所定部分である屈曲予定領域Ｒｂに屈曲部２１５ｂを形成することにより、当該リードフレーム２１０の面に垂直な方向から見たときに、制御素子２３が、電力用半導体素子２１、２２にオーバーラップするように構成したことになる。
そのため、電力用半導体素子２１、２２と制御素子２３が段違いに配置されているにもかかわらず、リードフレーム２１０を上下の金型でしっかりと挟み込むことができる。そのため、電力用半導体素子２１、２２の冷却に必要な面積を確保し、小型化できるとともに、封止体４０を構成する封止樹脂を漏らすことなく回路基板２０１Ｐ２（リードフレーム２１０）を金型内で固定することにより、ばらつきなくしっかりと封止ができる。つまり、小型で、信頼性の高い電力用半導体装置２０１を得ることができる。
とくに、リードフレーム２１０の一端側の領域、および他端側の領域には、リードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔが並列する方向において、それぞれ第１のダイパッド１１ｄおよび第２のダイパッド１２ｄよりも外側に位置する第１の中継リード１４ｐと第２の中継リード１４ｃが形成されており、第１の中継リード１４ｐと電力用半導体素子２２の制御電極、および、第２の中継リード１４ｃと制御素子２３の制御信号を出力する電極とが、それぞれ配線部材３４ｐ、３４ｃで電気接続されているとともに、屈曲部２１５ｂの形成によって接近した第１の中継リード１４ｐと第２の中継リード１４ｃとが、配線部材３４ｂで電気接続されているように構成したので、配線部材３４ｐ、３４ｃ、３４ｂのボンディング位置が空間的に開放されているので、スムーズにボンディングすることができるとともに、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。つまり、一枚のリードフレーム２１０を用いても、回路部材に余分な応力をかけることなく、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップするように階層化することができる。
また、延在パターンである枠体２１５の屈曲予定領域Ｒｂには、リードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔが並列する方向において向きが異なる複数の切欠きが１５ｎｏ、１５ｎｉが延在方向の異なる位置に設けられ、複数の切欠き１５ｎｉ、１５ｎｏを開くことにより、屈曲部２１５ｂをリードフレーム２１０の面に平行に形成するように構成したので、厚みを増大させることなく、１枚のリードフレーム２１０を用いて電力用半導体素子２１、２２と制御素子２３を階層化させることができる。
なお、延在パターンに切欠き１５ｎｏ、１５ｎｉを設けて、面内方向に屈曲部２１５ｂを形成する構成は、上記実施の形態１や後述する実施の形態３など、他の実施の形態に応用することが可能である。
実施の形態３．
本実施の形態３にかかる電力用半導体装置では、実施の形態１にかかる電力用半導体装置で用いた共通リードを設けることなく、制御素子と電力用半導体素子とを直接ボンディングワイヤで接合したものである。さらに、パワー用ボンディングワイヤではなく、内部リードの先端に設けたバス部を用いて、ダイオードとＩＧＢＴの出力電極を覆うように接合したものである。さらに、電力回路においてダイオードとＩＧＢＴの位置を逆に配置している。図７は、本発明の実施の形態３にかかる電力用半導体装置を説明するためのもので、図７（ａ）は電力用半導体装置を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図、図７（ｂ）はリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前状態の斜視図である。図において、実施の形態１における電力用半導体装置と同様の構成の部分には同じ符号を付し、詳細な説明は省略する。
本実施の形態３にかかる電力用半導体装置では、実施の形態１にかかる電力用半導体装置で用いた共通リードを設けることなく、制御素子と電力用半導体素子とを直接ボンディングワイヤで接合したものである。さらに、パワー用ボンディングワイヤではなく、内部リードの先端に設けたバス部を用いて、ダイオードとＩＧＢＴの出力電極を覆うように接合したものである。さらに、電力回路においてダイオードとＩＧＢＴの位置を逆に配置している。図７は、本発明の実施の形態３にかかる電力用半導体装置を説明するためのもので、図７（ａ）は電力用半導体装置を構成するためのリードフレームに半導体素子を接合し、配線部材を接続した状態の斜視図、図７（ｂ）はリードフレームに半導体素子が実装され、さらに、オーバーラップのための曲げ加工を施したトランスファモールドによる封止工程直前状態の斜視図である。図において、実施の形態１における電力用半導体装置と同様の構成の部分には同じ符号を付し、詳細な説明は省略する。
本実施の形態３にかかる電力用半導体装置の構成と製造方法について図に基づいて説明する。
電力用半導体装置の電力回路を構成するためのリードフレーム３１０は、１枚の銅板を打ち抜いて平面状のパターンを形成したもので、図７に示すように、枠体１５の内側の領域のうち、屈曲予定領域Ｒｂより図中右側の領域が制御回路を形成するためのパターン、屈曲予定領域Ｒｂよりも左側の領域が電力回路を形成するためのパターンである。制御回路を形成するパターンには、給電方向において延在するように形成された複数のリードパターン１２ｔと、複数のリードパターン１２ｉとが、タイバー１６ｃを介して連なるとともに、それぞれ並行に形成されている。電力回路を形成するパターンにも、給電方向において延在するように形成された複数のリードパターン１１ｔと、複数のリードパターン１１ｉとが、タイバー１６ｐを介して連なるとともに、それぞれ並行に形成されている。
電力用半導体装置の電力回路を構成するためのリードフレーム３１０は、１枚の銅板を打ち抜いて平面状のパターンを形成したもので、図７に示すように、枠体１５の内側の領域のうち、屈曲予定領域Ｒｂより図中右側の領域が制御回路を形成するためのパターン、屈曲予定領域Ｒｂよりも左側の領域が電力回路を形成するためのパターンである。制御回路を形成するパターンには、給電方向において延在するように形成された複数のリードパターン１２ｔと、複数のリードパターン１２ｉとが、タイバー１６ｃを介して連なるとともに、それぞれ並行に形成されている。電力回路を形成するパターンにも、給電方向において延在するように形成された複数のリードパターン１１ｔと、複数のリードパターン１１ｉとが、タイバー１６ｐを介して連なるとともに、それぞれ並行に形成されている。
これらも、実施の形態１と同様に、後の工程でタイバー１６ｃ、１６ｐ部分を切り離し、枠体１５を除去することにより、一連の制御リード１２と、パワーリード１１として機能する。リードパターン１２ｉのうち、ひとつのリードパターン１２ｉの先端には、制御素子２３である半導体の集積回路を接合するためのダイパッド１２ｄが形成されている。そして、リードパターン１１ｉのうち、ひとつのリードパターン１１ｉの先端には、段差部１１ｕを介して、ダイパッド１１ｄ形成されている。
一方、本実施の形態３においては、電力回路側の内部リードとなるリードパターン１１ｉのうち、ダイパッド１１ｄが形成されたリードパターン１１ｉの並列方向における両外側には、リードパターン１１ｉの延在方向において屈曲予定領域Ｒｂを超えて制御回路のダイパッド１２ｄ部分にまで延在しているバスパターン３１１ｉが形成されており、さらに、バスパターン３１１ｉの制御回路側の端部には、並列方向においてダイパッド１２ｄに一部がかかるバス部１１ｊが形成されている。
つぎに、リードフレーム３１０に半導体素子を実装する方法について説明する。
なお、実施の形態１の図３で説明した工程のうち、ステップＳ５０以降については、本実施の形態３においても同様であるので、説明を省略し、ステップＳ１０〜ステップＳ４０に対応するステップＳ３１０〜ステップＳ３４５（フローチャートとしては図示せず）について説明する。
なお、実施の形態１の図３で説明した工程のうち、ステップＳ５０以降については、本実施の形態３においても同様であるので、説明を省略し、ステップＳ１０〜ステップＳ４０に対応するステップＳ３１０〜ステップＳ３４５（フローチャートとしては図示せず）について説明する。
はじめに、平板状のリードフレーム３１０をプレス加工し、図７（ａ）に示すようにダイパッド１１ｄが段差部１１ｕにより、リードフレーム３１０平面より所定の段差分低くなるようにする。さらに、バス部１１ｊがリードフレーム３１０平面より低く、かつ、ダイパッド１１ｄの上面（表面）に対して、バス部１１ｊの下面（裏面）の位置が、電力用半導体素子の厚みに接合部材の厚みを足した分高くなるように段差を付ける（図３：ステップＳ３１０）。
そして、段差加工したリードフレーム３１０に、ＩＧＢＴ２２のゲート電極をタイバー１６ｐ側に向け、ダイオード２１を内側になるように配置して、ステップＳ２０と同様の手法ではあるが、半導体素子を実装する（ステップＳ３４０）。そして、制御用ボンディングワイヤ３２（Ａｕ線：太さ２５μｍ）を用いて、制御素子２３とリードパターン１２ｉとをワイヤボンディングにより電気的に接続する（ステップＳ３３０）。
このときも、実施の形態１と同様、ボンディングワイヤ３２を用いてボンディングを行う際、リードフレーム３１０の面内でオーバーラップしている部材がない。そのため、ボンディング部分より上に位置して作業の障害となる部材がなく、空間的に開放されているのでスムーズにボンディングすることができる。また、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。
次に、枠体１５、およびリードパターン３１１ｉの屈曲予定領域Ｒｂ部分を実施の形態１と同様の要領で屈曲加工する。これにより、制御回路が電力回路に向かってスライドし、ダイパッド１２ｄがダイパッド１１ｄに接合されたＩＧＢＴ２２の上にオーバーラップすると同時に、バス部１１ｊの裏面が、ダイオード２１とＩＧＢＴ２２の上方にまたがるように位置する（ステップＳ３４０）。なお、ダイオード２１とＩＧＢＴ２２の表面には、屈曲工程（ステップＳ３４０）の前に導電性接着剤（例えば、焼結性Ａｇペースト）が塗布（供給）されている。そのため、屈曲工程（ステップＳ３４０）後に、１５０℃で１ｈキュアすることによって、バス部１１ｊがダイオード２１とＩＧＢＴ２２を電気的に接続するとともに、リードパターン３１１ｉにも接続されることになる。さらに、スライドによって近づくとともに、リードフレーム３１０の面方向で並んだＩＧＢＴ２２のゲート電極と制御素子２３とを信号用ボンディングワイヤ３３と同様の信号用ボンディングワイヤ３５（Ａｕ線：太さ２５μｍ）を用いてボンディングにより電気的に接合する（ステップＳ３４５）。
これにより、制御回路の少なくとも制御素子２３を実装したダイパッド１２ｄ部分が、電力回路の上にオーバーラップした回路基板３０１Ｐ２ができあがる。あとは、実施の形態１で説明したステップＳ５０の工程を行うことで、電力用半導体装置の基本構成が形成される。なお、バスパターン３１１ｊを折り曲げる工程は、枠体１５に屈曲部１５ｂを形成する工程とは別に行うようにしてもよい。
このとき、制御用ボンディングワイヤ３２は、制御回路内で位置が固定されているので、屈曲行程中（ステップＳ３４０）において、応力がかかることはない。さらに、オーバーラップした後に行われる信号用ボンディングワイヤ３５の接合（ステップＳ３４５）位置は空間的に開放されているので、スムーズにボンディングすることができるとともに、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。つまり、一枚のリードフレームを用いても、回路部材に余分な応力をかけることなく、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップするように階層化することができる。
このとき、リードフレーム３１０の給電方向の両端に位置するタイバー１６ｃ、１６ｐの近傍部分を含め上下の金型で挟まれる部分は、同一平面内に位置し、重なる部分もない。そのため、金型内での基本構成の位置を容易に固定でき、樹脂の漏れの原因となる連通口を形成することもない。つまり、電力用半導体素子２１、２２と制御素子２３とが面内でオーバーラップして階層化された回路基板３０１Ｐ２を、確実に封止できる電力用半導体装置３０１を得ることができる。
なお、ここでは、リードフレーム３１０の屈曲予定領域Ｒｂ部分も、通常の厚さのままプレス加工により、屈曲部１５ｂ、１１ｂを形成したが、あらかじめ屈曲予定領域Ｒｂ部分をコイニング処理やハーフエッチングによって肉厚を薄くしておくことで曲げを容易にし、周辺部への歪を小さくすることが可能である。
また、バス部１１ｊはプレス加工（ステップＳ３１０）により基準面よりやや低くなるように段差付けしており、バス部１１ｊの裏面が電力用半導体素子であるＩＧＢＴ２２、ダイオード２１の表面の高さにほぼ等しくなるように形成されているが、厚み調整ができる接合材料で接続できる場合にはこれにこだわる必要はない。さらに、バス部１１ｊと電力用半導体素子２１、２２との電気的接続に導電性接着剤を用いたが、はんだ接合や超音波圧接など、他の方法を用いても同様の効果が得られる。
また、ＩＧＢＴ２２のゲート電極と制御素子２３に信号用ボンディングワイヤ３５をボンディングする場合、ダイパッド１１ｄに図示しない開口部を形成し、開口部からピンを突き上げて、制御素子２３のダイパッド１２ｄを保持するようにしてもよい。それにより、よりワイヤボンドを容易にすることが可能となる。また、制御素子２３用のダイパッド１２ｄを廃し、バス部１１ｊの上に絶縁性ダイボンドシート接着剤などを用いて制御素子２３を搭載するようにすれば、さらなる小型化が可能となる。
また、電力用半導体素子としてＩＧＢＴ２２とダイオード２１の組み合わせを用い、図中の電力用半導体素子の数は合計４個で、並列接続であったが、これに限定するものではなく、いわゆる６ ｉｎ １やインテリジェントパワーモジュールにおいても同様の効果が得られる。また、ボンディングワイヤ３５用の金属線として、所定の太さのＡｕ線を用いたが、Ａｌ線やＣｕ線など他の金属や、リボンボンドなど他の形状の接合材料を用いても同様の効果が得られる。
以上のように、本実施の形態３にかかる電力用半導体装置３０１によれば、略矩形板状をなし、略矩形板状をなし、主電力を制御する電力用半導体素子２１、２２と電力用半導体素子２１、２２を制御する制御信号を出力する制御素子２３とが厚み方向において段違いに配置されるとともに、矩形板状の対向する側面のそれぞれから並列する複数の端子１１、１２が突出配置された電力用半導体装置３０１であって、一面に電力用半導体素子２１、２２が接合された第１のダイパッド１１ｄと、第１のダイパッド１１ｄの裏面に接合された放熱部材５０と、電力用半導体素子２１、２２の上方に位置するとともに、制御素子２３が接合された第２のダイパッド１２ｄと、放熱部材５０の放熱面を除いて当該電力用半導体装置３０１を略矩形形状に封止するように形成された封止体４０と、を備え、少なくとも封止体４０が形成されるまでは、第１のダイパッド１１ｄと第２のダイパッド１２ｄは、並列する複数の端子１１、１２となるリードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔとともに、１枚のリードフレーム３１０の面内で、リードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、リードフレーム３１０内には、一端側の領域から他端側の領域にかけて延在する延在パターンとなる枠体１５が形成されており、リードフレーム３１０の面を保ったまま、延在パターンとなる枠体１５所定部分である屈曲予定領域Ｒｂに屈曲部１５ｂを形成することにより、当該リードフレーム３１０の面に垂直な方向から見たときに、制御素子２３が、電力用半導体素子２１、２２にオーバーラップするように構成したことになる。
そのため、電力用半導体素子２１、２２と制御素子２３が段違いに配置されているにもかかわらず、リードフレーム３１０を上下の金型でしっかりと挟み込むことができる。そのため、電力用半導体素子２１、２２の冷却に必要な面積を確保し、小型化できるとともに、封止体４０を構成する封止樹脂を漏らすことなく回路基板３０１Ｐ２（リードフレーム３１０）を金型内で固定することにより、ばらつきなくしっかりと封止ができる。つまり、小型で、信頼性の高い電力用半導体装置３０１を得ることができる。
とくに、電力用半導体素子は、整流素子２１とスイッチング素子２２からなる２つの半導体素子を並べたものであり、リードフレーム３１０には、一端側の領域から他端側の領域に達するとともに、他端側の端部に所定の大きさのバス部１１ｊを有するバスパターン３１１ｉが形成されており、バスパターン３１１ｉのバス部１１ｊ以外の部分の折り曲げによって、バス部１１ｊを２つの半導体素子２１、２２にオーバーラップさせて、２つの半導体素子２１、２２間が電気接続されているとともに、屈曲部１５ｂの形成によって接近した電力用半導体素子２２の制御電極と制御素子２３の制御信号を出力する電極とが配線部材３５で電気接続されているように構成した。そのため、オーバーラップした後に行われる信号用ボンディングワイヤ３５の接合位置は空間的に開放されているので、スムーズにボンディングすることができるとともに、ボンディングワイヤ等の変形しやすい配線部材がボンディング部分の下側に位置することもなく、ボンディングによる超音波振動や加圧によりダメージを受けることもない。つまり、一枚のリードフレーム３１０を用いても、回路部材に余分な応力をかけることなく、信頼性の高い電力用半導体装置３０１を得ることができる。
以上のように上記各実施の形態１〜３にかかる電力用半導体装置の製造方法によれば、略矩形板状をなし、主電力を制御する電力用半導体素子２１、２２と電力用半導体素子２１、２２を制御する制御信号を出力する制御素子２３とが厚み方向において段違いに配置されるとともに、矩形形状の両側面のそれぞれから並列する複数の端子１１、１２が突出配置された電力用半導体装置１、２０１、３０１（代表して１）を１枚のリードフレーム１０、２１０、３１０（代表して１０）を用いて製造する方法であって、１枚のリードフレーム１０には、電力用半導体素子２１、２２が接合される第１のダイパッド１１ｄと、制御素子２３が接合される第２のダイパッド１２ｄが、並列する複数の端子１１、１２となるリードパターン１１ｉ、１１ｔ、および１２ｉ、１２ｔとともに、リードパターンの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、一端側の領域から他端側の領域にかけて延在する延在パターンである共通リード１３、枠体１５が形成され、かつ、リードフレーム１０の面に垂直な方向において第１のダイパッド１１ｄに対して第２のダイパッド１２ｄが上方に位置するように段差がつけられており、第１のダイパッド１１ｄに電力用半導体素子２１、２２を接合するとともに、第２のダイパッド１２ｄに制御素子２３を接合する工程（ステップＳ２０）と、リードフレーム１０の面を保ったまま、屈曲予定領域Ｒｂを屈曲させ、リードフレーム１０の面に垂直な方向から見たときに、制御素子２３を、電力用半導体素子２１、２２にオーバーラップさせる工程（ステップＳ４０）と、第１のダイパッド１１ｄの電力用半導体素子２１、２２が接合された面の反対側の面に、放熱部材５０を接合する工程（ステップＳ５０）と、リードフレーム１０を少なくとも外枠１５部分が露出した状態で図示しない上下の金型ではさみ、金型内に樹脂を流し込んで、放熱部材５０の放熱面を除いて電力用半導体装置１を略矩形形状に封止する工程（ステップＳ６０）と、を含むように構成した。
そのため、配線部材３３に応力をかけることがなく、屈曲部１３ｂを形成できるので、回路基板１Ｐ２の信頼性が向上する。しかも、電力用半導体素子２１、２２と制御素子２３が段違いに配置されているにもかかわらず、１枚のリードフレーム１０を上下の金型でしっかりと挟み込むことができる。そのため、樹脂の漏れる隙間を生じさせることなく、リードフレーム１０を金型内で固定して封止ができるので、封止信頼性も向上する。したがって、電力用半導体素子２１、２２の冷却に必要な面積を確保し、小型化できるとともに、封止体４０を構成する封止樹脂を漏らすことなく回路基板１Ｐ２（リードフレーム１０）を金型内で固定することにより、ばらつきなくしっかりと封止ができる。つまり、小型で、信頼性の高い電力用半導体装置１を得ることができる。
上記各実施の形態において、ダイパッド１１ｄをリードフレーム１０、２１０、３１０の主面より低くする例について説明したが、これに限ることはない。例えば、ダイパッド１２ｄを主面より高くするようにしてもよく、１１ｄを低くするとともに、１２ｄを高くするようにしてもよい。つまり、ダイパッド１１ｄが１２ｄより所定量低くなるようにすればよい。そして、ダイパッド１１ｄ、１２ｄやバス部１１ｊを段差加工工程（ステップＳ１０、Ｓ３１０）で段差付けする例について記載したが、リードフレームを打ち抜く時に同時に行うようにしてもよい。
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）２２や整流素子（ダイオード）２１として機能する電力用半導体素子には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、運転温度が高くなる場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）でもよい。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（各実施の形態における電力用半導体素子２１、２２）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、電力用半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明のように製造中の電気接続部の応力を防止し、リードフレームによって正確な位置で固定して、確実に封止することができる電力用半導体装置では、接合部の信頼性が高く、部材の劣化も抑制できるので、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い電力用半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
１ 電力用半導体装置、
１０ リードフレーム；
１１ パワーリード（端子）、
１１ｄ：ダイパッド、１１ｉ：内部リード対応リードパターン、１１ｊ：バス部、１１ｔ：外部端子対応リードパターン、１１ｕ：段差部対応リードパターン）、
１２ 制御リード（端子）、
１２ｄ：ダイパッド、１２ｉ：内部リード対応リードパターン、１２ｔ：外部端子対応リードパターン）
１３ 共通リード（延在パターン（１３ｂ：屈曲部、１３ｅ：分岐部））、
１４ 中継リード（１４ｃ：制御回路対応部分、１４ｐ：電力回路対応部分）
１５ 枠体（延在パターン（１５ｂ：屈曲部、１５ｈ：開口部、１５ｎｉ：内開き切欠き部、１５ｎｏ：外開き切欠き部））、
１６ タイバー（１６ｃ：制御回路対応部分、１６ｐ：電力回路対応部分）
２１ ダイオード（整流素子：電力用半導体素子）、 ２２ ＩＧＢＴ（スイッチング素子：電力用半導体素子）、 ２３ 制御素子、 ２５ ダイボンド材料、
３１ パワー用ボンディングワイヤ（配線部材）、 ３２ 制御用ボンディングワイヤ（配線部材）、 ３３ 信号用ボンディングワイヤ（配線部材）、
４０ 封止体、 ５０ 放熱板、 ５１ 絶縁層
Ｒｂ：リードフレームの屈曲予定領域、 Ｒｓ 封止予定領域、
百位の数字の違いは変形例または実施の形態による構成の相違を示す。
１０ リードフレーム；
１１ パワーリード（端子）、
１１ｄ：ダイパッド、１１ｉ：内部リード対応リードパターン、１１ｊ：バス部、１１ｔ：外部端子対応リードパターン、１１ｕ：段差部対応リードパターン）、
１２ 制御リード（端子）、
１２ｄ：ダイパッド、１２ｉ：内部リード対応リードパターン、１２ｔ：外部端子対応リードパターン）
１３ 共通リード（延在パターン（１３ｂ：屈曲部、１３ｅ：分岐部））、
１４ 中継リード（１４ｃ：制御回路対応部分、１４ｐ：電力回路対応部分）
１５ 枠体（延在パターン（１５ｂ：屈曲部、１５ｈ：開口部、１５ｎｉ：内開き切欠き部、１５ｎｏ：外開き切欠き部））、
１６ タイバー（１６ｃ：制御回路対応部分、１６ｐ：電力回路対応部分）
２１ ダイオード（整流素子：電力用半導体素子）、 ２２ ＩＧＢＴ（スイッチング素子：電力用半導体素子）、 ２３ 制御素子、 ２５ ダイボンド材料、
３１ パワー用ボンディングワイヤ（配線部材）、 ３２ 制御用ボンディングワイヤ（配線部材）、 ３３ 信号用ボンディングワイヤ（配線部材）、
４０ 封止体、 ５０ 放熱板、 ５１ 絶縁層
Ｒｂ：リードフレームの屈曲予定領域、 Ｒｓ 封止予定領域、
百位の数字の違いは変形例または実施の形態による構成の相違を示す。
Claims (8)
- 略矩形板状をなし、主電力を制御する電力用半導体素子と前記電力用半導体素子を制御する制御信号を出力する制御素子とが厚み方向において段違いに配置されるとともに、前記矩形板状の対向する側面のそれぞれから並列する複数の端子が突出配置された電力用半導体装置を一枚のリードフレームを用いて製造する方法であって、
前記１枚のリードフレームには、前記電力用半導体素子が接合される第１のダイパッドと、前記制御素子が接合される第２のダイパッドが、前記並列する複数の端子となるリードパターンとともに、前記リードパターンの延在方向におけるそれぞれ一端側の領域と他端側の領域で連なるように形成されているとともに、前記一端側の領域から前記他端側の領域にかけて延在する延在パターンが形成され、かつ、前記リードフレームの面に垂直な方向において前記第１のダイパッドに対して前記第２のダイパッドが上方に位置するように段差がつけられており、
前記第１のダイパッドの一面に前記電力用半導体素子を接合するとともに、前記第２のダイパッドに前記制御素子を接合する工程と、
前記リードフレームの面を保ったまま、前記延在パターンの所定部分を屈曲させ、前記リードフレームの面に垂直な方向から見たときに、前記制御素子を、前記電力用半導体素子にオーバーラップさせる工程と、
前記第１のダイパッドの裏面に、放熱部材を接合する工程と、
前記リードフレームを少なくとも外枠部分が露出した状態で上下の金型ではさみ、前記金型内に樹脂を流し込んで、前記放熱部材の放熱面を除いて当該電力用半導体装置を略矩形形状に封止する工程と、
を含む電力用半導体装置の製造方法。 - 請求項１に記載の電力用半導体装置の製造方法により製造した電力用半導体装置。
- 前記延在パターンにおける前記所定部分よりも前記一端側の部分と前記電力用半導体素子の制御電極とが配線部材で電気接続されるとともに、前記延在パターンにおける前記所定部分よりも前記他端側の部分と前記制御素子の制御信号を出力する電極とが配線部材で電気接続されていることを特徴とする請求項２に記載の電力用半導体装置。
- 前記リードフレームの前記一端側の領域、および前記他端側の領域には、前記リードパターンが並列する方向において、それぞれ前記第１のダイパッドおよび前記第２のダイパッドよりも外側に位置する第１の中継リードと第２の中継リードが形成されており、
前記第１の中継リードと前記電力用半導体素子の制御電極、および、前記第２の中継リードと前記制御素子の制御信号を出力する電極とが、それぞれ配線部材で電気接続されているとともに、
前記屈曲によって接近した前記第１の中継リードと前記第２の中継リードとが、配線部材で電気接続されていることを特徴とする請求項２に記載の電力用半導体装置。 - 前記電力用半導体素子は、整流素子とスイッチング素子からなる２つの半導体素子を並列配置したものであり、
前記リードフレームには、前記一端側の領域から前記他端側の領域に達するとともに、前記他端側の端部に所定の大きさのバス部を有するバスパターンが形成されており、
前記バスパターンの前記バス部以外の部分の折り曲げによって、前記バス部を前記２つの半導体素子にオーバーラップさせて、前記２つの半導体素子間が電気接続されているとともに、
前記屈曲によって接近した前記電力用半導体素子の制御電極と前記制御素子の制御信号を出力する電極とが配線部材で電気接続されていることを特徴とする請求項２に記載の電力用半導体装置。 - 前記延在パターンの所定部分には、前記リードパターンが並列する方向において向きが異なる複数の切欠きが前記延在方向の異なる位置に設けられ、
前記複数の切欠きを開くことにより、前記所定部分が前記リードパターンの面に平行な方向で屈曲していることを特徴とする請求項２ないし５のいずれか１項に記載の電力用半導体装置。 - 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項２ないし６のいずれか１項に記載の電力用半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項７に記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011236784A JP5676413B2 (ja) | 2011-10-28 | 2011-10-28 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011236784A JP5676413B2 (ja) | 2011-10-28 | 2011-10-28 | 電力用半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013098199A true JP2013098199A (ja) | 2013-05-20 |
| JP2013098199A5 JP2013098199A5 (ja) | 2014-01-09 |
| JP5676413B2 JP5676413B2 (ja) | 2015-02-25 |
Family
ID=48619888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011236784A Active JP5676413B2 (ja) | 2011-10-28 | 2011-10-28 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5676413B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10658284B2 (en) | 2014-05-20 | 2020-05-19 | Mitsubishi Electric Corporation | Shaped lead terminals for packaging a semiconductor device for electric power |
| JP6851559B1 (ja) * | 2020-03-13 | 2021-03-31 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9376514B2 (en) | 2012-09-20 | 2016-06-28 | Lg Chem, Ltd. | Vinyl chloride latex with low energy consumption and method for preparing the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149957U (ja) * | 1979-04-13 | 1980-10-29 | ||
| JPS57170560U (ja) * | 1981-04-21 | 1982-10-27 | ||
| JPS62219649A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 電子装置 |
| JPH06140558A (ja) * | 1992-10-29 | 1994-05-20 | Sanyo Electric Co Ltd | 半導体装置 |
| JPH08162488A (ja) * | 1994-12-02 | 1996-06-21 | Matsushita Electric Ind Co Ltd | 電子部品製造方法 |
| JP2004022601A (ja) * | 2002-06-12 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP2006080300A (ja) * | 2004-09-09 | 2006-03-23 | Kokusan Denki Co Ltd | リードフレーム及びその製造方法 |
| JP2011066289A (ja) * | 2009-09-18 | 2011-03-31 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2011
- 2011-10-28 JP JP2011236784A patent/JP5676413B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149957U (ja) * | 1979-04-13 | 1980-10-29 | ||
| JPS57170560U (ja) * | 1981-04-21 | 1982-10-27 | ||
| JPS62219649A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 電子装置 |
| JPH06140558A (ja) * | 1992-10-29 | 1994-05-20 | Sanyo Electric Co Ltd | 半導体装置 |
| JPH08162488A (ja) * | 1994-12-02 | 1996-06-21 | Matsushita Electric Ind Co Ltd | 電子部品製造方法 |
| JP2004022601A (ja) * | 2002-06-12 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP2006080300A (ja) * | 2004-09-09 | 2006-03-23 | Kokusan Denki Co Ltd | リードフレーム及びその製造方法 |
| JP2011066289A (ja) * | 2009-09-18 | 2011-03-31 | Renesas Electronics Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10658284B2 (en) | 2014-05-20 | 2020-05-19 | Mitsubishi Electric Corporation | Shaped lead terminals for packaging a semiconductor device for electric power |
| JP6851559B1 (ja) * | 2020-03-13 | 2021-03-31 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| WO2021181678A1 (ja) * | 2020-03-13 | 2021-09-16 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5676413B2 (ja) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6234630B2 (ja) | パワーモジュール | |
| JP5279632B2 (ja) | 半導体モジュール | |
| US9673118B2 (en) | Power module and method of manufacturing power module | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| US8188583B2 (en) | Semiconductor device and method of manufacturing same | |
| JP5863602B2 (ja) | 電力用半導体装置 | |
| CN108735692B (zh) | 半导体装置 | |
| JP2005302951A (ja) | 電力用半導体装置パッケージ | |
| JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
| JPWO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5676413B2 (ja) | 電力用半導体装置 | |
| JP2010287726A (ja) | 半導体装置 | |
| US11398447B2 (en) | Semiconductor device and method for producing semiconductor device | |
| US20130256920A1 (en) | Semiconductor device | |
| US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2018116960A (ja) | 電力用半導体装置 | |
| JP2017069351A (ja) | 半導体装置 | |
| JP2021077817A (ja) | 半導体装置 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| JP2019079891A (ja) | 半導体装置 | |
| WO2021200138A1 (ja) | 半導体装置 | |
| JP5741526B2 (ja) | 半導体装置及びその製造方法 | |
| JP7118204B1 (ja) | 半導体装置 | |
| JP2013187268A (ja) | 半導体モジュール | |
| JP2015167171A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5676413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |