JP6680414B1 - 半導体装置及び電力変換装置 - Google Patents

半導体装置及び電力変換装置 Download PDF

Info

Publication number
JP6680414B1
JP6680414B1 JP2019560418A JP2019560418A JP6680414B1 JP 6680414 B1 JP6680414 B1 JP 6680414B1 JP 2019560418 A JP2019560418 A JP 2019560418A JP 2019560418 A JP2019560418 A JP 2019560418A JP 6680414 B1 JP6680414 B1 JP 6680414B1
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
metal base
conductor
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019560418A
Other languages
English (en)
Other versions
JPWO2020255297A1 (ja
Inventor
勇輔 梶
勇輔 梶
礼 藤田
礼 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6680414B1 publication Critical patent/JP6680414B1/ja
Publication of JPWO2020255297A1 publication Critical patent/JPWO2020255297A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、耐湿信頼性を向上した半導体装置、電力変換装置を提供する。本発明の半導体装置（１００）は、金属ベース（２１）上に第１絶縁層（４１）、第１絶縁層（４１）上に載置導体（３１）が設けられ、載置導体（３１）の側面に第２絶縁層（５１）が設けられた金属ベース基板（１１）と、載置導体（３１）上に接合された半導体素子（７１）と、第２絶縁層（５１）よりも外側に設けられたケース（６１）と、ケース（６１）に取り付けられた外部端子（７４）と、回路導体（３１）と第２絶縁層（５１）とケース（６１）とで囲まれた領域に充填された封止部材（７７）とを備える。

Description

本発明は、ケースを備えた半導体装置、半導体装置を適用した電力変換装置に関する。
従来の半導体装置では、金属板と、金属板上に設けられ、熱硬化性樹脂と無機フィラーとを含む伝熱層と、複数の電極を構成するために伝熱層に埋め込まれたリードフレームとを有する金属ベース基板と、この金属ベース基板の上に設けられたケースとを備えており、ケースが金属ベース基板上に固定されている（例えば特許文献１参照）。なお、ここでいう伝熱層は、リードフレームの側面に接して設けられ、電極間の電気的絶縁に寄与する部分と、リードフレームと金属板との間に設けられ、放熱及び電気的絶縁に寄与する部分とを含む。
特開２００９−２２４４４５号公報
しかしながら、上記した従来の半導体装置では、金属ベース基板の伝熱層上にケースが設けられているために、伝熱層において、リードフレームの側面に接して設けられ電極間を電気的に絶縁する部分が外気に露出される。伝熱層は熱硬化性樹脂と無機フィラーとを含むため、外気に露出した部分から水分が侵入して、半導体素子終端部において水分と電界による金属部分の腐食および半導体素子破壊が発生し、半導体装置の信頼性が低下するという課題があった。
本発明は、上記した課題を解決するためになされたものであり、金属ベース基板上にケースを設けた半導体装置において、半導体素子への水分の到達を低減し、耐湿信頼性を向上した半導体装置を得ることを目的とするものである。
本発明に係る半導体装置は、金属ベースと、金属ベースの面上に設けられた第１絶縁層と、第１絶縁層の金属ベースを設けた面の反対の面上に設けられた載置導体と、載置導体の第１絶縁層に接する面の反対の面を露呈して、第１絶縁層の金属ベースを設けた面の反対の面と載置導体の側面とに接して設けられた第２絶縁層とを有する金属ベース基板と、載置導体に接合された半導体素子と、第２絶縁層よりも外側に設けられたケースと、ケースに取り付けられた外部端子と、載置導体と第２絶縁層とケースとで囲まれた領域に充填された封止部材とを備える。
本発明の半導体装置は、ケースを第２絶縁層よりも外側に設けたことにより、金属ベース基板上にケースを備える構造としても、第２絶縁層から水分が侵入して半導体素子に到達することを抑制することができ、耐湿信頼性を向上することができるという効果を有する。
本発明に係る実施の形態１の半導体装置の構成を示す断面図である。 本発明に係る実施の形態１の半導体装置の構成を示す上面図である。 本発明に係る実施の形態１の半導体装置の第１の変形例の構成を示す断面図である。 本発明に係る実施の形態１の半導体装置の第２の変形例の構成を示す断面図である。 本発明に係る実施の形態１の半導体装置の第３の変形例の構成を示す断面図である。 本発明に係る実施の形態２の半導体装置の構成を示す断面図である。 本発明に係る実施の形態２の半導体装置の変形例の構成を示す断面図である。 本発明に係る実施の形態３の半導体装置の構成を示す断面図である。 本発明に係る実施の形態４の電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。
実施の形態１．
本発明に係る実施の形態１の半導体装置について図１を用いて説明する。図１は、本実施の形態の半導体装置１００の構成を示す断面図である。また、図２は、半導体装置１００を平面視した半導体装置１００の上面図である。金属ベース２１の面上に第１絶縁層４１が設けられる。第１絶縁層４１の金属ベース２１を設けた面の反対の面上に、載置導体３１が設けられる。本実施の形態では、載置導体３１は第１載置導体３１Ａと第２載置導体３１Ｂとを備える。なお、図１では、載置導体３１は第１載置導体３１Ａ及び第２載置導体３１Ｂの２つを備える場合を示したが、３つ以上も含めて複数の載置導体を備える場合もあるのは言うまでもない。載置導体３１の側面に、載置導体３１の第１絶縁層４１に接する面の反対の面を露呈して、第２絶縁層５１が設けられる。金属ベース基板１１は、上記した金属ベース２１と、第１絶縁層４１と、載置導体３１と、第２絶縁層５１とを有する。半導体素子７１は、導電接合部材としてのはんだ８１を介して載置導体３１上に載置され、接合されている。なお、本実施の形態では、半導体素子７１はシリコン（Ｓｉ）を半導体材料として形成されている場合を例として説明する。また、導電接合部材としては、銀粒子、銅粒子等を焼結した焼結金属接合部材を用いることもできる。ケース６１は、図１に示すように断面視で第１絶縁層４１の上側に、図２に示すように平面視で第２絶縁層５１よりも外側に、第２絶縁層５１の側面を周囲にわたって取り囲むようにして設けられる。すなわち、ケース６１は金属ベース基板１１上に設けられている。ケース６１に、外部端子７４が両端を除いて埋め込まれて取り付けられている。第１載置導体３１Ａと第２載置導体３１Ｂと第２絶縁層５１とで形成された底面とケース６１とで囲まれた領域には、載置導体３１上に搭載された半導体素子７１を外気からの水分の侵入に対して保護するために封止部材７７が充填されている。半導体装置１００は、配線部材としてのワイヤ８４をさらに備える。
金属ベース２１及び載置導体３１は、特に限定されないが、銅（Ｃｕ）又はアルミニウム（Ａｌ）のような金属材料で形成されてもよいし、アルミニウム−炭化ケイ素（ＡｌＳｉＣ）合金又は銅−モリブデン（ＣｕＭｏ）合金のような合金で形成されてもよい。金属ベース２１と載置導体３１とは、同一の材料で形成されてもよいし、異なる材料で形成されてもよい。また、金属ベース２１は、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）のような金属材料の放熱フィンが取り付けられてもよいし、ヒートシンクが取り付けられてもよい。
半導体装置１００において、第１絶縁層４１と第２絶縁層５１は、異なる材料で構成される別体である。第１絶縁層４１は、第１載置導体３１Ａと金属ベース２１との間の電気的絶縁、第２載置導体３１Ｂと金属ベース２１との間の電気的絶縁、第１載置導体３１Ａから金属ベース２１への放熱、及び、第２載置導体３１Ｂから金属ベース２１への放熱を目的として設けられている。すなわち、第１絶縁層４１は、電気的絶縁と放熱とを目的として設けられている。これに対して、第２絶縁層５１は、主として第１載置導体３１Ａと第２載置導体３１Ｂとの間の電気的絶縁を目的として設けられている。したがって、本実施の形態の半導体装置１００では、第１絶縁層４１と第２絶縁層５１に、上記目的に則した異なる材料を用いることが可能である。
第１絶縁層４１は、高い電気的絶縁性及び熱伝導性を有しており、主に樹脂組成物にフィラーが充填された形態で構成される。樹脂組成物としては、例えばエポキシ樹脂、フェノール樹脂、シリコーンゴム等の熱硬化性樹脂が用いられる。また、ポリエチレン、ポリイミド、アクリル系の熱可塑性樹脂等を用いてもよい。フィラーとしては、熱伝導率が高いアルミナ（Ａｌ2Ｏ3）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ3Ｎ4）、酸化ホウ素（Ｂ2Ｏ3）等が用いられるのが望ましい。なお、熱伝導性の要求が低い場合には、二酸化ケイ素（ＳｉＯ2）を用いてもよいし、シリコーン樹脂またはアクリル樹脂のような樹脂材料で形成されてもよい。フィラーは、１種類でもよいし、２種類以上充填してもよい。
第２絶縁層５１は、高い電気的絶縁性を有しており、主に樹脂組成物にフィラーが充填された形態で構成される。樹脂組成物としては、例えばエポキシ樹脂、フェノール樹脂、シリコーンゴム等の熱硬化性樹脂が用いられる。また、ポリエチレン、ポリイミド、アクリル系の熱可塑性樹脂等を用いてもよい。フィラーとしては、アルミナ（Ａｌ2Ｏ3）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ3Ｎ4）、二酸化ケイ素（ＳｉＯ2）、酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよいし、シリコーン樹脂またはアクリル樹脂のような樹脂材料で形成されてもよい。フィラーは、１種類でもよいし、２種類以上充填してもよい。
金属ベース基板１１は、金属ベース２１と第１絶縁層４１と載置導体３１と第２絶縁層５１とが一体に成形される。半導体装置１００では、載置導体３１の厚さと第２絶縁層５１の厚さは同じである。よって、プレス加工やモールド成型等で成形するのが容易である。成形方法は特に限定されないが、例えば次に説明するような成形工程を用いてもよい。
成形工程の１つ目の例を説明する。金属ベース２１と第１絶縁層４１とを、プレス加工によって一体に成形する。載置導体３１の平板素材として用いられる例えば厚銅板を、エッチング又は打ち抜き加工によってパターニングして、載置導体３１とする。なお、エッチングは片面エッチングでも両面エッチングでもよい。載置導体３１を、第２絶縁層５１を構成する材料と一体にモールド成型する。上記のように一体化した金属ベース２１及び第１絶縁層４１と、一体化した載置導体３１及び第２絶縁層５１とを、プレス加工によって一体に成形し、金属ベース基板１１とする。
成形工程の２つ目の例を説明する。１つ目の例と同様に、金属ベース２１と第１絶縁層４１とを一体に成形し、例えば厚銅板をパターニングして載置導体３１とする。一体化した金属ベース２１及び第１絶縁層４１と、載置導体３１と、第２絶縁層５１を構成する材料とを、金型を用いてモールド成型によって一体に成形し、金属ベース基板１１とする。
成形工程の３つ目の例を説明する。１つ目の例と同様に、金属ベース２１と第１絶縁層４１とを一体に成形する。一体化した金属ベース２１及び第１絶縁層４１と、載置導体３１の平板素材として用いられる例えば厚銅板を、プレス加工によって一体に成形する。厚銅板と金属ベース２１と第１絶縁層４１とを一体化した後に、厚銅板をエッチングによってパターニングし、載置導体３１とする。載置導体３１のパターン間に、第２絶縁層５１を構成する材料を流し入れて硬化し、金属ベース基板１１とする。
半導体素子７１は、タイプが、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ／ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ／ＭＯＳＦＥＴ）、若しくは還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ／ＦＷＤ）等の電力用の半導体素子であってもよいし、又は、ＩＣチップ若しくはダイオード等の電力用の半導体素子を駆動制御する制御用の半導体素子であってもよい。半導体素子７１は、本実施の形態ではシリコン（Ｓｉ）を半導体材料として形成された例で説明してきたが、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）のようなワイドバンドギャップ半導体材料で形成されてもよい。半導体素子７１は、複数設けられ、タイプ及び材料の少なくとも１つの点で、互いに同じであってもよいし、互いに異なってもよい。
ケース６１は、水分に対して低い透過性を有する材料で形成されている。ケース６１は、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）又はポリエーテルエーテルケトン（ＰＥＥＫ）のような熱可塑性樹脂で形成されることが望ましい。また、ケース６１の厚みを確保することで、水分の透過性が比較的高い熱硬化性樹脂を用いることができる。ほかに、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、セラミックス材料若しくはガラス材料、又はこれらの混合物を用いることもできる。ケース６１は金属ベース基板１１上に配置される。ケース６１と金属ベース基板１１とは、特に限定されないが、例えば接着剤で接合されてもよい。
外部端子７４は、特に限定されないが、銅（Ｃｕ）又はアルミニウム（Ａｌ）のような金属材料で構成されてもよい。また、配線部材としてのワイヤ８４は、外部端子７４と半導体素子７１とを電気的に接合するもので、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）のような金属材料で構成される。ここで、配線部材にワイヤを用いず、載置導体の一部を絶縁層の外部まで延出して折曲し、外部端子としたリードフレーム構造とすることもできる。しかしながら、外部端子は外気に露出しているため、外部端子とケースとの界面から水分が侵入した場合に、外部端子が屈曲した先の載置導体と封止樹脂との界面へと水分の通る経路ができてしまい、載置導体に搭載された半導体素子まで水分が容易に到達することが懸念される。これに対して、本実施の形態の半導体装置１００では、外部端子７４と配線部材としてのワイヤ８４を別体に設けて電気的結合をしており、一般的にワイヤ８４の表面積は、リードフレーム構造でワイヤに対応する載置導体を延出した部分の表面積よりも小さい。すなわち、ワイヤ８４を設けたことで、封止部材７７との界面の吸湿経路となる面積がリードフレーム構造とした場合よりも小さくなる。したがって、外部端子とケースとの界面から水分が侵入したとしても、ワイヤ８４と封止部材との界面で水分の侵入が低減される。
封止部材７７は、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂又はアクリル樹脂のような電気的に絶縁性を有する樹脂で形成される。封止部材７７は、封止部材７７の機械強度及び熱伝導性を向上させるフィラーが分散された絶縁性複合材料で形成されてもよい。封止部材７７の機械強度及び熱伝導性を向上させるフィラーは、例えば、二酸化ケイ素（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化ケイ素（Ｓｉ3Ｎ4）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）又は酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよい。
次に、このように構成された本実施の形態の半導体装置１００の効果について説明する。図１に示す半導体装置１００において、載置導体３１の厚さは、第１絶縁層４１の厚さよりも大きい。また、載置導体３１は、面積方向に熱を拡散するために、半導体素子７１の面積よりも大きい面積を有する。第１絶縁層４１は、フィラーをエポキシ樹脂等に混入して熱伝導率を高めた複合材料で形成されるが、このような複合材料は載置導体３１を構成する金属材料又は合金に比べると、熱伝導率が低く、すなわち放熱性が悪い。よって、相対的に放熱性が悪い第１絶縁層４１よりも、放熱性が良い載置導体３１が厚いことで、半導体素子７１で発生した熱は、厚い載置導体３１を拡散することで面積方向に広がり、広い面積で第１絶縁層４１を介して金属ベース２１に放熱することができ、半導体装置の放熱性を向上することができる。このとき、載置導体３１の側面に設けられた第２絶縁層５１は、第１載置導体３１Ａと第２載置導体３１Ｂとの間の電気的絶縁を確保するために、第１載置導体３１Ａ及び第２載置導体３１Ｂの厚みの増加に伴い厚くなる。そこで、本実施の形態の構成によれば、半導体装置１００は、第２絶縁層５１よりも外側にケース６１が設けられることにより、金属ベース基板１１上にケース６１を備える構造としても、第２絶縁層５１の側面からの水分の侵入を抑制し、半導体素子の劣化を防止することができる。したがって、信頼性を向上した半導体装置を得ることができるという効果を奏する。なお、半導体装置１００では、放熱のために、載置導体３１が半導体素子７１の面積よりも大きい面積を有する構成について説明したが、載置導体３１と半導体素子７１とが同等の面積を有する構成とすることもできる。この場合は、半導体装置の小型化が可能となる。
半導体装置１００において、金属ベース２１は、載置導体３１の面積と第２絶縁層５１の面積との和よりも大きい面積を有する。このように構成された半導体装置１００においては、金属ベース基板１１は外周領域に段差構造を有する。このような構成によれば、半導体装置１００は、動作時に半導体素子７１が発熱すると、はんだ８１と、載置導体３１と、第１絶縁層４１と、金属ベース２１とを介して縦方向に放熱されるとともに、面積方向にも放熱が促進される。したがって、半導体装置１００は、金属ベース基板１１の段差構造によって、より高い放熱性を有し、信頼性を向上した半導体装置を得ることができるという効果を奏する。
また、半導体装置１００において、載置導体３１の厚さは、金属ベース２１の厚さよりも大きい。本実施の形態の半導体装置１００では、第１載置導体３１Ａと第２載置導体３１Ｂとの間に、封止部材として例えば樹脂材料にフィラーを充填した複合材料を注入するのではなく、第２絶縁層５１を設け、これらを一体化した金属ベース基板１１が成形される。第１載置導体３１Ａと第２載置導体３１Ｂとの間は、半導体装置の小型化のために、電気的絶縁が保てる範囲でできるだけ狭く設けられることが望ましい。ここで、第１載置導体３１Ａと第２載置導体３１Ｂとが従来よりも厚い場合、従来の半導体装置では、第１載置導体３１Ａと第２載置導体３１Ｂとの隙間に封止部材をボイド無く注入することは困難であるという課題がある。これに対して、本実施の形態の半導体装置１００では、載置導体３１が厚いことで面積方向への放熱性を向上することができる上、金属ベース基板１１が一体に成形されることで、第１載置導体３１Ａと第２載置導体３１Ｂとの間の面積を最小限にしても第２絶縁層５１をボイドなく充填して電気的絶縁性を保つことができ、小型化を実現することが可能となる。したがって、放熱性と信頼性を向上し、小型化した半導体装置を得ることができる効果を奏する。
さらに、半導体装置１００に備えられる金属ベース基板１１は、金属ベース２１と、第１絶縁層４１と、載置導体３１と、第２絶縁層５１とで構成され、主に載置導体３１と金属ベース２１とによってその剛性を保っている。従来の半導体装置では、相対的に、載置導体が薄く、金属ベースが厚いことで、金属ベース基板全体での剛性を保っていた。上記した従来の半導体装置において、金属ベース基板の放熱性を高めるために、ヒートシンク等が取り付けられる金属ベースが薄い構成とした場合、載置導体と金属ベースが共に薄いため、金属ベース基板全体での剛性が弱くなってしまう課題があった。そこで、本実施の形態においては、相対的に載置導体３１が厚く、金属ベース２１が薄い、すなわち金属ベース２１よりも載置導体３１が厚い構成とすることで、金属ベース基板１１全体としての剛性を保つことができ、なおかつ放熱性を向上することができる効果を奏する。また、金属ベース２１が薄いことで、載置導体３１と金属ベース２１とが共に厚い場合よりも材料コストを抑えられる効果を奏する。
ここで、金属ベース２１と、第１絶縁層４１と、載置導体３１との厚みは特に指定はされないが、金属ベース２１を５００〜１０００μｍ、第１絶縁層４１を１５０〜１７５μｍ、載置導体３１を１０００〜２０００μｍとすると、放熱性及び剛性が高い金属ベース基板１１を得ることができる。したがって、金属ベース２１と、第１絶縁層４１と、載置導体３１との厚みは、載置導体３１が最も厚く、次いで金属ベース２１が厚く、第１絶縁層４１が最も薄いことで、金属ベース基板１１の放熱性と剛性とを保つ構造となる。
図３は、本実施の形態の半導体装置の第１の変形例として、半導体装置１０１の構成を示す断面図である。図３に示すように、ケース６２の下面の外周部に凸部６２Ａを設けて、ケース６２の一部が第１絶縁層４１の少なくとも一部の外周領域を覆うようにしてもよい。このような構成によれば、半導体装置１０１は、金属ベース基板１１に対して、ケース６２が配置される位置のズレを防止することができる。したがって、ケース６２の位置のズレによる界面の隙間からの水分の侵入をさらに抑制し、信頼性を向上した半導体装置を得ることができるという効果を奏する。なお、図３では本実施の形態の半導体装置１００の第１の変形例として半導体装置１０１の構成を図示して説明したが、この構成はケースの形状に特徴を有するものであるため、本実施の形態において他に説明する構成にここで説明した凸部６２Ａを有するケース６２を適用してもよいし、矛盾がない限りは他の実施の形態に適用してもよい。
図４は、本実施の形態の半導体装置の第２の変形例として、半導体装置１０２の構成を示す断面図である。図４に示すように、第１絶縁層４２と第２絶縁層５２とは、同一の材料で構成され、境界面５０に界面を持たず、一体化された構成としてもよい。このように構成される半導体装置１０２は、金属ベース基板１２の成形工程において、金属ベース２１上に第１絶縁層４２及び第２絶縁層５２を構成する複合材料を積層し、パターニングした載置導体３１を埋め込み硬化することもできる。このような構成によれば、半導体装置１０２は、第１絶縁層４２と第２絶縁層５２との間の境界面５０に界面を持たないため、界面からの水分の侵入をさらに抑制し、信頼性を向上した半導体装置を得ることができるという効果を奏する。なお、図４では本実施の形態の半導体装置１００の第２の変形例として半導体装置１０２の構成を図示して説明したが、この構成は第１絶縁層４２と第２絶縁層５２とが一体に構成され、境界面５０に界面を持たない特徴を有するものであるため、本実施の形態において他に説明する構成にここで説明した第１絶縁層４２と第２絶縁層５２との構成を適用してもよいし、矛盾がない限りは他の実施の形態に適用してもよい。
図５は、本実施の形態の半導体装置の第３の変形例として、半導体装置１０３の構成を示す断面図である。図５に示すように、第２絶縁層５３は載置導体３２よりも厚く、すなわち載置導体３２の上面３２Ｃよりも第２絶縁層５３の上面５３Ａが上側に設けられた構成としてもよい。第２絶縁層５３は、第１載置導体３２Ａと第２載置導体３２Ｂとの間の電気的絶縁のために設けられている。このように構成された半導体装置１０３にあっては、第１載置導体３２Ａと第２載置導体３２Ｂとの間の沿面距離を長く設けることで電気的絶縁性をより高めることができ、信頼性をさらに向上した半導体装置を得ることができるという効果を奏する。なお、図５では本実施の形態の半導体装置１００の第３の変形例として半導体装置１０３の構成を図示して説明したが、この構成は第２絶縁層５３が載置導体３２よりも厚いという特徴を有するものであるため、本実施の形態において他に説明する構成にここで説明した第２絶縁層５３が載置導体３２よりも厚い構成を適用してもよいし、矛盾がない限りは他の実施の形態に適用してもよい。
実施の形態２．
本発明に係る実施の形態２の半導体装置について図６を用いて説明する。図６は、本実施の形態の半導体装置２００の構成を示す断面図である。本実施の形態の半導体装置２００は、金属ベース２１と第１絶縁層４３と載置導体３１と第２絶縁層５１とを有する金属ベース基板１４と、半導体素子７１と、ケース６１と、外部端子７４と、封止部材７７とを備え、ケース６１が第２絶縁層５１よりも外側に設けられていることは実施の形態１と同様であるが、ケース６１が第１絶縁層４３よりも外側に設けられる点が実施の形態１の半導体装置１００とは異なる特徴である。
第１絶縁層４３は、載置導体３１の面積と第２絶縁層５１の面積との和と同等の面積を有する。半導体装置２００において、金属ベース２１は、特に限定されないが、ケース６１と接着剤等で接合されてもよい。
金属ベース基板１４は、金属ベース２１と第１絶縁層４３と載置導体３１と第２絶縁層５１とが一体に成形される。成形方法は特に限定されないが、実施の形態１で述べた成形工程と同様でもよいし、又は次に説明するような方法を用いてもよい。
成形工程の例を説明する。載置導体３１の平板素材として用いられる例えば厚銅板を、エッチング又は打ち抜き加工によってパターニングして、載置導体３１とする。なお、エッチングは片面エッチングでも両面エッチングでもよい。載置導体３１を、第２絶縁層５１を構成する材料と一体にモールド成型する。一体化した載置導体３１及び第２絶縁層５１と、金属ベース２１と、第１絶縁層４３を構成する材料とを、プレス加工又はモールド成型によって一体に成形し、金属ベース基板１４とする。
このように構成された実施の形態２に示された半導体装置２００にあっても、第２絶縁層５１の側面からの水分の侵入を抑制し、半導体素子の劣化を防止することができ、信頼性を向上した半導体装置を得ることができるという効果を奏する。さらに、第１絶縁層４３の外側にケースが設けられることで、第１絶縁層４３の側面からの水分の侵入も抑制し、半導体素子の劣化を防止することができるため、信頼性をさらに向上した半導体装置を得ることができる効果を奏する。
図７は、本実施の形態の半導体装置の変形例として、半導体装置２０１の構成を示す断面図である。図７に示すように、第１絶縁層４４は、載置導体３１の面積と第２絶縁層５１の面積との和より大きい面積を有する構造としてもよい。半導体装置２０１において、金属ベース２１と第１絶縁層４４とは、特に限定されないが、少なくともどちらか一方がケース６３と接着剤等で接合されてもよい。
このように構成された半導体装置２０１にあっても、第１絶縁層４４及び第２絶縁層５１の外側にケースが設けられることで、第１絶縁層４４の側面及び第２絶縁層５１の側面からの水分の侵入を抑制し、半導体素子の劣化を防止することができ、信頼性をさらに向上した半導体装置を得ることができる効果を奏する。
また、半導体装置２０１において、金属ベース２１と、第１絶縁層４４と、載置導体３１及び第２絶縁層５１との面積については、金属ベース２１が最も大きい面積を有しており、第１絶縁層４４が金属ベース２１よりも小さい面積を有し、載置導体３１の面積と第２絶縁層５１の面積との和は金属ベース２１の面積及び第１絶縁層４４の面積よりも小さい。よって、図７に示すように、金属ベース基板１５は末広がりの段差構造を有する。このように構成された半導体装置２０１にあっては、動作時に半導体素子７１が発熱すると、はんだ８１と、載置導体３１と、第１絶縁層４４と、金属ベース２１とを介して縦方向に放熱されるとともに、面積方向にも放熱が促進される。したがって、半導体装置２０１は、金属ベース基板１５が末広がりの階段構造を有することによって、より高い放熱性を有し、信頼性をさらに向上した半導体装置を得ることができる効果を有する。
また、図７に示す構成によれば、ケース６３は、例えば凸部６３Ａを設けて、ケース６３の一部が第１絶縁層４４の外周領域を覆うように構成することができるため、半導体装置２０１は、金属ベース基板１５に対してケース６１が配置される位置のズレを防止することができる。したがって、界面の隙間からの水分の侵入をさらに抑制し、信頼性を向上した半導体装置を得ることができるという効果を奏する。なお、図７では本実施の形態に係る半導体装置２００の変形例として半導体装置２０１の構成を図示して説明したが、この構成は金属ベース基板１５が末広がりの階段構造となる特徴を有するものであるため、末広がりの階段構造を有する金属ベース基板１５の構成は、矛盾がない限りは他の実施の形態に適用してもよい。
実施の形態３．
本発明に係る実施の形態３の半導体装置について図８を用いて説明する。図８は、本実施の形態の半導体装置３００の構成を示す断面図である。本実施の形態の半導体装置３００は、金属ベース２１と第１絶縁層４１と載置導体３１と第２絶縁層５１とを有する金属ベース基板１１と、半導体素子７１と、ケース６１と、外部端子７４と、封止部材７７とを備え、ケース６１が第１絶縁層４１よりも外側に設けられていることは実施の形態１と同様であるが、半導体素子７１に対して金属ベース基板１１とは反対側に配置され、封止部材７７上のケース６１よりも内側の領域に設けられたバリア層９１を備える点が実施の形態１の半導体装置１００とは異なる特徴である。ここで、図８の半導体装置３００は、実施の形態１で説明した半導体装置１００にバリア層９１を設けた半導体装置を示すものであるが、実施の形態１で説明した半導体装置１００の変形例にバリア層９１を設けた半導体装置であってもよいし、実施の形態２で説明した半導体装置２００又はその変形例にバリア層９１を設けた半導体装置であってもよい。また、図８ではバリア層９１がケース６１よりも内側の領域に設けられる構成を示したが、これに限られるものではなく、バリア層９１の少なくとも一部がケース６１の外側の領域に設けられてもよい。
バリア層９１は、水分に対して低い透過性を有する材料で形成されている。バリア層９１は、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）又はポリエーテルエーテルケトン（ＰＥＥＫ）のような熱可塑性樹脂で形成されることが望ましい。また、バリア層９１の厚みを確保することで、水分の透過性が比較的高い熱硬化性樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、セラミックス材料若しくはガラス材料、又はこれらの混合物を用いることもできる。バリア層９１とケース６１とは、特に限定されないが、例えば接着剤で接合されてもよいし、バリア層９１と封止部材７７とが接合されてもよい。
このように構成された実施の形態３に示された半導体装置３００にあっても、第２絶縁層５１の側面からの水分の侵入を抑制し、半導体素子の劣化を防止することができ、信頼性を向上した半導体装置を得ることができるという効果を奏する。さらに、封止部材７７上のケース６１よりも内側の領域にバリア層９１が設けられることで、封止部材７７の上部からの水分の侵入を抑制し、半導体素子の劣化を防止することができるため、信頼性をさらに向上した半導体装置を得ることができるという効果を奏する。
実施の形態４．
上述した実施の形態１〜３のいずれかに係る半導体装置が搭載された、本発明に係る実施の形態４の電力変換装置について図９を用いて説明する。図９は、本実施の形態の電力変換装置を説明するためのブロック図であり、図９の全体は本実施の形態の電力変換装置が適用された電力変換システムを示している。以下、実施の形態４が三相のインバータである場合について具体的に説明する。
図９に示す電力変換システムは、電源４１０、本実施の形態の電力変換装置４００、負荷４２０から構成される。電源４１０は、直流電源であり、電力変換装置４００に直流電力を供給する。電源４１０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源４１０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置４００は、電源４１０と負荷４２０の間に接続された三相のインバータであり、電源４１０から供給された直流電力を交流電力に変換し、負荷４２０に交流電力を供給する。電力変換装置４００は、図９に示すように、入力される直流電力を交流電力に変換して出力する主変換回路４０１と、主変換回路４０１を制御する制御信号を主変換回路４０１に出力する制御回路４０３とを備えている。
負荷４２０は、電力変換装置４００から供給された交流電力によって駆動される三相の電動機である。なお、負荷４２０は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、本実施の形態の電力変換装置４００の詳細を説明する。主変換回路４０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源４１０から供給される直流電力を交流電力に変換し、負荷４２０に供給する。主変換回路４０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路４０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路４０１の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上記した実施の形態１〜３のいずれかに係る半導体装置４０２を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路４０１の３つの出力端子は、負荷４２０に接続される。
また、主変換回路４０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置４０２に内蔵されていてもよいし、半導体装置４０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路４０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路４０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路４０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路４０３は、負荷４２０に所望の電力が供給されるよう主変換回路４０１のスイッチング素子を制御する。具体的には、負荷４２０に供給すべき電力に基づいて主変換回路４０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路４０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路４０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態の電力変換装置では、主変換回路４０１のスイッチング素子と還流ダイオードの少なくともいずれかに実施の形態１〜３のいずれかに係る半導体装置を適用するため、信頼性向上を実現することができるという効果を奏する。
なお、本実施の形態では、２レベルの三相インバータに適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本実施の形態を適用することも可能である。
また、本実施の形態の電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１１、１２、１３、１４、１５ 金属ベース基板
２１ 金属ベース
３１、３２ 載置導体
３１Ａ、３２Ａ 第１載置導体
３１Ｂ、３２Ｂ 第２載置導体
３２Ｃ 上面
４１、４２、４３、４４ 第１絶縁層
５０ 境界面
５１、５２、５３ 第２絶縁層
５３Ａ 上面
６１、６２、６３ ケース
６２Ａ、６３Ａ 凸部
７１ 半導体素子
７４ 外部端子
７７ 封止部材
８１ はんだ
８４ ワイヤ
９１ バリア層
１００、１０１、１０２、１０３、２００、２０１、３００、４０２ 半導体装置
４００ 電力変換装置
４０１ 主変換回路
４０３ 制御回路
４１０ 電源
４２０ 負荷

Claims (12)

  1. 金属ベースと、前記金属ベースの面上に設けられた第１絶縁層と、前記第１絶縁層の前記金属ベースを設けた面の反対の面上に設けられた載置導体と、前記載置導体の前記第１絶縁層に接する面の反対の面を露呈して、前記第１絶縁層の前記金属ベースを設けた面の反対の面と前記載置導体の側面とに接して設けられた第２絶縁層とを有する金属ベース基板と、
    前記載置導体に接合された半導体素子と、
    前記第２絶縁層よりも外側に設けられたケースと、
    前記ケースに取り付けられた外部端子と、
    前記載置導体と前記第２絶縁層と前記ケースとで囲まれた領域に充填された封止部材と
    を備えた半導体装置。
  2. 前記載置導体は、前記第１絶縁層よりも厚いこと
    を特徴とする請求項１に記載の半導体装置。
  3. 前記載置導体は、前記半導体素子の面積よりも大きい面積を有すること
    を特徴とする請求項１又は２に記載の半導体装置。
  4. 前記金属ベースは、前記載置導体の面積と前記第２絶縁層の面積との和よりも大きい面積を有すること
    を特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記載置導体は、前記金属ベースよりも厚いこと
    を特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記ケースは、前記第１絶縁層よりも外側に設けられたこと
    を特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記第１絶縁層と前記第２絶縁層とは、異なる材料で構成されること
    を特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第１絶縁層と前記第２絶縁層とは、同一の材料で一体に構成されること
    を特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  9. 前記第２絶縁層は、前記載置導体と同じ厚さであること
    を特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記第２絶縁層は、前記載置導体よりも厚いこと
    を特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  11. 前記半導体素子に対して前記金属ベース基板とは反対側に配置され、前記封止部材上に設けられたバリア層を備えること
    を特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2019560418A 2019-06-19 2019-06-19 半導体装置及び電力変換装置 Active JP6680414B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/024289 WO2020255297A1 (ja) 2019-06-19 2019-06-19 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JP6680414B1 true JP6680414B1 (ja) 2020-04-15
JPWO2020255297A1 JPWO2020255297A1 (ja) 2021-09-13

Family

ID=70166468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560418A Active JP6680414B1 (ja) 2019-06-19 2019-06-19 半導体装置及び電力変換装置

Country Status (5)

Country Link
US (1) US20220223546A1 (ja)
JP (1) JP6680414B1 (ja)
CN (1) CN113994464A (ja)
DE (1) DE112019007476T5 (ja)
WO (1) WO2020255297A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210006A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006318980A (ja) * 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP2007329362A (ja) * 2006-06-09 2007-12-20 Hitachi Ltd パワーモジュール
JP2009088215A (ja) * 2007-09-28 2009-04-23 Dowa Metaltech Kk 半導体装置
US20110089529A1 (en) * 2009-10-16 2011-04-21 Infineon Technologies North America Corp. Open Cavity Leadless Surface Mountable Package for High Power RF Applications
JP2017135144A (ja) * 2016-01-25 2017-08-03 三菱電機株式会社 半導体モジュール
WO2018056287A1 (ja) * 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置
WO2018092251A1 (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体パッケージ
WO2018211751A1 (ja) * 2017-05-18 2018-11-22 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2019046839A (ja) * 2017-08-30 2019-03-22 株式会社 日立パワーデバイス パワー半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476612B2 (ja) * 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2009224445A (ja) 2008-03-14 2009-10-01 Panasonic Corp 回路モジュールとその製造方法
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
DE112013006402B4 (de) * 2013-01-11 2024-07-04 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2016115900A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
CN109075136B (zh) * 2016-04-28 2022-08-02 电化株式会社 陶瓷电路基板及其制造方法
WO2019026836A1 (ja) * 2017-08-04 2019-02-07 デンカ株式会社 パワーモジュール
CN112236860B (zh) * 2018-06-12 2024-04-16 三菱电机株式会社 功率半导体模块以及电力变换装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210006A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006318980A (ja) * 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP2007329362A (ja) * 2006-06-09 2007-12-20 Hitachi Ltd パワーモジュール
JP2009088215A (ja) * 2007-09-28 2009-04-23 Dowa Metaltech Kk 半導体装置
US20110089529A1 (en) * 2009-10-16 2011-04-21 Infineon Technologies North America Corp. Open Cavity Leadless Surface Mountable Package for High Power RF Applications
JP2017135144A (ja) * 2016-01-25 2017-08-03 三菱電機株式会社 半導体モジュール
WO2018056287A1 (ja) * 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置
WO2018092251A1 (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体パッケージ
WO2018211751A1 (ja) * 2017-05-18 2018-11-22 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2019046839A (ja) * 2017-08-30 2019-03-22 株式会社 日立パワーデバイス パワー半導体モジュール

Also Published As

Publication number Publication date
WO2020255297A1 (ja) 2020-12-24
CN113994464A (zh) 2022-01-28
DE112019007476T5 (de) 2022-03-10
US20220223546A1 (en) 2022-07-14
JPWO2020255297A1 (ja) 2021-09-13

Similar Documents

Publication Publication Date Title
US11476170B2 (en) Power semiconductor module and power conversion apparatus
US20190393184A1 (en) Power module and power conversion apparatus
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN111293087B (zh) 半导体装置以及电力变换装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
JP6680414B1 (ja) 半導体装置及び電力変換装置
US11784105B2 (en) Semiconductor device and power converter
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
US20230187334A1 (en) Semiconductor device
JP6851559B1 (ja) 半導体装置および電力変換装置
JP6567241B1 (ja) パワー半導体モジュール及び電力変換装置
US20240038643A1 (en) Semiconductor device
CN115023810A (zh) 半导体装置以及电力变换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191101

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191101

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R151 Written notification of patent or utility model registration

Ref document number: 6680414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250