JP7088421B1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7088421B1
JP7088421B1 JP2021558785A JP2021558785A JP7088421B1 JP 7088421 B1 JP7088421 B1 JP 7088421B1 JP 2021558785 A JP2021558785 A JP 2021558785A JP 2021558785 A JP2021558785 A JP 2021558785A JP 7088421 B1 JP7088421 B1 JP 7088421B1
Authority
JP
Japan
Prior art keywords
metal foil
semiconductor device
surface electrode
semiconductor element
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021558785A
Other languages
English (en)
Other versions
JPWO2022264215A1 (ja
Inventor
陽 田中
哲 根岸
誠次 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7088421B1 publication Critical patent/JP7088421B1/ja
Publication of JPWO2022264215A1 publication Critical patent/JPWO2022264215A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体素子の表面の表面電極と表面電極上に設けた金属箔とを部分的に接合させたので、金属箔の端部に発生する応力を緩和でき、半導体素子表面へのクラックによる故障を抑制することが可能となり、半導体装置の信頼性を向上させることができる。表面と裏面とを有する半導体素子（１）と、半導体素子（１）の表面上に形成された表面電極（２）と、表面電極（２）の上面上に部分的に接合される金属箔（３）と、を備えた半導体装置である。

Description

本開示は、表面電極と部分的に接合した金属箔を備えた半導体装置および電力変換装置に関する。
電力用途のパワー半導体素子を用いた半導体装置においては、パワー半導体素子の表面電極上にアルミニウム（Ａｌ）を主成分とするワイヤ材を配線し、機械的、電気的な接続を担保している。近年、ワイヤ材の接合部の高寿命化、すなわち半導体装置の高信頼化を目的として、ワイヤ材としてＡｌよりも高強度な銅（Ｃｕ）を用いた構造の開発が進められている。
このような半導体装置では、Ｃｕからなるワイヤ材をパワー半導体素子の表面電極上へダメージなく接合するために、パワー半導体素子上に同じくＣｕを主成分とする高強度な表面電極を形成する必要があった。
ところが、このような表面電極は、めっき等の成膜手法により高強度な金属を形成する必要があり、製造工程が煩雑化してしまうことがあった。
このため、従来の半導体装置では、パワー半導体素子の表面電極上全面に金属焼結層からなる高強度膜を形成することで、めっき等の成膜手法よりも製造工程を簡易化し、Ｃｕを主成分とするワイヤ材をパワー半導体素子上へダメージなく接合している（例えば、特許文献１、特許文献２）。
特開２０１８―１４７９６７号公報 国際公開第２０１６／０７１０７９号
しかしながら、特許文献１および特許文献２に記載の半導体装置では、パワー半導体素子上の全面に金属焼結層を形成していた。このため、パワー半導体装置の使用時に、金属焼結層とパワー半導体素子との間の接合部へ応力が発生することで、パワー半導体素子表面へのクラックが形成され、半導体装置の信頼性が劣化する場合があった。
本開示は、上述のような問題を解決するためになされたもので、半導体素子の表面電極と部分的に接合された金属箔を設け、信頼性の向上した半導体装置を得ることを目的としている。
本開示に係る半導体装置は、表面と裏面とを有する半導体素子と、半導体素子の表面上に形成された表面電極と、断面視において上面および下面が波打つ形状であり、上面からみて凹部が窪み部であり、窪み部で前記表面電極の上面上に部分的に接合された金属箔と、を備え、表面電極は、隣接する窪み部で挟まれた領域で盛り上がり前記金属箔の下面と接しており、金属箔は、金属箔の外周領域と表面電極の上面とが接合されてない、半導体装置である。
本開示によれば、金属箔を半導体素子の表面電極に部分的に接合させたので、金属箔の端部に発生する応力を緩和でき、半導体素子表面へのクラックによる故障を抑制することが可能となり、半導体装置の信頼性を向上させることができる。
実施の形態１における半導体装置を示す平面構造模式図である。 実施の形態１における半導体装置を示す断面構造模式図である。 実施の形態１における半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 従来の半導体装置の外周部を示す断面構造模式図である。 従来の半導体装置の外周部を示す断面構造模式図である。 実施の形態１における半導体装置の外周部を示す断面構造模式図である。 実施の形態１における半導体装置の外周部を示す断面構造模式図である。 実施の形態２における半導体装置を示す平面構造模式図である。 実施の形態２における半導体装置を示す断面構造模式図である。 実施の形態３における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
はじめに、本開示の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。
実施の形態１．
図１は、実施の形態１における半導体装置を示す平面構造模式図である。図２は、実施の形態１における半導体装置を示す断面構造模式図である。図２は、図１の一点鎖線ＡＡにおける断面構造模式図である。
図において、半導体装置１００は、半導体素子であるパワー半導体素子１と、表面電極２と、金属箔３と、撹拌領域４と、配線部材５と、接合材であるはんだ６と、絶縁基板７と、を備えている。
図において、絶縁基板７の上面側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介して接合されている。パワー半導体素子１の表面には、表面電極２が形成されている。表面電極２の上面上には、金属箔３が形成されている。表面電極２と金属箔３とは、部分的に接合されており、表面電極２と金属箔３との接合領域が撹拌領域４である。金属箔３の上面には、配線部材であるワイヤ５が形成されている。
図において、半導体装置１００は、１つのパワー半導体素子１と、３本のワイヤ５とを有するパワーモジュールを１個備えた構成である。しかしながら、半導体装置１００は、１つ以上のパワー半導体素子１と、３本未満あるいは３本以上のワイヤ５とを有する複数のパワーモジュールを備えた構成でもよい。
図１は、半導体装置１００を上面側から見た平面構造模式図である。図１において、最外周の実線は、絶縁基板７の絶縁層７１の外縁である。絶縁基板７の絶縁層７１の外縁よりも内側には、絶縁基板７の上面側の金属層７２が配置されている。図１では、絶縁基板７の絶縁層７１の上面には、２つの金属層７２が配置されている。絶縁基板７の上面側の左側の金属層７２の外縁の内側には、パワー半導体素子１が配置されている。パワー半導体素子１の表面の外縁よりも内側には、表面電極２が配置されている。表面電極２の外縁よりも内側には、金属箔３が配置されている。金属箔３の上面には、表面電極２と金属箔３の下面との接合領域である撹拌領域４に対応する領域に金属箔３の窪み部３１が配置されている。金属箔３の上面には、ワイヤ５が配置されている。ワイヤ５は、絶縁基板７の上面側の左側の金属層７２と右側の金属層７２との外縁の対向する間の隙間部（離間部）を跨いで配置される。ワイヤ５は、絶縁基板７の上面側の左側の金属層７２の外縁よりも内側のパワー半導体素子１と右側の金属層７２との外縁よりも内側とに配置されている。
図２は、半導体装置１００の断面模式図である。図２において、絶縁基板７の上面側の右側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介し接合されている。パワー半導体素子１の表面の表面電極２の上面には、金属箔３は配置されている。金属箔３は、金属箔３の下面と表面電極２の表面とが部分的に撹拌領域４を介して接合されている。金属箔３は、断面視において、凹凸形状（波打つ形状）である。金属箔３をパワー半導体素子１の表面電極２の上面と接合するとき、治具を用いて金属箔３を表面電極２の上面に押し当てるが、このときの圧接痕が金属箔３の窪み部３１である。隣接する窪み部３１に挟まれた領域には、金属箔３の形状を反映して表面電極２が変形し盛り上がり接している。金属箔３の外周領域では、金属箔３の下面は、パワー半導体素子１の表面電極２の上面とは接合されていない。このため、金属箔３の外周領域は、形状変形することができる。金属箔３の上面には、ワイヤ５が接続（接合）されている。
パワー半導体素子１は、電力用のパワー半導体素子である。パワー半導体素子１の材料としては、例えば、珪素（Ｓｉ：Ｓｉｌｉｃｏｎ）、炭化珪素（ＳｉＣ：Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）、および窒化ガリウム（ＧａＮ：Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）を用いることができる。また、パワー半導体素子１は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）、およびＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）などのパワーデバイスである。ただし、パワー半導体素子１の種類はこれらに限られるものではない。図１および図２において、パワー半導体素子１の数は１個であるが、パワー半導体素子１の数はこれに限られるものではない。
パワー半導体素子１は、パワー半導体素子１の表面に表面電極２と、パワー半導体素子１の裏面に裏面電極（図示せず）とが配置された構造である。パワー半導体素子１は、絶縁基板７の上面側の左側の金属層７２の上面に接合部であるはんだ６を介して接合されている。パワー半導体素子１の表面電極２は、パワー半導体素子１の中央に対して図示しない裏面電極と反対側に配置されている。パワー半導体素子１の表面電極２は、撹拌領域４を介して金属箔３と部分的に接合されている。図示しないパワー半導体素子１の裏面電極は、はんだ６を介して絶縁基板７の上面側の左側の金属層７２の上面と接合されている。
パワー半導体素子１の表面電極２は、例えば、制御信号電極、主電極などを含むが、パワー半導体素子１の表面電極２の種類はこれらに限られるものではない。また、パワー半導体素子１の表面電極２として、制御信号電極および主電極のいずれか一方が設けられていてもよい。パワー半導体素子１の表面電極２の材料としては、電気的特性および機械的特性の観点から、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、またはこれらのうちいずれかを主たる成分とする合金を用いることができる。
接合材６は、パワー半導体素子１の裏面電極（図示せず）と絶縁基板７の上面側の左側の金属層７２との間に配置されている。これにより、パワー半導体素子１の裏面電極と絶縁基板７の上面側の左側の金属層７２とが機械的、電気的に接続されている。接合材６の材料としては、例えば、鉛（Ｐｂ）と錫（Ｓｎ）とを含有する高温用はんだが用いられる。ただし、接合材６に用いられる材料は、これらに限定されるものではない。接合材６の材料としては、例えば、Ａｇナノ粒子ペースト、Ｃｕナノ粒子ペーストを用いることができる。また、接合材６の材料としては、Ａｇ粒子またはＣｕ粒子とエポキシ樹脂等とを含む導電性接着剤を用いることもできる。
絶縁基板７は、板状の部材である。絶縁基板７は、上面層と中間層と下面層とを有している。絶縁基板７は、中間層として絶縁層７１、上面層として絶縁層７１の上面側に金属層７２と、下面層として絶縁層７１の下面側に金属層７３と、を有している。絶縁基板７は板状であり、板状の絶縁基板７を平面（上面）方向から見た場合において、絶縁層７１の上面側の金属層７２の大きさは、絶縁層７１の大きさよりも小さくなっている。絶縁層７１の下面側の金属層７３の大きさは、絶縁層７１の大きさよりも小さくなっている。絶縁層７１の端部は、絶縁層７１の上面側の金属層７２および絶縁層７１の下面側の金属層７３の端部よりも外側へ突出している。この構成は、絶縁層７１を挟んで、絶縁層７１の上面側の金属層７２が、絶縁層７１の下面側の金属層７３および絶縁基板７が接合される、例えばヒートスプレッダとの間で沿面放電を抑制（沿面距離を確保）するためである。
また、絶縁層７１の上面側の金属層７２は、目的に応じて複数に分割され、回路パターンを形成してもよい。図１においては、金属層７２には、パワー半導体素子１とワイヤ５とがそれぞれ配置されている。
絶縁基板７の上面側の金属層７２および下面側の金属層７３の材料としては、電気的特性、熱的特性および機械的特性の観点から、例えば、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、またはこれらのうちいずれかを主たる成分とする合金を用いることができる。ただし、絶縁基板７の上面側の金属層７２および下面側の金属層７３に用いられる材料はこれらに限定されない。なお、絶縁基板７の上面側は、絶縁層７１の上面側、絶縁基板７の下面側は、絶縁層７１の下面側と同義である。
絶縁基板７の絶縁層７１の材料としては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）または窒化珪素（Ｓｉ３Ｎ４）などのセラミックス基板が用いることができる。ただし、セラミックス基板の材料としては、これらに限られるものではない。また、絶縁基板７の絶縁層７１の材料としては、セラミックスフィラーを充填した有機材料を用いることも可能である。このような有機材料としては、エポキシ樹脂、ポリイミド樹脂、またはシアネート系樹脂等が用いられる。また、セラミックスフィラーとしては、Ａｌ２Ｏ３、ＡｌＮ、または窒化ホウ素（ＢＮ）等を用いることができる。
絶縁層７１の上面には、ロウ付けまたは直接接合などの方法を用いて、金属層７２（回路パターン板）が接合されている。また、絶縁層７１の下面には、ロウ付けまたは直接接合などの方法を用いて、金属層７３（放熱用板）が接合されている。
配線部材であるワイヤ５は、パワー半導体素子１の表面電極２の上面上に撹拌領域４を介して接合された金属箔３の上面に接合される。ワイヤ５は、電気伝導性が良い材料により形成されることが好ましく、例えば、Ｃｕ、Ａｌ、またはこれらのうち少なくとも一方を含む合金を用いることができる。また、ワイヤ５は、金属箔３の上面に超音波接合法により直接接合することができる。ただし、ワイヤ５に用いられる材料や接合方法はこれらに限られない。
金属箔３は、金属の薄い板状（箔状）の部材である。金属箔３は、撹拌領域４を介してパワー半導体素子１の表面の表面電極２と直接接合している。金属箔３の材料としては、電気的特性、熱的特性および機械的特性の観点から、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、モリブデン（Ｍｏ）またはこれらのうちいずれかを主たる成分とする合金を用いることができる。ただし、金属箔３に用いられる材料はこれらに限定されない。
金属箔３は、パワー半導体素子１の表面の表面電極２上に超音波接合法あるいはレーザー溶接法により接合材を介さずに直接接合することができる。この直接接合された領域が、撹拌領域４である。これらの接合法により、金属箔３の下面と表面電極２の上面との界面において、金属箔３中に表面電極２の材料が、表面電極２中に金属箔３の材料がそれぞれ侵入し合った（相互拡散した）接合部である撹拌領域４を形成することができる。撹拌領域４は、表面電極２と金属箔３との界面全面にわたって形成されているわけではなく、部分的に形成されている。撹拌領域４を部分的に形成する方法としては、例えば、超音波接合法を用いる場合は、撹拌領域４を形成したい領域を圧接できるように、撹拌領域４の形状に合わせた接触面（突起部）を有する治具を用いればよい。また、レーザー溶接法であれば、撹拌領域４を形成したい領域の形状に合わせてレーザーを照射することで、任意の形状を形成することができる。
金属箔３の厚さとしては、１０μｍから２００μｍの範囲が好ましい。金属箔３を表面電極２の上面上へ接合するときには、機械的、熱的エネルギーを付与して撹拌領域４を形成する必要がある。このため、金属箔３の厚みが１０μｍよりも薄い場合(未満)では、機械的、熱的エネルギーがパワー半導体素子１へも伝播し易く、パワー半導体素子１へのダメージの発生が懸念される。また、金属箔３の厚みが、２００μｍよりも厚い場合（以上）では、撹拌領域４を形成するために過剰な機械的、熱的エネルギーが必要となり、パワー半導体素子１へのダメージの発生が懸念される。このため、パワー半導体素子１へのダメージの発生を抑制し、良好な撹拌領域４を形成するためには、金属箔３の厚みとしては、１０μｍ以上２００μｍ以下の範囲がよい。
さらに、金属箔３の外周領域（外周部）は、表面電極２と未接合状態（接合されていない状態）であることが好ましい。金属箔３と表面電極２との間に発生する応力は、主に金属箔３の外周部および角部で発生する。このため、金属箔３の外周部と表面電極２とを未接合状態にしておくことで、金属箔の端部で発生した応力の緩和効果を得ることができる。表面電極２と未接合状態の金属箔３の外周部の寸法としては、金属箔３の端部（外縁）から５μｍ以上であることが好ましい。撹拌領域４の始点が、金属箔３外縁から内側へ５μｍ以上離れることで、金属箔３の端部で応力が発生したときでも、この金属箔３の未接合領域が変形することで、金属箔３で発生した応力を緩和することができる。ただし、金属箔３の寸法や接合方法はこれらに限られない。なお、金属箔３が、表面電極２の上面と未接合の状態とは、金属箔３の端部３２に応力が発生したとき、金属箔３の端部３２が表面電極２の上面から剥離せずに、可動できる状態のことをいう。
通常、表面電極２と金属箔３とは、接合材を用いて接合しているが、この接合処理には、２００～３００℃程度の高温で熱処理を行う必要があった。このため、熱処理による熱ダメージで、パワー半導体素子１と絶縁基板７との接合部のはんだ６の再溶融あるいは組織変化による接合部が劣化する場合があった。しかしながら、本開示では、パワー半導体素子１の表面上の表面電極２に金属焼結層などを介さず金属箔３を直接接合したので、熱処理が不要となり、半導体装置１００への熱ダメージを抑制することができる。さらに、金属箔３の上面上に配線部材であるワイヤ５を接合したので、ワイヤ５の接合時のパワー半導体素子１へのダメージなく、ワイヤ５などの配線部材を接合することができる。
なお、半導体装置１００の構成は、上述の構成に限定されるものではない。例えば、絶縁層７１および絶縁基板７の下面側の金属層７３を半導体装置１００内に設けずに、絶縁基板７の代わりに絶縁シートを用い、絶縁シートの上面側の金属層で回路パターンを構成してもよい。また、図１および２には図示していないが、半導体装置１００としては、絶縁特性を担保するための封止部材、半導体装置１００の外部へ電気的に接続するための端子あるいは半導体装置１００の筐体を設けてもよい。
図３は、実施の形態１における半導体装置の金属箔を示す平面構造模式図である。図４は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図５は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図６は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図７は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図８は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図９は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図１０は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図３から図１０には、金属箔３と表面電極２との接合部である撹拌領域４の形状と配置とを示している。
図３から図１０において、金属箔３の窪み部３１は、表面電極２の上面との部分的な接合部である。金属箔３の窪み部３１は、表面電極２の上面と部分的に接合している。図３において、金属箔３の窪み部３１は、所定の間隔を空けてストライプ状に複数個が配置されている。図４において、金属箔３の窪み部３１は、図３と同じように所定の間隔を空けて分割された複数の島状に配置されている。図５において、金属箔３の窪み部３１は、パワー半導体素子１の動作時に電流が集中的に流れるパワー半導体素子１の中央領域の窪み部３１の表面電極２との接触面積を広くして配置されている。図６において、金属箔３の窪み部３１は、図５で表面電極２との接触面積を保持したまま、ストライプ状の窪み部３１の本数を増加して配置されている。図７において、金属箔３の窪み部３１は、図４の中央領域の島状の窪み部３１の接触面積を中央領域の両側に配置された島状の窪み部３１よりも大きくして配置されている。図８において、金属箔３の窪み部３１は、図７の中央領域に配置された島状の窪み部３１を複数に分割して配置されている。図９において、金属箔３の窪み部３１は、図８の中央領域の窪み部３１の個数を増加させて、金属箔３の中央領域の電流密度を低減した配置となっている。図１０において、金属箔３の窪み部３１は、中央領域に接触面積の大きな窪み部３１を配置し、この中央領域の大きな窪み部３１の周囲を接触面積の小さな窪み部３１で囲んだ配置となっている。図３から図１０においては、窪み部３１の周囲は、表面電極２と金属箔３との接触領域で囲まれている。
特に、金属箔３と表面電極２との接合領域については、大きさ、総面積について限定されないが、適用するパワー半導体素子１の許容電流（電力）に応じて大きさ、総面積を適宜設定すればよい。これらの窪み部３１の形成は、例えば、表面電極２に金属箔３を圧接するための、治具の接触面を加工することで実現できる。
次に、本実施の形態の作用効果について説明する。
図１１は、従来の半導体装置の外周部を示す断面構造模式図である。図１２は、従来の半導体装置の外周部を示す断面構造模式図である。図１３は、実施の形態１における半導体装置の外周部を示す断面構造模式図である。図１４は、実施の形態１における半導体装置の外周部を示す断面構造模式図である。図１１および図１２は、従来の接合構造に関するものであある。図１３および図１４は、金属箔３を用いた接合構造について示した図である。
図１１および図１２に示すように、従来の接合構造では、表面電極２と金属箔３とは、表面電極２の上面全面と接合している。このため、金属箔３の端部３２で応力が発生したとき、例えば、図１２に矢印で示したように、金属箔３の上方へ向かって発生したとき、応力により金属箔３の端部３２は、上方へ引っ張られる。これより、金属箔３に表面電極２が引っ張られることで、表面電極２と金属箔３との接合部よりも弱い部分に力が掛かり、表面電極２に亀裂、クラックが発生する。この発生した亀裂が、パワー半導体素子１の中央領域に向かって進展する。亀裂が進展することで、電流経路となるパワー半導体素子１を流れる電流が亀裂により剥離しなかった部分に集中し、発熱等の原因となり半導体装置の信頼性の劣化の原因となる。そして、このような亀裂、クラックが進展していくと、表面電極２と金属箔３との接触面積が減少し、熱抵抗または電気抵抗を上昇させる要因となり、最終的には、半導体装置の故障へとつながる。
しかしながら、図１３および図１４に示したように、金属箔３を用いた構造では、表面電極２と金属箔３とは、表面電極２と撹拌領域４を介して部分的に接合されている。特に、金属箔３の外周部では、表面電極２と金属箔３とは接合されていない。このため、金属箔３の端部３２に応力が発生したとき、例えば、図１４に矢印で示したように、金属箔３の上方へ向かって発生したときには、応力により金属箔３の端部３２は、上方へ引っ張られる。しかしながら、金属箔３の外周部で表面電極２の上面と未接合の領域との距離が、応力緩和（応力伝達抑制）に十分な領域を確保されていれば、金属箔３の端部３２で発生した応力によって、この金属箔３外周部の未接合の領域だけが、引っ張られるだけである。そして、金属箔３の表面電極２の上面と未接合領域よりも内側（パワー半導体素子１の中央領域）へは、応力の影響が及ばず、撹拌領域４の剥離は発生しない。このため、図１２に示したように、金属箔３と表面電極とが全面で接合した場合と異なり、亀裂が進展することがない。この結果、パワー半導体素子１を流れる電流の部分的な集中が発生せず、半導体装置の信頼性の劣化を抑制することが可能となる。
このように、表面電極２の上面に撹拌領域４を介して金属箔３を接合したので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
また、パワー半導体素子１の表面上の表面電極２に金属焼結材などを介さず金属箔３を超音波接合法やレーザー溶接法により直接接合するため、半導体装置全体の熱処理が不要となり、はんだ６などの半導体装置内部構成部材への熱ダメージを抑制することができる。
さらに、表面電極２の上面上に金属箔３を接合したので、金属箔３の上面にＣｕワイヤなどの高強度材料であるワイヤ５を接合したときでも、パワー半導体素子１へのダメージの影響がなく、高信頼な半導体装置を得ることができる
次に、本実施の形態に記載の半導体装置１００の製造方法について説明する。
本実施の形態１の主要な製造工程は、大きく分けて３つ工程である。第一工程としては、絶縁基板７上にパワー半導体素子１等を接合する（パワー半導体素子実装工程）。第二工程としては、パワー半導体素子１の表面電極上へ金属箔３を接合する（金属箔接合工程）。第三工程としては、ワイヤ５を用いて絶縁基板７上での回答配線を行う（配線形成工程）。これらの工程を経ることで、半導体装置１００が製造できる。
はじめに、絶縁基板７の上面側の左側の金属層７２上の所定の位置に、パワー半導体素子１を接合（配置）する（パワー半導体素子実装工程）。パワー半導体素子１の接合には、接合材としてはんだ６が用いられる。
次に、絶縁基板７の上面の金属層７２の上面に配置されたパワー半導体素子１の表面電極２の上面に金属箔３を接合する（金属箔接合工程）。パワー半導体素子１の表面上の表面電極２と金属箔３との接合には、例えば、超音波接合法が用いられる。この超音波接合を行うときの治具の先端（金属箔３との接触面）を形成したい撹拌領域４に合わせた形状としておくことで、任意の位置、形状で部分的に接合した撹拌領域４を形成することができる。
次に、パワー半導体素子１が接合された金属層７２と回路パターンを構成する他の金属層７２とをワイヤ５を用いて接続する（配線形成工程）。パワー半導体素子１の表面に接合した金属箔３の上面とワイヤ５との接合位置は、パワー半導体素子１が取り扱う電流(電力)に応じて選択することができ、電流密度が高く、接合面積の大きな領域であることが望ましい。
これらの工程を経ることで、半導体装置１００を製造することができる。
また、パワーモジュールの形態に合わせて、例えば、絶縁基板７をヒートスプレッダの上面に接合（配置）する。また、ヒートスプレッダの上面の外周領域には、枠体が絶縁基板７を囲んで配置される（ヒートスプレッダへの実装工程）。絶縁基板７の接合には、通常、はんだが用いられる。また、枠体の接着（接合）には、通常、接着剤が用いられる。
次に、絶縁基板７が配置され、枠体とヒートスプレッダとで囲まれた領域内に封止部材を充填する（封止部材充填工程）。封止部材充填後、封止部材が充填された枠体の上面上に蓋部を配置し、絶縁基板７を枠体内に密閉する（絶縁基板密閉工程）。
次に、必要に応じて、ヒートスプレッダの下面と冷却部の上面とを接続する。ヒートスプレッダと冷却部との接続は、ボルトを用いて行う（冷却部配置工程）。
これらの工程を経ることで、冷却部を備えた半導体装置１００を製造することができる。
以上のように構成された半導体装置においては、表面電極２の上面に撹拌領域４を介して金属箔３を設けたので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
また、パワー半導体素子１の表面上の表面電極２に金属焼結材などを介さず金属箔３を超音波接合法やレーザー溶接法により直接接合するため、半導体装置全体の熱処理が不要となり、はんだ６などの半導体装置内部構成部材への熱ダメージを抑制することができる。
さらに、表面電極の上面上に金属箔３を接合したので、金属箔３の上面にＣｕワイヤなどの高強度材料であるワイヤ５を接合したときでも、パワー半導体素子１へのダメージの影響がなく、高信頼な半導体装置を得ることができる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた配線部材であるワイヤ５を板状配線部材８に置き換えた点が異なる。このように、配線部材として板状配線部材８を用いた場合においても、金属箔３をパワー半導体素子１の表面の表面電極２と撹拌領域４を介して部分的に接合したので、金属箔３の端部３２での応力を緩和することができ、表面電極２のクラックの発生を抑制することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図１５は、実施の形態２における半導体装置を示す平面構造模式図である。図１６は、実施の形態２における半導体装置を示す断面構造模式図である。図１６は、図１５の一点鎖線ＢＢにおける断面構造模式図である。
図において、半導体装置２００は、半導体素子であるパワー半導体素子１と、表面電極２と、金属箔３と、撹拌領域４と、配線部材である板状配線部材８と、接合材であるはんだ６と、絶縁基板７と、を備えている。
図において、絶縁基板７の上面側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介し接合されている。パワー半導体素子１の表面には、表面電極２が形成されている。表面電極２の上面上には、金属箔３が形成されている。表面電極２と金属箔３とは、部分的に接合されており、接合領域は撹拌領域４である。金属箔３の上面には、配線部材である板状配線部材８が形成されている。なお、金属箔３の窪み部３１は点線にて示している。
図において、半導体装置１００は、１つのパワー半導体素子１と、３本のワイヤ５とを有するパワーモジュールを１個備えた構成である。しかしながら、半導体装置１００は、１つ以上のパワー半導体素子１と、３本未満あるいは３本以上のワイヤ５とを有する複数のパワーモジュールを備えた構成でもよい。
図１５は、半導体装置２００を上面側から見た平面構造模式図である。図１５において、最外周の実線は、絶縁基板７の絶縁層７１の外縁である。絶縁基板７の絶縁層７１の外縁よりも内側には、絶縁基板７の上面側の金属層７２が配置されている。図１５では、絶縁基板７の絶縁層７１の上面には、２つの金属層７２が配置されている。絶縁基板７の上面側の左側の金属層７２の外縁の内側には、パワー半導体素子１が配置されている。パワー半導体素子１の表面の外縁よりも内側には、表面電極２が配置されている。表面電極２の外縁よりも内側には、金属箔３が配置されている。金属箔３の上面には、表面電極２と金属箔３の下面との接合領域である撹拌領域４に対応する領域に金属箔３の窪み部３１(点線)が配置されている。金属箔３の上面には、板状配線部材８が配置されている。板状配線部材８は、絶縁基板７の上面側の左側の金属層７２と右側の金属層７２との外縁の対向する間の隙間部（離間部）を跨いで配置される。板状配線部材８は、絶縁基板７の上面側の左側の金属層７２の外縁よりも内側のパワー半導体素子１と右側の金属層７２との外縁よりも内側とに配置されている。
図１６は、半導体装置２００の断面模式図である。図１６において、絶縁基板７の上面側の左側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介し接合されている。パワー半導体素子１の表面の表面電極２の上面には、金属箔３は配置されている。金属箔３は、金属箔３の下面と表面電極２の表面とが部分的に撹拌領域４を介して接合されている。金属箔３は、断面視において、凹凸形状（波打形状）である。金属箔３をパワー半導体素子１の表面電極２の上面と接合するとき、治具を用いて金属箔３を表面電極２の上面に押し当てるが、このときの圧接痕が金属箔３の窪み部３１である。隣接する窪み部３１に挟まれた領域には、金属箔３の形状を反映して表面電極２が変形し盛り上がり接している。金属箔３の外周領域では、金属箔３の下面は、パワー半導体素子１の表面電極２の上面とは接合されていない。このため、金属箔３の外周領域は、形状変形することができる。金属箔３の上面には、板状配線部材８の一端が接合材であるはんだ６を介して接続（接合）されている。また、板状配線部材８の他端は、絶縁基板７の右側の金属層７２の上面とはんだ６を介して接合されている。
板状配線部材８は、接合材であるはんだ６を介して金属箔３および絶縁基板７の右側の金属層７２に接合されている。板状配線部材８は、電気伝導性が良い材料により形成されることが好ましく、例えば、Ｃｕ、Ａｌ、またはこれらのうち少なくとも一方を含む合金を用いることができる。ただし、板状配線部材８に用いられる材料はこれらに限られない。
このように、表面電極２の上面に撹拌領域４を介して金属箔３を設けたので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
さらに、はんだ６を介して板状配線部材８を金属箔３および絶縁基板７の上面側の金属層７２に接合することで、高電流密度化が可能となる。
また、はんだ６の接合工程において、複数の半導体装置２００を処理するとき、複数の半導体装置２００を一括で処理してはんだ６で接合することができ、板状配線部材８を一つずつ接合する場合に比べ製造工程が簡略化される。
以上のように構成された半導体装置においては、表面電極２の上面に撹拌領域４を介して金属箔３を設けたので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
さらに、はんだ６を介して板状配線部材８を金属箔３および絶縁基板７の上面側の金属層７２に接合することで、高電流密度化が可能となる。
また、はんだ６の接合工程において、複数の半導体装置２００を処理するとき、複数の半導体装置２００を一括で処理してはんだ６で接合することができ、板状配線部材８を一つずつ接合する場合に比べ製造工程が簡略化される。
実施の形態３．
ここでは、上述した実施の形態１～２において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本開示を適用した場合について説明する。
図１７は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図１７に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００から構成される。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１７に示すように、直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置２０００の詳細について説明する。主変換回路２００１は、スイッチング素子と還流ダイオードを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力が交流電力に変換されて、負荷３０００に供給される。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
主変換回路２００１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～５の少なくともいずれかに係る半導体装置に相当する半導体装置２００２が有するスイッチング素子または還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置２００２に内蔵されていてもよいし、半導体装置２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２００３は、負荷３０００に所望の電力が供給されるように、主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置２０００では、主変換回路２００１を構成する半導体装置２００２として実施の形態１～５に係る半導体装置を適用する。これにより、パワー半導体素子１を絶縁基板７に接合するはんだ６の縦割れを抑制できる。その結果、電力変換装置２０００の信頼性を向上させることができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
１ パワー半導体素子、２ 表面電極、３ 金属箔、４ 撹拌領域、５ ワイヤ、６ はんだ、７ 絶縁基板、８ 板状配線部材、３１ 窪み部、３２ 金属箔３の端部、７１ 絶縁層、７２，７３ 金属層、１００，１０１，２００，２００２ 半導体装置、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００３ 制御回路、３０００ 負荷。

Claims (9)

  1. 表面と裏面とを有する半導体素子と、
    前記半導体素子の表面上に形成された表面電極と、
    断面視において上面および下面が波打つ形状であり、前記上面からみて凹部が窪み部であり、前記窪み部で前記表面電極の上面上に部分的に接合された金属箔と、
    を備え、
    前記表面電極は、隣接する前記窪み部で挟まれた領域で盛り上がり前記金属箔の下面と接しており、
    前記金属箔は、前記金属箔の外周領域と前記表面電極の上面とが接合されてない、半導体装置。
  2. 前記表面電極と前記金属箔とは、直接接合された、請求項１に記載の半導体装置。
  3. 前記直接接合された領域には、撹拌領域が形成されている、請求項２に記載の半導体装置。
  4. 前記金属箔の材料は、アルミニウム、銅、ニッケル、金、モリブデンまたはこれらのいずれかを主成分とする合金である、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記金属箔の上面には、配線部材が配置された、請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記配線部材は、前記金属箔と直接接合された、請求項５に記載の半導体装置。
  7. 前記配線部材は、接合材を介して前記金属箔の上面と接合された、請求項５に記載の半導体装置。
  8. 前記配線部材の材料は、銅、アルミニウムまたはこれらのうち少なくとも一方を含む合金である、請求項５から請求項７のいずれか１項に記載の半導体装置。
  9. 請求項１から請求項８のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた、電力変換装置。
JP2021558785A 2021-06-14 2021-06-14 半導体装置および電力変換装置 Active JP7088421B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/022530 WO2022264215A1 (ja) 2021-06-14 2021-06-14 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP7088421B1 true JP7088421B1 (ja) 2022-06-21
JPWO2022264215A1 JPWO2022264215A1 (ja) 2022-12-22

Family

ID=82100030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021558785A Active JP7088421B1 (ja) 2021-06-14 2021-06-14 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US20240274557A1 (ja)
JP (1) JP7088421B1 (ja)
CN (1) CN117461138A (ja)
DE (1) DE112021007830T5 (ja)
WO (1) WO2022264215A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261664A (ja) * 1997-01-17 1998-09-29 Furukawa Electric Co Ltd:The 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JPH11274185A (ja) * 1998-01-22 1999-10-08 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JP2001102400A (ja) * 1998-11-09 2001-04-13 Nippon Soken Inc 電気機器およびその製造方法
JP2015142063A (ja) * 2014-01-30 2015-08-03 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
WO2016063744A1 (ja) * 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173509A (ja) * 2004-12-20 2006-06-29 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
DE102014222819B4 (de) 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
JP6938966B2 (ja) 2017-03-02 2021-09-22 昭和電工マテリアルズ株式会社 接続構造体の製造方法、接続構造体及び半導体装置
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261664A (ja) * 1997-01-17 1998-09-29 Furukawa Electric Co Ltd:The 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JPH11274185A (ja) * 1998-01-22 1999-10-08 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JP2001102400A (ja) * 1998-11-09 2001-04-13 Nippon Soken Inc 電気機器およびその製造方法
JP2015142063A (ja) * 2014-01-30 2015-08-03 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
WO2016063744A1 (ja) * 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
WO2022264215A1 (ja) 2022-12-22
US20240274557A1 (en) 2024-08-15
JPWO2022264215A1 (ja) 2022-12-22
DE112021007830T5 (de) 2024-04-04
CN117461138A (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6987031B2 (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
US20220157767A1 (en) Semiconductor device, power converter, and method of manufacturing semiconductor device
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2022145310A1 (ja) 半導体装置の製造方法、半導体装置用基板の製造方法、半導体装置及び電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JPWO2020245880A1 (ja) 半導体モジュールおよび電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
JP7088421B1 (ja) 半導体装置および電力変換装置
JP7019024B2 (ja) 半導体装置及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
JP7176662B1 (ja) 半導体装置および電力変換装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7334369B1 (ja) パワーモジュール及び電力変換装置
WO2022064599A1 (ja) 半導体装置および電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021152795A1 (ja) 半導体装置および電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2022038019A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
CN111788694A (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

TRDD Decision of grant or rejection written
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R151 Written notification of patent or utility model registration

Ref document number: 7088421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151