JP4179225B2 - 半導体装置及びこれを備えた半導体ユニット - Google Patents
半導体装置及びこれを備えた半導体ユニット Download PDFInfo
- Publication number
- JP4179225B2 JP4179225B2 JP2004158984A JP2004158984A JP4179225B2 JP 4179225 B2 JP4179225 B2 JP 4179225B2 JP 2004158984 A JP2004158984 A JP 2004158984A JP 2004158984 A JP2004158984 A JP 2004158984A JP 4179225 B2 JP4179225 B2 JP 4179225B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- heat
- electrode
- insulating layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01066—Dysprosium [Dy]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
すなわち、半導体素子(半導体チップ)の表面において発生する熱を、絶縁性樹脂や絶縁性接着手段(絶縁層)、電気的接続手段を介して、実装基板(回路基板)に接地した放熱用の電極から実装基板に逃がす放熱手段を備えた半導体装置がある(例えば、特許文献1参照。)。この半導体装置は、絶縁性樹脂(絶縁層)により半導体チップの表面や側面を覆い隠して構成されている。
さらに、半導体素子の表面上にアンダーフィル材を介して電源等の発熱の大きいパッドから、前記表面の周縁領域に配されたフィルム基板の放熱用パターン(配線部)を介して回路基板に熱を逃がす放熱手段を備えた半導体装置がある(例えば、特許文献2参照。)。この半導体装置では、集積回路を形成した半導体チップの表面から側方にはみ出る位置に配線部が形成されている。
なお、従来のWLCSPには、半導体チップにおいて発生する熱を効率よく放出できる放熱手段が設けられておらず、半導体装置の信頼性を向上させるために有効な放熱手段を設けることが急務とされている。
請求項1に係る発明は、半導体基板と、該半導体基板の表面を被覆する第1の絶縁膜と、該第1の絶縁膜上に形成されたパッド電極及び放熱用パッドと、前記第1の絶縁膜上に順次重ねて配されると共に、前記パッド電極及び前記放熱用パッドを個々に露出させる第1の凹部を形成した第2の絶縁膜及び第3の絶縁膜と、電気的な絶縁材料から形成され、前記パッド電極及び前記放熱用パッドを避けて前記第3の絶縁膜の表面に配されると共に、前記第1の凹部の側壁面を覆うように形成されて、前記パッド電極及び前記放熱用パッドを個々に露出させる第2の凹部を有する第1の絶縁層と、前記パッド電極が露出する前記第2の凹部を埋めると共に前記第1の絶縁層の表面に配される第1の配線部と、前記放熱用パッドが露出する前記第2の凹部を埋めると共に前記第1の絶縁層の表面に配される第2の配線部と、前記第1の配線部の表面に配されて、前記パッド電極を外部回路に電気接続するための接続電極部と、前記第2の配線部の表面に配されることで前記放熱用パッドに接続され、外部回路に接続する放熱用電極部と、電気的な絶縁材料から形成され、少なくとも前記接続電極部及び前記放熱用電極部を前記第2の絶縁膜の表面側に露出させた状態で、前記接続電極部、前記放熱用電極部、前記第1の配線部及び前記第2の配線部を封止する第2の絶縁層とを備え、前記放熱用パッドが、前記半導体基板の発熱部分に隣接し、かつ、前記第1の絶縁層の表面のうち前記第1の配線部の配置領域を除く領域に配され、前記第2の配線部に、前記放熱用電極部が複数接続され、前記第2の配線部が少なくとも前記第1の絶縁層又は前記第2の絶縁層に係合する係合部を備えていることを特徴とする半導体装置を提案している。
また、半導体チップと外部回路とを接続する第1の配線部を配した第1の絶縁層の表面を除く領域に放熱用の第2の配線部を配するため、第1の絶縁層の表面における第2の配線部の形成面積を広く形成することができる。これにより、第2の配線部は、半導体装置を作動させた際に半導体チップにおいて発生する熱を第1の絶縁層を介して効率よく吸収できる。すなわち、半導体チップにおいて発生する熱を半導体チップから放熱用電極部に効率よく放出することができる。
また、この発明に係る半導体装置によれば、第2の配線部は、半導体チップにおいて発生する熱を放熱用パッドを介して吸収することもできるため、半導体チップにおいて発生する熱を半導体チップからさらに効率よく放出することができる。
さらに、この発明に係る半導体装置によれば、第2の配線部に接続された複数の放熱用電極部から外部回路に熱を放出することができるため、第2の配線部が半導体チップから吸収した熱を第2の配線部から外方にさらに効率よく放出することができる。すなわち、半導体装置の放熱効率をさらに向上させることができる。
また、この発明に係る半導体装置によれば、第2の配線部と第1の絶縁層や第2の絶縁層とが、係合部により相互に係合しているため、第2の配線部と第1、第2の絶縁層とが相互に異なる熱膨張係数の材料から形成されていても、第1、第2の絶縁層が熱変形した場合に第2の配線部を第1、第2の絶縁層の変形に追従させることができる。したがって、第2の配線部を第1の絶縁層の表面に広く形成しても、第1、第2の絶縁層の熱変形によって第2の配線部が、第1、第2の絶縁層から剥離することを防止できる。
この発明に係る半導体装置によれば、半導体チップにおける発熱部分が離れて複数存在する場合でも、各発熱部分の近傍にそれぞれ別個の第2の配線部を配することができるため、各第2の配線部が各発熱部分において発生する熱をそれぞれ効率よく吸収できる。また、各第2の配線部は相互に電気的に絶縁させることができるため、各第2の配線部が放熱用パッドに接続される構成であっても、各放熱用パッドの間で半導体チップの電気回路が短絡することを防止できる。
この発明に係る半導体装置によれば、第1、2の絶縁層に熱変形が生じた場合には、この熱変形に伴う表面の中央領域の変形量が周縁領域の変形量よりも小さいため、この熱変形に基づいて第1の配線部に発生する応力は、第2の配線部に発生する応力よりも小さくなる。したがって、第1の配線部を細く形成しても、この応力に基づく第1の配線部が断線することを防止できる。
また、第2の配線部は、第1の配線部と比較して第1の絶縁層の表面においてシート状に広く形成することができるため、第1の配線部よりも大きな応力が第2の配線部に発生しても、この応力を吸収することができる。したがって、前述の応力に基づいて第2の配線部が断線することも防止できる。
この発明に係る半導体装置によれば、この発明に係る半導体装置によれば、QFP等の半導体装置に使用する従来の半導体チップを利用して、第2の配線部を第1の絶縁層の表面に容易に形成することができる。
以上のことから、従来の半導体チップを使用する場合には、パッド電極に接続する接続電極部も、半導体チップの表面側の周縁部に配されることとなり、半導体チップの表面側の中央領域に配されることはない。したがって、この中央領域に第2の配線部を形成することにより、半導体チップのパッド電極の配置を変更することなく、第2の配線部を第1の絶縁層の表面に容易に形成することができる。
特に、放熱用電極部に接触させる複数のランド部が相互に接続されている場合には、放熱用電極部から吸収した熱を一のランド部から他のランド部まで伝達させることができるため、半導体チップにおいて発生する熱を放熱用電極部から回路基板に効率よく放熱することができる。
この半導体装置1は、半導体チップ3の主面3aから側方にはみ出さないように、絶縁層5、樹脂モールド部17、電極部7,9及び配線部11,13,15を形成した所謂WLCSPの構成となっている。
信号用パッド電極21、電源用パッド電極23、グランド用パッド電極25及び放熱用パッド27は、アルミニウム(Al)から形成され、半導体チップ3の主面3a側の周縁に配されている。すなわち、この半導体チップ3は、QFP等の半導体装置に使用する従来の半導体チップと同様に構成されている。
信号用パッド電極21は、基板19に形成された各種素子に対して所定の電気信号を入出力するものであり、電源用パッド電極23は、半導体チップ3の電気回路に電力を供給するものである。
放熱用パッド27は、基板19に形成された各種素子において発生する熱を半導体チップ3から放出するためのものであり、基板19の発熱部分29に隣接して配されている。
なお、放熱用拡散領域37は、絶縁部39を介してトランジスタ31のソース拡散領域31aに隣接する位置に形成されていてもよい。また、放熱用パッド27の電位や放熱用拡散領域37の不純物極性を調整して、放熱用パッド27を半導体チップ3の電気回路に電力を供給したり、外部のグランドに接続する電極として使用するとしてもよい。
このパッシベーション膜41は、二酸化シリコン(SiO2)からなる薄膜状の第1、第2の絶縁膜41b,41cと、窒化シリコン(SiN)からなる薄膜状の第3の絶縁膜41dとを順次重ねて形成したものであり、高い耐熱性及び電気絶縁性を有している。このパッシベーション膜41の表面41aは、半導体チップ3の主面3aを成している。
なお、これら電極部7,9は、互いに隣接する電極部7,9間において半導体チップ3の電気回路が短絡しない程度の距離をおいて、等間隔に並べて配されている。
なお、特に図示していないが、信号用パッド電極21、電源用パッド電極23やグランド用パッド電極25に電気接続される第1の配線部11,13は、上述した第2の配線部15と同様の構成を有しており、絶縁層5の表面5aの周縁領域に配された信号用、電源用及びグランド用の接続電極部7の下端までそれぞれ延びて形成されている。
また、電源用パッド電極23及びグランド用パッド電極25に接続される第1の配線部11は、より多くの電流を流すことができるように、信号用パッド電極21に接続される第1の配線部13よりも太く形成されている。
また、この樹脂モールド部17には、第2の配線部15の孔54を埋める突起51が形成されており、これら孔54及び突起51により第2の配線部15と樹脂モールド部17とが相互に係合する係合部53が構成されている。
図4に示すように、はじめに、パッド電極21,23,25及び放熱用パッド27上に開口部5bがくるように半導体チップ3の主面3aに絶縁層5を形成する。次いで、配線部11,13,15を形成する部分を除く絶縁層5の表面5aに第1のレジスト層55を形成する。この第1のレジスト層55の形成領域は、第2の配線部15の孔54を形成する領域を含んでいる。
そして、第1のレジスト層55が形成されていない部分、すなわち、絶縁層5が露出している部分を銅で埋めて配線部11,13,15を形成する。この際に、配線部11,13,15の表面11a,13a,15aは、第1のレジスト層55の表面55aよりも若干薄く形成される。これら配線部11,13,15の形成後には、第1のレジスト層55を除去する。
最後に、絶縁層5の表面5aを覆うと共にポスト45の上端面45aが露出するように配線部11,13,15及びポスト45を樹脂モールド部17により封止し、ポスト45の上端面45aに半田ボール47を取り付けることにより半導体装置1の製造が終了する。
この半導体ユニット61において、半導体装置1を作動させた際には、半導体チップ3内の発熱部分29から発生する熱が、隣接する放熱用パッド27に伝達され、この放熱用パッド27から第2の配線部15、放熱用電極部9を介して回路基板59のランド部63に逃げる、すなわち、半導体チップ3において発生した熱が半導体装置1の外方に放出されることになる。
これにより、第2の配線部15は半導体チップ3において発生する熱を、絶縁層5や放熱用パッド27を介して効率よく吸収できる。したがって、WLCSPとして構成された半導体装置1でも、半導体チップ3において発生する熱を半導体チップ3から放熱用電極部9に効率よく放出することができる。
また、半導体装置1及び半導体ユニット61によれば、この第2の配線部15に接続された複数の放熱用電極部9から回路基板59の電気回路に熱を放出することができるため、第2の配線部15が半導体チップ3から吸収した熱を、第2の配線部15から半導体装置1の外方に効率よく放出することができる。すなわち、半導体装置1の放熱効率を向上させることができる。
また、例えば、放熱用パッド27を基板19の放熱用拡散領域37の上方に配し、放熱用拡散領域37に電気接続させない構成としてもよい。さらに、例えば、ゲート電極31c及び放熱用拡散領域37の上方にそれぞれ放熱用パッド27を配するとしてもよい。
さらに、この構成の場合には、各発熱部分26,28に隣接する位置に放熱用パッド27を設け、これら放熱用パッド27にそれぞれ別個の第2の配線部14,16を接続させることができる。そして、各第2の配線部14,16は相互に電気的に絶縁されているため、各放熱用パッド27の間で半導体チップ3の電気回路が短絡することを防止できる。したがって、半導体装置の誤動作を防止でき、半導体装置の信頼性向上を図ることができる。
また、第2の配線部20は、前述のように、第1の配線部12と比較して絶縁層5の表面5aにおいて広く形成することができるため、第1の配線部12よりも大きな応力が第2の配線部20に発生してもこの応力を吸収することができる。したがって、前述の応力に基づいて第2の配線部20が断線することも防止できる。以上のことから、半導体装置2の信頼性の向上を図ることができる。
この構成の場合には、第2の配線部15と絶縁層5とが相互に異なる熱膨張係数の材料から形成されていても、絶縁層5が熱変形した場合に第2の配線部15を絶縁層5の変形に追従させることができる。したがって、第2の配線部15が絶縁層5から剥離することを防止し、半導体装置の信頼性を向上させることができる。
この構成の場合には、放熱用電極部9から吸収した熱を一のランド部64から他のランド部65まで伝達させることができるため、半導体チップ3において発生する熱を放熱用電極部9から回路基板59にさらに効率よく放熱することができる。
また、電極部7,9は、ポスト45,46と半田ボール47や突起部67,68とから構成されるとしたが、例えば、ポスト45,46のみから構成されるとしても構わない。上記構成の場合には、半導体装置を回路基板59に搭載する際に、別途半田によりポスト45,46と回路基板59の電気回路とを電気的に接続すればよい。
Claims (8)
- 半導体基板と、
該半導体基板の表面を被覆する第1の絶縁膜と、
該第1の絶縁膜上に形成されたパッド電極及び放熱用パッドと、
前記第1の絶縁膜上に順次重ねて配されると共に、前記パッド電極及び前記放熱用パッドを個々に露出させる第1の凹部を形成した第2の絶縁膜及び第3の絶縁膜と、
電気的な絶縁材料から形成され、前記パッド電極及び前記放熱用パッドを避けて前記第3の絶縁膜の表面に配されると共に、前記第1の凹部の側壁面を覆うように形成されて、前記パッド電極及び前記放熱用パッドを個々に露出させる第2の凹部を有する第1の絶縁層と、
前記パッド電極が露出する前記第2の凹部を埋めると共に前記第1の絶縁層の表面に配される第1の配線部と、
前記放熱用パッドが露出する前記第2の凹部を埋めると共に前記第1の絶縁層の表面に配される第2の配線部と、
前記第1の配線部の表面に配されて、前記パッド電極を外部回路に電気接続するための接続電極部と、
前記第2の配線部の表面に配されることで前記放熱用パッドに接続され、外部回路に接続する放熱用電極部と、
電気的な絶縁材料から形成され、少なくとも前記接続電極部及び前記放熱用電極部を前記第2の絶縁膜の表面側に露出させた状態で、前記接続電極部、前記放熱用電極部、前記第1の配線部及び前記第2の配線部を封止する第2の絶縁層とを備え、
前記放熱用パッドが、前記半導体基板の発熱部分に隣接し、かつ、前記第1の絶縁層の表面のうち前記第1の配線部の配置領域を除く領域に配され、
前記第2の配線部に、前記放熱用電極部が複数接続され、
前記第2の配線部が少なくとも前記第1の絶縁層又は前記第2の絶縁層に係合する係合部を備えていることを特徴とする半導体装置。 - 前記発熱部分が相互に離間して複数形成され、
各発熱部分に隣接する位置に前記放熱用パッドをそれぞれ設け、
各放熱用パッドに、それぞれ別個の前記第2の配線部が接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1の絶縁層の表面の中央領域に前記第1の配線部を形成し、
前記第1の絶縁層の表面の周縁領域に前記第2の配線部を形成することを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記第1の絶縁層の表面の中央領域に前記第2の配線部を形成することを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記放熱用パッドが、前記発熱部分の上方に配されると共に前記第1の絶縁膜によって前記発熱部分と電気的に絶縁されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記半導体基板の表面に、前記発熱部分をなす素子、該素子に隣接する放熱用拡散領域、及び、前記素子と前記放熱用拡散領域との間にこれらを電気的に絶縁する絶縁部が形成され、
前記放熱用パッドが、前記放熱用拡散領域の上方に配されると共に前記第1の絶縁膜によって前記放熱用拡散領域と電気的に絶縁されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。 - 請求項1から請求項6のいずれか1項に記載の半導体装置と、前記放熱用電極部を接触させるランド部を表面に形成した回路基板とを備えることを特徴とする半導体ユニット。
- 複数の前記放熱用電極部を個々に接触させる前記ランド部が複数形成され、これら複数のランド部のうち少なくとも互いに隣り合う2つのランド部が相互に接続されていることを特徴とする請求項7に記載の半導体ユニット。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158984A JP4179225B2 (ja) | 2004-05-28 | 2004-05-28 | 半導体装置及びこれを備えた半導体ユニット |
US11/076,055 US7830011B2 (en) | 2004-03-15 | 2005-03-10 | Semiconductor element and wafer level chip size package therefor |
SG200501504A SG115753A1 (en) | 2004-03-15 | 2005-03-10 | Semiconductor element and wafer level chip size package therefor |
SG200800506-8A SG139753A1 (en) | 2004-03-15 | 2005-03-10 | Semiconductor device |
CNA2005100741688A CN1681117A (zh) | 2004-03-15 | 2005-03-11 | 半导体元件及其晶片级芯片尺寸封装 |
TW094107609A TWI264828B (en) | 2004-03-15 | 2005-03-11 | Semiconductor element and wafer level chip size package therefor |
KR1020050021177A KR100686986B1 (ko) | 2004-03-15 | 2005-03-14 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
KR1020060102739A KR20060121777A (ko) | 2004-03-15 | 2006-10-23 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
KR1020060121567A KR100834206B1 (ko) | 2004-03-15 | 2006-12-04 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
KR1020070042278A KR20070064564A (ko) | 2004-03-15 | 2007-05-01 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158984A JP4179225B2 (ja) | 2004-05-28 | 2004-05-28 | 半導体装置及びこれを備えた半導体ユニット |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121282A Division JP2007243215A (ja) | 2007-05-01 | 2007-05-01 | 半導体装置 |
JP2008099827A Division JP2008187197A (ja) | 2008-04-07 | 2008-04-07 | 半導体装置及びこれを備えた半導体ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340590A JP2005340590A (ja) | 2005-12-08 |
JP4179225B2 true JP4179225B2 (ja) | 2008-11-12 |
Family
ID=35493794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158984A Expired - Fee Related JP4179225B2 (ja) | 2004-03-15 | 2004-05-28 | 半導体装置及びこれを備えた半導体ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4179225B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182122A (ja) * | 2007-01-25 | 2008-08-07 | Sanyo Electric Co Ltd | 半導体装置 |
JP5123597B2 (ja) * | 2007-07-31 | 2013-01-23 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP2009200125A (ja) * | 2008-02-19 | 2009-09-03 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2019161046A (ja) * | 2018-03-14 | 2019-09-19 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、撮像装置、および電子機器 |
JP7319075B2 (ja) * | 2019-03-29 | 2023-08-01 | ローム株式会社 | 半導体装置および半導体パッケージ |
-
2004
- 2004-05-28 JP JP2004158984A patent/JP4179225B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005340590A (ja) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10937667B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4463178B2 (ja) | 半導体装置及びその製造方法 | |
US7352063B2 (en) | Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same | |
US9640505B2 (en) | Semiconductor package with trace covered by solder resist | |
US8436250B2 (en) | Metal core circuit element mounting board | |
JP2008016514A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6301763B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
TWI830360B (zh) | 半導體封裝及其製造方法與封裝裝置 | |
TWI782950B (zh) | 半導體裝置 | |
US11380601B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US8664759B2 (en) | Integrated circuit with heat conducting structures for localized thermal control | |
JP2007043071A (ja) | 半導体装置 | |
JP2001127095A (ja) | 半導体装置及びその製造方法 | |
JP2007243215A (ja) | 半導体装置 | |
JP4179225B2 (ja) | 半導体装置及びこれを備えた半導体ユニット | |
JP5000877B2 (ja) | 半導体装置 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI579994B (zh) | 封裝結構 | |
JP4764710B2 (ja) | 半導体装置とその製造方法 | |
JP2008187197A (ja) | 半導体装置及びこれを備えた半導体ユニット | |
JP4084737B2 (ja) | 半導体装置 | |
JP2005327994A (ja) | 半導体装置 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI284969B (en) | Apparatus to reduce occurrences of delamination between flip-chip underfill and UBM structure | |
JP2006210802A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4179225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |