JP2009200125A

JP2009200125A - 半導体装置

Info

Publication number: JP2009200125A
Application number: JP2008038058A
Authority: JP
Inventors: Yasuki Yoshida; 泰樹吉田
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2008-02-19
Filing date: 2008-02-19
Publication date: 2009-09-03

Abstract

【課題】ＣＳＰ構造などの半導体装置において、放熱性に優れ、内蔵する半導体チップの温度上昇を抑えること。
【解決手段】半導体装置は、半導体チップ２１と複数の半田バンプ３０，３２を有する。１個以上の第１半田バンプ３０は、第３配線２９および第１配線２５を介して半導体チップ２１の電極パッド２２に電気的に接続される。１個以上の第２半田バンプ３２は、第４配線３１を介して第２配線２６に接続される。第２配線２６は、第１配線２５および第１配線２５を囲む開口部２７を除いて、半導体チップ２１の表面のほぼ全体を覆っており、半導体チップ２１から発せられる熱を第２半田バンプ３２を介して回路基板に効率よく伝えるのに寄与する。第２半田バンプ３２は、半導体チップ２１の別の電極パッドに電気的に接続される。
【選択図】図２

Description

この発明は、半導体チップを内蔵する半導体装置に関する。

従来、内蔵する半導体チップとほぼ同じ大きさの半導体装置が公知である。このような半導体装置の構造として、例えばＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）構造がある。ＣＳＰ構造では、半導体装置の大きさは、内蔵する半導体チップとほぼ同じか、それよりもわずかに大きい程度である。

図３は、ＣＳＰ構造の半導体装置を説明する平面図である。図３に示すように、パッケージ１の一方の、図示しない回路基板に接続される側の表面には、複数個の半田バンプ２が露出して設けられている。半導体チップ３は、パッケージ１の内部に設けられており、絶縁膜４により封止されている。半導体チップ３の表面には電極パッド５が設けられている。電極パッド５と半田バンプ２は、配線６により電気的に接続されている。半田バンプ２は、半導体チップ３の入出力端子となる。

図４は、従来のＣＳＰ構造の半導体装置を説明する平面図である。図５は、図４の切断線Ｖ−Ｖにおける構成を示す断面図である。これらの図に示すように、半導体チップ１１の表面に電極パッド１２が設けられている。電極パッド１２およびそれ以外のチップ表面は、保護膜１３および第１絶縁膜１４により被覆されている。第１絶縁膜１４の上には、配線１５が設けられている。配線１５は、第１絶縁膜１４および保護膜１３のビアを介して電極パッド１２に接続されている。

配線１５の上には、半田バンプ１６が設けられている。なお、図４および図５においては、半田バンプが２個だけ示されているが、実際には、図３に示すように、縦横に複数個の半田バンプが並べられている。通常、従来の半導体装置では、複数個の半田バンプがそれぞれ接続する配線は、同一配線層に形成されている。すなわち、図５に示すように、左側の半田バンプが接続する配線と、右側の半田バンプが接続する配線は、第１絶縁膜１４の上の同じ配線層に設けられている。半田バンプ１６は、配線１５を介して電極パッド１２に電気的に接続されている。半田バンプ１６を除いて、第１絶縁膜１４の表面と配線１５の表面は、第２絶縁膜１７により被覆されている。

上述したＣＳＰ構造では、ＣＳＰ以外の一般的な半導体パッケージを用いた構造に比べて、放熱能力が小さい。その要因の一つに、小型化によってパッケージの表面積が減り、パッケージの表面から空気中への熱放散量が減ることが挙げられる。また、別の要因として、放熱フィンを兼ねたリードフレームがないため、リードフレームを介して回路基板への熱伝導が起こらないことが挙げられる。そこで、ＣＳＰ構造の半導体装置において、半導体チップの電極パッドと回路基板との電気的な接続に供せられる半田バンプの他に、放熱用の半田バンプを備えた装置が提案されている（例えば、特許文献１参照。）。

特開２００５−３４０５９０号公報

しかしながら、パワー半導体素子を有する半導体チップ（以下、パワー半導体チップとする）の場合、パワー半導体素子でない通常の半導体素子で構成される半導体チップ（非パワー半導体チップとする）よりも電力損失が大きいので、発熱量が非パワー半導体チップよりも大きくなる。このため、セラミック基板などの放熱性の高い基板にパワー半導体チップを搭載したり、パワー半導体チップに放熱フィンを接続するなどの工夫が必要となる。セラミック基板や放熱フィンを用いることは、コストの削減の妨げとなったり、パッケージの小型化の妨げとなるという問題点がある。また、前記特許文献１に開示された半導体装置では、放熱用の半田バンプを設ける分だけ、パッケージが大きくなるため、パッケージの小型化の妨げとなるという問題点がある。

この発明は、上述した従来技術による問題点を解消するため、放熱性に優れ、内蔵する半導体チップの温度上昇を抑えることができる半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、半導体チップと複数の半田バンプを備えた半導体装置において、複数の前記半田バンプのうちの１個以上の第１半田バンプが第１配線を介して前記半導体チップに接続され、複数の前記半田バンプのうちの１個以上の第２半田バンプに接続される第２配線が、前記第１配線および前記第１配線を囲む開口部を除いて、前記半導体チップの表面のほぼ全体を覆うことを特徴とする。

また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記第２配線が１個設けられており、前記第２配線に複数個の前記第２半田バンプが接続されていることを特徴とする。

また、請求項３の発明にかかる半導体装置は、請求項１に記載の発明において、前記第２配線が複数個設けられ、それぞれの前記第２配線に１個以上の前記第２半田バンプが接続されており、複数の前記第２配線により前記半導体チップの表面のほぼ全体が覆われていることを特徴とする。

また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記第２半田バンプが前記第２配線を介して前記半導体チップに接続されていることを特徴とする。

また、請求項５の発明にかかる半導体装置は、請求項４に記載の発明において、前記第１配線および前記第２配線が前記半導体チップの異なる電極パッドに電気的に接続されていることを特徴とする。

この発明によれば、第２配線が半導体チップの表面のほぼ全面に設けられているので、半導体チップから発せられる熱を、第２配線および第２半田バンプを介して、半導体装置を搭載する回路基板に効率よく伝えることができる。

本発明にかかる半導体装置によれば、放熱性に優れ、内蔵する半導体チップの温度上昇を抑えることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。

図１は、本発明の実施の形態にかかる半導体装置を説明する平面図である。図２は、図１の切断線II−IIにおける構成を示す断面図である。これらの図に示すように、半導体チップ２１の表面に電極パッド２２が設けられている。電極パッド２２およびそれ以外のチップ表面は、保護膜２３および第１絶縁膜２４により被覆されている。第１絶縁膜２４の上には、第１配線２５および第２配線２６が設けられている。

第１配線２５は、第１絶縁膜２４および保護膜２３のビアを介して電極パッド２２に接続されている。第２配線２６は、第１絶縁膜２４の表面のうち、第１配線２５が設けられている部分を除く、ほぼ全部を被覆している。第１配線２５と第２配線２６の間には、隙間となる開口部２７が設けられている。すなわち、第１配線２５と第２配線２６は、この開口部２７によって離されており、短絡しないようになっている。

第１配線２５の一部および第２配線２６の一部は、第２絶縁膜２８により被覆されている。また、開口部２７は、第２絶縁膜２８により埋められている。第２絶縁膜２８の上には、第３配線２９が設けられている。この第３配線２９は、第２絶縁膜２８の開口部において第１配線２５に接続されている。第３配線２９の上には、第１半田バンプ３０が設けられている。従って、第１半田バンプ３０は、第３配線２９および第１配線２５を介して電極パッド２２に電気的に接続されている。

第２配線２６の、第２絶縁膜２８により被覆されていない部分の上には、第４配線３１が設けられている。第４配線３１の上には、第２半田バンプ３２が設けられている。第２配線２６は、図２には現れていない別の電極パッドに、図示されていないビアや他の配線を介して電気的に接続されている。従って、第２半田バンプ３２は、第４配線３１、第２配線２６および図示されていないビアや他の配線を介して、図２には現れていない電極パッドに電気的に接続されている。

ここで、図１および図２においては、半田バンプが２個だけ示されているが、実際には、図３に示すように、縦横に複数個の半田バンプが並べられている。そして、例えば、第２配線２６には、第４配線３１を介して複数の第２半田バンプ３２が電気的に接続されている。

第２絶縁膜２８の表面、第３配線２９の表面および第４配線３１の表面のうち、第１半田バンプ３０および第２半田バンプ３２により覆われていない部分は、第３絶縁膜３３により被覆されている。なお、図２に示す例では、第４配線３１の表面のうち、第１半田バンプ３０および第２半田バンプ３２により覆われていない部分は、図に現れていないか、または存在しない。

ここで、各部の材質および寸法を例示すると、次の通りである。半導体チップ２１は、例えば電源の制御などに用いられるパワー半導体素子により構成されている。そして、この半導体装置のパッケージ構造は、例えばＣＳＰ構造である。電極パッド２２は、例えばアルミニウムでできており、例えば３μｍの厚さを有する。保護膜２３は、例えば窒化シリコンでできており、例えば１μｍの厚さを有する。第１絶縁膜２４は、例えばポリイミド樹脂でできている。第１配線２５は、例えば銅でできており、例えば５μｍの厚さを有する。第３絶縁膜３３は、例えばポリイミド樹脂でできており、例えば５μｍの厚さを有する。その他の構成部については、任意である。

以上説明したように、実施の形態によれば、第２配線２６が半導体チップ２１のほぼ全面に設けられているので、半導体チップ２１から発せられる熱を、第２配線２６、第４配線３１および第２半田バンプ３２を介して回路基板に効率よく伝えることができる。つまり、放熱性に優れるので、半導体チップ２１の温度が上昇するのを抑えることができる。従って、セラミック基板等の高価な基板や放熱フィンを用いる必要がないので、コストを削減することができる。また、パッケージを小型化することができる。さらに、半導体チップ２１と回路基板との電気的な接続に寄与しない、放熱のためだけの配線や半田バンプを設けずに済むので、パッケージを小型化することができる。

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、第１配線２５と第２配線２６は、同じ配線層に形成されていてもよいし、異なる配線層に形成されていてもよい。また、実施の形態中に記載した寸法や材質などは一例であり、本発明はそれらに限定されるものではない。さらに、半田バンプが縦横に並べられた実際の構成（図３参照）において、複数の半田バンプのうち、１個が前記第２半田バンプ３２であり、それ以外が前記第１半田バンプ３０であってもよいし、前記第２半田バンプ３２が２個以上設けられていてもよい。第２半田バンプ３２が２個以上設けられている場合、各第２半田バンプ３２に電気的に接続されるそれぞれの第２配線２６は、例えば第１絶縁膜２４の表面のうちの例えば１／２程度、１／３程度または１／４程度というように、第１絶縁膜２４の表面の一部を被覆しており、すべての第２配線２６を組み合わせた配線が、第１絶縁膜２４の表面のほぼ全部を被覆するようになっていればよい。

以上のように、本発明にかかる半導体装置は、内蔵する半導体チップとほぼ同じ大きさの半導体装置、例えばＣＳＰ構造の半導体装置に有用であり、特に、パワー半導体素子を内蔵するＣＳＰ構造の半導体装置に適している。

本発明の実施の形態にかかる半導体装置を説明する平面図である。図１の切断線II−IIにおける構成を示す断面図である。ＣＳＰ構造の半導体装置を説明する平面図である。従来のＣＳＰ構造の半導体装置を説明する平面図である。図４の切断線Ｖ−Ｖにおける構成を示す断面図である。

符号の説明

２１半導体チップ
２２電極パッド
２５第１配線
２６第２配線
２７開口部
３０第１半田バンプ
３２第２半田バンプ

Claims

半導体チップと複数の半田バンプを備えた半導体装置において、
複数の前記半田バンプのうちの１個以上の第１半田バンプが第１配線を介して前記半導体チップに接続され、複数の前記半田バンプのうちの１個以上の第２半田バンプに接続される第２配線が、前記第１配線および前記第１配線を囲む開口部を除いて、前記半導体チップの表面のほぼ全体を覆うことを特徴とする半導体装置。
前記第２配線が１個設けられており、前記第２配線に複数個の前記第２半田バンプが接続されていることを特徴とする請求項１に記載の半導体装置。
前記第２配線が複数個設けられ、それぞれの前記第２配線に１個以上の前記第２半田バンプが接続されており、複数の前記第２配線により前記半導体チップの表面のほぼ全体が覆われていることを特徴とする請求項１に記載の半導体装置。
前記第２半田バンプが前記第２配線を介して前記半導体チップに接続されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
前記第１配線および前記第２配線が前記半導体チップの異なる電極パッドに電気的に接続されていることを特徴とする請求項４に記載の半導体装置。