JP2019161046A - 半導体装置、撮像装置、および電子機器 - Google Patents

半導体装置、撮像装置、および電子機器 Download PDF

Info

Publication number
JP2019161046A
JP2019161046A JP2018046712A JP2018046712A JP2019161046A JP 2019161046 A JP2019161046 A JP 2019161046A JP 2018046712 A JP2018046712 A JP 2018046712A JP 2018046712 A JP2018046712 A JP 2018046712A JP 2019161046 A JP2019161046 A JP 2019161046A
Authority
JP
Japan
Prior art keywords
plating film
semiconductor device
film pattern
semiconductor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018046712A
Other languages
English (en)
Inventor
貴弘 亀井
Takahiro Kamei
貴弘 亀井
大塚　洋一
Yoichi Otsuka
洋一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018046712A priority Critical patent/JP2019161046A/ja
Priority to PCT/JP2019/005808 priority patent/WO2019176454A1/ja
Priority to US16/978,576 priority patent/US11488893B2/en
Publication of JP2019161046A publication Critical patent/JP2019161046A/ja
Priority to US18/046,387 priority patent/US20230060413A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】面内方向において高い平坦性を有する半導体装置を提供する。【解決手段】この半導体装置は、半導体基板と、第１のめっき膜パターンと、第２のめっき膜パターンと、絶縁層とを有する。半導体基板は、第１の面と、その第１の面と反対側の第２の面とを有する。第１のめっき膜パターンは、第１の面のうちの第１の領域部分を覆う第１の部分と、その第１の部分の一部を覆うように積層された第２の部分とを含む。第２のめっき膜パターンは、第１の面のうちの第１の領域部分と異なる第２の領域部分を覆う第３の部分と、その第３の部分の一部を覆うように積層された第４の部分とを含む。絶縁層は、第２の部分と第４の部分との間を埋める。【選択図】図１Ａ

Description

本開示は、半導体装置、ならびにこれを備えた撮像装置および電子機器に関する。
これまでに、表面に半導体素子が形成された半導体基板と、その半導体基板を表面から裏面に至るまで貫通し半導体素子と接続された貫通電極とを有する半導体装置が提案されている（例えば特許文献１）。
特開２００５−６４４５１号公報
このような半導体装置は、例えば半導体基板の裏面において他の基板と対向するように配置され、貫通電極が他の基板の端子と接続されることが多い。
したがって、貫通電極が露出した半導体基板の裏面は、面内方向において高い平坦性を有することが望まれる。
本開示の一実施形態としての半導体装置は、半導体基板と、第１のめっき膜パターンと、第２のめっき膜パターンと、絶縁層とを有する。半導体基板は、第１の面と、その第１の面と反対側の第２の面とを有する。第１のめっき膜パターンは、第１の面のうちの第１の領域部分を覆う第１の部分と、その第１の部分の一部を覆うように積層された第２の部分とを含む。第２のめっき膜パターンは、第１の面のうちの第１の領域部分と異なる第２の領域部分を覆う第３の部分と、その第３の部分の一部を覆うように積層された第４の部分とを含む。絶縁層は、第２の部分と第４の部分との間を埋める。
本開示の一実施形態としての半導体装置によれば、面内方向において高い平坦性を確保することができる。
なお、本開示の効果はこれに限定されるものではなく、以下に記載のいずれの効果であってもよい。
本開示の第１の実施の形態に係る半導体装置の全体構成例を表す断面図である。 図１Ａに示した半導体装置を表す平面図である。 図１Ａに示した半導体装置の製造方法の一工程を表す断面図である。 図２Ａに続く一工程を表す断面図である。 図２Ｂに続く一工程を表す断面図である。 図２Ｃに続く一工程を表す断面図である。 図２Ｄに続く一工程を表す断面図である。 図２Ｅに続く一工程を表す断面図である。 図２Ｆに続く一工程を表す断面図である。 図２Ｇに続く一工程を表す断面図である。 第１の実施の形態の第１の変形例としての半導体装置の全体構成例を表す断面図である。 図３Ａに示した第１の実施の形態の第１の変形例としての半導体装置の全体構成例を表す平面図である。 第１の実施の形態の第２の変形例としての半導体装置の全体構成例を表す平面図である。 第１の実施の形態の第３の変形例としての半導体装置の全体構成例を表す断面図である。 図５Ａに示した第１の実施の形態の第３の変形例としての半導体装置の全体構成例を表す平面図である。 第１の実施の形態の第４の変形例としての半導体装置の全体構成例を表す断面図である。 図６Ａに示した第１の実施の形態の第４の変形例としての半導体装置の全体構成例を表す平面図である。 本開示の第２の実施の形態に係る半導体ユニットの全体構成例を表す断面図である。 第２の実施の形態の第１の変形例としての半導体ユニットの全体構成例を表す断面図である。 図８Ａに示した第２の実施の形態の第１の変形例としての半導体ユニットの全体構成例を表す平面図である。 第２の実施の形態の第２の変形例としての半導体ユニットの全体構成例を表す断面図である。 本開示の第３の実施の形態に係る撮像装置の全体構成例を表す断面図である。 本開示の第４の実施の形態に係る電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 本開示のその他の変形例としての半導体装置の全体構成例を表す平面図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．半導体装置の構成例
２．半導体装置の変形例
３．半導体装置を備えた半導体ユニットの構成例
４．半導体ユニットの変形例
５．半導体装置を備えた撮像装置の構成例
６．電子機器への適用例
７．移動体への応用例
８．その他の変形例
＜１．第１の実施の形態：半導体装置の構成例＞
［半導体装置１の構成］
図１Ａおよび図１Ｂは、いずれも本開示の第１の実施の形態としての半導体装置１の全体構成例を模式的に表したものである。図１Ａは、半導体装置１の断面構成を表し、図１Ｂは、半導体装置１の平面構成を表している。図１Ａは、図１Ｂに示したＩＡ−ＩＡ切断線に沿った矢視方向の断面図に相当する。
半導体装置１は、例えば半導体基板１２と、第１めっき膜パターン１６と、第２めっき膜パターン１７と、電気絶縁性を有する平坦化膜１８とを有する。本実施の形態では、半導体基板１２の延在する面をＸＹ面とし、半導体基板１２の厚さ方向をＺ方向とする。
（半導体基板１２）
半導体基板１２は、例えばシリコンなどの半導体材料を含み、表面１２Ａと、その表面１２Ａと反対側の裏面１２Ｂとを有する。表面１２Ａには、絶縁層１５を介して第１めっき膜パターン１６および第２めっき膜パターン１７が設けられている。絶縁層１５は、例えばプラズマ化学気相蒸着法（ＣＶＤ法）により形成され、ＳｉＯ2やＳｉＮなどの絶縁材料を含んでおり、電気絶縁性を示す。一方、裏面１２Ｂは、例えば半導体素子としてのトランジスタ１３や配線１４を含む半導体回路が設けられている。裏面１２Ｂは、その半導体回路を埋設する絶縁層１１によって覆われている。さらに、半導体基板１２は、表面１２Ａから裏面１２Ｂに至る貫通孔１２Ｈを含んでいる。
第１めっき膜パターン１６は、例えばＣｕ（銅）などの高導電性金属からなり、めっき法により形成されるものである。第１めっき膜パターン１６は、表面１２Ａのうちの第１の領域部分Ｒ１に設けられている。第１めっき膜パターン１６は、例えば、めっき膜である。第１めっき膜パターン１６は、第１の領域部分Ｒ１の一部を覆う第１の部分１６Ａと、その第１の部分１６Ａの一部を覆うように積層された第２の部分１６Ｂとを含んでいる。第１めっき膜パターン１６は、貫通孔１２Ｈの内面を覆うように設けられると共に第１の部分１６Ａと接続された貫通孔部分１６Ｃをさらに含んでいる。貫通孔部分１６Ｃは配線１４を介してトランジスタ１３と接続されている。ここで、第１めっき膜パターン１６において、第１の部分１６Ａと貫通孔部分１６Ｃとは、めっき法などにより一体に形成されたものであるとよい。
半導体装置１は、図１Ｂに示したように、後述の第２の領域部分Ｒ２の紙面左側に設けられた第１めっき膜パターン群１６Ｇ１と、第２の領域部分Ｒ２の紙面右側に設けられた第１めっき膜パターン群１６Ｇ２とを有している。第１めっき膜パターン群１６Ｇ１は、例えば５つの第１めっき膜パターン１６からなり、第１めっき膜パターン群１６Ｇ２は、例えば５つの第１めっき膜パターン１６からなる。なお、図１Ｂでは、半導体装置１が１０個の第１めっき膜パターン１６を有する場合を例示しているが、本実施の形態では第１めっき膜パターン１６の数は特に限定されず、１個でもよいし、１０個以外の複数個であってもよい。
第２めっき膜パターン１７は、例えばＣｕ（銅）などの高導電性金属からなり、表面１２Ａのうちの第１の領域部分Ｒ１と異なる第２の領域部分Ｒ２に設けられている。第２の領域部分Ｒ２は、例えば図１Ｂに示したように、第１の領域部分Ｒ１によって取り囲まれている。第２めっき膜パターン１７は、第２の領域部分Ｒ２の一部を覆う第３の部分１７Ａと、その第３の部分１７Ａの一部を覆うように積層された第４の部分１７Ｂとを含んでいる。なお、図１Ｂでは、離散的に設けられた１８個の第２めっき膜パターン１７を半導体装置１が有する場合を例示している。しかしながら、本実施の形態では、第２めっき膜パターン１７の数は１つでもよいし、１８個以外の複数でもよい。
第１めっき膜パターン１６の構成材料と第２めっき膜パターン１７の構成材料とは、実質的に同じであることが望ましい。第１めっき膜パターン１６と第２めっき膜パターン１７とを一括形成でき、半導体装置１を製造する際の生産性向上に有利であるからである。
また、半導体装置１では、第１めっき膜パターン１６と第２めっき膜パターン１７とは、電気的に分離されている。
また、半導体装置１では、複数の第２めっき膜パターン１７は、表面１２Ａに沿った面内方向において第１めっき膜パターン群１６Ｇ１と、第１めっき膜パターン群１６Ｇ２との間に設けられている。
（平坦化膜１８）
平坦化膜１８は、例えばエポキシやポリイミドなどの有機絶縁材料からなり、第２の部分１６Ｂと第４の部分１７Ｂとの間を少なくとも埋めるように設けられている。但し、図１Ａに示した半導体装置１の例では、平坦化膜１８が、絶縁層１５を覆うと共に第１の部分１６Ａと第３の部分１７Ａとの隙間をも埋めるように設けられている。すなわち、第１めっき膜パターン１６のうちの第２の部分１６Ｂの上面１６ＢＳと第２めっき膜パターン１７のうちの第４の部分１７Ｂの上面１７ＢＳとは、いずれも半導体装置１の表面１Ｓに露出している。また、平坦化膜１８の上面１８Ａは、第２の部分１６Ｂの上面１６ＢＳおよび第４の部分１７Ｂの上面１７ＢＳと同様に、表面１Ｓに露出している。ここで、平坦化膜１８の上面１８Ａの高さ位置と、第２の部分１６Ｂの上面１６ＢＳの高さ位置と、第４の部分１７Ｂの上面１７ＢＳの高さ位置とが全て実質的に一致していることが望ましい。他の基板等の部材に実装する際、例えば第１めっき膜パターンと他の基板等に設けられた配線との接続が容易となり、取り扱い性が向上するからである。なお、ここでいう高さ位置とは、表面１２Ａと直交するＺ方向、すなわち高さ方向の位置をいう。
［半導体装置１の製造方法］
次に、図１Ａおよび図１Ｂに加えて、図２Ａ〜図２Ｈを参照して、半導体装置１の製造方法について説明する。図２Ａ〜図２Ｈは、半導体装置１の製造方法における一工程をそれぞれ表す断面図である。
まず、図２Ａに示したように、半導体基板１２の裏面１２Ｂを絶縁層１１が覆うように設けられた構造体１０を用意する。裏面１２Ｂには、トランジスタ１３および配線１４を含む半導体回路が形成されている。
次に、図２Ｂに示したように、半導体基板１２を、裏面１２Ｂと反対側から研磨することで半導体基板１２の厚さを適宜調整し、表面１２Ａを形成する。
次に、図２Ｃに示したように、半導体基板１２の表面１２Ａのうちの第１の領域部分Ｒ１に貫通孔１２Ｈを形成する。貫通孔１２Ｈの形成は、例えば表面１２Ａの一部を覆うようにレジストマスクＲＭ１を選択的に形成したのち、レジストマスクＲＭ１を利用したドライエッチング法により選択的に半導体基板１２を除去することで行う。
次に、図２Ｄに示したように、レジストマスクＲＭ１を除去したのち、全面を覆うように絶縁層１５を形成する。絶縁層１５は、例えばＰＣＶＤ法により形成される。そののち、絶縁層１５のうち、貫通孔１２Ｈの底面を覆う部分のみ、エッチバック法により除去する。これにより、貫通孔１２Ｈの底面である配線１４の一部が露出する。さらに、絶縁層１５のうち、第１の部分１６Ａおよび第３の部分１７Ａが形成される領域以外の領域を覆うように、レジストマスクＲＭ２を選択的に形成する。
次に、図２Ｅに示したように、めっき法により、レジストマスクＲＭ２により覆われていない領域に第１の部分１６Ａおよび第３の部分１７Ａをそれぞれ形成する。
次に、図２Ｆに示したように、レジストマスクＲＭ２を除去したのち、第２の部分１６Ｂおよび第４の部分１７Ｂが形成される領域以外の領域を覆うように、レジストマスクＲＭ３を選択的に形成する。
そののち、図２Ｇに示したように、めっき法により、レジストマスクＲＭ２により覆われていない領域に第２の部分１６Ｂおよび第４の部分１７Ｂをそれぞれ形成したのち、レジストマスクＲＭ３を除去する。これにより、第１めっき膜パターン１６および第２めっき膜パターン１７が完成する。
次に、図２Ｈに示したように、全体を覆うように、すなわち、第２の部分１６Ｂの上面１６ＢＳおよび第４の部分１７Ｂの上面１７ＢＳをも覆うように、塗布法などにより平坦化膜１８を形成する。最後に、全面的にＣＭＰ法などにより平坦化処理を行うことで表面１Ｓを形成する。これにより、図１Ａに示した半導体装置１が完成する。
［半導体装置１の作用効果］
このように、本実施の形態の半導体装置１では、半導体基板１２の表面１２Ａに、半導体回路におけるトランジスタ１３と接続された第１めっき膜パターン１６のほかに、第２めっき膜パターン１７を設けるようにした。この第２めっき膜パターン１７は電気的に孤立したダミーパターンであるが、表面１Ｓに露出した上面１７ＢＳを有している。このように、表面１２Ａに第１めっき膜パターン１６と第２めっき膜パターン１７とを設けることにより、第１めっき膜パターン１６のみを設ける場合と比べて半導体装置１の表面１Ｓに露出しためっき膜の面密度の調整が可能である。このため、半導体装置１全体として、表面１Ｓの面内方向における各めっき膜の厚さ、すなわち、第１の部分１６Ａの厚さと第２の部分１６Ｂの厚さとの合計の厚さのばらつきを低減可能である。したがって、半導体装置１の表面１Ｓの平坦性が向上する。
また、本実施の形態の半導体装置１では、第１めっき膜パターン１６が第１の部分１６Ａと第２の部分１６Ｂとの２層構造を有し、第２めっき膜パターン１７が第３の部分１７Ａと第４の部分１７Ｂとの２層構造を有するようにした。このため、平坦化処理により表面１Ｓを形成する際、第１めっき膜パターン１６のディッシングを有効に防止できる。仮に、特開２０００−３４０５６６号公報の図８などに示された「配線用金属層１６」のように各めっき膜パターンが単層構造であると、本来、保存したい部分まで研磨されてしまうことがある。これに対し、本実施の形態の半導体装置１のように第１めっき膜パターン１６および第２めっき膜パターン１７が２層構造を有することにより、上層である第２の部分１６Ｂおよび第４の部分１７Ｂが露出した段階で平坦化処理を停止できる。そうすることにより、本来、保存したい第１の部分１６Ａや第３の部分１７Ａが研磨されてしまうのを防ぐことができる。
また、本実施の形態の半導体装置１では、第１めっき膜パターン１６および第２めっき膜パターン１７が、逆Ｔ型の断面を有する。すなわち、第１の部分１６Ａの形成面積よりも第２の部分１６Ｂの形成面積のほうが小さい。同様に、第３の部分１７Ａの形成面積よりも第４の部分１７Ｂの形成面積のほうが小さい。このため、第１めっき膜パターン１６および第２めっき膜パターン１７についてのデザインの自由度が向上する。すなわち、例えば特許文献１の図５などに示された「貫通電極１２」のようにＴ型の断面を有する場合と比較して高い設計自由度を有する。第２の部分１６Ｂおよび第４の部分１７Ｂのそれぞれの大きさや配置位置の制約が緩和されるからである。なお、図１Ａおよび図１Ｂでは、複数の第１めっき膜パターン１６において、第１の部分１６Ａの中心位置と第２の部分１６Ｂの中心位置とがそれぞれ互いに一致する場合を例示している。しかしながら、本開示では、第２の部分１６Ｂの少なくとも一部が第１の部分１６Ａの少なくとも一部と積層方向（Ｚ軸方向）において重なり合っていればよい。複数の第２めっき膜パターン１７においても同様である。すなわち、本開示では、第４の部分１７Ｂの少なくとも一部が第３の部分１７Ａの少なくとも一部と積層方向（Ｚ軸方向）において重なり合っていればよい。
また、本実施の形態の半導体装置１では、第２の部分１６Ｂの上面１６ＢＳと、第４の部分１７Ｂの上面１７ＢＳと、平坦化膜１８の上面１８Ａとが全て実質的に同じ高さ位置にあるので、表面１Ｓが高い平坦性を有する。このため、半導体装置１を他の基板等の部材に実装する際、例えば第１めっき膜パターン１６と他の基板等に設けられた配線とを容易に接続することができるなど、高い取り扱い性を有する。
また、本実施の形態の半導体装置１では、第１めっき膜パターン１６の構成材料と第２めっき膜パターン１７の構成材料とが実質的に同じである場合、第１めっき膜パターン１６と第２めっき膜パターン１７とを一括形成できる。したがってこの場合、半導体装置１を製造する際の生産性向上に有利となる。
また、本実施の形態の半導体装置１では、複数の第２めっき膜パターン１７が、表面１２Ａに沿った面内方向において第１めっき膜パターン群１６Ｇ１と、第１めっき膜パターン群１６Ｇ２との間に設けられている。このため、第１めっき膜パターン群１６Ｇ１と、第１めっき膜パターン群１６Ｇ２との間隔が比較的大きい場合、半導体装置１の表面１Ｓに露出しためっき膜の面密度の平均化が効果的になされる。このため、半導体装置１全体として、表面１Ｓの面内方向における各めっき膜の厚さ、すなわち、第１の部分１６Ａの厚さと第２の部分１６Ｂの厚さとの合計の厚さのばらつきを低減可能である。したがって、半導体装置１の表面１Ｓの平坦性が向上する。
＜２．第１の実施の形態の変形例：半導体装置の変形例＞
（２．１ 第１の変形例）
［半導体装置１Ａの構成］
次に、図３Ａおよび図３Ｂを参照して、上記第１の実施の形態における第１の変形例（変形例１という。）としての半導体装置１Ａについて説明する。図３Ａは、半導体装置１Ａの断面構成を表し、図３Ｂは、半導体装置１Ａの平面構成を表している。図３Ａは、図３Ｂに示したIIIＡ−IIIＡ切断線に沿った矢視方向の断面図である。半導体装置１Ａでは、第２の領域部分Ｒ２に設けられた複数の第２めっき膜パターン１７における複数の第３の部分１７Ａ同士が連結されている。この点を除き、変形例１としての半導体装置１Ａは、上記第１の実施の形態における半導体装置１と実質的に同じ構成を有する。
［半導体装置１Ａの作用効果］
変形例１の半導体装置１Ａでは、半導体装置１と比較して、ＸＹ面内において、全体の大きさを拡張することなく、第３の部分１７Ａの面積をより大きくすることができる。よって、変形例１の半導体装置１Ｃは、半導体装置１と比較して、自らの内部において発生した熱を、より効率的に外部へ放出するのに有利である。なお、変形例１の半導体装置１Ａでは、全ての第２めっき膜パターン１７における第３の部分１７Ａを連結するようにしたが、本開示はこれに限定されるものではない。例えば、複数の第２めっき膜パターン１７における第３の部分１７Ａのうち、任意の２以上の第３の部分１７Ａ同士を連結するようにしてもよい。
（２．２ 第２の変形例）
［半導体装置１Ｂの構成］
図４は、上記第１の実施の形態における第２の変形例（変形例２という。）としての半導体装置１Ｂの平面構成を表している。変形例２としての半導体装置１Ｂは、任意の２以上の第３の部分１７Ａ同士を連結した群が複数、互いに分離して配設されるようにしたものである。具体的には、半導体装置１Ｂでは、複数の第２めっき膜パターン１７のうち例えば紙面左側に位置する第１の群１７Ｇ１と紙面右側に位置する第２の群１７Ｇ２とが、互いに分離して配設されている。第１の群１７Ｇ１を構成する複数の第２めっき膜パターン１７における第３の部分１７Ａ同士は連結されて一体化しており、第２の群１７Ｇ２を構成する複数の第２めっき膜パターン１７における第３の部分１７Ａ同士も連結されて一体化している。
（２．３ 第３の変形例）
［半導体装置１Ｃの構成］
次に、図５Ａおよび図５Ｂを参照して、上記第１の実施の形態における第３の変形例（変形例３という。）としての半導体装置１Ｃについて説明する。図５Ａは、半導体装置１Ｃの断面構成を表し、図５Ｂは、半導体装置１Ｃの平面構成を表している。図５Ａは、図５Ｂに示したＶＡ−ＶＡ切断線に沿った矢視方向の断面図である。半導体装置１Ｃでは、第２の領域部分Ｒ２に設けられた複数の第２めっき膜パターン１７の一部の第２めっき膜パターン１７−１における複数の第３の部分１７Ａ同士が連結されている。複数の第２めっき膜パターン１７のうちの他の第２めっき膜パターン１７−２における複数の第３の部分１７Ａ同士は、互いに分離されている。また、半導体基板１２が、表面１２Ａから裏面１２Ｂに至る貫通孔１２Ｈ２を含んでいる。第２めっき膜パターン１７−１は、貫通孔１２Ｈ２に設けられると共に第３の部分１７Ａと接続された貫通孔部分１７Ｃをさらに含んでいる。さらに、半導体基板１２における裏面１２Ｂの近傍には、例えば絶縁層１１に埋設された接地端子ＧＮＤが配設されており、貫通孔部分１７Ｃはこの接地端子ＧＮＤと接続されている。上記の点を除き、変形例３としての半導体装置１Ｃは、上記第１の実施の形態における半導体装置１と実質的に同じ構成を有する。
［半導体装置１Ｃの作用効果］
変形例１の半導体装置１Ｃでは、半導体装置１と比較して、ＸＹ面内において、全体の大きさを拡張することなく、第３の部分１７Ａの面積をより大きくすることができる。よって、変形例３の半導体装置１Ｃは、半導体装置１と比較して、自らの内部において発生した熱を、より効率的に外部へ放出するのに有利である。さらに、第２めっき膜パターン１７の貫通孔部分１７Ｃを接地端子ＧＮＤと接続するようにしたので、よりいっそうの放熱性の向上が期待できる。そのうえ、第２めっき膜パターン１７の寄生容量の調整が可能である。
（２．４ 第４の変形例）
［半導体装置１Ｄの構成］
次に、図６Ａおよび図６Ｂを参照して、上記第１の実施の形態における第４の変形例（変形例４という。）としての半導体装置１Ｄについて説明する。図６Ａは、半導体装置１Ｄの断面構成を表し、図６Ｂは、半導体装置１Ｄの平面構成を表している。図６Ａは、図６Ｂに示したＶＩＡ−ＶＩＡ切断線に沿った矢視方向の断面図である。変形例４としての半導体装置１Ｄでは、変形例３としての半導体装置１Ｃと同様に、第２の領域部分Ｒ２に設けられた一部の第２めっき膜パターン１７−１における複数の第３の部分１７Ａ同士が連結されている。複数の第２めっき膜パターン１７のうちの他の第２めっき膜パターン１７−２における複数の第３の部分１７Ａ同士は、互いに分離されている。また、半導体装置１Ｄでは、半導体基板１２上に、表面１Ｓに露出した導電性パターン２５Ａ〜２５Ｃを含む放熱部２５が絶縁層１５を介して設けられている。導電性パターン２５Ａ〜２５Ｃは、例えばＣｕ（銅）などの高熱伝導性を有する材料により形成され、第２めっき膜パターン１７−１における第３の部分１７Ａと接続されている。上記の点を除き、変形例４としての半導体装置１Ｄは、上記第１の実施の形態における半導体装置１と実質的に同じ構成を有する。
［半導体装置１Ｄの作用効果］
変形例１の半導体装置１Ｄでは、半導体装置１と比較して、ＸＹ面内において、全体の大きさを拡張することなく、第３の部分１７Ａの面積をより大きくすることができる。よって、変形例４の半導体装置１Ｄは、半導体装置１と比較して、自らの内部において発生した熱を、より効率的に外部へ放出するのに有利である。さらに、放熱部２５を設け、第２めっき膜パターン１７−１における第３の部分１７Ａと放熱部２５とを連結するようにしたので、よりいっそうの放熱性の向上が期待できる。
＜３．第２の実施の形態：半導体ユニット＞
［半導体ユニット２の構成］
次に、図７を参照して、本開示の第２の実施の形態としての半導体ユニット２について説明する。図７は、半導体ユニット２の全体構成例を表す断面図である。この半導体ユニット２は、上記第１の実施の形態に係る半導体装置１の表面１Ｓに、配線基板２０を接合するようにしたものである。
図７に示したように、配線基板２０は、表面１Ｓと接する側から、絶縁層１９Ａと、絶縁層１９Ｂと、絶縁層１９Ｃとが順に積層された積層構造を有する。配線基板２０の一端は半導体装置１からはみ出しており、その表面に高熱伝導性を有する金属材料などからなる放熱部２２が設けられている。絶縁層１９Ｂには、例えば信号電流が供給される配線２４が形成されており、配線２４は、絶縁層１９Ａを貫通するビア２３を介して第２の部分１６Ｂと接続されている。一方、絶縁層１９Ｃには、例えばＸ軸方向へ延在する配線２１Ｂが形成されている。配線２１Ｂは、絶縁層１９Ａおよび絶縁層１９Ｂの双方をそれぞれ貫通するビア２１Ａおよびビア２１Ｃを介して、第４の部分１７Ｂおよび放熱部２２とそれぞれ接続されている。
［半導体ユニット２の作用効果］
このように、本実施の形態の半導体ユニット２は、上記第１の実施の形態で説明した半導体装置１を備えるようにしたので、高い平坦性を有する表面１Ｓに、配線基板２０を高い精度で貼り合わされた構造を有する。配線基板２０には放熱部２２が設けられており、半導体装置１における第２めっき膜パターン１７と配線２１Ｂなどを介して接続されている。このため、半導体装置１の内部で発生する熱を効率的に外部へ放出することができ、半導体装置１の安定動作を実現できる。
＜４．第２の実施の形態の変形例：半導体ユニットの変形例＞
（４．１ 第１の変形例）
［半導体ユニット２Ａの構成］
次に、図８Ａおよび図８Ｂを参照して、上記第２の実施の形態における第１の変形例（変形例５という。）としての半導体ユニット２Ａについて説明する。図８Ａは、半導体ユニット２Ａの断面構成を表し、図８Ｂは、半導体ユニット２Ａの平面構成を表している。図８Ａは、図８Ｂに示したVIIIＡ−VIIIＡ切断線に沿った矢視方向の断面図である。半導体ユニット２Ａは、例えば第１めっき膜パターン群１６Ｇ１のうちの一部の第１めっき膜パターン１６の第１の部分１６Ａと、一部の第２めっき膜パターン１７の第３の部分１７Ａとを一体化（共通化ともいう）するようにしたものである。すなわち、例えば１つの第１の部分１６Ａの上に、第２の部分１６Ｂと第４の部分１７Ｂとが並べて配置されている。第１の部分１６Ａの上に設けられた第４の部分１７Ｂは、他の第２めっき膜パターン１７の第４の部分１７Ｂと同様に、ビア２１Ａを介して配線２１Ｂに接続されている。
［半導体ユニット２Ａの作用効果］
変形例５の半導体ユニット２Ａでは、半導体ユニット２と異なり、半導体装置１の内部に設けられたトランジスタ１３と導通する第１の部分１６Ａが直接的にビア２１Ａおよび配線２１Ｂを介して放熱部２２と繋がっている。このため、半導体装置１の内部において発生した熱を、より効率的に外部へ放出するのに有利である。
（４．２ 第２の変形例）
［半導体ユニット２Ｂの構成］
次に、図９を参照して、上記第２の実施の形態における第２の変形例（変形例６という。）としての半導体ユニット２Ｂについて説明する。図９は、半導体ユニット２Ｂの断面構成を表している。半導体ユニット２Ｂは、図６Ａおよび図６Ｂに示した半導体装置１Ｄに配線基板２０Ａを貼り合わせるようにしたものである。半導体装置１Ｄには、表面１Ｓに露出した放熱部２５が形成されている。配線基板２０Ａには、表面に露出した配線２１Ｂ１が設けられており、その配線２１Ｂ１が放熱部２５と当接するように構成されている。配線基板２０Ａには、配線２１Ｂ１とビア２１Ｃとを繋ぐ配線２１Ｂ２がさらに設けられている。これにより、第２めっき膜パターン１７の第３の部分１７Ａは、放熱部２５、配線２１Ｂ１、配線２１Ｂ２およびビア２１Ｃを介して外部の放熱部２２と繋がっている。
＜５．第３の実施の形態：撮像装置＞
［撮像装置３の構成］
次に、図１０を参照して、本開示の第３の実施の形態としての撮像装置３について説明する。図１０は、撮像装置３の全体構成例を表す断面図である。この撮像装置３は、上記第１の実施の形態に係る半導体装置１の表面１Ｓに、センサ構造体３０を接合するようにしたものである。
センサ構造体３０は、半導体装置１の表面１Ｓに近い位置から、絶縁層３１と、半導体基板３２と、透明樹脂層３３と、透明ガラスなどの保護基板３４とが順に積層された構造を有する。センサ構造体３０は、ツインコンタクト３５と、画素アレイ部３６とをさらに含んでいる。
画素アレイ部３６は、画素トランジスタ３７と、フォトダイオードＦＤと、カラーフィルタＣＦと、オンチップレンズＬＮＳとを含む画素が複数個、ＸＹ面内においてアレイ状に配列されたものである。なお、図１０では、５つの画素がＸ軸方向に並ぶ様子を例示しているが、その数はそれに限定されるものではない。
画素アレイ部３６の周辺領域には、例えば画素周辺回路３８と、ツインコンタクト３５とが設けられている。ツインコンタクト３５は、貫通電極３５Ａ，３５Ｂと、それらを繋ぐ連結部３５Ｃを有している。貫通電極３５Ａは、絶縁層３１の一部と半導体基板３２とを貫き、画素周辺回路３８と接続された一端を有する。貫通電極３５Ｂは、絶縁層１１の一部と絶縁層３１と半導体基板３２とを貫き、配線１４と接続された一端を有する。半導体装置１の絶縁層１１に設けられたトランジスタ１３は、例えば画素トランジスタ３７、画素周辺回路３８、およびツインコンタクト３５などを介して画素信号が入力される信号処理回路の一部を構成する。
この撮像装置３では、例えば紙面上方から撮像装置３へ入射する光Ｌもしくは電磁波を電気信号に変換するようになっている。光Ｌは、保護基板３４と透明樹脂層３３とオンチップレンズＬＮＳとを順次透過してフォトダイオードＦＤに入射する。フォトダイオードＦＤにより、入射した光Ｌが光電変換される。画素トランジスタ３７は、その光電変換動作の制御や、光電変換された電気信号を読み出す動作を制御する。
［撮像装置３の作用効果］
このように、本実施の形態の撮像装置３は、上記第１の実施の形態で説明した半導体装置１を備えるようにした。このため、センサ構造体３０と反対側の、優れた平坦性を有する表面１Ｓに、他の実装基板を高い精度で貼り合わせることが可能である。このため、撮像装置３の安定動作が期待できる。
＜６．第４の実施の形態：電子機器への適用例＞
図１１は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
カメラ２０００は、レンズ群などからなる光学部２００１、例えば図１０に示した撮像装置３が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置２００２として、上述した各実施形態に係る撮像装置３を用いることで、安定動作が期待できる。
＜７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１３は、撮像部１２０３１の設置位置の例を示す図である。
図１３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１０に示した撮像装置３を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの安定動作が期待できる。
＜８．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば上記第１の実施の形態の半導体装置１では、第２めっき膜パターン１７の平面形状を円形としたが、本開示はそれに限定されるものではなく、任意に設定可能である。例えば図１４に示したその他の変形例としての半導体装置１Ｅのように、第２めっき膜パターン１７における第３の部分１７Ａおよび第４の部分１７Ｂの各平面形状を矩形としてもよい。また、第１めっき膜パターン１６における第１の部分１６Ａおよび第２の部分１６Ｂの各平面形状についても同様であり、円形に限定されるものではない。さらに、本開示における第１のめっき膜パターンおよび第２のめっき膜パターン、ならびにそれ以外の構成要素の配置位置や形状、寸法は、上記実施の形態等に示したものに限定されず、任意に設定し得る。
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
第１の面と、前記第１の面と反対側の第２の面とを有する半導体基板と、
前記第１の面のうちの第１の領域部分を覆う第１の部分と、前記第１の部分の一部を覆うように積層された第２の部分とを含む第１のめっき膜パターンと、
前記第１の面のうちの前記第１の領域部分と異なる第２の領域部分を覆う第３の部分と、前記第３の部分の一部を覆うように積層された第４の部分とを含む第２のめっき膜パターンと、
前記第２の部分と前記第４の部分との間を埋める絶縁層と
を有する
半導体装置。
（２）
前記第２の部分の上面と、前記第４の部分の上面と、前記絶縁層の上面とが実質的に同じ高さ位置にある
上記（１）記載の半導体装置。
（３）
前記第１のめっき膜パターンの構成材料と前記第２のめっき膜パターンの構成材料とは、実質的に同じである
上記（１）または（２）に記載の半導体装置。
（４）
前記第１のめっき膜パターンと前記第２のめっき膜パターンとは電気的に分離されている
上記（１）から（３）のいずれか１つに記載の半導体装置。
（５）
前記第１のめっき膜パターンの前記第１の部分と、前記第２のめっき膜パターンの前記第３の部分とは一体化されている
上記（１）から（３）のいずれか１つに記載の半導体装置。
（６）
前記半導体基板は、前記第１の面から前記第２の面に至る第１の貫通孔をさらに含み、
前記第１のめっき膜パターンは、前記第１の貫通孔に設けられると共に前記第１の部分と接続された第１の貫通孔部分をさらに含む
上記（１）から（５）のいずれか１つに記載の半導体装置。
（７）
前記半導体基板における前記第２の面の近傍に設けられた半導体素子をさらに有し、
前記第１の貫通孔部分は前記半導体素子と接続されている
上記（６）記載の半導体装置。
（８）
前記半導体基板は、前記第１の面から前記第２の面に至る第２の貫通孔をさらに含み、
前記第２のめっき膜パターンは、前記第２の貫通孔に設けられると共に前記第３の部分と接続された第２の貫通孔部分をさらに含む
上記（７）記載の半導体装置。
（９）
前記半導体基板における前記第２の面の近傍に設けられた接地端子をさらに有し、
前記第２の貫通孔部分は前記接地端子と接続されている
上記（８）記載の半導体装置。
（１０）
複数の前記第１のめっき膜パターンと、
前記第１の面に沿った面内方向において前記複数の第１のめっき膜パターン同士の間に設けられた複数の前記第２のめっき膜パターンと
を有する
上記（６）から（９）のいずれか１つに記載の半導体装置。
（１１）
前記複数の第２のめっき膜パターンにおける複数の前記第３の部分同士が連結されている
上記（１０）記載の半導体装置。
（１２）
前記複数の第３の部分は、外部の放熱部と接続されている
上記（１１）記載の半導体装置。
（１３）
撮像素子と、
前記撮像素子が実装される半導体装置と
を備え、
前記半導体装置は、
第１の面と、前記第１の面と反対側の第２の面とを有する半導体基板と、
前記第１の面のうちの第１の領域部分を覆う第１の部分と、前記第１の部分の一部を覆うように積層された第２の部分とを含む第１のめっき膜パターンと、
前記第１の面のうちの前記第１の領域部分と異なる第２の領域部分を覆う第３の部分と、前記第３の部分の一部を覆うように積層された第４の部分とを含む第２のめっき膜パターンと、
前記第２の部分と前記第４の部分との間を埋める絶縁層と
を有する
撮像装置。
（１４）
撮像素子と、
前記撮像素子が実装される半導体装置と
を備え、
前記半導体装置は、
第１の面と、前記第１の面と反対側の第２の面とを有する半導体基板と、
前記第１の面のうちの第１の領域部分を覆う第１の部分と、前記第１の部分の一部を覆うように積層された第２の部分とを含む第１のめっき膜パターンと、
前記第１の面のうちの前記第１の領域部分と異なる第２の領域部分を覆う第３の部分と、前記第３の部分の一部を覆うように積層された第４の部分とを含む第２のめっき膜パターンと、
前記第２の部分と前記第４の部分との間を埋める絶縁層と
を有する
電子機器。
１，１Ａ〜１Ｅ…半導体装置、１Ｓ…表面、２，２Ａ…半導体ユニット、３…撮像装置、１１…絶縁層、１２…半導体基板、１２Ａ…表面、１２Ｂ…裏面、１２Ｈ…貫通孔、１３…トランジスタ、１４…配線、１５…絶縁層、１６…第１めっき膜パターン、１６Ａ…第１の部分、１６Ｂ…第２の部分、１６ＢＳ…上面、１６Ｃ…貫通孔部分、１６Ｇ１，１６Ｇ２…第１めっき膜パターン群、１７…第２めっき膜パターン、１７Ａ…第３の部分、１７Ｂ…第４の部分、１７ＢＳ…上面、１８…平坦化膜、１８Ａ…上面、１９Ａ〜１９Ｃ…絶縁層、２０…配線基板、２２，２５…放熱部、３０…センサ構造体、３１…絶縁層、３２…半導体基板、３３…透明樹脂層、３４…保護基板、３５…ツインコンタクト、３５Ａ，３５Ｂ…貫通電極、３５Ｃ…連結部、３６…画素アレイ部、３７…画素トランジスタ、３８…画素周辺回路、ＣＦ…カラーフィルタ、ＦＤ…フォトダイオード、ＬＮＳ…オンチップレンズ、Ｒ１…第１の領域部分、Ｒ２…第２の領域部分。

Claims (14)

  1. 第１の面と、前記第１の面と反対側の第２の面とを有する半導体基板と、
    前記第１の面のうちの第１の領域部分を覆う第１の部分と、前記第１の部分の一部を覆うように積層された第２の部分とを含む第１のめっき膜パターンと、
    前記第１の面のうちの前記第１の領域部分と異なる第２の領域部分を覆う第３の部分と、前記第３の部分の一部を覆うように積層された第４の部分とを含む第２のめっき膜パターンと、
    前記第２の部分と前記第４の部分との間を埋める絶縁層と
    を有する
    半導体装置。
  2. 前記第２の部分の上面と、前記第４の部分の上面と、前記絶縁層の上面とが実質的に同じ高さ位置にある
    請求項１記載の半導体装置。
  3. 前記第１のめっき膜パターンの構成材料と前記第２のめっき膜パターンの構成材料とは、実質的に同じである
    請求項１記載の半導体装置。
  4. 前記第１のめっき膜パターンと前記第２のめっき膜パターンとは電気的に分離されている
    請求項１記載の半導体装置。
  5. 前記第１のめっき膜パターンの前記第１の部分と、前記第２のめっき膜パターンの前記第３の部分とは一体化されている
    請求項１記載の半導体装置。
  6. 前記半導体基板は、前記第１の面から前記第２の面に至る第１の貫通孔をさらに含み、
    前記第１のめっき膜パターンは、前記第１の貫通孔に設けられると共に前記第１の部分と接続された第１の貫通孔部分をさらに含む
    請求項１記載の半導体装置。
  7. 前記半導体基板における前記第２の面の近傍に設けられた半導体素子をさらに有し、
    前記第１の貫通孔部分は前記半導体素子と接続されている
    請求項６記載の半導体装置。
  8. 前記半導体基板は、前記第１の面から前記第２の面に至る第２の貫通孔をさらに含み、
    前記第２のめっき膜パターンは、前記第２の貫通孔に設けられると共に前記第３の部分と接続された第２の貫通孔部分をさらに含む
    請求項７記載の半導体装置。
  9. 前記半導体基板における前記第２の面の近傍に設けられた接地端子をさらに有し、
    前記第２の貫通孔部分は前記接地端子と接続されている
    請求項８記載の半導体装置。
  10. 複数の前記第１のめっき膜パターンと、
    前記第１の面に沿った面内方向において前記複数の第１のめっき膜パターン同士の間に設けられた複数の前記第２のめっき膜パターンと
    を有する
    請求項６記載の半導体装置。
  11. 前記複数の第２のめっき膜パターンにおける複数の前記第３の部分同士が連結されている
    請求項１０記載の半導体装置。
  12. 前記複数の第３の部分は、外部の放熱部と接続されている
    請求項１１記載の半導体装置。
  13. 撮像素子と、
    前記撮像素子が実装される半導体装置と
    を備え、
    前記半導体装置は、
    第１の面と、前記第１の面と反対側の第２の面とを有する半導体基板と、
    前記第１の面のうちの第１の領域部分を覆う第１の部分と、前記第１の部分の一部を覆うように積層された第２の部分とを含む第１のめっき膜パターンと、
    前記第１の面のうちの前記第１の領域部分と異なる第２の領域部分を覆う第３の部分と、前記第３の部分の一部を覆うように積層された第４の部分とを含む第２のめっき膜パターンと、
    前記第２の部分と前記第４の部分との間を埋める絶縁層と
    を有する
    撮像装置。
  14. 撮像素子と、
    前記撮像素子が実装される半導体装置と
    を備え、
    前記半導体装置は、
    第１の面と、前記第１の面と反対側の第２の面とを有する半導体基板と、
    前記第１の面のうちの第１の領域部分を覆う第１の部分と、前記第１の部分の一部を覆うように積層された第２の部分とを含む第１のめっき膜パターンと、
    前記第１の面のうちの前記第１の領域部分と異なる第２の領域部分を覆う第３の部分と、前記第３の部分の一部を覆うように積層された第４の部分とを含む第２のめっき膜パターンと、
    前記第２の部分と前記第４の部分との間を埋める絶縁層と
    を有する
    電子機器。
JP2018046712A 2018-03-14 2018-03-14 半導体装置、撮像装置、および電子機器 Pending JP2019161046A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018046712A JP2019161046A (ja) 2018-03-14 2018-03-14 半導体装置、撮像装置、および電子機器
PCT/JP2019/005808 WO2019176454A1 (ja) 2018-03-14 2019-02-18 半導体装置、撮像装置、および電子機器
US16/978,576 US11488893B2 (en) 2018-03-14 2019-02-18 Semiconductor device, imaging unit, and electronic apparatus
US18/046,387 US20230060413A1 (en) 2018-03-14 2022-10-13 Semiconductor device, imaging unit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018046712A JP2019161046A (ja) 2018-03-14 2018-03-14 半導体装置、撮像装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2019161046A true JP2019161046A (ja) 2019-09-19

Family

ID=67906624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018046712A Pending JP2019161046A (ja) 2018-03-14 2018-03-14 半導体装置、撮像装置、および電子機器

Country Status (3)

Country Link
US (2) US11488893B2 (ja)
JP (1) JP2019161046A (ja)
WO (1) WO2019176454A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201814A1 (ja) * 2021-03-24 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340566A (ja) 1999-05-28 2000-12-08 Hitachi Ltd 半導体装置の製造方法
JP4634045B2 (ja) 2003-07-31 2011-02-16 富士通株式会社 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体
JP4084737B2 (ja) * 2003-11-20 2008-04-30 松下電器産業株式会社 半導体装置
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP4179225B2 (ja) * 2004-05-28 2008-11-12 ヤマハ株式会社 半導体装置及びこれを備えた半導体ユニット
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2011249430A (ja) * 2010-05-24 2011-12-08 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
JP6315262B2 (ja) 2014-06-12 2018-04-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
US9502344B2 (en) * 2014-10-06 2016-11-22 Viagan Ltd. Wafer level packaging of electronic device
KR102144646B1 (ko) * 2016-05-31 2020-08-13 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201814A1 (ja) * 2021-03-24 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置

Also Published As

Publication number Publication date
US20230060413A1 (en) 2023-03-02
US11488893B2 (en) 2022-11-01
US20210020546A1 (en) 2021-01-21
WO2019176454A1 (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
WO2018030139A1 (ja) 撮像素子パッケージおよびカメラモジュール
JP2018117027A (ja) 固体撮像素子、電子装置、および、固体撮像素子の製造方法
CN111886855B (zh) 摄像装置和电子设备
WO2020045142A1 (ja) 撮像装置および電子機器
WO2022044553A1 (ja) 半導体装置、および、半導体装置の製造方法
US20230060413A1 (en) Semiconductor device, imaging unit, and electronic apparatus
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
WO2022153671A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
JP7462620B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
US20240222410A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic equipment
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2024024794A1 (ja) 電子デバイス
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
US20220208718A1 (en) Semiconductor package, electronic apparatus, and method for manufacturing semiconductor package
WO2024095610A1 (ja) 電子デバイス
US20240088010A1 (en) Semiconductor device and imaging device
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
JP2024046568A (ja) 半導体パッケージ、半導体モジュール、半導体装置、および、半導体パッケージの製造方法
JP2024038720A (ja) 光検出装置
JP2023151011A (ja) 発光装置、発光装置の製造方法、測距装置
JP2023059071A (ja) 光検出装置および測距装置