WO2022201814A1 - 半導体装置、撮像装置 - Google Patents

半導体装置、撮像装置 Download PDF

Info

Publication number
WO2022201814A1
WO2022201814A1 PCT/JP2022/002109 JP2022002109W WO2022201814A1 WO 2022201814 A1 WO2022201814 A1 WO 2022201814A1 JP 2022002109 W JP2022002109 W JP 2022002109W WO 2022201814 A1 WO2022201814 A1 WO 2022201814A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
wiring
substrate
rewiring
region
Prior art date
Application number
PCT/JP2022/002109
Other languages
English (en)
French (fr)
Inventor
友梨子 山野
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2023508700A priority Critical patent/JPWO2022201814A1/ja
Priority to CN202280022090.7A priority patent/CN116998012A/zh
Publication of WO2022201814A1 publication Critical patent/WO2022201814A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present technology relates to a semiconductor device and an imaging device, and for example, to a semiconductor device and an imaging device in which wirings formed on a substrate surface are adjusted to have a uniform film thickness.
  • back-illuminated solid-state imaging devices that use the back side of the semiconductor substrate as the light incident surface are widespread.
  • Such a back-illuminated solid-state imaging device is joined such that the wiring layers of the first semiconductor device that performs signal processing and the wiring layers of the second semiconductor device that is the back-illuminated solid-state imaging device face each other. , is proposed to be integrated into one chip (see, for example, Patent Document 1).
  • wiring for extracting signals from wiring layers to the outside is formed, for example, by electrolytic plating on the substrate of the first semiconductor element. Due to, for example, restrictions on the layout of the wiring, there is a possibility that regions of dense wiring and regions of sparse wiring may coexist. If there is a difference in density between wirings, there will be a difference in density of electric lines of force during plating.
  • This technology was developed in view of this situation, and is designed to prevent differences in wiring height.
  • a semiconductor device includes a substrate, a wiring layer on a first surface of the substrate, and a first wiring layer provided on a second surface of the substrate facing the first surface. and a through electrode that connects the second wiring and the first wiring in the wiring layer and penetrates the substrate, and a part of the first wiring has an uneven region. It is a device.
  • An imaging device includes a first chip on which a solid-state imaging element is formed, and a second chip that processes a signal from the first chip, the second chip comprising: a substrate, a wiring layer on a first surface of the substrate, a first wiring provided on a second surface of the substrate facing the first surface, and a second wiring in the wiring layer and a through electrode penetrating through the substrate, wherein a part of the first wiring has an uneven region.
  • a through electrode that connects the second wiring and the first wiring in the wiring layer and penetrates the substrate, and a part of the first wiring has an uneven region.
  • An imaging device includes a first chip on which a solid-state imaging element is formed, and a second chip that processes signals from the first chip.
  • the second chip is configured to include the semiconductor device.
  • the imaging device may be an independent device, or may be an internal block that constitutes one device.
  • FIG. 1 is a diagram illustrating a configuration example of an embodiment of a semiconductor device to which the present technology is applied;
  • FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device according to a first embodiment;
  • FIG. FIG. 4 is a diagram for explaining determination of wiring density; It is a figure for demonstrating manufacture of a semiconductor device. It is a figure for demonstrating manufacture of a semiconductor device.
  • FIG. 10 is a cross-sectional view showing a configuration example of a semiconductor device according to a second embodiment; It is a figure for demonstrating manufacture of a semiconductor device. It is a figure for demonstrating manufacture of a semiconductor device.
  • FIG. 11 is a cross-sectional view showing a configuration example of a semiconductor device according to a third embodiment; FIG.
  • FIG. 14 is a cross-sectional view showing a configuration example of a semiconductor device according to a fourth embodiment
  • FIG. 11 is a cross-sectional view showing a configuration example of a semiconductor device according to a fifth embodiment
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device according to a sixth embodiment
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device according to a seventh embodiment; It is a figure for demonstrating manufacture of a semiconductor device. It is a figure for demonstrating manufacture of a semiconductor device.
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device according to an eighth embodiment;
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device according to a ninth embodiment;
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device according to a tenth embodiment;
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device according to an eleventh embodiment; It is a figure for demonstrating manufacture of a semiconductor device. It is a figure which shows an example of an electronic device.
  • 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system;
  • FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU;
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit;
  • a semiconductor device including an imaging device chip such as a CCD (Charged-Coupled Device) or a CMOS (Complementary Metal-Oxide Semiconductor).
  • Light-receiving elements such as PD (Photo Diode), MEMS (Micro Electro Mechanical Systems) elements such as optical switches and mirror devices, Laser Diodes (LDs) and LEDs (Light Emitting Diodes), Vertical cavity surface emitting lasers ( It can also be applied to a semiconductor device including a chip of an optical element such as a light emitting element such as a vertical cavity surface emitting laser (VCSEL).
  • PD Photo Diode
  • MEMS Micro Electro Mechanical Systems
  • LDs Laser Diodes
  • LEDs Light Emitting Diodes
  • VCSEL vertical cavity surface emitting laser
  • FIG. 1 is a plan view showing a configuration example of a semiconductor device 11a according to the first embodiment.
  • FIG. 2 is a cross-sectional view showing a configuration example of the semiconductor device 11a taken along line segment A-A' in the upper diagram of FIG.
  • the semiconductor device 11a has a silicon substrate 32 on a wiring layer 31, and an insulating film 33 is formed on the silicon substrate 32.
  • a rewiring 22 - 7 is provided on the insulating film 33 .
  • the rewiring 22-7 is formed on the surface on which the insulating film 33 is formed (hereinafter referred to as the upper surface).
  • FIG. 1 is a diagram showing a configuration example of part of the upper surface of the semiconductor device 11a, and rewirings 22-1 to 22-9 are formed in part of the semiconductor device 11a.
  • the rewirings 22-1 to 22-5 are formed in the left region in the drawing
  • the rewirings 22-6 and 22-7 are formed in the upper right region in the drawing
  • the rewirings 22-8 and 22-9 are formed in the upper right region. , are formed in the lower right region in the figure.
  • the rewirings 22-1 to 22-9 will simply be referred to as the rewirings 22 when there is no need to distinguish them individually. Other parts are similarly described.
  • One end of the rewiring 22 is connected to the through-electrode 21, and the other end is provided with an uneven formation region 23.
  • one end of the rewiring 22-1 is connected to the through electrode 21-1, and the other end thereof is provided with the irregularity forming region 23-1.
  • a through electrode 21-7 is connected to one end of the rewiring 22-7, and as shown in FIG. 36 is connected. Other through electrodes 21 are similarly electrically connected to the wiring layer 31 .
  • the rewiring 22 is made of Cu (copper), for example.
  • the through electrode 21-7 is formed on the insulating film 33, the barrier metal film 34, and the seed film 35 laminated on the side surface of the through hole.
  • the through electrode 21-7 is formed integrally with the rewiring 22-7.
  • Inorganic films such as SiO2, SiN, SiON, and low-k films can be used as the material of the insulating film 33 .
  • As materials for the barrier metal film 34 tantalum (Ta), titanium (Ti), tungsten (W), zirconium (Zr), and their nitride films and carbide films can be used.
  • An uneven formation region 23-7 is formed in the rewiring 22-7.
  • a non-through hole 41 having the same configuration as the through electrode 21-7 is formed in the irregularity forming region 23-7.
  • One non-through hole 41 is formed in the example shown in FIG. The non-through hole 41 is provided to reduce the influence of the wiring density difference of the rewiring 22 .
  • the rewiring 22 includes the through electrode 21 and the irregularity formation region 23 (the non-through holes 41 formed in the irregularity formation region 23). I will continue to explain.
  • the rewiring 22 arranged on the upper surface of the semiconductor device 11a has layout restrictions, and there are cases where the rewiring 22 cannot be arranged on the entire upper surface.
  • the upper surface of the semiconductor device 11a has a region where the rewiring 22 is formed and a region where the rewiring 22 is not formed.
  • the rewiring 22 is formed by electrolytic plating, for example. Therefore, if there is a difference in the density of the rewiring 22, a difference in the density of the lines of electric force will occur, and as a result, the height (thickness) of the rewiring 22 may vary from place to place. Specifically, since the electric field concentrates on the rewiring 22 in a region where the density of the rewiring 22 is low, the height of the rewiring 22 increases (the film thickness increases). On the other hand, since the electric field is dispersed in the rewiring 22 in the region where the density of the rewiring 22 is high, the height of the rewiring 22 is lowered (thickness is reduced).
  • the rewiring lines 22 formed in the semiconductor device 11a are formed in the uneven formation region 23 as shown in FIG. A non-through hole 41 is formed.
  • the non-through holes 41 in the rewiring 22 that may be thickened, the extra material of the rewiring 22 is absorbed by the non-through holes 41, and the film thickness of the rewiring 22 is increased. can be prevented.
  • FIG. 2 shows the case where one non-through hole 41 is formed in the irregularity forming region 23, a plurality of non-through holes 41 may be formed (described later as a second embodiment).
  • the depth and width (size) of the non-through holes 41 may be set according to the degree of sparseness of the rewirings 22 .
  • the area to be plated on the upper surface of the semiconductor device 11 (the area where the rewiring 22 including the through electrode 21 is formed) is uniform over the entire upper surface, so that adjustment can be made in the irregularity forming area 23. It is configured.
  • the area to be plated around the rewiring 22 can be adjusted by changing the number, depth, diameter, etc. of the non-through holes 41 provided in the concave-convex forming region 23 . . That is, the shape of the non-through hole 41 can be designed according to the degree of density difference of the rewirings 22, and the height variation of the rewirings 22 can be eliminated.
  • the depth of the non-through holes 41 may be increased, or the size (diameter) of the opening may be increased.
  • the depth of the non-through hole 41 may be provided to a position that does not contact the wiring layer 31 , in other words, to a position that does not penetrate the silicon substrate 32 .
  • the rewiring 22 tends to be low (film thickness is thin) in the vicinity of the through electrode 21, if the non-through hole 41 is formed near the through electrode 21, the rewiring 22 near the through electrode 21 will be reduced. height may be lower.
  • the positions of the non-through holes 41 can be set so that the through electrodes 21 and the non-through holes 41 are separated from each other to such an extent that there is no effect on the film thickness.
  • the through electrode 21 and the non-through hole 41 can be set apart from each other by 200 ⁇ m or more.
  • the depth of the non-through hole 41 and the diameter of the opening can be made about 70% or less of the depth of the through electrode 21 and the diameter of the opening. By making it 70% or less, the through electrode 21 and the non-through hole 41 can be processed in the same process during manufacturing. In addition, when the insulating film 33 is etched back, the wiring 36 under the through electrode 21 can be exposed without opening the bottom portion of the through electrode 21, and the unevenness forming region 23 can be exposed without increasing the number of steps. A through hole 41 can be formed.
  • the non-through hole 41 shown in FIG. 2 shows a case where the inside of the non-through hole 41 is hollow. is also good (described later as a fourth embodiment). If Cu is buried inside the non-through hole 41, the wiring cross-sectional area increases, so that the resistance value can be reduced, the EM (Electro Migration) resistance can be improved, and the rewiring 22 and the insulating film 33 can be connected. It is possible to improve the adhesion of the interface with.
  • the rewiring 22 having a higher height is provided with the uneven formation region 23 .
  • One or a plurality of non-penetrating vias are formed in the irregularity forming region 23 for adjusting the film thickness.
  • the surface of the semiconductor device 11a on which the rewiring 22 is formed is virtually divided into grids of a predetermined size, and the drawing area density within each division is calculated.
  • the numerical values shown in each section in the left diagram of FIG. 3 indicate the drawing area density.
  • the drawing area density can be the ratio of the resist applied to areas other than the portion where the wiring is formed when the rewiring 22 is formed by plating.
  • the drawing area density can also be said to be the area other than the area where the wiring in the section is formed. Therefore, areas where the drawing area density is high have a high ratio of resist and are areas where wiring is formed are small.
  • the drawing area density of section 101-1 is 55%, the drawing area density of section 101-2 is 100%, and the drawing area density of section 101-3 is 100%.
  • the drawing area density of the section 101-4 is 30%, the drawing area density of the section 101-5 is 60%, and the drawing area density of the section 101-6 is 65%.
  • the drawing area density of the section 101-7 is 100%, the drawing area density of the section 101-8 is 100%, and the drawing area density of the section 101-9 is 65%.
  • the drawing area density of the sections surrounding the section 101-5 is also used instead of the drawing area density of the section 101-5. judgment is made.
  • the average value of the drawing area densities of the sections 101-1 to 101-9 is calculated, and it is determined whether or not the average value is equal to or greater than a predetermined threshold value, thereby determining whether or not the area is sparse. An example in which determination is made will be described.
  • the threshold is set to 70% and is set to be determined as sparse when 70% or more, the section 101-5 is determined to be a sparse area.
  • the shape and size of the concave-convex forming region 23 of the rewiring 22 may be set based on the average value of the drawing area density.
  • the sparseness and density of a predetermined section is determined only by the drawing area density of the section.
  • the rewirings 22-1 to 22-5 shown in FIG. 1 are arranged at regular intervals and formed to have approximately the same length.
  • the drawing area density is likely to be the same, there is a high possibility that the same determination as sparse or dense is made.
  • the rewiring 22-1 and the rewiring 22-2 are arranged on both sides of the rewiring 22-2. Therefore, considering the rewiring 22-2 and its surroundings, it is determined that the rewiring 22-2 is dense.
  • the rewiring 22-1 when focusing on the rewiring 22-1, the rewiring 22-1 has the rewiring 22-2 on the right side, but the rewiring 22 is not arranged on the left side. Therefore, considering the rewiring 22-1 and its surroundings, it is determined that the rewiring 22-1 is sparse.
  • the degree of provision of the irregularity forming region 23, specifically, the size, depth, etc. of the irregularity forming region 23 is set.
  • the rewiring 22 determined to be sparse
  • the concave-convex formed region 23-1 of -1 is formed larger than the concave-convex formed region 23-2 of the rewiring 22-2 determined to be dense.
  • the size and shape of the concave-convex forming region 23 may be set according to the average value of the drawing area density calculated for the rewiring 22 .
  • the method of determining the sparseness and denseness given here is an example, and does not represent a limitation, and the determination may be made by another determination method. Further, the shape, size, etc. of the concave-convex forming region 23 may be set according to the determination result (numerical value).
  • the size, depth, etc. of the unevenness forming region 23 are set so that the area to be plated per unit area of the upper surface of the semiconductor device 11 is uniform over the entire upper surface.
  • non-through holes 41 are formed in the silicon substrate 32 on the wiring layer 31 .
  • through holes are formed at positions where the through electrodes 21 will be formed.
  • step S11 and step S12 can be performed simultaneously, and non-through hole 41 and through electrode 21 (through holes) can be formed at the same time with the same mask.
  • the non-through hole 41 and the through electrode 21 can be formed by lithography and dry etching.
  • the insulating film 33 is formed by a CVD (Chemical Vapor Deposition) method, an ALD (Atomic Layer Deposition) method, or the like.
  • the insulating film 33 is etched back by dry etching to expose the wiring 36 in the wiring layer 31 connected to the through electrode 21 .
  • the diameter and depth of the non-through hole 41 are set to about 70% or less of the diameter and depth of the through electrode 21, so that the insulating film 33 at the bottom of the non-through hole 41 is left open even after etching back. can prevent you from doing it.
  • the insulating film 33 in the field portion (upper portion of the through electrode 21) is thicker than the insulating film 33 in the bottom portion of the through electrode 21. Therefore, the insulating film 33 is etched back. Also, the insulating film in the field portion does not disappear.
  • a barrier metal film 34 is formed and a seed film 35 is formed by a PVD (Physical Vapor Deposition) method, a CVD method, an ALD method, or the like.
  • Ta, TaN, Ti, or the like can be used for the barrier metal film 34 and Cu can be used for the seed film 35 .
  • step S16 the portion other than the portion where the rewiring 22 is formed by lithography is covered with a resist 121, and in step S17, a Cu film, that is, the rewiring 22, is formed by Cu plating by a semi-additive method. be.
  • the ratio of the area covered with the resist 121 can be used as the drawing area density described above.
  • step S18 the resist 121 is removed by wet etching, and in step S19, the seed film 35 and the barrier metal film 34 under the resist 121 are removed in order.
  • the rewiring 22 is formed, and the uneven formation region 23 (non-through hole 41) is formed.
  • the manufacturing process shown here is an example, and is not a description showing limitation.
  • the semiconductor device 11a as shown in FIG. 2 may be manufactured by other manufacturing processes.
  • the upper diagram in FIG. 6 is a cross-sectional view showing a configuration example of a semiconductor device 11b according to the second embodiment, and the lower diagram in FIG. 6 corresponds to a cross-sectional configuration example taken along line segment AA' of the semiconductor device 11a of FIG. 7 are described as a through electrode 21, a rewiring 22, and an uneven formation region 23, respectively.
  • the same parts as those of the semiconductor device 11a (FIG. 2) according to the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the semiconductor device 11b according to the second embodiment differs from the semiconductor device 11a according to the first embodiment in that a plurality of non-through holes 201-1 to 201-3 are formed in the irregularity formation region 23b. , otherwise the same.
  • Non-through holes 201-1 to 201-3 are formed in the unevenness formation region 23b of the semiconductor device 11b. These non-through holes 201-1 to 201-3 are designed to have a small diameter and a shallow depth. By setting the diameter and depth of each of the non-through holes 201-1 to 203-3 to values that are approximately 30% smaller than the diameter and depth of the through electrode 21, the through electrodes 21 and the non-through holes 201-1 to 201-3 can be formed simultaneously with the same mask.
  • the number is not limited to three and may be any number.
  • the number, diameter, depth, etc. of the non-through holes 201 formed in the irregularity forming region 23 b are set according to the degree of sparseness of the rewiring lines 22 .
  • step S31 through electrodes 21 and non-through holes 201 are formed in the silicon substrate 32 on the wiring layer 31. If the diameter and depth of the non-through holes 201 are designed to be approximately 30% smaller than the diameter and depth of the through electrodes 21, in step S31, the through electrodes 21 and the non-through holes 201 are simultaneously formed using the same mask. can be formed.
  • step S32 the insulating film 33 is formed by the CVD method, the ALD method, or the like.
  • step S ⁇ b>33 the insulating film 33 is etched back by dry etching to expose the wiring 36 in the wiring layer 31 connected to the through electrode 21 .
  • step S34 a barrier metal film 34 is formed and a seed film 35 is formed by PVD, CVD, ALD, or the like.
  • step S35 the portion other than the portion where the rewiring 22 is formed by lithography is covered with a resist 121, and in step S36, a Cu film, that is, the rewiring 22 is formed by Cu plating by a semi-additive method. be.
  • step S37 the resist 121 is removed by wet etching, and in step S38, the seed film 35 and the barrier metal film 34 under the resist 121 are removed in order.
  • the rewiring 22 is formed, and the uneven formation region 23 (non-through hole 201) is formed.
  • FIG. 9 is a cross-sectional view showing a configuration example of a semiconductor device 11c according to the third embodiment, and the lower diagram in FIG.
  • portions similar to those of the semiconductor device 11a (FIG. 2) according to the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the semiconductor device 11c according to the third embodiment differs from the semiconductor device 11a according to the first embodiment in that a plurality of non-through holes 221-1 to 221-3 are formed in the irregularity forming region 23c. , otherwise the same.
  • the non-through holes 221-1 to 221-3 are configured to have different depths.
  • the non-through hole 221-2 is deeper than the non-through hole 221-1, and the non-through hole 221-3 is deeper than the non-through hole 221-2.
  • the diameters of the non-through holes 221-1 to 222-3 are also configured to have different sizes.
  • the non-through hole 221-2 is larger in diameter than the non-through hole 221-1, and the non-through hole 221-3 is larger in diameter than the non-through hole 221-2. .
  • the distances between the non-through holes 221 may be equal or different.
  • the non-through hole 221 arranged on the side closer to the through electrode 21 is formed smaller, and the side farther from the through electrode 21 is formed.
  • the non-through holes 221 arranged in are formed large.
  • each of the non-through holes 221-1 to 221-3 formed in the rugged region 23c, the distance between the non-through holes 221, and the like are set according to the degree of sparseness of the rewiring lines 22. .
  • a plurality of non-through holes 221 having different depths, diameters, and distances from the non-through holes 221-1 to 221-3 formed in the unevenness forming region 23c are formed in the film of the rewiring 22.
  • a configuration in which the thickness is adjusted can also be used. Note that only one of the depth and diameter of the non-through holes 221-1 to 221-3 may be different.
  • FIG. 10 is a cross-sectional view showing a configuration example of a semiconductor device 11d according to the fourth embodiment, and the lower diagram in FIG.
  • the same parts as those of the semiconductor device 11a (FIG. 2) of the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
  • a plurality of non-through holes 241-1 to 241-3 are formed in the irregularity formation region 23d of the semiconductor device 11d according to the fourth embodiment, and Cu (copper) is embedded in the non-through holes 241.
  • the semiconductor device 11a in the first embodiment is different from the semiconductor device 11a in that the second embodiment is the same as the semiconductor device 11a of the first embodiment.
  • Cu is present in the non-through holes 201-1 to 201-3 of the semiconductor device 11b of the second embodiment. It is good also as an embedded structure.
  • Cu is present in the non-through holes 221-1 to 221-3 of the semiconductor device 11c of the third embodiment. It is good also as an embedded structure.
  • the wiring cross-sectional area increases, so that the resistance value can be reduced, the EM (Electro Migration) resistance can be improved, and rewiring can be performed.
  • the adhesiveness of the interface between 22 and the insulating film 33 can be improved.
  • FIG. 11 is a cross-sectional view showing a configuration example of a semiconductor device 11e according to the fifth embodiment, and the lower diagram in FIG.
  • portions similar to those of the semiconductor device 11a (FIG. 2) according to the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the semiconductor device 11e according to the fifth embodiment differs from the semiconductor device 11a according to the first embodiment in that non-through holes 261 are formed in a grid shape in the irregularity formation region 23e of the semiconductor device 11e. It is the same.
  • Non-through holes 261 are formed in a lattice shape in plan view as shown in the lower diagram of FIG. As shown in the upper diagram of FIG. 11, in a cross-sectional view, a plurality of non-through holes 261 are formed in the concave-convex forming region 23e.
  • a grid shape is a shape composed of at least one line and lines that intersect with that line.
  • the lower diagram of FIG. 11 shows an example in which a lattice shape is formed from two horizontal lines and three vertical lines perpendicularly intersecting the two horizontal lines.
  • the number, arrangement, thickness, depth, etc. of the lines forming the grid-shaped non-through holes 261 are set according to the degree of sparseness of the rewiring lines 22 .
  • the non-through holes 261 formed in the irregularity forming region 23e into a lattice shape, the area to be plated can be increased, and the film thickness can be more easily adjusted.
  • the semiconductor device 11e having the lattice-shaped non-through holes 261 can be basically manufactured in the same process as the manufacturing process of the semiconductor device 11a described with reference to FIGS. By using a grid-shaped mask for forming the non-through holes 41 in step S11, the semiconductor device 11e having the grid-shaped non-through holes 261 can be manufactured.
  • FIG. 12 is a cross-sectional view showing a configuration example of a semiconductor device 11f according to the sixth embodiment, and the lower diagram in FIG.
  • portions similar to those of the semiconductor device 11e (FIG. 11) according to the fifth embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the semiconductor device 11f of the sixth embodiment is similar to the semiconductor device 11e of the fifth embodiment in that grid-shaped non-through holes 281 are formed in the irregularity forming region 23f.
  • the semiconductor device 11f according to the sixth embodiment differs from the semiconductor device 11e according to the fifth embodiment in that the non-through holes 281 of the concave-convex formed region 23f are filled with Cu (copper).
  • the wiring cross-sectional area increases, so that the resistance value can be reduced, the EM (Electro Migration) resistance can be improved, and rewiring can be performed.
  • the adhesiveness of the interface between 22 and the insulating film 33 can be improved.
  • FIG. 13 is a cross-sectional view showing a configuration example of a semiconductor device 11g according to the seventh embodiment, and the lower diagram in FIG.
  • the same parts as those of the semiconductor device 11a (FIG. 2) of the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
  • the semiconductor device 11g according to the seventh embodiment differs from the semiconductor device 11a according to the first embodiment in that slit-shaped non-through holes 301 are formed in the irregularity forming region 23g. It is the same.
  • non-through hole 301 is formed in a rectangular shape with a width smaller than the width of the rewiring 22 and a predetermined length in plan view. As shown in the upper diagram of FIG. 13 , non-through hole 301 is formed to have a predetermined depth, which is shallower than the depth of through electrode 21 in a cross-sectional view.
  • the size and depth of the slit-shaped non-through holes 301 are set according to the degree of sparseness of the rewirings 22, and are adjusted so that the film thickness of the rewirings 22 is uniform.
  • the depth of the non-through hole 301 is set to be approximately 50% less than the depth of the through electrode 21, the through electrode 21 and the through electrode 21 can be simultaneously formed using the same mask during manufacturing.
  • step S51 through electrodes 21 and non-through holes 301 are formed in the silicon substrate 32 on the wiring layer 31.
  • the depth of the non-through hole 301 is set to be approximately 50% less than the depth of the through electrode 21, the through electrode 21 and the non-through hole 301 can be simultaneously formed using the same mask in step S51.
  • step S52 the insulating film 33 is formed by the CVD method, the ALD method, or the like.
  • step S ⁇ b>53 the insulating film 33 is etched back by dry etching to expose the wiring 36 in the wiring layer 31 connected to the through electrode 21 .
  • step S54 the barrier metal film 34 and the seed film 35 are formed by PVD, CVD, ALD, or the like.
  • step S55 the portion other than the portion where the rewiring 22 is formed by lithography is covered with a resist 121, and in step S56, a Cu film, that is, the rewiring 22, is formed by Cu plating by a semi-additive method. be.
  • step S57 the resist 121 is removed by wet etching, and in step S58, the seed film 35 and the barrier metal film 34 under the resist 121 are removed in order.
  • the rewiring 22 is formed, and the uneven formation region 23 (non-through hole 301) is formed.
  • FIG. 16 is a cross-sectional view showing a configuration example of a semiconductor device 11h according to the eighth embodiment, and the lower diagram in FIG.
  • portions similar to those of the semiconductor device 11a (FIG. 2) according to the first embodiment are denoted by the same reference numerals, and descriptions thereof will be omitted as appropriate.
  • the rewiring 22 of the semiconductor device 11h according to the eighth embodiment is different from the semiconductor device 11a according to the first embodiment in that it is formed in a stepped shape, and is otherwise the same.
  • the unevenness forming area 23h (assumed to be the low land portion 321) is formed at a position lower than the reference height.
  • the low-lying portion 321 is formed in a rectangular shape with a width approximately equal to the width of the rewiring 22 and a predetermined length in plan view.
  • the unevenness forming region 23h (lower portion 321) of the rewiring 22 is formed at a position lower than the rewiring 22 other than the unevenness forming region 23h.
  • the rewiring 22 is formed in a stepped shape.
  • the silicon substrate 32 in the region where the height of the rewiring is assumed to be high can be formed thin in advance to prevent an increase in wiring capacitance and reduce the height of the wiring.
  • the size (area) of the uneven formation region 23h is set according to the degree of sparseness of the rewirings 22, and is adjusted so that the film thickness of the rewirings 22 is uniform. Also in this case, an increase in capacitance in the rewiring 22 can be suppressed.
  • FIG. 17 is a cross-sectional view showing a configuration example of a semiconductor device 11i according to the ninth embodiment, and the lower diagram in FIG.
  • the same parts as those of the semiconductor device 11a (FIG. 2) of the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
  • the surface of the silicon substrate 32 is provided with ruggedness, and the rewiring 22 and the like are also formed in accordance with the ruggedness.
  • the semiconductor device 11a is the same in other respects.
  • the surface of the silicon substrate 32 on which the rewiring 22 is formed and the area on which the irregularity forming region 23i is formed are made uneven.
  • the irregularity forming region 23i has a convex shape with respect to the reference plane.
  • Two protrusions 341 are formed on the silicon substrate 32 .
  • the barrier metal film 34 and the seed film 35 also have a convex shape in the region where the convex portion 341 of the silicon substrate 32 is formed. Looking at the unevenness forming region 23i of the rewiring 22 formed on the seed film 35, the silicon substrate 32 side of the unevenness forming region 23i of the rewiring 22 has an uneven shape.
  • step S11 (FIG. 4)
  • step S12 (FIG. 4)
  • step S12 the processes from step S12 on the silicon substrate 32 on which the convex portion 341 is formed.
  • FIG. 18 is a cross-sectional view showing a configuration example of a semiconductor device 11j according to the tenth embodiment, and the lower diagram in FIG.
  • the same parts as those of the semiconductor device 11i (FIG. 17) according to the ninth embodiment are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
  • the unevenness forming region 23j of the semiconductor device 11j in the tenth embodiment has unevenness on the surface of the insulating film 33, and the rewiring 22 and the like are also formed in accordance with the unevenness. It is different from the semiconductor device 11i in form, and is the same in other respects.
  • the surface of the insulating film 33 on which the rewiring 22 is formed and the area of the insulating film 33 on which the uneven forming region 23j is formed are made uneven.
  • the unevenness forming region 23j has a concave shape with respect to the reference plane.
  • Four recesses 361 are formed in the insulating film 33 .
  • the barrier metal film 34 and the seed film 35 are also recessed.
  • the insulating film 33 side of the irregularity forming region 23j of the rewiring 22 has an irregular shape.
  • step S71 through electrodes 21 are formed on the silicon substrate 32 on the wiring layer 31 by lithography and dry etching.
  • the insulating film 33 is formed by the CVD method, the ALD method, or the like. Since the maximum depth of the concave shape is determined by the thickness of the insulating film 33, the film thickness is set so that the insulating film 33 is thicker than the desired depth of the concave shape.
  • step S73 a resist 141 is formed on the portion other than the portion where the concave shape is to be formed by lithography.
  • step S ⁇ b>73 the portion of the through electrode 21 is tented with the resist 141 and controlled so that the resist 141 does not enter the through electrode 21 .
  • step S73 light dry etching is performed using the resist 141 as a mask to form a concave shape in the insulating film 33.
  • step S73 if the insulating film 33 is made too thin, the insulating film 33 may disappear when the insulating film 33 is etched back in a subsequent step. be.
  • step S74 the resist 141 is removed. A concave shape is formed on the insulating film 33 by removing the resist 141 .
  • the barrier metal film 34 and the seed film 35 are formed in the same steps as those after step S53 shown in FIGS. be done.
  • the rewiring 22 is formed in which the insulating film 33 in the irregularity forming region 23 has a concave shape.
  • FIG. 20 is a cross-sectional view showing a configuration example of a semiconductor device 11k according to the eleventh embodiment, and the lower diagram in FIG.
  • the same parts as those of the semiconductor device 11a (FIG. 2) of the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
  • the semiconductor device 11k according to the eleventh embodiment differs from the semiconductor device 11a according to the first embodiment in that the concave-convex formed region 23k is not connected to the rewiring 22, and is otherwise the same. .
  • a non-through hole 381 is formed in the irregularity forming region 23k of the semiconductor device 11k in the eleventh embodiment shown in FIG.
  • the concave-convex forming region 23 k is formed with a predetermined gap from the rewiring 22 .
  • Non-through hole 381 is formed in a floating state.
  • the irregularity forming region 23 k is formed as a floating dummy electrode around the rewiring 22 . Since it is a dummy electrode, the irregularity forming region 23 k (non-through hole 381 ) is formed in a state of not being connected to the wiring layer 31 .
  • the irregularity forming region 23k is formed in a floating state, it is possible to suppress variations in the height of the rewiring 22 without increasing the wiring capacitance.
  • step S16 the resist 121 is also provided between the region that will become the rewiring 22 and the region that will become the non-through hole 381.
  • step S16 the resist 121 is also provided between the region that will become the rewiring 22 and the region that will become the non-through hole 381.
  • step S16 the resist 121 is also provided between the region that will become the rewiring 22 and the region that will become the non-through hole 381.
  • step S16 FIG. 5
  • Cu plating is not performed between the region where the resist 121 is provided and which becomes the rewiring 22 and the region which becomes the non-through hole 381
  • a state in which the rewiring 22 and the non-through hole 381 are not connected can be created. can be done.
  • the semiconductor device 11k manufactured until the rewiring 22 and the non-through hole 381 are not connected is subjected to the processes from step S17 onward, thereby manufacturing the semiconductor device 11k.
  • the eleventh embodiment can be combined with any of the uneven formation regions 23b to 23j in the second to tenth embodiments. That is, the rewiring 22 and the concave-convex forming regions 23a to 23j in the first to tenth embodiments can be arranged with a predetermined interval.
  • the concave-convex forming region 23 is formed in a part of the rewiring 22, variations in the height of the rewiring 22 can be reduced without being subject to restrictions on the wiring layout.
  • the unevenness forming region 23 can be formed in the same process using the same mask as the through electrode 21. Therefore, the unevenness forming region 23 can be formed without increasing the number of steps. .
  • the semiconductor device 11 of the first to eleventh embodiments can be applied to an imaging device.
  • the semiconductor device 11 described above may be used as a chip of an imaging element.
  • the chip stacked on the semiconductor device 11 described above may be a chip on which a solid-state imaging element is formed, and the semiconductor device 11 may be a chip having a processing section for processing signals from the solid-state imaging element.
  • the image pickup device may be, for example, an image pickup device such as a digital still camera or a digital video camera, a mobile phone with an image pickup function, or other equipment with an image pickup function. can be applied to electronic equipment.
  • FIG. 21 is a block diagram showing a configuration example of an imaging device as an electronic device.
  • An image pickup apparatus 1001 shown in FIG. 21 includes an optical system 1002, a shutter device 1003, an image sensor 1004, a drive circuit 1005, a signal processing circuit 1006, a monitor 1007, and a memory 1008, and picks up still images and moving images. It is possible.
  • the optical system 1002 is configured with one or more lenses, guides the light (incident light) from the subject to the imaging element 1004, and forms an image on the light receiving surface of the imaging element 1004.
  • a shutter device 1003 is arranged between the optical system 1002 and the imaging element 1004 and controls the light irradiation period and the light shielding period for the imaging element 1004 according to the control of the driving circuit 1005 .
  • the imaging element 1004 is configured by a package including the imaging element described above.
  • the imaging device 1004 accumulates signal charges for a certain period of time according to the light imaged on the light receiving surface via the optical system 1002 and the shutter device 1003 .
  • the signal charges accumulated in the image sensor 1004 are transferred according to a drive signal (timing signal) supplied from the drive circuit 1005 .
  • a drive circuit 1005 drives the image sensor 1004 and the shutter device 1003 by outputting drive signals for controlling the transfer operation of the image sensor 1004 and the shutter operation of the shutter device 1003 .
  • a signal processing circuit 1006 performs various signal processing on the signal charges output from the image sensor 1004 .
  • An image (image data) obtained by the signal processing performed by the signal processing circuit 1006 is supplied to the monitor 1007 to be displayed, or supplied to the memory 1008 to be stored (recorded).
  • an imaging device configured to include any of the semiconductor devices 11a to 11j described above can be applied to the imaging device 1004.
  • FIG. 1 is a diagrammatic representation of the imaging device 1001 configured in this manner.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 22 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (this technology) can be applied.
  • FIG. 22 illustrates a state in which an operator (doctor) 11131 is performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000 .
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 for supporting the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • An endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into the body cavity of a patient 11132 and a camera head 11102 connected to the proximal end of the lens barrel 11101 .
  • an endoscope 11100 configured as a so-called rigid scope having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible scope having a flexible lens barrel. good.
  • the tip of the lens barrel 11101 is provided with an opening into which the objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the lens barrel 11101 by a light guide extending inside the lens barrel 11101, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 11132 .
  • the endoscope 11100 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging element photoelectrically converts the observation light to generate an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 11100 and the display device 11202 in an integrated manner. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201 .
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), for example, and supplies the endoscope 11100 with irradiation light for imaging a surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • LED light emitting diode
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204 .
  • the user inputs an instruction or the like to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100 .
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 11206 inflates the body cavity of the patient 11132 for the purpose of securing the visual field of the endoscope 11100 and securing the operator's working space, and injects gas into the body cavity through the pneumoperitoneum tube 11111. send in.
  • the recorder 11207 is a device capable of recording various types of information regarding surgery.
  • the printer 11208 is a device capable of printing various types of information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the endoscope 11100 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. It can be carried out.
  • the observation target is irradiated with laser light from each of the RGB laser light sources in a time-division manner, and by controlling the drive of the imaging element of the camera head 11102 in synchronization with the irradiation timing, each of RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging device.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 11102 in synchronism with the timing of the change in the intensity of the light to obtain an image in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, the wavelength dependence of light absorption in body tissues is used to irradiate a narrower band of light than the irradiation light (i.e., white light) used during normal observation, thereby observing the mucosal surface layer.
  • irradiation light i.e., white light
  • Narrow Band Imaging in which a predetermined tissue such as a blood vessel is imaged with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is examined.
  • a fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 23 is a block diagram showing an example of functional configurations of the camera head 11102 and CCU 11201 shown in FIG.
  • the camera head 11102 has a lens unit 11401, an imaging section 11402, a drive section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 has a communication section 11411 , an image processing section 11412 and a control section 11413 .
  • the camera head 11102 and the CCU 11201 are communicably connected to each other via a transmission cable 11400 .
  • a lens unit 11401 is an optical system provided at a connection with the lens barrel 11101 . Observation light captured from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401 .
  • a lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the number of imaging elements constituting the imaging unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each image pickup element, and a color image may be obtained by synthesizing the image signals.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (dimensional) display.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of systems of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102 .
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405 . Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be appropriately adjusted.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400 .
  • the communication unit 11404 receives a control signal for controlling driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102 .
  • the communication unit 11411 receives image signals transmitted from the camera head 11102 via the transmission cable 11400 .
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102 .
  • Image signals and control signals can be transmitted by electric communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 11102 .
  • the control unit 11413 performs various controls related to imaging of the surgical site and the like by the endoscope 11100 and display of the captured image obtained by imaging the surgical site and the like. For example, the control unit 11413 generates control signals for controlling driving of the camera head 11102 .
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical site and the like based on the image signal that has undergone image processing by the image processing unit 11412 .
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical instruments such as forceps, specific body parts, bleeding, mist during use of the energy treatment instrument 11112, and the like. can recognize.
  • the control unit 11413 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and presenting the surgery support information to the operator 11131, the burden on the operator 11131 can be reduced and the operator 11131 can proceed with the surgery reliably.
  • a transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 24 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an exterior information detection unit 12030, an interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 25 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 25 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the system represents an entire device composed of multiple devices.
  • the present technology can also take the following configuration.
  • a substrate a wiring layer on the first surface of the substrate; a first wiring provided on a second surface facing the first surface of the substrate; a through electrode that connects the second wiring and the first wiring in the wiring layer and penetrates the substrate,
  • a semiconductor device wherein a part of the first wiring has an uneven region.
  • the semiconductor device according to (1) wherein the uneven shape is a non-through hole that does not penetrate the substrate.
  • the semiconductor device according to (2) wherein a plurality of the non-through holes are provided.
  • the semiconductor device according to (2) comprising a plurality of non-through holes having different depths with respect to the substrate.
  • the semiconductor device according to (2), wherein the non-through hole has a lattice shape.
  • the semiconductor device according to (1), wherein a region of the substrate corresponding to the uneven region of the second surface of the substrate has a convex portion.
  • the semiconductor device according to (1) wherein a region of the insulating film corresponding to the uneven region on the second surface of the substrate has a recessed portion.
  • the semiconductor device according to (1) wherein the first wiring and the uneven region are arranged with a predetermined gap therebetween.
  • (12) The semiconductor device according to (2), wherein the size of the non-through hole is 70% or less of the size of the through electrode.
  • the slit-shaped non-through hole has a depth from the second surface that is 50% or less of the depth from the second surface of the through electrode. Device.
  • a first chip on which a solid-state imaging device is formed a second chip that processes signals from the first chip; the second chip, a substrate; a wiring layer on the first surface of the substrate; a first wiring provided on a second surface facing the first surface of the substrate; a through electrode that connects the second wiring and the first wiring in the wiring layer and penetrates the substrate, A part of said 1st wiring has an uneven
  • 11 semiconductor device 21 through electrode, 22 rewiring, 23 irregularity formation region, 31 wiring layer, 32 silicon substrate, 33 insulating film, 34 barrier metal film, 35 seed film, 36 wiring, 41 non-through hole, 101 section, 121, 141 resist, 201, 221, 241, 261, 281, 301 non-through holes, 321 low-lying portion, 341 convex portion, 361 concave portion, 381 non-through hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本技術は、配線の膜厚が不均一になるようなことを防ぐことができるようにする半導体装置、撮像装置に関する。 基板と、基板の第１の面上にある配線層と、基板の第１の面と対向する第２の面に設けられている第１の配線と、配線層内の第２の配線と第１の配線を接続し、基板を貫通する貫通電極とを備え、第１の配線の一部は、凹凸形状の領域を有する。凹凸形状は、基板を貫通しない非貫通孔である。本技術は、例えば、複数のチップが積層され、配線層同士が接続されている構造の半導体装置に適用できる。

Description

半導体装置、撮像装置
　本技術は、半導体装置、撮像装置に関し、例えば、基板表面に形成される配線の膜厚が均一になるように調整された半導体装置、撮像装置に関する。
　例えば、半導体基板の裏面側を光入射面とする裏面照射型の固体撮像素子が普及している。このような裏面照射型の固体撮像素子を、例えば信号処理を行う第１の半導体素子と、裏面照射固体撮像素子である第２の半導体素子のそれぞれの配線層が向かい合わせになるように接合し、１チップ化することが提案されている（例えば、特許文献１参照）。
特開2010-245506号公報
　上記した固体撮像素子には、配線層からの信号を外部に取り出すための配線が、例えば第１の半導体素子の基板上に電解めっき法によって形成されているものもある。この配線は、例えば、配線のレイアウトの制限などにより、配線が密になる領域と疎になる領域が混在してしまう可能性がある。配線に疎密差が生じると、めっき時の電気力線の密度に疎密差が生じてしまう。
　配線密度が疎な領域は電界が集中するため配線高さが高く（膜厚が厚く）なり、配線密度が密な領域は電界が分散されるため配線高さが低く（膜厚が薄く）なる。このような配線の高さ（膜厚）のばらつきが大きい場合、後工程において配線高さの差を補完するようにパッケージングしなければならず、パッケージの厚さが増大してしまう可能性がある。そのため、配線高さばらつきはできる限り生じないようにすることが望まれている。
　本技術は、このような状況に鑑みてなされたものであり、配線の高さに差が生じないようにするものである。
　本技術の一側面の半導体装置は、基板と、前記基板の第１の面上にある配線層と、前記基板の前記第１の面と対向する第２の面に設けられている第１の配線と、前記配線層内の第２の配線と前記第１の配線を接続し、前記基板を貫通する貫通電極とを備え、前記第１の配線の一部は、凹凸形状の領域を有する半導体装置である。
　本技術の一側面の撮像装置は、固体撮像素子が形成されている第１のチップと、前記第１のチップからの信号を処理する第２のチップとを備え、前記第２のチップは、基板と、前記基板の第１の面上にある配線層と、前記基板の前記第１の面と対向する第２の面に設けられている第１の配線と、前記配線層内の第２の配線と前記第１の配線を接続し、前記基板を貫通する貫通電極とを備え、前記第１の配線の一部は、凹凸形状の領域を有する撮像装置である。
　本技術の一側面の半導体装置においては、基板と、基板の第１の面上にある配線層と、基板の第１の面と対向する第２の面に設けられている第１の配線と、配線層内の第２の配線と第１の配線を接続し、基板を貫通する貫通電極とが備えられ、第１の配線の一部は、凹凸形状の領域を有する。
　本技術の一側面の撮像装置においては、固体撮像素子が形成されている第１のチップと、第１のチップからの信号を処理する第２のチップとが備えられている。前記第２のチップは、前記半導体装置を含む構成とされている。
　なお、撮像装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
本技術を適用した半導体装置の一実施の形態の構成例を示す図である。 第１の実施の形態における半導体装置の構成例を示す断面図である。 配線密度の判定について説明するための図である。 半導体装置の製造について説明するための図である。 半導体装置の製造について説明するための図である。 第２の実施の形態における半導体装置の構成例を示す断面図である。 半導体装置の製造について説明するための図である。 半導体装置の製造について説明するための図である。 第３の実施の形態における半導体装置の構成例を示す断面図である。 第４の実施の形態における半導体装置の構成例を示す断面図である。 第５の実施の形態における半導体装置の構成例を示す断面図である。 第６の実施の形態における半導体装置の構成例を示す断面図である。 第７の実施の形態における半導体装置の構成例を示す断面図である。 半導体装置の製造について説明するための図である。 半導体装置の製造について説明するための図である。 第８の実施の形態における半導体装置の構成例を示す断面図である。 第９の実施の形態における半導体装置の構成例を示す断面図である。 第１０の実施の形態における半導体装置の構成例を示す断面図である。 第１１の実施の形態における半導体装置の構成例を示す断面図である。 半導体装置の製造について説明するための図である。 電子機器の一例を示す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
　＜第１の実施の形態＞
　以下に説明する本技術は、ＣＣＤ（Charged-Coupled Device）やＣＭＯＳ（Complementary Metal-Oxide Semiconductor）等の撮像素子のチップを含む半導体装置に適用できる。ＰＤ（Photo Diode）等の受光素子、光スイッチやミラーデバイス等のＭＥＭＳ（Micro Electro Mechanical Systems）素子、レーザーダイオード（ＬＤ；Laser Diode）やＬＥＤ（Light Emitting Diode）、垂直共振器型面発光レーザ（ＶＣＳＥＬ：vertical cavity surface emitting laser）等の発光素子のような光学素子のチップを含む半導体装置にも適用できる。
　上記した半導体装置からの信号を処理する処理回路を含む半導体装置にも適用できる。半導体装置の配線層同士を接続した積層構造の半導体装置にも適用できる。
　図１は、第１の実施の形態における半導体装置１１ａの構成例を示す平面図である。図２は、図１の上図の線分Ａ－Ａ’における半導体装置１１ａの構成例を示す断面図である。
　半導体装置１１ａは、図２に示すように配線層３１上にシリコン基板３２があり、シリコン基板３２上に、絶縁膜３３が成膜された構成とされている。絶縁膜３３上には、再配線２２－７が設けられている。再配線２２－７は、図１に示すように、絶縁膜３３が形成されている面（以下、上面と記述する）に形成されている。
　図１は、半導体装置１１ａの上面の一部の構成例を示す図であり、半導体装置１１ａの一部には、再配線２２－１乃至２２－９が形成されている。再配線２２－１乃至２２－５は、図中左側の領域に形成され、再配線２２－６，２２－７は、図中右上の領域に形成され、再配線２２－８，２２－９は、図中右下の領域に形成されている。以下、再配線２２－１乃至２２－９を、個々に区別する必要がない場合、単に再配線２２と記述する。他の部分も同様に記載する。
　再配線２２の一端は、貫通電極２１に接続され、他端には凹凸形成領域２３が設けられている。例えば、再配線２２－１の一端には、貫通電極２１－１が接続され、他端には凹凸形成領域２３－１が設けられている。
　再配線２２－７の一端には、貫通電極２１－７が接続され、図２に示したように、断面図で見た場合、貫通電極２１－７は、配線層３１に設けられている配線３６と接続されている。他の貫通電極２１も同じく、配線層３１と電気的に接続されている。再配線２２は、例えばＣｕ（銅）を材料として形成されている。
　貫通電極２１－７は、貫通孔の側面に絶縁膜３３、バリアメタル膜３４、シード膜３５が積層された上に形成されている。貫通電極２１－７は、再配線２２－７と一体化に形成されている。絶縁膜３３の材料には、SiO2、SiN、SiON、Low-k膜などの無機膜を用いることができる。バリアメタル膜３４の材料には、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）及び、その窒化膜、炭化膜等を用いることができる。
　再配線２２－７には、凹凸形成領域２３－７が形成されている。図２に示した例では、凹凸形成領域２３－７には、貫通電極２１－７と同様の構成を有する非貫通孔４１が形成されている。この非貫通孔４１は、図２に示した例では、１つ形成されている。この非貫通孔４１は、再配線２２の配線密度の疎密差による影響を低減するために設けられている。
　再配線２２の配線密度の疎密について説明を加える。なお、配線密度の疎密を考える場合、再配線２２との記載を行うが、再配線２２には貫通電極２１と凹凸形成領域２３（凹凸形成領域２３に形成されている非貫通孔４１）が含まれるとして説明を続ける。
　半導体装置１１ａの上面に配置される再配線２２には、レイアウトの制約があり、上面の全面に再配線２２が配置できない場合もある。半導体装置１１ａの上面には、再配線２２が形成されている領域と再配線２２が形成されていない領域とがある。
　再配線２２が形成されている領域内においても、再配線２２が密に形成されている領域と疎に形成されている領域とがある。
　再配線２２は、例えば電解めっきによって形成される。そのため、再配線２２密度に疎密差があると、電気力線の密度に疎密差が生じることとなり、その結果、再配線２２の高さ（厚み）が場所によってばらついてしまう可能性がある。具体的には、再配線２２の密度が疎の領域における再配線２２には、電界が集中するため、再配線２２の高さが高くなる（膜厚が厚くなる）。一方、再配線２２の密度が密な領域における再配線２２では、電界が分散されるため、再配線２２の高さは低くなる（膜厚は薄くなる）。
　半導体装置１１ａに形成される再配線２２のうち、疎の領域に形成され、膜厚が厚くなってしまう可能性がある再配線２２には、図２に示したように、凹凸形成領域２３に非貫通孔４１を形成する。膜厚が厚くなる可能性がある再配線２２に非貫通孔４１を設けることで、再配線２２の余分な材料を非貫通孔４１で吸収し、再配線２２の膜厚が厚くなるようなことを防ぐことができる。
　図２では、凹凸形成領域２３に形成されている非貫通孔４１は、１本である場合を示したが、複数本形成されいても良い（第２の実施の形態として後述）。非貫通孔４１の深さや幅（大きさ）は、再配線２２の疎の度合いにより設定されるようにしても良い。換言すれば、半導体装置１１の上面の被めっき面積（貫通電極２１を含む再配線２２が形成されている領域）が、上面全体で均一になるように、凹凸形成領域２３で調整が行えるように構成されている。
　図２に示した例では、凹凸形成領域２３に設置する非貫通孔４１の個数や深さ、径の大きさなどを変えることで、再配線２２の周辺の被めっき面積を調整することができる。すなわち、再配線２２の疎密差の程度により、非貫通孔４１の形状を設計し、再配線２２の高さのばらつきを解消することができる。
　例えば、疎の度合いが高い場合には、非貫通孔４１の深さを深くしたり、開口部の大きさ（径）を大きくしたりするようにしても良い。非貫通孔４１の深さは、配線層３１に接することがない位置まで、換言すれば、シリコン基板３２を貫通することがない位置までなら設けても良い。
　貫通電極２１の付近は、再配線２２の高さが低くなる（膜厚が薄くなる）傾向にあるため、貫通電極２１の近くに非貫通孔４１を形成すると、貫通電極２１付近の再配線２２の高さがより低くなってしまう可能性がある。そのような膜厚に対する影響がない程度に貫通電極２１と非貫通孔４１は、離れた位置に設けられるように、非貫通孔４１の位置が設定されるようにすることができる。例えば、貫通電極２１と非貫通孔４１は、２００ｕｍ以上離して設置されるようにすることができる。
　非貫通孔４１の深さや開口部の径は、貫通電極２１の深さや開口部の径と比較して約７０％以下にすることができる。７０％以下にすることで、製造時に、貫通電極２１と非貫通孔４１を同じ工程で加工することができる。また絶縁膜３３のエッチバック時に、貫通電極２１の底となる部分を開口させることなく、貫通電極２１下の配線３６を露出させることができ、工程数を増やすことなく、凹凸形成領域２３の非貫通孔４１を形成することができる。
　図２に示した非貫通孔４１は、非貫通孔４１内は空洞である場合を示しているが、非貫通孔４１内に、再配線２２と同一の材料、例えばＣｕが埋め込まれるようにしても良い（第４の実施の形態として後述）。非貫通孔４１の内部に、Ｃｕが埋め込まれるようにした場合、配線断面積が増加するため、抵抗値を減少させたり、EM(Electro Migration)耐性を向上させたり、再配線２２と絶縁膜３３との界面の密着性を向上させたりすることができる。
　このように、再配線２２の高さが高くなる（膜厚が厚くなる）ような再配線２２には、凹凸形成領域２３を設ける構成とする。その凹凸形成領域２３には、膜厚を調整するための非貫通のビア（非貫通孔４１）を１または複数形成する。非貫通孔４１を形成し、膜厚を調整することで、再配線２２の疎密差がない状態にし、電気力線の密度に疎密差が生じることがないようにすることができる。
　図３を参照し、再配線２２が疎の領域であるか、密の領域であるかの判定基準の一例について説明する。
　半導体装置１１ａの再配線２２が形成される面を、仮想的に所定の大きさの格子状に区切り、区画内の描画面積密度を算出する。図３の左図は、半導体装置１１の再配線２２が形成される面を格子状に区切った場合の３×３の９区画を一例として示している。図３の左図の各区間内に示した数値は、描画面積密度を示す。
　描画面積密度は、再配線２２をめっき処理により形成する場合に、配線を形成する部分以外に塗布されるレジストの割合とすることができる。ここでは、描画面積密度＝レジストの割合である場合を例に挙げて説明する。レジストは、再配線２２を形成する時、再配線２２を形成したい部分は除去され、それ以外のところに残される。描画面積密度は、区間内の配線が形成される領域以外の面積であるもいえる。よって、描画面積密度が高いところは、レジストの割合が高く、配線が形成される領域としては小さいところである。
　区間１０１－１の描画面積密度は、５５％であり、区間１０１－２の描画面積密度は、１００％であり、区間１０１－３の描画面積密度は、１００％である。区間１０１－４の描画面積密度は、３０％であり、区間１０１－５の描画面積密度は、６０％であり、区間１０１－６の描画面積密度は、６５％である。区間１０１－７の描画面積密度は、１００％であり、区間１０１－８の描画面積密度は、１００％であり、区間１０１－９の描画面積密度は、６５％である。
　区間１０１－５が疎であるか、密であるかを判定する場合、その区間１０１－５の描画面積密度だけで判定するのではなく、区間１０１－５の周りの区間の描画面積密度も用いて判定が行われる。ここでは、区間１０１－１乃至１０１－９の描画面積密度の平均値が算出され、その平均値が、所定の閾値以上であるか否かが判定されることで、疎であるか否かの判定が行われる例を挙げて説明する。
　区間１０１－５の描画面積密度の平均値は、図３の右図に示すように７５％（=(55+100+100+30+60+65+100+100+65)/9）と算出される。例えば、閾値が７０％と設定され、７０％以上である場合、疎であると判定されると設定されている場合、区間１０１－５は、疎の領域であると判定される。
　この描画面積密度の平均値の値により、その再配線２２の凹凸形成領域２３の形状や大きさが設定されるようにしても良い。
　所定の区間の疎密を判定する場合に、その区間の数値だけで判定するのではなく、周りの区間の数値も考慮して判定することで、より正確に疎密の判定を行うことができる。
　再度図１を参照する。仮に、所定の区間の描画面積密度だけで、その区間の疎密を判定した場合を考える。図１に示した、例えば再配線２２－１乃至２２－５は、等間隔に配置され、同程度の長さで形成されている。このような再配線２２－１乃至２２－５の場合、描画面積密度は、同一となる可能性が高いため、疎または密との同一の判定が出される可能性が高い。
　これに対して、図３を参照して説明したように、所定の区間の疎密を判定する場合に、その区間の数値だけで判定するのではなく、周りの区間の数値も考慮して判定することで、例えば、再配線２２－１は疎、再配線２２－２は密との異なる判定を出すことが可能となる。
　例えば、再配線２２－２に注目した場合、再配線２２－２の両側には、それぞれ再配線２２－１と再配線２２－２が配置されている。よって、再配線２２－２と、その周り状況を考慮すると、再配線２２－２は密である判定される。
　一方で、例えば、再配線２２－１に注目した場合、再配線２２－１は、右側に再配線２２－２があるが、左側には再配線２２は配置されていない。よって、再配線２２－１と、その周り状況を考慮すると、再配線２２－１疎であると判定される。
　このように、所定の区間の疎密を判定する場合に、その区間と周りの区間の状況も考慮して判定することで、より正確に疎密の判定を行うことができる。この疎密の判定結果を用いて、凹凸形成領域２３をどの程度設けるか、具体的には、凹凸形成領域２３の大きさ、深さなどが設定される。
　図１に示した例では、例えば再配線２２－１の凹凸形成領域２３－１と、再配線２２－２の凹凸形成領域２３－２を比較した場合、疎であると判定される再配線２２－１の凹凸形成領域２３－１の方が、密であると判定される再配線２２－２の凹凸形成領域２３－２よりも大きく形成されている。この凹凸形成領域２３の大きさや形状は、再配線２２に関して算出した描画面積密度の平均値の度合い応じて設定されるようにしても良い。
　なおここで挙げた疎密の判定の仕方は、一例であり、限定を示すものではなく、他の判定方法により判定が行われるようにしても良い。またその判定結果（数値）に応じて、凹凸形成領域２３の形状、大きさなどが設定されるようにしても良い。
　このように、半導体装置１１の上面の単位面積あたりの被めっき面積が、上面全体で均一になるように、凹凸形成領域２３の大きさ、深さなどが設定される。
　図２に示した半導体装置１１ａの製造に関して、図４、図５を参照して説明する。
　工程Ｓ１１において、配線層３１上にあるシリコン基板３２に対して、非貫通孔４１が形成される。工程Ｓ１２において、貫通電極２１となる位置に貫通孔が形成される。非貫通孔４１の径と深さが、貫通電極２１の径と深さの約７０％以下の場合、工程Ｓ１１と工程Ｓ１２は、同時に実行することが可能であり、非貫通孔４１と貫通電極２１(となる貫通孔)は、同じマスクで同時に形成することができる。また非貫通孔４１と貫通電極２１は、リソグラフィとドライエッチングにより形成することができる。
　工程Ｓ１３において、絶縁膜３３が、CVD（Chemical Vapor Deposition）法やALD（Atomic Layer Deposition）法等により成膜される。工程Ｓ１４において、ドライエッチングにより絶縁膜３３がエッチバックされ、貫通電極２１と接続される配線層３１内の配線３６が露出される。
　工程Ｓ１４において、非貫通孔４１の径と深さが、貫通電極２１の径と深さの約７０％以下にすることで、エッチバックしても非貫通孔４１の底の絶縁膜３３が開口することを防ぐことができる。また、絶縁膜３３のカバレッジが低いことから、フィールド部(貫通電極２１の上部)の絶縁膜３３は、貫通電極２１の底部の絶縁膜３３よりも厚く成膜されているため、エッチバックしてもフィールド部の絶縁膜が消失するようなことはない。
　工程Ｓ１５において、PVD（Physical Vapor Deposition)法やCVD法、ALD法などにより、バリアメタル膜３４が成膜され、シード膜３５が成膜される。バリアメタル膜３４には、TaやTaN、Tiなどを用いることができ、シード膜３５にはCuを用いることができる。
　工程Ｓ１６(図５)において、リソグラフィにより再配線２２が形成される部分以外が、レジスト１２１で覆われ、工程Ｓ１７において、セミアディティブ法によりCuめっきによりＣｕの膜、すなわち再配線２２が成膜される。なお、工程Ｓ１６において、レジスト１２１で覆われる領域の割合を、上述した描画面積密度として用いることができる。
　工程Ｓ１８において、ウェットエッチングによりレジスト１２１が剥離され、工程Ｓ１９において、レジスト１２１下にあったシード膜３５とバリアメタル膜３４が順に剥離される。
　このような工程にて、再配線２２が形成され、凹凸形成領域２３(非貫通孔４１)が形成される。なおここで示した製造工程は一例であり、限定を示す記載ではない。他の製造工程により、図２に示したような半導体装置１１ａが製造されても良い。
　＜第２の実施の形態＞
　図６の上図は、第２の実施の形態における半導体装置１１ｂの構成例を示す断面図であり、図６の下図は、再配線２２の構成を示す図である。なお、図６は、図１の半導体装置１１ａの線分Ａ－Ａ’における断面構成例に該当するが、以下の説明では、貫通電極２１－７、再配線２２－７、凹凸形成領域２３－７をそれぞれ貫通電極２１、再配線２２、凹凸形成領域２３として説明する。
　第２の実施の形態における半導体装置１１ｂにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第２の実施の形態における半導体装置１１ｂの凹凸形成領域２３ｂには、複数の非貫通孔２０１－１乃至２０１－３が形成されている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　半導体装置１１ｂの凹凸形成領域２３ｂには、非貫通孔２０１－１乃至２０１－３が形成されている。これらの非貫通孔２０１－１乃至２０１－３は、径は小さく、深さは浅く設計されている。非貫通孔２０１－１乃至２０３－３のそれぞれの径と深さを、貫通電極２１の径と深さよりも約３０％減少させた値とすることで、製造時に、貫通電極２１と非貫通孔２０１－１乃至２０１－３を同じマスクで同時に形成することが可能となる。
　図６に示した例では、３本の非貫通孔２０１－１乃至２０１－３が形成されている場合を示したが、本数は、３本に限らず、何本でも良い。凹凸形成領域２３ｂに形成する非貫通孔２０１の本数、径の大きさ、深さなどは、再配線２２の疎の度合いにより設定される。
　図６に示した半導体装置１１ｂの製造に関して、図７、図８を参照して説明する。
　工程Ｓ３１において、配線層３１上にあるシリコン基板３２に対して、貫通電極２１と非貫通孔２０１が形成される。非貫通孔２０１の径と深さが、貫通電極２１の径と深さよりも約３０％減の値で設計されている場合、工程Ｓ３１において、貫通電極２１と非貫通孔２０１を同じマスクで同時に形成することができる。
　工程Ｓ３２において、絶縁膜３３が、CVD法やALD法等により成膜される。工程Ｓ３３において、ドライエッチングにより絶縁膜３３がエッチバックされ、貫通電極２１と接続される配線層３１内の配線３６が露出される。工程Ｓ３４において、PVD法やCVD法、ALD法などにより、バリアメタル膜３４が成膜され、シード膜３５が成膜される。
　工程Ｓ３５(図８)において、リソグラフィにより再配線２２が形成される部分以外が、レジスト１２１で覆われ、工程Ｓ３６において、セミアディティブ法によりCuめっきによりＣｕの膜、すなわち再配線２２が成膜される。工程Ｓ３７において、ウェットエッチングによりレジスト１２１が剥離され、工程Ｓ３８において、レジスト１２１の下側にあったシード膜３５とバリアメタル膜３４が順に剥離される。
　このような工程にて、再配線２２が形成され、凹凸形成領域２３(非貫通孔２０１)が形成される。
　＜第３の実施の形態＞
　図９の上図は、第３の実施の形態における半導体装置１１ｃの構成例を示す断面図であり、図９の下図は、再配線２２の構成を示す図である。第３の実施の形態における半導体装置１１ｃにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第３の実施の形態における半導体装置１１ｃの凹凸形成領域２３ｃには、複数の非貫通孔２２１－１乃至２２１－３が形成されている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。非貫通孔２２１－１乃至２２１－３は、深さが異なるように構成されている。非貫通孔２２１－１よりも非貫通孔２２１－２の方が深く、非貫通孔２２１－２よりも非貫通孔２２１－３の方が深くなるように構成されている。
　非貫通孔２２１－１乃至２２２－３の径も、それぞれ異なる大きさで構成されている。非貫通孔２２１－１よりも非貫通孔２２１－２の方が、径が大きく、非貫通孔２２１－２よりも非貫通孔２２１－３の方が、径が大きくなるように構成されている。非貫通孔２２１同士の距離は、等しくても良いし、異なっていても良い。
　上記したように、貫通電極２１に近い側では、膜厚が薄くなる傾向にあるため、貫通電極２１に近い側に配置されている非貫通孔２２１は、小さく形成され、貫通電極２１から遠い側に配置されている非貫通孔２２１は、大きく形成される。
　凹凸形成領域２３ｃに形成される非貫通孔２２１－１乃至２２１－３のそれぞれの深さ、径の大きさ、非貫通孔２２１同士の距離などは、再配線２２の疎の度合いにより設定される。
　このように凹凸形成領域２３ｃに形成される非貫通孔２２１－１乃至２２１－３の深さ、径の大きさ、距離がそれぞれ異なる非貫通孔２２１を、複数本形成され、再配線２２の膜厚の調整が行われる構成とすることもできる。なお、非貫通孔２２１－１乃至２２１－３の深さと径の大きさのどちらか一方のみ異なる構成としても良い。
　＜第４の実施の形態＞
　図１０の上図は、第４の実施の形態における半導体装置１１ｄの構成例を示す断面図であり、図１０の下図は、再配線２２の構成を示す図である。第４の実施の形態における半導体装置１１ｄにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第４の実施の形態における半導体装置１１ｄの凹凸形成領域２３ｄには、複数の非貫通孔２４１－１乃至２４１－３が形成され、それらの非貫通孔２４１内にＣｕ(銅)が埋め込まれている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　第２の実施の形態における半導体装置１１ｂ(図６)と、第４の実施の形態を組み合わせ、第２の実施の形態における半導体装置１１ｂの非貫通孔２０１－１乃至２０１－３内にＣｕが埋め込まれた構成としても良い。
　第３の実施の形態における半導体装置１１ｃ(図９)と、第４の実施の形態を組み合わせ、第３の実施の形態における半導体装置１１ｃの非貫通孔２２１－１乃至２２１－３内にＣｕが埋め込まれた構成としても良い。
　非貫通孔２４１のように非貫通孔２４１内にＣｕが埋め込まれる構成とした場合、配線断面積が増加するため、抵抗値を減少させたり、EM(Electro Migration)耐性を向上させたり、再配線２２と絶縁膜３３との界面の密着性を向上させたりすることができる。
　＜第５の実施の形態＞
　図１１の上図は、第５の実施の形態における半導体装置１１ｅの構成例を示す断面図であり、図１１の下図は、再配線２２の構成を示す図である。第５の実施の形態における半導体装置１１ｅにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第５の実施の形態における半導体装置１１ｅの凹凸形成領域２３ｅには、格子形状で非貫通孔２６１が形成されている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　半導体装置１１ｅの凹凸形成領域２３eには、図１１の下図に示すように平面視において、非貫通孔２６１が格子形状に形成されている。図１１の上図に示すように、断面視においては、凹凸形成領域２３eには複数の非貫通孔２６１が形成されている。
　格子形状とは、少なくとも１本の線と、その線に交わる線とから構成されている形状であるとする。図１１の下図には、２本の横線と、その２本の横線にそれぞれ垂直に交わる３本の縦線から、格子形状が形成されている例を示した。
　格子形状の非貫通孔２６１を構成する線の本数、配置、各線の太さ、深さなどは、再配線２２の疎の度合い応じて設定される。凹凸形成領域２３ｅに形成される非貫通孔２６１を格子形状にすることで、被めっき面積を増大させることができ、膜厚をより調整しやすい構成とすることができる。
　格子形状の非貫通孔２６１を有する半導体装置１１ｅは、基本的に図５、図６を参照して説明した半導体装置１１ａの製造工程と同工程で製造することができる。工程Ｓ１１において非貫通孔４１を形成する時のマスクを、格子形状のマスクとすることで、格子形状の非貫通孔２６１有する半導体装置１１ｅを製造することができる。
　＜第６の実施の形態＞
　図１２の上図は、第６の実施の形態における半導体装置１１ｆの構成例を示す断面図であり、図１２の下図は、再配線２２の構成を示す図である。第６の実施の形態における半導体装置１１ｆにおいて、第５の実施の形態における半導体装置１１ｅ(図１１)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第６の実施の形態における半導体装置１１ｆの凹凸形成領域２３ｆに、格子形状の非貫通孔２８１が形成されている点で、第５の実施の形態における半導体装置１１ｅと同様である。第６の実施の形態における半導体装置１１ｆの凹凸形成領域２３ｆの非貫通孔２８１内には、Ｃｕ(銅)が埋め込まれている点が、第５の実施の形態における半導体装置１１ｅと異なる。
　非貫通孔２８１のように非貫通孔２８１内にＣｕが埋め込まれる構成とした場合、配線断面積が増加するため、抵抗値を減少させたり、EM(Electro Migration)耐性を向上させたり、再配線２２と絶縁膜３３との界面の密着性を向上させたりすることができる。
　＜第７の実施の形態＞
　図１３の上図は、第７の実施の形態における半導体装置１１ｇの構成例を示す断面図であり、図１３の下図は、再配線２２の構成を示す図である。第７の実施の形態における半導体装置１１gにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第７の実施の形態における半導体装置１１gの凹凸形成領域２３gには、スリット形状の非貫通孔３０１が形成されている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　非貫通孔３０１は、図１３の下図に示したように平面視において、再配線２２の幅よりも小さい幅で形成され、所定の長さで形成された四角形状で形成されている。図１３の上図に示したように断面視において、非貫通孔３０１は、所定の深さを有して形成され、その深さは、貫通電極２１の深さよりも浅く形成されている。
　スリット形状の非貫通孔３０１の大きさや深さは、再配線２２の疎の度合いに応じて設定され、再配線２２の膜厚が均一となるように調整される。非貫通孔３０１の深さを、貫通電極２１の深さよりも約５０％減の深さとすることで、製造時に、貫通電極２１と同じマスクで同時に形成することができる。
　図１３に示した半導体装置１１ｂの製造に関して、図１４、図１５を参照して説明する。
　工程Ｓ５１において、配線層３１上にあるシリコン基板３２に対して、貫通電極２１と非貫通孔３０１が形成される。非貫通孔３０１の深さを、貫通電極２１の深さよりも約５０％減の深さとした場合、工程Ｓ５１において、貫通電極２１と非貫通孔３０１を同じマスクで同時に形成することができる。
　工程Ｓ５２において、絶縁膜３３が、CVD法やALD法等により成膜される。工程Ｓ５３において、ドライエッチングにより絶縁膜３３がエッチバックされ、貫通電極２１と接続される配線層３１内の配線３６が露出される。工程Ｓ５４において、PVD法やCVD法、ALD法などにより、バリアメタル膜３４が成膜され、シード膜３５が成膜される。
　工程Ｓ５５(図１５)において、リソグラフィにより再配線２２が形成される部分以外が、レジスト１２１で覆われ、工程Ｓ５６において、セミアディティブ法によりCuめっきによりＣｕの膜、すなわち再配線２２が成膜される。工程Ｓ５７において、ウェットエッチングによりレジスト１２１が剥離され、工程Ｓ５８において、レジスト１２１の下にあったシード膜３５とバリアメタル膜３４が順に剥離される。
　このような工程にて、再配線２２が形成され、凹凸形成領域２３(非貫通孔３０１)が形成される。
　＜第８の実施の形態＞
　図１６の上図は、第８の実施の形態における半導体装置１１ｈの構成例を示す断面図であり、図１６の下図は、再配線２２の構成を示す図である。第８の実施の形態における半導体装置１１ｈにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第８の実施の形態における半導体装置１１ｈの再配線２２は、段差がある形状で形成されている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　再配線２２のうち、凹凸形成領域２３ｈと、凹凸形成領域２３ｈ以外の領域とに分けた場合、凹凸形成領域２３ｈ以外の領域と凹凸形成領域２３ｈとの間には段差がある。凹凸形成領域２３ｈ以外の領域を基準の高さとした場合、その基準の高さよりも低い位置に凹凸形成領域２３ｈ（低地部３２１とする）が形成されている。
　低地部３２１は、図１３の下図に示したように平面視において、再配線２２の幅と同程度の幅で形成され、所定の長さで形成された四角形状で形成されている。
　図１３の上図に示したように断面視において、再配線２２のうち凹凸形成領域２３ｈ（低地部３２１）は、凹凸形成領域２３ｈ以外の再配線２２よりも低い位置に形成されている。換言すれば、再配線２２は、段差がある形状で形成されている。
　半導体装置１１ｈは、再配線の高さが高くなると想定される領域のシリコン基板３２を、予め薄く形成し、配線容量の増加を防ぎ、配線の高さを低くすることができる。
　凹凸形成領域２３ｈの大きさ(面積)は、再配線２２の疎の度合いに応じて設定され、再配線２２の膜厚が均一となるように調整される。この場合も、再配線２２における容量の増加を抑制することができる。
　＜第９の実施の形態＞
　図１７の上図は、第９の実施の形態における半導体装置１１ｉの構成例を示す断面図であり、図１７の下図は、再配線２２の構成を示す図である。第９の実施の形態における半導体装置１１ｉにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第９の実施の形態における半導体装置１１ｉの凹凸形成領域２３ｉには、シリコン基板３２の表面に凹凸が設けられ、その凹凸に合わせて再配線２２なども形成されている点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　シリコン基板３２の再配線２２が形成される面であり、凹凸形成領域２３ｉが形成される領域のシリコン基板３２を凹凸形状とする。図１７に示した例では、凹凸形成領域２３ｉ以外の再配線２２の下側にあるシリコン基板３２の上面を基準面とした場合、凹凸形成領域２３ｉには、基準面に対して凸形状となる２つの凸部３４１が、シリコン基板３２に形成されている。
　シリコン基板３２の凸部３４１が形成されている領域では、バリアメタル膜３４とシード膜３５も凸形状となる。シード膜３５上に成膜される再配線２２の凹凸形成領域２３ｉを見た場合、再配線２２の凹凸形成領域２３ｉのシリコン基板３２側は、凹凸形状になっている。
　このように、再配線２２の一部に凹凸形状（凸部３４１）を設けることで、配線容量を増加させることなく、配線の高さのばらつきを低減させることができる。
　シリコン基板３２が凸部３４１を有する半導体装置１１ｉの製造は、図４、図５を参照して説明した製造工程を適用することができる。工程Ｓ１１（図４）において、非貫通孔４１を形成する代わりに、凸部３４１が形成される。凸部３４１が形成されたシリコン基板３２に対して工程Ｓ１２以降の処理が実行されることで、半導体装置１１ｉを製造することができる。
　＜第１０の実施の形態＞
　図１８の上図は、第１０の実施の形態における半導体装置１１ｊの構成例を示す断面図であり、図１８の下図は、再配線２２の構成を示す図である。第１０の実施の形態における半導体装置１１ｊにおいて、第９の実施の形態における半導体装置１１ｉ(図１７)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第１０の実施の形態における半導体装置１１ｊの凹凸形成領域２３ｊには、絶縁膜３３表面に凹凸が設けられ、その凹凸に合わせて再配線２２なども形成されている点が、第９の実施の形態における半導体装置１１ｉと異なり、他の点は同様である。
　絶縁膜３３の再配線２２が形成される面であり、凹凸形成領域２３ｊが形成される領域の絶縁膜３３を凹凸形状とする。図１８に示した例では、凹凸形成領域２３ｊ以外の再配線２２の下側にある絶縁膜３３の上面を基準面とした場合、凹凸形成領域２３ｊには、基準面に対して、凹形状となる４つの凹部３６１が、絶縁膜３３に形成されている。
　絶縁膜３３の凹部３６１が形成されている領域では、バリアメタル膜３４とシード膜３５も凹形状となる。シード膜３５上に成膜される再配線２２の凹凸形成領域２３ｊを見た場合、再配線２２の凹凸形成領域２３ｊの絶縁膜３３側は、凹凸形状になっている。
　このように、再配線２２の一部に凹凸形状を設けることで、配線容量を増加させることなく、配線の高さのばらつきを低減させることができる。
　図１８に示した半導体装置１１ｊの製造工程について図１９の図を参照して説明する。
　工程Ｓ７１において、配線層３１上にあるシリコン基板３２に対して、リソグラフィとドライエッチングにて貫通電極２１が形成される。
　工程Ｓ７２において、絶縁膜３３が、CVD法やALD法等により成膜される。絶縁膜３３の厚さにより、凹形状の最大の深さが決まるため、所望の凹形状の深さよりも絶縁膜３３の厚さが厚くなるように膜厚の設定は行われる。
　工程Ｓ７３において、リソグラフィで凹形状を形成したい部分以外にレジスト１４１が形成される。工程Ｓ７３において、貫通電極２１の部分は、レジスト１４１をテンティングし、貫通電極２１内にレジスト１４１が入らないように制御される。
　工程Ｓ７３においては、レジスト１４１をマスクにして軽くドライエッチングが行われ、絶縁膜３３に凹形状が形成される。工程Ｓ７３において、絶縁膜３３を薄くしすぎると、後工程の絶縁膜３３のエッチバック時に絶縁膜３３が消失してしまう可能性があるため、ある程度の膜厚が残るようにエッチング時間は調整される。
　工程Ｓ７４において、レジスト１４１が剥離される。レジスト１４１が剥離されることで、絶縁膜３３上に凹形状が形成される。工程Ｓ７４以降の処理は、例えば図１４，１５に示した工程Ｓ５３以降と同じ工程にてバリアメタル膜３４やシード膜３５が成膜され、Ｃｕめっきが実行されることで再配線２２が成膜される。
　このような工程にて、凹凸形成領域２３の絶縁膜３３が凹形状を有する再配線２２が形成される。
　＜第１１の実施の形態＞
　図２０の上図は、第１１の実施の形態における半導体装置１１ｋの構成例を示す断面図であり、図２０の下図は、再配線２２の構成を示す図である。第１１の実施の形態における半導体装置１１ｋにおいて、第１の実施の形態における半導体装置１１ａ(図２)と同様の部分には同様の符号を付し、その説明は適宜省略する。
　第１１の実施の形態における半導体装置１１ｋの凹凸形成領域２３ｋは、再配線２２と接続された構成ではない点が、第１の実施の形態における半導体装置１１ａと異なり、他の点は同様である。
　図２０に示した第１１の実施の形態における半導体装置１１ｋの凹凸形成領域２３ｋには、非貫通孔３８１が形成されている。凹凸形成領域２３ｋは、再配線２２と所定の間隔を有して形成されている。非貫通孔３８１は、フローティングの状態で形成されている。凹凸形成領域２３ｋは、再配線２２周辺に、フローティングのダミー電極として形成されている。ダミー電極であるため、凹凸形成領域２３ｋ(非貫通孔３８１)は、配線層３１とは接続されていない状態で形成されている。
　半導体装置１１ｋにおいては、凹凸形成領域２３ｋがフローティングの状態で形成されているため、配線容量を増加させることなく、再配線２２の高さのばらつきを抑制することができる。
　半導体装置１１ｋの製造は、図４、図５を参照して説明した製造工程を適用することができる。工程Ｓ１６（図５）において、レジスト１２１を、再配線２２となる領域と非貫通孔３８１となる領域の間にも設ける。レジスト１２１が設けられた再配線２２となる領域と非貫通孔３８１となる領域の間には、Ｃｕめっきが施されないため、再配線２２と非貫通孔３８１とが接続されていない状態を作り出すことができる。
　再配線２２と非貫通孔３８１とが接続されていない状態まで製造された半導体装置１１ｋに対して、工程Ｓ１７以降の処理が実行されることで、半導体装置１１ｋを製造することができる。
　図２０に示した凹凸形成領域２３ｋには、非貫通孔３８１が形成されている例を示した。換言すれば、第１の実施の形態における半導体装置１１ａ(図２)と、第１１の実施の形態を組み合わせた例を示した。
　第１１の実施の形態は、第２乃至第１０の実施の形態における凹凸形成領域２３ｂ乃至２３ｊのいずれとも組み合わせることが可能である。すなわち、第１乃至第１０の実施の形態における再配線２２と凹凸形成領域２３ａ乃至２３ｊは、所定の間隔を有して配置されている構成とすることができる。
　上述したように、再配線２２の一部に凹凸形成領域２３を形成するため、配線レイアウトの制約を受けずに、再配線２２の高さのばらつきを低減することができる。凹凸形成領域２３に形成される凹凸の形状によっては、貫通電極２１と同じマスクを用いて同一工程で形成することができるため、工程数を増やすことなく、凹凸形成領域２３を形成することができる。
　再配線２２の配線密度が疎の領域にのみ凹凸形成領域２３を形成することで、配線の高さのばらつきを抑制することができる。
　＜電子機器の構成＞
　第１乃至第１１の実施の形態の半導体装置１１を撮像素子に適用することができる。上述した半導体装置１１を撮像素子のチップとしても良い。上述した半導体装置１１に積層されるチップを固体撮像素子が形成されたチップとし、半導体装置１１は、固体撮像素子からの信号を処理する処理部を有するチップとしても良い。
　半導体装置１１を撮像素子に適用した場合、その撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２１は、電子機器としての撮像装置の構成例を示すブロック図である。図２１に示される撮像装置１００１は、光学系１００２、シャッタ装置１００３、撮像素子１００４、駆動回路１００５、信号処理回路１００６、モニタ１００７、およびメモリ１００８を備えて構成され、静止画像および動画像を撮像可能である。
　光学系１００２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を撮像素子１００４に導き、撮像素子１００４の受光面に結像させる。
　シャッタ装置１００３は、光学系１００２および撮像素子１００４の間に配置され、駆動回路１００５の制御に従って、撮像素子１００４への光照射期間および遮光期間を制御する。
　撮像素子１００４は、上述した撮像素子を含むパッケージにより構成される。撮像素子１００４は、光学系１００２およびシャッタ装置１００３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。撮像素子１００４に蓄積された信号電荷は、駆動回路１００５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路１００５は、撮像素子１００４の転送動作、および、シャッタ装置１００３のシャッタ動作を制御する駆動信号を出力して、撮像素子１００４およびシャッタ装置１００３を駆動する。
　信号処理回路１００６は、撮像素子１００４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１００６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１００７に供給されて表示されたり、メモリ１００８に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置１００１においても、撮像素子１００４に、上述した半導体装置１１ａ乃至１１ｊのいずれかを含む構成とされた撮像素子を適用することができる。
　＜内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２３は、図２２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２５は、撮像部１２０３１の設置位置の例を示す図である。
　図２５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　基板と、
　前記基板の第１の面上にある配線層と、
　前記基板の前記第１の面と対向する第２の面に設けられている第１の配線と、
　前記配線層内の第２の配線と前記第１の配線を接続し、前記基板を貫通する貫通電極と
　を備え、
　前記第１の配線の一部は、凹凸形状の領域を有する
　半導体装置。
（２）
　前記凹凸形状は、前記基板を貫通しない非貫通孔である
　前記（１）に記載の半導体装置。
（３）
　前記非貫通孔は、複数設けられている
　前記（２）に記載の半導体装置。
（４）
　前記基板に対する深さが異なる複数の非貫通孔を備える
　前記（２）に記載の半導体装置。
（５）
　前記非貫通孔は、格子形状である
　前記（２）に記載の半導体装置。
（６）
　前記非貫通孔は、前記第１の配線と同一の材料で埋められている
　前記（２）乃至（５）のいずれかに記載の半導体装置。
（７）
　前記非貫通孔は、スリット形状である
　前記（２）に記載の半導体装置。
（８）
　前記第１の配線は、段差を有する形状に形成されている
　前記（１）に記載の半導体装置。
（９）
　前記基板の前記第２の面の前記凹凸形状の領域に該当する前記基板の領域は、凸形状の凸部を有する
　前記（１）に記載の半導体装置。
（１０）
　前記基板と前記第１の配線との間に絶縁膜をさらに備え、
　前記絶縁膜のうち、前記基板の前記第２の面の前記凹凸形状の領域に該当する領域は、凹形状の凹部を有する
　前記（１）に記載の半導体装置。
（１１）
　前記第１の配線と前記凹凸形状の領域は、所定の間隔を有して配置されている
　前記（１）に記載の半導体装置。
（１２）
　前記非貫通孔の大きさは、前記貫通電極の大きさの７０％以下の大きさである
　前記（２）に記載の半導体装置。
（１３）
　前記スリット形状の前記非貫通孔の前記第２の面からの深さは、前記貫通電極の前記第２の面からの深さの５０％以下の深さである
　前記（７）に記載の半導体装置。
（１４）
　前記第１の配線が配置される領域全体において、前記凹凸形状は、単位面積あたりの被めっき面積が均一になるような大きさで形成されている
　前記（１）乃至（１３）のいずれかに記載の半導体装置。
（１５）
　前記凹凸形状の領域は、膜厚が厚くなる前記第１の配線に設けられている
　前記（１）乃至（１４）のいずれかに記載の半導体装置。
（１６）
　固体撮像素子が形成されている第１のチップと、
　前記第１のチップからの信号を処理する第２のチップと
　を備え、
　前記第２のチップは、
　基板と、
　前記基板の第１の面上にある配線層と、
　前記基板の前記第１の面と対向する第２の面に設けられている第１の配線と、
　前記配線層内の第２の配線と前記第１の配線を接続し、前記基板を貫通する貫通電極と
　を備え、
　前記第１の配線の一部は、凹凸形状の領域を有する
　撮像装置。
　１１　半導体装置，　２１　貫通電極，　２２　再配線，　２３　凹凸形成領域，　３１　配線層，　３２　シリコン基板，　３３　絶縁膜，　３４　バリアメタル膜，　３５　シード膜，　３６　配線，　４１　非貫通孔，　１０１　：区間，　１２１，１４１　レジスト，　２０１，２２１，２４１，２６１，２８１，３０１　非貫通孔，　３２１　低地部，　３４１　凸部，　３６１　凹部，　３８１　非貫通孔

Claims (16)

  1. 　基板と、
    　前記基板の第１の面上にある配線層と、
    　前記基板の前記第１の面と対向する第２の面に設けられている第１の配線と、
    　前記配線層内の第２の配線と前記第１の配線を接続し、前記基板を貫通する貫通電極と
    　を備え、
    　前記第１の配線の一部は、凹凸形状の領域を有する
    　半導体装置。
  2. 　前記凹凸形状は、前記基板を貫通しない非貫通孔である
    　請求項１に記載の半導体装置。
  3. 　前記非貫通孔は、複数設けられている
    　請求項２に記載の半導体装置。
  4. 　前記基板に対する深さが異なる複数の非貫通孔を備える
    　請求項２に記載の半導体装置。
  5. 　前記非貫通孔は、格子形状である
    　請求項２に記載の半導体装置。
  6. 　前記非貫通孔は、前記第１の配線と同一の材料で埋められている
    　請求項２に記載の半導体装置。
  7. 　前記非貫通孔は、スリット形状である
    　請求項２に記載の半導体装置。
  8. 　前記第１の配線は、段差を有する形状に形成されている
    　請求項１に記載の半導体装置。
  9. 　前記基板の前記第２の面の前記凹凸形状の領域に該当する前記基板の領域は、凸形状の凸部を有する
    　請求項１に記載の半導体装置。
  10. 　前記基板と前記第１の配線との間に絶縁膜をさらに備え、
    　前記絶縁膜のうち、前記基板の前記第２の面の前記凹凸形状の領域に該当する領域は、凹形状の凹部を有する
    　請求項１に記載の半導体装置。
  11. 　前記第１の配線と前記凹凸形状の領域は、所定の間隔を有して配置されている
    　請求項１に記載の半導体装置。
  12. 　前記非貫通孔の大きさは、前記貫通電極の大きさの７０％以下の大きさである
    　請求項２に記載の半導体装置。
  13. 　前記スリット形状の前記非貫通孔の前記第２の面からの深さは、前記貫通電極の前記第２の面からの深さの５０％以下の深さである
    　請求項７に記載の半導体装置。
  14. 　前記第１の配線が配置される領域全体において、前記凹凸形状は、単位面積あたりの被めっき面積が均一になるような大きさで形成されている
    　請求項１に記載の半導体装置。
  15. 　前記凹凸形状の領域は、膜厚が厚くなる前記第１の配線に設けられている
    　請求項１に記載の半導体装置。
  16. 　固体撮像素子が形成されている第１のチップと、
    　前記第１のチップからの信号を処理する第２のチップと
    　を備え、
    　前記第２のチップは、
    　基板と、
    　前記基板の第１の面上にある配線層と、
    　前記基板の前記第１の面と対向する第２の面に設けられている第１の配線と、
    　前記配線層内の第２の配線と前記第１の配線を接続し、前記基板を貫通する貫通電極と
    　を備え、
    　前記第１の配線の一部は、凹凸形状の領域を有する
    　撮像装置。
PCT/JP2022/002109 2021-03-24 2022-01-21 半導体装置、撮像装置 WO2022201814A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023508700A JPWO2022201814A1 (ja) 2021-03-24 2022-01-21
CN202280022090.7A CN116998012A (zh) 2021-03-24 2022-01-21 半导体器件和成像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-049544 2021-03-24
JP2021049544 2021-03-24

Publications (1)

Publication Number Publication Date
WO2022201814A1 true WO2022201814A1 (ja) 2022-09-29

Family

ID=83395413

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/002109 WO2022201814A1 (ja) 2021-03-24 2022-01-21 半導体装置、撮像装置

Country Status (3)

Country Link
JP (1) JPWO2022201814A1 (ja)
CN (1) CN116998012A (ja)
WO (1) WO2022201814A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235194A (ja) * 1991-11-29 1993-09-10 Nec Corp マイクロ波モノリシック集積回路
JP2008288309A (ja) * 2007-05-16 2008-11-27 Sony Corp 半導体装置及びその製造方法
JP2009206496A (ja) * 2008-01-30 2009-09-10 Panasonic Corp 半導体チップ及び半導体装置
JP2013243348A (ja) * 2012-05-22 2013-12-05 Samsung Electronics Co Ltd ビアパッドインレイを有するｔｓｖ半導体素子
JP2019161046A (ja) * 2018-03-14 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235194A (ja) * 1991-11-29 1993-09-10 Nec Corp マイクロ波モノリシック集積回路
JP2008288309A (ja) * 2007-05-16 2008-11-27 Sony Corp 半導体装置及びその製造方法
JP2009206496A (ja) * 2008-01-30 2009-09-10 Panasonic Corp 半導体チップ及び半導体装置
JP2013243348A (ja) * 2012-05-22 2013-12-05 Samsung Electronics Co Ltd ビアパッドインレイを有するｔｓｖ半導体素子
JP2019161046A (ja) * 2018-03-14 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および電子機器

Also Published As

Publication number Publication date
CN116998012A (zh) 2023-11-03
JPWO2022201814A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
JP6951866B2 (ja) 撮像素子
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
WO2021044716A1 (ja) 固体撮像装置及び電子機器
JP2019192802A (ja) 撮像素子および撮像素子の製造方法
US11798965B2 (en) Solid-state imaging device and method for manufacturing the same
WO2020246323A1 (ja) 撮像装置
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2022201814A1 (ja) 半導体装置、撮像装置
WO2022102278A1 (ja) 固体撮像装置及び電子機器
US11362123B2 (en) Imaging device, camera module, and electronic apparatus to enhance sensitivity to light
EP4307373A1 (en) Semiconductor device and imaging device
US11355421B2 (en) Semiconductor device, manufacturing method for semiconductor, and imaging unit
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
US11735615B2 (en) Imaging device with protective resin layer and stress relaxation region
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
WO2020235148A1 (ja) 半導体装置及び電子機器
US20240038807A1 (en) Solid-state imaging device
JP2023083675A (ja) 固体撮像装置
TW202220228A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774616

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023508700

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280022090.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774616

Country of ref document: EP

Kind code of ref document: A1