JP2007243215A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007243215A
JP2007243215A JP2007121282A JP2007121282A JP2007243215A JP 2007243215 A JP2007243215 A JP 2007243215A JP 2007121282 A JP2007121282 A JP 2007121282A JP 2007121282 A JP2007121282 A JP 2007121282A JP 2007243215 A JP2007243215 A JP 2007243215A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
electrode
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007121282A
Other languages
English (en)
Inventor
Hiroshi Saito
博 斉藤
Takashi Sato
隆志 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007121282A priority Critical patent/JP2007243215A/ja
Publication of JP2007243215A publication Critical patent/JP2007243215A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01066Dysprosium [Dy]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】WLCSPとして製造される半導体装置において、半導体チップにおいて発生する熱を外方に効率よく放出できる手段を提供する。
【解決手段】パッド電極21を形成した半導体チップ3と、パッド電極21を避けて半導体チップ3の表面に配された第1の絶縁層5と、半導体チップ3の表面側に位置する接続電極部7及び放熱用電極部9と、第1の絶縁層5の表面に配され、パッド電極21及び接続電極部7を相互に電気接続する第1の配線部13と、放熱用電極部9に接続する第2の配線部18と、電極部7,9を半導体チップ3の表面側に露出させて、電極部7,9及び配線部を封止する第2の絶縁層17とを備え、第2の配線部が、半導体チップ3の発熱部分に隣接し、第1の配線部13の配置領域を除く第1の絶縁層5の表面の領域に配され、さらに、第1の絶縁層5によって半導体チップ3の表面と電気的に絶縁されている半導体装置を提供する。
【選択図】図10

Description

この発明は、半導体装置に関する。
LSI等の半導体装置においては、半導体チップの表面にトランジスタ等の各種素子からなる集積回路が形成されているため、半導体装置の動作時には半導体チップが発熱する。従来では、半導体チップが過剰に加熱されて誤動作が発生することを防止するために、この熱を半導体装置の外方に効率よく放出する放熱手段を備えた半導体装置が各種提案されている。
すなわち、半導体素子(半導体チップ)の表面において発生する熱を、絶縁性樹脂や絶縁性接着手段(絶縁層)、電気的接続手段を介して、実装基板(回路基板)に接地した放熱用の電極から実装基板に逃がす放熱手段を備えた半導体装置がある(例えば、特許文献1参照。)。この半導体装置は、絶縁性樹脂(絶縁層)により半導体チップの表面や側面を覆い隠して構成されている。
さらに、半導体素子の表面上にアンダーフィル材を介して電源等の発熱の大きいパッドから、前記表面の周縁領域に配されたフィルム基板の放熱用パターン(配線部)を介して回路基板に熱を逃がす放熱手段を備えた半導体装置がある(例えば、特許文献2参照。)。この半導体装置では、集積回路を形成した半導体チップの表面から側方にはみ出る位置に配線部が形成されている。
ところで、近年の半導体装置には、ウエハに形成した多数の半導体チップを個々に切り分ける前に、半導体チップの表面に、半導体装置を搭載する回路基板と半導体チップとを電気的に接続するための配線部や電極部を形成し、これら配線部や電極部を封止する絶縁部を形成した所謂ウエハレベルチップサイズパッケージ(以下、WLCSPと呼ぶ)がある。このWLCSPでは、半導体チップの側面からはみ出さないように、配線部、電極部や絶縁部を形成しているため、半導体装置の小型軽量化を実現するものとして注目されている。
特開2002−158310号公報 特開2001−77236号公報
しかしながら、特許文献1に記載の半導体装置では、絶縁層により半導体チップの側面を封止しており、また、特許文献2に記載の半導体装置では、半導体チップの側面からはみだした位置に配線部が形成されているため、WLCSPとして製造することができないという問題がある。
なお、従来のWLCSPには、半導体チップにおいて発生する熱を効率よく放出できる放熱手段が設けられておらず、半導体装置の信頼性を向上させるために有効な放熱手段を設けることが急務とされている。
この発明は、上述した事情に鑑みてなされたものであって、WLCSPとして製造でき、半導体チップにおいて発生する熱を外方に効率よく放出できる半導体装置を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、略板状に形成された半導体基板と、該半導体基板の表面を被覆する第1の絶縁膜と、該第1の絶縁膜上に形成されたパッド電極と、前記第1の絶縁膜上に順次重ねて配されると共に、前記パッド電極を露出させる第1の凹部を形成した第2の絶縁膜及び第3の絶縁膜と、電気的な絶縁材料から形成され、前記パッド電極を避けて前記第3の絶縁膜の表面に配されると共に前記第1の凹部の側壁面を覆うように形成されて、前記パッド電極を露出させる第2の凹部を有する第1の絶縁層と、前記第2の絶縁膜の表面側に位置し、前記半導体チップを外部回路に接続するための接続電極部と、前記第2の絶縁膜の表面側に位置し、外部回路に接続する少なくとも1つの放熱用電極部と、前記第1の絶縁層の表面に配され、前記パッド電極及び接続電極部を相互に電気接続する第1の配線部と、前記第1の絶縁層の表面に配され、前記放熱用電極部に接続する第2の配線部と、電気的な絶縁材料から形成され、少なくとも前記接続電極部及び放熱用電極部を前記第2の絶縁膜の表面側に露出させた状態で、前記接続電極部、放熱用電極部及び配線部を封止する第2の絶縁層とを備え、前記第2の配線部が、前記半導体基板の発熱部分に隣接し、かつ、前記第1の絶縁層の表面のうち前記第1の配線部の配置領域を除く領域に配され、さらに、前記絶縁膜及び前記第1の絶縁層によって前記半導体基板の表面と電気的に絶縁されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置は、半導体基板、第1の絶縁膜、パッド電極及び放熱用パッド、第2の絶縁膜及び第3の絶縁膜を備える半導体チップの表面に第1の絶縁層、配線部及び第2の絶縁層を順次積層する構成であるため、半導体装置をWLCSPとして製造することができる。
また、半導体チップと外部回路とを接続する第1の配線部を配した第1の絶縁層の表面を除く領域に放熱用の第2の配線部を配するため、第1の絶縁層の表面における第2の配線部の形成面積を広く形成することができる。これにより、第2の配線部は、半導体装置を作動させた際に半導体チップにおいて発生する熱を第1の絶縁層を介して効率よく吸収できる。すなわち、半導体チップにおいて発生する熱を半導体チップから放熱用電極部に効率よく放出することができる。
請求項2に係る発明は、請求項1に記載の半導体装置において、前記第2の配線部に、前記放熱用電極部が複数接続されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第2の配線部に接続された複数の放熱用電極部から外部回路に熱を放出することができるため、第2の配線部が半導体チップから吸収した熱を第2の配線部から外方にさらに効率よく放出することができる。すなわち、半導体装置の放熱効率をさらに向上させることができる。
請求項3に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記第2の配線部が、前記発熱部分の上方に配されることを特徴とする半導体装置を提案している。
この場合には、発熱部分から発生する熱が、第1の絶縁層を介して第2の配線部に吸収されることになる。
請求項4に係る発明は、請求項1から請求項3のいずれか1項に記載の半導体装置において、前記第2の配線部が少なくとも前記第1の絶縁層又は前記第2の絶縁層に係合する係合部を備えていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第2の配線部と第1の絶縁層や第2の絶縁層とが、係合部により相互に係合しているため、第2の配線部と第1、第2の絶縁層とが相互に異なる熱膨張係数の材料から形成されていても、第1、第2の絶縁層が熱変形した場合に第2の配線部を第1、第2の絶縁層の変形に追従させることができる。したがって、第2の配線部を第1の絶縁層の表面に広く形成しても、第1、第2の絶縁層の熱変形によって第2の配線部が、第1、第2の絶縁層から剥離することを防止できる。
本発明によれば、第2の配線部の形成面積を広く形成できるため、WLCSPとして構成された半導体装置でも、半導体チップにおいて発生する熱を半導体チップから放熱用電極部に効率よく放出することができる。
また、本発明によれば、第2の配線部に接続された複数の放熱用電極部から外部回路に熱を放出することができるため、第2の配線部が半導体チップから吸収した熱を第2の配線部から外方にさらに効率よく放出することができる。
また、本発明によれば、第2の配線部と第1の絶縁層や第2の絶縁層とを相互に係合させる係合部を設けることにより、第2の配線部が、第1、第2の絶縁層から剥離することを防止できるため、半導体装置の信頼性を向上させることができる。
図1から図6はこの発明に係る一実施形態を示している。図1,2に示すように、この実施形態に係る半導体装置1は、平面視略矩形に形成された板状の半導体チップ3と、半導体チップ3の主面(表面)3aに配された絶縁層(第1の絶縁層)5と、半導体チップ3の主面3a側に配された複数の接続電極部7及び放熱用電極部9と、絶縁層5の表面5aに形成され、半導体チップ3と接続電極部7又は放熱用電極部9とを相互に接続する配線部11,13,15と、電極部7,9を半導体チップ3の主面3a側に露出させた状態で絶縁層5の表面5aを覆うと共に電極部7,9及び配線部11,13,15を封止する樹脂モールド部(第2の絶縁層)17とを備えている。
この半導体装置1は、半導体チップ3の主面3aから側方にはみ出さないように、絶縁層5、樹脂モールド部17、電極部7,9及び配線部11,13,15を形成した所謂WLCSPの構成となっている。
半導体チップ3は、平面視略矩形の基板19と、基板19の表面側に形成された複数の信号用パッド電極21、電源用パッド電極23、グランド用パッド電極25及び放熱用パッド27とを備えている。基板19は、シリコン(Si)から形成されており、その表面にはトランジスタ等の各種素子からなる電気回路が形成されている。
信号用パッド電極21、電源用パッド電極23、グランド用パッド電極25及び放熱用パッド27は、アルミニウム(Al)から形成され、半導体チップ3の主面3a側の周縁に配されている。すなわち、この半導体チップ3は、QFP等の半導体装置に使用する従来の半導体チップと同様に構成されている。
信号用パッド電極21は、基板19に形成された各種素子に対して所定の電気信号を入出力するものであり、電源用パッド電極23は、半導体チップ3の電気回路に電力を供給するものである。
また、グランド用パッド電極25は、半導体チップ3の電気回路を外部のグランドに接続するためのものである。すなわち、これら信号用パッド電極21、電源用パッド電極23及びグランド用パッド電極25は、半導体チップ3の電気回路と、半導体装置1を搭載する回路基板(不図示)の電気回路(外部回路)とを相互に電気接続するためのパッド電極として機能するものである。
放熱用パッド27は、基板19に形成された各種素子において発生する熱を半導体チップ3から放出するためのものであり、基板19の発熱部分29に隣接して配されている。
すなわち、図3に示すように、基板19の表面19aに形成されたトランジスタ31のソース拡散領域31a及びドレイン拡散領域31bが、それぞれ電極33,35に接続されている。これら電極33,35は、後述するパッシベーション膜41に形成される配線により接続され、前述した電源用パッド電極23やグランド用パッド電極25に電気回路や配線を通じて電気接続されるものである。そして、このトランジスタ31のドレイン拡散領域31bに隣接する基板19の表面19aには、放熱用パッド27に接続される放熱用拡散領域37が形成されている。なお、この放熱用拡散領域37の周囲には、フィールド酸化膜(SiO2)若しくはシャロートレンチ(SiO2)からなる絶縁部39が形成されており、ドレイン拡散領域31bと放熱用拡散領域37とを電気的に絶縁するようになっている。この構成においては、トランジスタ31のゲート電極31c下部のチャネル部から発生した熱が、ドレイン拡散領域31bに隣接する放熱用拡散領域37を介して、放熱用パッド27に伝達されることになる。
なお、放熱用拡散領域37は、絶縁部39を介してトランジスタ31のソース拡散領域31aに隣接する位置に形成されていてもよい。また、放熱用パッド27の電位や放熱用拡散領域37の不純物極性を調整して、放熱用パッド27を半導体チップ3の電気回路に電力を供給したり、外部のグランドに接続する電極として使用するとしてもよい。
この半導体チップ3は、放熱用パッド27を避けて基板19の表面19aを被覆するパッシベーション膜41も備えている。このパッシベーション膜41には、放熱用パッド27がパッシベーション膜41の表面41a側に露出するように、放熱用パッド27とパッシベーション膜41とにより画定された凹部43が形成されている。また、パッシベーション膜41には、放熱用パッド27を露出させる凹部43と同様に、信号用パッド電極21、電源用パッド電極23及びグランド用パッド電極25をパッシベーション膜41の表面41aに露出させる凹部(不図示)も形成されている。
このパッシベーション膜41は、二酸化シリコン(SiO2)からなる薄膜状の第1、第2の絶縁膜41b,41cと、窒化シリコン(SiN)からなる薄膜状の第3の絶縁膜41dとを順次重ねて形成したものであり、高い耐熱性及び電気絶縁性を有している。このパッシベーション膜41の表面41aは、半導体チップ3の主面3aを成している。
絶縁層5は、電気的な絶縁材料であるポリイミド(PI)等の絶縁樹脂から形成されており、半導体チップ3の主面3a、及び、放熱用パッド27とパッシベーション膜41とにより画定された凹部43の側壁面を覆うように形成されている。また、特に図示していないが、この絶縁層5は、信号用パッド電極21、電源用パッド電極23やグランド用パッド電極25とパッシベーション膜41とにより画定された凹部の側壁面も同様に覆うように形成されている。
図2に示すように、接続電極部7及び放熱用電極部9は、半導体装置1を搭載する回路基板の電気回路と半導体チップ3とを接続するためのものである。各電極部7,9は、パッド電極21,23,25に電気接続される第1の配線部11,13及び放熱用パッド27に接続される第2の配線部15の表面11a,13a,15aから、樹脂モールド部17の表面17aまで延びる略円柱状のポスト45と、ポスト45の上端に取り付けられ、樹脂モールド部17の表面から突出する半田ボール47とから構成されている。ポスト45は、銅(Cu)から形成されており、その上端面45aが樹脂モールド部17の表面17aと共に略同一平面を形成している。半田ボール47は半田を略球体状に形成してなるものである。
第1の配線部11,13に接続される接続電極部7は、図1に示すように、半導体チップ3のパッド電極21,32,25に隣接するように、絶縁層5の表面5aの周縁領域に複数形成されている。第2の配線部15に接続される放熱用電極部9は、前述の周縁領域を除く、絶縁層5の表面5aの中央領域に複数形成されており、また、放熱用パッド27の配置位置と前記中央領域との中途部分にも形成されている。
なお、これら電極部7,9は、互いに隣接する電極部7,9間において半導体チップ3の電気回路が短絡しない程度の距離をおいて、等間隔に並べて配されている。
放熱用パッド27に接続される第2の配線部15は、図2に示すように、放熱用パッド27と絶縁層5とにより画定された凹部49を埋めると共に、絶縁層5と樹脂モールド部17との間で凹部49の開口部から放熱用電極部9のポスト45の下端まで延びて形成されている。この第2の配線部15は、図3に示すように、アンダーバリアメタル51(以下、UBM51と呼ぶ)及び配線層52を絶縁層5の表面5aから順次重ねて構成されている。配線層52は、銅(Cu)から形成されている。また、UBM51は、放熱用パッド27と配線層52との密着性を向上させるために、チタン(Ti)若しくはクロム(Cr)から形成されており、配線層52の厚さよりも充分に薄く形成されている。
なお、特に図示していないが、信号用パッド電極21、電源用パッド電極23やグランド用パッド電極25に電気接続される第1の配線部11,13は、上述した第2の配線部15と同様の構成を有しており、絶縁層5の表面5aの周縁領域に配された信号用、電源用及びグランド用の接続電極部7の下端までそれぞれ延びて形成されている。
また、第2の配線部15は、図1に示すように、絶縁層5の表面5aの中央領域に形成された平面視略矩形のシート部15bと、このシート部15bと半導体チップ3の周縁に配された放熱用パッド27とを電気的に接続する接続配線部15cとから構成されている。シート部15bには、図1,2に示すように、第2の配線部15の厚さ方向に貫通する孔54が複数設けられており、各孔54は放熱用電極部9の配置位置の間に形成されている。また、接続配線部15cは、絶縁層5を介して半導体チップ3内の発熱部分29に隣接する位置に配されている。
なお、第1の配線部11,13は、信号用パッド電極21、電源用パッド電極23及びグランド用パッド電極25と接続電極部7とを電気的に接続している。ここで、信号用パッド電極21、電源用パッド電極23及びグランド用パッド電極25と接続電極部7とは相互に隣接して配されているため、第1の配線部11,13は、第2の配線部15の接続配線部15cよりも短く形成されることになる。これにより、信号用パッド電極21、電源用パッド電極23及びグランド用パッド電極25と接続電極部7との間で電気信号を高速で伝達することができる。
また、電源用パッド電極23及びグランド用パッド電極25に接続される第1の配線部11は、より多くの電流を流すことができるように、信号用パッド電極21に接続される第1の配線部13よりも太く形成されている。
樹脂モールド部17は、電気的な絶縁材料から形成されており、絶縁層5の表面5aを覆うと共に、電極部7,9のポスト45及び配線部11,13,15を封止するように形成されている。この樹脂モールド部17は、電極部7,9や配線部11,13,15よりも硬度の低い樹脂材料から形成され、半導体チップ3と同じ平面視略矩形状に形成されている。
また、この樹脂モールド部17には、第2の配線部15の孔54を埋める突起51が形成されており、これら孔54及び突起51により第2の配線部15と樹脂モールド部17とが相互に係合する係合部53が構成されている。
以上のように構成された半導体装置1の製造方法について説明する。
図4に示すように、はじめに、パッド電極21,23,25及び放熱用パッド27上に開口部5bがくるように半導体チップ3の主面3aに絶縁層5を形成する。次いで、配線部11,13,15を形成する部分を除く絶縁層5の表面5aに第1のレジスト層55を形成する。この第1のレジスト層55の形成領域は、第2の配線部15の孔54を形成する領域を含んでいる。
そして、第1のレジスト層55が形成されていない部分、すなわち、絶縁層5が露出している部分を銅で埋めて配線部11,13,15を形成する。この際に、配線部11,13,15の表面11a,13a,15aは、第1のレジスト層55の表面55aよりも若干薄く形成される。これら配線部11,13,15の形成後には、第1のレジスト層55を除去する。
その後、ポスト45を形成する部分を除く配線部11,13,15の表面11a,13a,15aに第2のレジスト層57を形成する。この状態においては、配線部11,13,15の表面11a,13a,15aの一部のみが露出することになる。そして、第2のレジスト層57が形成されていない部分、すなわち、配線部27が露出している部分を銅で埋めてポスト45を形成する。このポスト45の形成終了後には、第2のレジスト層57を除去する。
最後に、絶縁層5の表面5aを覆うと共にポスト45の上端面45aが露出するように配線部11,13,15及びポスト45を樹脂モールド部17により封止し、ポスト45の上端面45aに半田ボール47を取り付けることにより半導体装置1の製造が終了する。
以上のように構成された半導体装置1は、図5に示すように、半導体装置1を搭載する回路基板59と共に半導体ユニット61を構成することができる。すなわち、回路基板59の表面59aには、各電極部7,9の半田ボール47に接触させる複数のランド部63が各々独立して設けられている。
この半導体ユニット61において、半導体装置1を作動させた際には、半導体チップ3内の発熱部分29から発生する熱が、隣接する放熱用パッド27に伝達され、この放熱用パッド27から第2の配線部15、放熱用電極部9を介して回路基板59のランド部63に逃げる、すなわち、半導体チップ3において発生した熱が半導体装置1の外方に放出されることになる。
上記の半導体装置1によれば、パッド電極21,23,25に接続される第1の配線部11,13を配した周縁領域を除く絶縁層5の表面5aの中央領域に、放熱用の第2の配線部15を配しているため、第2の配線部15のシート部15bの形成面積を広く形成することができる。また、第2の配線部15の接続配線部15cや放熱用パッド27は、半導体チップ3内の発熱部分29に隣接する位置に形成されている。
これにより、第2の配線部15は半導体チップ3において発生する熱を、絶縁層5や放熱用パッド27を介して効率よく吸収できる。したがって、WLCSPとして構成された半導体装置1でも、半導体チップ3において発生する熱を半導体チップ3から放熱用電極部9に効率よく放出することができる。
また、第2の配線部15と樹脂モールド部17とが、係合部53により相互に係合しているため、第2の配線部15と樹脂モールド部17とが相互に異なる熱膨張係数の材料から形成されていても、樹脂モールド部17が熱変形した際に第2の配線部15を樹脂モールド部17の変形に追従させることができる。したがって、第2の配線部15を絶縁層5の表面5aに広く形成しても、樹脂モールド部17の熱変形によって第2の配線部15が、樹脂モールド部17から剥離することを防止でき、半導体装置1の信頼性を向上させることができる。
さらに、パッド電極21,23,25や放熱用パッド27を半導体チップ3の主面3aの周縁に形成した従来の半導体チップを利用し、絶縁層5の表面5aの周縁領域に第1の配線部11,13を形成している。このため、半導体チップ3のパッド電極21,23,25や放熱用パッド27の配置を変更することなく、第2の配線部15を絶縁層5の表面5aに容易に形成することができ、半導体装置1の製造コストの削減を図ることができる。
また、半導体装置1及び半導体ユニット61によれば、この第2の配線部15に接続された複数の放熱用電極部9から回路基板59の電気回路に熱を放出することができるため、第2の配線部15が半導体チップ3から吸収した熱を、第2の配線部15から半導体装置1の外方に効率よく放出することができる。すなわち、半導体装置1の放熱効率を向上させることができる。
なお、上記の実施の形態においては、放熱用パッド27が配線を介して基板19に電気接続されるとしたが、これに限ることはなく、放熱用パッド27を基板19に接続させないとしてもよい。すなわち、例えば、図6に示すように、放熱用パッド27をトランジスタ31のゲート電極31cの上方に配しても構わない。この構成の場合には、放熱用パッド27が最も発熱量の大きいゲート電極31cの近傍に配されるため、半導体装置1の放熱効率を向上させることができる。
また、例えば、放熱用パッド27を基板19の放熱用拡散領域37の上方に配し、放熱用拡散領域37に電気接続させない構成としてもよい。さらに、例えば、ゲート電極31c及び放熱用拡散領域37の上方にそれぞれ放熱用パッド27を配するとしてもよい。
また、絶縁層5の表面5aに1つの第2の配線部15のみが形成されるとしたが、半導体チップ3における発熱部分が複数存在する場合には、例えば、図7,8に示すように、第2の配線部14,16が複数形成されるとしても構わない。この構成の場合には、各発熱部分26,28の近傍にそれぞれ別個の第2の配線部14,16を接続させることができるため、各第2の配線部14,16が各発熱部分26,28において発生する熱をそれぞれ効率よく吸収できる。
さらに、この構成の場合には、各発熱部分26,28に隣接する位置に放熱用パッド27を設け、これら放熱用パッド27にそれぞれ別個の第2の配線部14,16を接続させることができる。そして、各第2の配線部14,16は相互に電気的に絶縁されているため、各放熱用パッド27の間で半導体チップ3の電気回路が短絡することを防止できる。
したがって、半導体装置の誤動作を防止でき、半導体装置の信頼性向上を図ることができる。
また、第2の配線部15は、シート部15bと接続配線部15cとから構成されるとしたが、図9,10に示すように、半導体チップ3内の発熱部分30が半導体チップ3の中央領域のみに存在する場合には、例えば、第2の配線部18が絶縁層5の中央領域に配されるシート部のみから構成されるとしてもよい。この場合には、この発熱部分30から発生する熱が、絶縁層5を介して第2の配線部18に吸収されることになる。
また、第2の配線部15は、絶縁層5の表面5aの中央領域に形成されるとしたが、これに限ることはなく、少なくとも絶縁層5の表面5aのうち、第1の配線部11,13の配置領域を除く領域に配されていればよい。すなわち、例えば、図11に示すように、パッド電極21,23,25及び放熱用パッド27が半導体チップ3の中央領域に配される場合には、これらパッド電極21,23,25及び放熱用パッド27の内側に位置する絶縁層5の中央領域に第1の配線部12を形成し、パッド電極21,23,25及び放熱用パッド27の外側に位置する絶縁層5の周縁領域にシート状の第2の配線部20を形成してもよい。
この構成の半導体装置2によれば、絶縁層5や樹脂モールド部17に熱変形が発生した場合には、絶縁層5や樹脂モールド部17の中央領域における変形量が周縁領域における変形量よりも小さい。このため、この熱変形に基づいて第1の配線部12に発生する応力は、第2の配線部20に発生する応力よりも小さくなる。したがって、第1の配線部12を細く形成しても、この応力に基づいて第1の配線部12が断線することを防止できる。
また、第2の配線部20は、前述のように、第1の配線部12と比較して絶縁層5の表面5aにおいて広く形成することができるため、第1の配線部12よりも大きな応力が第2の配線部20に発生してもこの応力を吸収することができる。したがって、前述の応力に基づいて第2の配線部20が断線することも防止できる。以上のことから、半導体装置2の信頼性の向上を図ることができる。
また、係合部53は、第2の配線部15に形成された孔54と樹脂モールド部17に形成された突起51とにより構成されるとしたが、これに限ることはなく、少なくとも第2の配線部15と樹脂モールド部17とが相互に係合する構成であればよい。すなわち、例えば、図12に示すように、第2の配線部15及び絶縁層5を貫通する孔56と、この孔56に係合する樹脂モールド部17の突起58とにより係合部60を構成するとしても構わない。また、例えば、第2の配線部15に樹脂モールド部17に向けて突出する突起を形成し、樹脂モールド部17にこの突起に嵌合する凹部を形成して係合部を構成するとしても構わない。
さらに、第2の配線部15と樹脂モールド部17とが相互に係合する係合部53,60を設けるとしたが、これに限ることはなく、第2の配線部15と絶縁層5とが相互に係合する係合部を設けるとしても構わない。すなわち、例えば、図13に示すように、第1の絶縁部5の厚さ方向に貫通する孔62と、第2の配線部15に形成され、この孔62を埋める突起64とにより係合部66を構成するとしてもよい。
この構成の場合には、第2の配線部15と絶縁層5とが相互に異なる熱膨張係数の材料から形成されていても、絶縁層5が熱変形した場合に第2の配線部15を絶縁層5の変形に追従させることができる。したがって、第2の配線部15が絶縁層5から剥離することを防止し、半導体装置の信頼性を向上させることができる。
また、半導体ユニット61を構成する回路基板59は、各々独立したランド部63を複数備えるとしたが、これに限ることはなく、例えば、図14に示すように、互いに隣り合うランド部64,65を回路基板59の表面において相互に接続して一体的に形成してもよい。
この構成の場合には、放熱用電極部9から吸収した熱を一のランド部64から他のランド部65まで伝達させることができるため、半導体チップ3において発生する熱を放熱用電極部9から回路基板59にさらに効率よく放熱することができる。
また、電極部7,9は、配線部11,13,15の表面11a,13a,15aから樹脂モールド部17の表面17aまで延びる略円柱状のポスト45を備えるとしたが、これに限ることはなく、例えば、ポスト45を形成せずに半田ボール47を直接配線部11,13,15に接続する構成としても構わない。この構成の場合には、配線部11,13,15を封止する樹脂モールド部17の厚さを減少させることができるため、半導体装置の薄型化を図ることができる。
また、電極部7,9は、球体状の半田ボール47を備えるとしたが、これに限ることはなく、電極部7,9の少なくとも一部が樹脂モールド部17の表面17aから突出していればよい。すなわち、例えば、図15(a),(b)に示すように、樹脂モールド部17から突出する突起部67をポスト46と一体的に形成しても構わない。これら突起部67は、例えば、めっき成長や銅ペーストを塗布するスクリーン印刷により形成してもよい。
また、例えば、図15(c)に示すように、ポスト45及び樹脂モールド部17を形成した後に、レジストパターニングし、めっき成長で断面視略矩形状の突起部68を形成するとしても構わない。
また、電極部7,9は、ポスト45,46と半田ボール47や突起部67,68とから構成されるとしたが、例えば、ポスト45,46のみから構成されるとしても構わない。
上記構成の場合には、半導体装置を回路基板59に搭載する際に、別途半田によりポスト45,46と回路基板59の電気回路とを電気的に接続すればよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
この発明の一実施形態に係る半導体装置の概略を示す平面図である。 図1の半導体装置の概略構成を示す拡大断面図である。 図1の半導体装置において、半導体チップと第2の配線部との接続を示す要部拡大断面図である。 図1の半導体装置の製造方法を示す模式図である。 図1の半導体装置を回路基板に搭載した半導体ユニットを示す拡大断面図である。 この発明の他の実施形態に係る半導体装置において、放熱用パッドの配置を示す要部拡大断面図である。 この発明の他の実施形態に係る半導体装置の概略を示す平面図である。 図7の半導体装置の概略構成を示す断面図である。 この発明の他の実施形態に係る半導体装置の概略を示す平面図である。 図7の半導体装置の概略構成を示す断面図である。 この発明の他の実施形態に係る半導体装置の概略を示す平面図である。 この発明の他の実施形態に係る半導体装置の概略を示す拡大断面図である。 この発明の他の実施形態に係る半導体装置の概略を示す拡大断面図である。 この発明の他の実施形態に係る半導体装置の概略を示す拡大断面図である。 この発明の他の実施形態に係る半導体装置の電極部を示す拡大断面図である。
符号の説明
1,2・・・半導体装置、3・・・半導体チップ、3a・・・主面(表面)、5・・・絶縁層(第1の絶縁層)、5a・・・表面、7・・・接続電極部、9・・・放熱用電極部、11〜13・・・第1の配線部、14〜16,18,20・・・第2の配線部、17・・・樹脂モールド部(第2の絶縁層)、21・・・信号用パッド電極、23・・・電源用パッド電極、25・・・グランド用パッド電極、27・・・放熱用パッド、26,28〜30・・・発熱部分、53・・・係合部、59・・・回路基板、59a・・・表面、61・・・半導体ユニット、63〜65・・・ランド部

Claims (4)

  1. 略板状に形成された半導体基板と、
    該半導体基板の表面を被覆する第1の絶縁膜と、
    該第1の絶縁膜上に形成されたパッド電極と、
    前記第1の絶縁膜上に順次重ねて配されると共に、前記パッド電極を露出させる第1の凹部を形成した第2の絶縁膜及び第3の絶縁膜と、
    電気的な絶縁材料から形成され、前記パッド電極を避けて前記第3の絶縁膜の表面に配されると共に前記第1の凹部の側壁面を覆うように形成されて、前記パッド電極を露出させる第2の凹部を有する第1の絶縁層と、
    前記第2の絶縁膜の表面側に位置し、前記半導体チップを外部回路に接続するための接続電極部と、
    前記第2の絶縁膜の表面側に位置し、外部回路に接続する少なくとも1つの放熱用電極部と、
    前記第1の絶縁層の表面に配され、前記パッド電極及び接続電極部を相互に電気接続する第1の配線部と、
    前記第1の絶縁層の表面に配され、前記放熱用電極部に接続する第2の配線部と、
    電気的な絶縁材料から形成され、少なくとも前記接続電極部及び放熱用電極部を前記第2の絶縁膜の表面側に露出させた状態で、前記接続電極部、放熱用電極部及び配線部を封止する第2の絶縁層とを備え、
    前記第2の配線部が、前記半導体基板の発熱部分に隣接し、かつ、前記第1の絶縁層の表面のうち前記第1の配線部の配置領域を除く領域に配され、さらに、前記絶縁膜及び前記第1の絶縁層によって前記半導体基板の表面と電気的に絶縁されていることを特徴とする半導体装置。
  2. 前記第2の配線部に、前記放熱用電極部が複数接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2の配線部が、前記発熱部分の上方に配されることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記第2の配線部が少なくとも前記第1の絶縁層又は前記第2の絶縁層に係合する係合部を備えていることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
JP2007121282A 2007-05-01 2007-05-01 半導体装置 Withdrawn JP2007243215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007121282A JP2007243215A (ja) 2007-05-01 2007-05-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007121282A JP2007243215A (ja) 2007-05-01 2007-05-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004158984A Division JP4179225B2 (ja) 2004-03-15 2004-05-28 半導体装置及びこれを備えた半導体ユニット

Publications (1)

Publication Number Publication Date
JP2007243215A true JP2007243215A (ja) 2007-09-20

Family

ID=38588363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007121282A Withdrawn JP2007243215A (ja) 2007-05-01 2007-05-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2007243215A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028359A (ja) * 2010-07-20 2012-02-09 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2015527734A (ja) * 2012-07-12 2015-09-17 マイクロン テクノロジー, インク. 断熱材を含む半導体デバイスパッケージおよび、係る半導体パッケージの作製および使用の方法
JP2016115751A (ja) * 2014-12-12 2016-06-23 ラピスセミコンダクタ株式会社 半導体パッケージ
CN114141736A (zh) * 2022-02-08 2022-03-04 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028359A (ja) * 2010-07-20 2012-02-09 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2015527734A (ja) * 2012-07-12 2015-09-17 マイクロン テクノロジー, インク. 断熱材を含む半導体デバイスパッケージおよび、係る半導体パッケージの作製および使用の方法
JP2016115751A (ja) * 2014-12-12 2016-06-23 ラピスセミコンダクタ株式会社 半導体パッケージ
US10121721B2 (en) 2014-12-12 2018-11-06 Lapis Semiconductor Co., Ltd. Heat dissipation bump electrode for chip on film
CN114141736A (zh) * 2022-02-08 2022-03-04 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法
CN114141736B (zh) * 2022-02-08 2022-05-06 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Similar Documents

Publication Publication Date Title
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
US8436250B2 (en) Metal core circuit element mounting board
US9640505B2 (en) Semiconductor package with trace covered by solder resist
JP2007103413A (ja) 半導体装置及びその製造方法
TW202042353A (zh) 半導體封裝及其製造方法
JP2008016514A (ja) 半導体装置の製造方法および半導体装置
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US11380601B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW201903991A (zh) 半導體裝置
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
JP2018190900A (ja) 半導体装置
JP2007243215A (ja) 半導体装置
JP4179225B2 (ja) 半導体装置及びこれを備えた半導体ユニット
JP5000877B2 (ja) 半導体装置
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device
TWI579994B (zh) 封裝結構
JP4764710B2 (ja) 半導体装置とその製造方法
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
JP2008187197A (ja) 半導体装置及びこれを備えた半導体ユニット
JP4084737B2 (ja) 半導体装置
JP2006278441A (ja) 半導体装置およびその製造方法
JP7161862B2 (ja) 配線構造体および電子部品
JP2008159911A (ja) 実装基板及び電子装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090128