JP7161862B2 - 配線構造体および電子部品 - Google Patents
配線構造体および電子部品 Download PDFInfo
- Publication number
- JP7161862B2 JP7161862B2 JP2018074078A JP2018074078A JP7161862B2 JP 7161862 B2 JP7161862 B2 JP 7161862B2 JP 2018074078 A JP2018074078 A JP 2018074078A JP 2018074078 A JP2018074078 A JP 2018074078A JP 7161862 B2 JP7161862 B2 JP 7161862B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- wiring
- insulating layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Description
本発明の一実施形態は、導電性接合材の流出を抑制できる配線構造体および電子部品を提供することを一つの目的とする。
この配線構造体によれば、配線層に導電性接合材が接続された場合、溶融した導電性接合材の流出を絶縁層によって抑制できる。しかも、配線層の下層に形成された下地電極層は、絶縁層よりも内側の領域に位置している。
本発明の一実施形態は、下地電極層と、外部接続される接続部を有し、前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の上に形成された配線層と、前記接続部を露出させるように前記配線層を被覆する絶縁層と、を含む、配線構造体を提供する。
したがって、仮に、溶融した導電性接合材が絶縁層外にしみ出したとしても、配線層よりも内側の領域において導電性接合材を下地電極層に伝わらせることができる。これにより、導電性接合材が配線層外の領域に流出することを抑制できる。よって、導電性接合材の流出を抑制できる配線構造体を提供できる。
本発明の一実施形態は、封止絶縁層と、前記封止絶縁層内に設けられた配線構造体と、前記封止絶縁層内に設けられ、前記配線構造体の上に形成された導電性接合材と、前記封止絶縁層内に設けられ、前記導電性接合材を介して前記配線構造体に接続されたチップと、を含み、前記配線構造体は、前記封止絶縁層内において前記チップと対向する対向面、および、前記対向面とは反対側に位置し、前記封止絶縁層から露出する露出面を有する下地電極層と、前記下地電極層および前記チップの間に介在し、前記下地電極層の周縁部を露出させるように前記下地電極層の前記対向面の上に形成され、前記導電性接合材を介して前記チップに接続された接続部を有する配線層と、前記下地電極層および前記チップの間に介在し、前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の周縁部の上に形成された絶縁層と、を含む、電子部品を提供する。
図1は、本発明の第1実施形態に係る配線構造体1の内部構造を示す平面図である。図2は、図1に示すII-II線に沿う断面図である。
配線構造体1は、チップ部品を接続対象物に接合する場合に、チップ部品および接続対象物の間に介在される部材である。配線構造体1は、チップ部品および接続対象物の間の電流経路を形成する。たとえば、配線構造体1は、接続対象物からの電気信号をチップ部品に伝達し、または、チップ部品からの電気信号を接続対象物に伝達する。
図1および図2を参照して、配線構造体1は、支持基板2、下地電極層3、配線層4、絶縁層5、バンプ構造6および封止絶縁層7を含む。図1では、封止絶縁層7を透過した配線構造体1の内部構造が示されている。図1および図2では、チップ部品が配線構造体1に接続されていない状態が示されている。
下地電極層3は、支持基板2の主面8の上に形成されている。下地電極層3は、支持基板2の主面8の上をライン状に引き回されていてもよい。下地電極層3は、支持基板2の主面8の法線方向から見た平面視(以下、単に「平面視」という。)において任意の平面形状に形成される。図1では、下地電極層3において四角形状に形成された領域が示されている。
下地電極層3の厚さT0は、0.1μm以上1.5μm以下であってもよい。厚さT0は、0.1μm以上0.5μm以下であってもよい。厚さT0は、0.5μm以上1.0μm以下であってもよい。厚さT0は、1.0μm以上1.5μm以下であってもよい。
下地電極層3の厚さT0、第1電極層11の厚さT1および第2電極層12の厚さT2は、前記数値の範囲において、任意の態様で組み合わせられてもよい。第1電極層11の厚さT1は、下地電極層3の厚さT0以下(T1≦T0)であってもよい。第2電極層12の厚さT2は、下地電極層3の厚さT0以下(T2≦T0)であってもよい。第1電極層11の厚さT1は、第2電極層12の厚さT2以下(T1≦T2)であってもよい。
配線層4は、下地電極層3の周縁部から内方領域に間隔を空けて形成され、下地電極層3の周縁部を露出させている。配線層4は、より具体的には、下地電極層3の内方領域において第2電極層13の上に形成されている。配線層4は、外部接続されるパッド部13(接続部)を含む。パッド部13は、配線層4において任意の領域に形成される。
配線層4の厚さT3は、0.05μm以上20μm以下であってもよい。厚さT3は、0.05μm以上5μm以下であってもよい。厚さT3は、5μm以上10μm以下であってもよい。厚さT3は、10μm以上15μm以下であってもよい。厚さT3は、15μm以上20μm以下であってもよい。
絶縁層5は、下地電極層3の上に形成されている。絶縁層5は、より具体的には、下地電極層3の周縁部において第2電極層13の上に形成されている。絶縁層5は、下地電極層3の平面形状に対応した平面形状を有している。絶縁層5は、この形態では下地電極層3に沿ってライン状に引き回されている。図1では、絶縁層5において四角形状に形成された領域が示されている。
また、絶縁層5は、下地電極層3の周縁部の上から下地電極層3外の領域に張り出し、支持基板2の主面8に対向している。絶縁層5は、より具体的には、下地電極層3の上面に沿う横方向に張り出している。絶縁層5は、下地電極層3の側面から第1電極層11および第2電極層12を露出させている。
絶縁層5の張り出し部17は、基部15から配線層4とは反対側の方向に向けて延びている。絶縁層5の張り出し部17は、下地電極層3の上面に沿う横方向に延び、下地電極層3外の領域に張り出している。絶縁層5の張り出し部17は、支持基板2の主面8に対向している。
絶縁層5は、無機系の絶縁体または有機系の絶縁体を含んでいてもよい。無機系の絶縁体は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、窒化アルミニウムまたは酸窒化アルミニウムのうちの少なくとも1種を含んでいてもよい。
下地電極層3の厚さT0に対する絶縁層5の張り出し部17の幅W1の比W1/T0は、1以上10以下(1≦W1/T0≦10)であってもよい。比W1/T0は、1以上5以下(1≦W1/T0≦5)であってもよい。
バンプ構造6は、配線層4のパッド部13の上に形成されている。バンプ構造6は、配線層4側からこの順に積層されたUBM(Under Bump Metal)層19および導電性接合材層20を含む。
第1電極層21は、銅またはニッケルのうちの少なくとも一つを含む。第2電極層22は、ニッケルまたは銅のうちの少なくとも一つを含む。第1電極層21の厚さは、0.5μm以上6.0μm以下であってもよい。第2電極層22の厚さは、0.5μm以上6.0μm以下であってもよい。
封止絶縁層7は、感光性樹脂または熱硬化性樹脂であってもよい。封止絶縁層7は、空間18を封止している。封止絶縁層7は、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、ポリベンゾオキサゾール樹脂またはフェノール樹脂のうちの少なくとも1種を含んでいてもよい。
まず、図3Aを参照して、支持基板2が用意される。支持基板2は、シリコン基板の主面に主面絶縁膜10を形成することによって形成されている。主面絶縁膜10は、酸化処理法(たとえば熱酸化処理法)またはCVD(Chemical Vapor Deposition)法によって形成されてもよい。
次に、図3Bを参照して、所定パターンを有するマスク31が下地電極層3の上に形成される。マスク31は、下地電極層3において配線層4を形成すべき領域を露出させる開口32を有している。マスク31は、感光性樹脂であってもよい。マスク31の開口32は、フォトマスクを介する露光工程の後、現像工程を経て形成される。
次に、図3Dを参照して、下地電極層3の上に絶縁層5が形成される。絶縁層5は、配線層4の全域を被覆する。絶縁層5が無機系の絶縁体を含む場合、絶縁層5は、CVD法によって形成されてもよい。絶縁層5が有機系の絶縁体を含む場合、絶縁層5は、感光性樹脂を支持基板2の主面8の上に塗布することによって形成されてもよい。
絶縁層5が有機系の絶縁体を含む場合、絶縁層5の不要な部分は、露光および現像によって除去されてもよい。これにより、パッド開口14を有する所定パターンの絶縁層5が形成される。
次に、バンプ構造6が形成される。バンプ構造6を形成する工程では、まず、UBM層19が、パッド開口14から露出する配線層4の上に形成される。UBM層19を形成する工程は、配線層4側から、第1電極層21および第2電極層22をこの順に形成する工程を含む。
次に、図3Gを参照して、導電性接合材層20が加熱される。これにより、導電性接合材層20が、半球状に整形される。導電性接合材層20に対する加熱工程は、必ずしもこのタイミングで実施される必要はない。導電性接合材層20に対する加熱工程は、封止絶縁層7の形成工程前であれば、任意のタイミングで実施され得る。
この工程では、第2電極層12において絶縁層5の周縁部直下に位置する部分も、エッチング法によって除去される。これにより、第2電極層12の周縁部が、絶縁層5の周縁部よりも内方の領域に形成される。
この工程では、第1電極層11において絶縁層5の周縁部直下に位置する部分も、エッチング法によって除去される。これにより、第1電極層11の周縁部が、絶縁層5の周縁部よりも内方の領域に形成される。このようにして、所定パターンを有する下地電極層3が形成される。
封止絶縁層7は、感光性樹脂または熱硬化性樹脂を支持基板2の主面8の上に塗布することによって形成されてもよい。以上を含む工程を経て、配線構造体1が形成される。チップ部品がバンプ構造6(導電性接合材20)に接続される場合には、チップ部品は、封止絶縁層7の形成工程に先だってバンプ構造6(導電性接合材20)に接続される。
特に、絶縁層5には、配線層4のパッド部13を露出させるパッド開口14が形成されている。このパッド開口14内には、導電性接合材層20を含むバンプ構造6が形成されている。これにより、溶融した導電性接合材層20の流出を絶縁層5によって適切に抑制できる。
図4は、本発明の第2実施形態に係る配線構造体41の内部構造を示す平面図である。図5は、図4に示すV-V線に沿う断面図である。以下では、配線構造体1(図1および図2等参照)に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
下地電極層3の第2電極層12は、第1電極層11の上から第1電極層11外の領域に張り出し、支持基板2の主面8に対向している。第2電極層12は、第1電極層11の上面に沿う横方向に張り出している。
第2電極層12の電極張り出し部43の幅W2は、0.01μm以上6.0μm以下であってもよい。幅W2は、0.01μm以上1.0μm以下であってもよい。幅W2は、1.0μm以上2.0μm以下であってもよい。幅W2は、2.0μm以上3.0μm以下であってもよい。幅W2は、3.0μm以上4.0μm以下であってもよい。幅W2は、4.0μm以上5.0μm以下であってもよい。幅W2は、5.0μm以上6.0μm以下であってもよい。
配線層4は、下地電極層3の上に形成されている。第2電極層12の電極基部42および電極張り出し部43を一括して被覆している。配線層4は、より具体的には、配線基部45および配線張り出し部46を含む。
配線層4は、第2電極層12の上から第2電極層12外の領域に張り出し、支持基板2の主面8に対向していてもよい。この場合、配線層4は、第2電極層12の上面に沿う横方向に張り出していてもよい。配線層4の側面および第2電極層12の側面の間には、段差部が形成されていてもよい。
絶縁層5は、より具体的には、絶縁基部47および絶縁張り出し部48を含む。絶縁基部47は、配線層4の配線基部45を被覆している。絶縁張り出し部48は、配線層4の配線張り出し部46を被覆している。絶縁張り出し部48は、配線層4の上面に沿う横方向に延び、配線層4外の領域に張り出している。絶縁張り出し部48は、支持基板2の主面8に対向している。
バンプ構造6は、絶縁層5に形成されたパッド開口14内に形成されている。パッド開口14は、配線層4の配線基部45を露出させている。これにより、バンプ構造6は、配線層4の配線基部45に接続されている。
図6A~図6Fは、図4に示す配線構造体41の製造方法の一例を説明するための断面図である。
次に、図6Bを参照して、絶縁層5の不要な部分が除去される。この形態では、絶縁層5において、パッド開口14を形成すべき領域および配線層4外の領域が除去される。これにより、絶縁層5が、配線層4の上だけに形成される。
次に、図6Dを参照して、下地電極層3の不要な部分が除去される。この工程では、まず、第2電極層12の不要な部分が除去される。より具体的には、第2電極層12において配線層4から露出する部分が除去される。第2電極層12は、等方性エッチング法(たとえばウエットエッチング法)によって除去されてもよい。
次に、図6Eを参照して、第1電極層11の不要な部分が除去される。より具体的には、第1電極層11において第2電極層12から露出する部分が除去される。第2電極層12は、等方性エッチング法(たとえばウエットエッチング法)によって除去されてもよい。
次に、図6Fを参照して、支持基板2の主面8の上に、封止絶縁層7が形成される。封止絶縁層7は、下地電極層3、配線層4、絶縁層5およびバンプ構造6を封止する。封止絶縁層7は、第1空間44および第2空間49を封止する。
以上、配線構造体41によれば、配線層4を被覆する絶縁層5が形成されている。したがって、この絶縁層5によって、溶融した導電性接合材層20の流出を抑制できる。しかも、下地電極層3は、配線層4よりも内側の領域に位置している。
また、絶縁層5の絶縁張り出し部48および支持基板2の主面8の間の領域に区画された第2空間49は、封止絶縁層7によって封止されている。これにより、溶融した導電性接合材層20が第2空間49に存在する場合には、第2空間49内において導電性接合材層20を封止できる。よって、溶融した導電性接合材層20の流出を適切に抑制できる。
図7を参照して、配線構造体51では、絶縁層5は、絶縁張り出し部48を備えていない。絶縁層5は、配線層4の上面において周縁部よりも内側の領域に形成されている。絶縁層5は、少なくとも配線層4の配線基部45を被覆している。絶縁層5は、配線層4の配線張り出し部46の一部を被覆していてもよい。
このような構造の配線構造体51は、前述の図6Bの工程において、配線層4の上面において周縁部よりも内側の領域に絶縁層5を形成することによって製造される。リセス部52は、図6Dの工程において、第2電極層12を除去すると共に、配線層4の一部が除去されることによって形成される。
図8は、本発明の第4実施形態に係る配線構造体61の内部構造を示す平面図である。図9は、図8に示すIX-IX線に沿う断面図である。以下では、配線構造体1(図1および図2等参照)に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
以下では、下地電極層3において、配線層4とは反対側の主面を電極面64という。下地電極層3の電極面64は、第1電極層11によって形成されている。
封止絶縁層7は、配線層4、絶縁層5およびバンプ構造6を封止している。封止絶縁層7は、下地電極層3を露出させ、段差部65を被覆している。チップ部品が導電性接合材層20を介して配線構造体61に接続されている場合、封止絶縁層7は、チップ部品も封止する。封止絶縁層7において段差部65を被覆する部分は、絶縁層5が封止絶縁層7から抜け落ちるのを抑制する抜け止め部を形成している。
下地絶縁層62は、下地電極層3の電極面64を被覆している。下地絶縁層62において、下地電極層3とは反対側に位置する面は、外部に露出する露出面として形成されている。下地絶縁層62は、下地電極層3側から封止絶縁層7側に向けて延び、封止絶縁層7の外面を被覆している。
下地絶縁層62は、無機系の絶縁体または有機系の絶縁体を含んでいてもよい。無機系の絶縁体は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、窒化アルミニウムまたは酸窒化アルミニウムのうちの少なくとも1種を含んでいてもよい。
下地絶縁層62には、下地電極層3の電極面64の任意の領域をパッド部として露出させる下側パッド開口66が形成されている。下側パッド開口66は、この形態では、平面視においてバンプ構造6と重ならない領域に形成されている。
端子電極層63は、下側パッド開口66内において、下地電極層3に接続されている。端子電極層63は、外部接続される外部端子電極層として形成されていてもよい。端子電極層63は、下地絶縁層62の外面から下地電極層3とは反対側の方向に突出している。
図10A~図10Eは、図8に示す配線構造体61の製造方法の一例を説明するための断面図である。
支持基板71は、半導体基板または金属基板であってもよい。半導体基板は、シリコン基板であってもよい。金属基板は、銅基板またはステンレス基板であってもよい。以下では、支持基板71がステンレス基板からなる例について説明する。
樹脂層72は、フィルム状の樹脂シートを支持基板71の主面に貼着することによって形成されてもよい。樹脂層72は、液状樹脂を支持基板71の主面に塗布することによって形成されてもよい。樹脂層72は、支持基板71の主面の上において、露光および現像される。
封止構造体73は、樹脂層72の上面に沿って形成される。したがって、封止構造体73において樹脂層72に被覆された下面は平坦に形成される。封止構造体73の下面は、下地電極層3および封止絶縁層7によって形成されている。封止構造体73の下面は、研削面ではない。
次に、図10Dを参照して、下地絶縁層62が、封止構造体73の下面を被覆するように形成される。下地絶縁層62は、より具体的には、下地電極層3および封止絶縁層7を被覆する。
次に、図10Eを参照して、下地絶縁層62に、下地電極層3を露出させるパッド開口14が形成される。
以上を含む工程を経て、配線構造体61が製造される。チップ部品がバンプ構造6(導電性接合材20)に接続される場合には、チップ部品は、封止絶縁層7の形成工程に先だってバンプ構造6(導電性接合材20)に接続される。
図11は、本発明の第5実施形態に係る配線構造体81の内部構造を示す平面図である。図12は、図11に示すXII-XII線に沿う断面図である。以下では、配線構造体61(図8および図9等参照)に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
下地電極層3の第2電極層12は、第1電極層11の上から下地電極層3外の領域に張り出している。第2電極層12は、第1電極層11の上面に沿う横方向に張り出している。
第1電極層11の厚さT1に対する第2電極層12の電極張り出し部83の幅W3の比W3/T1は、1以上10以下(1≦W3/T1≦10)であってもよい。比W3/T1は、1以上5以下(1≦W3/T1≦5)であってもよい。
配線層4は、下地電極層3の上に形成されている。配線層4は、第2電極層12の電極基部82および電極張り出し部83を一括して被覆している。
配線層4は、より具体的には、配線基部85および配線張り出し部86を含む。配線基部85は、第2電極層12の電極基部82を被覆している。配線張り出し部86は、第2電極層12の電極張り出し部83を被覆している。配線層4の側面は、第2電極層12の側面に段差なく接続されていてもよい。
絶縁層5は、配線層4の上に形成されている。絶縁層5は、配線層4の上から配線層4外の領域に張り出している。絶縁層5は、配線層4の上面に沿う横方向に張り出している。絶縁層5は、配線層4の側面を露出させている。
絶縁層5の絶縁張り出し部88の幅は、第1電極層11の厚さT1以上であってもよい。絶縁層5の厚さT6は、0.5μm以上40μm以下であってもよい。厚さT6は、0.5μm以上10μm以下であってもよい。厚さT6は、10μm以上20μm以下であってもよい。厚さT6は、20μm以上30μm以下であってもよい。厚さT6は、30μm以上40μm以下であってもよい。
封止絶縁層7は、配線層4、絶縁層5およびバンプ構造6を封止している。封止絶縁層7は、第1段差部84および第2段差部89を封止し、下地電極層3の電極面64を露出させている。チップ部品が導電性接合材層20を介して配線構造体81に接続されている場合、封止絶縁層7は、チップ部品も封止する。
下地絶縁層62は、封止絶縁層7(第1抜け止め部および第2抜け止め部)を挟んで、電極面64の電極張り出し部83および絶縁層5の絶縁張り出し部88と対向している。これにより、配線層4および絶縁層5の抜け落ちを適切に抑制できる。
まず、図13Aを参照して、支持基板71の上に樹脂層72が形成される。次に、樹脂層72の上に、下地電極層3、配線層4および絶縁層5が形成される。下地電極層3、配線層4および絶縁層5は、前述の図3B~図3Dと同様の工程を経て形成される。
次に、図13Cを参照して、バンプ構造6が形成される。バンプ構造6は、図3F~図3Gと同様の工程を経て形成される。
この工程では、配線層4において絶縁層5から露出する部分も除去される。配線層4は、第2電極層12の厚さT2に応じた分だけ除去される。これにより、配線層4の側面および第2電極層12の側面が、絶縁層5の周縁部よりも内方の領域に形成される。
この工程では、第1電極層11において第2電極層12の周縁部直下に位置する部分も、エッチング法によって除去される。これにより、第1電極層11の周縁部が、第2電極層12の周縁部よりも内方の領域に形成される。このようにして、所定パターンを有する下地電極層3が形成される。
図14は、本発明の第6実施形態に係る配線構造体91を示す断面図である。以下では、配線構造体81(図11および図12等参照)に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
配線層4の外面において、絶縁層5から露出する露出部には、下地電極層3側に向かって窪んだリセス部92が形成されている。リセス部92は、絶縁層5の側面に段差なく繋がっている。
以上、配線構造体91によっても、配線構造体81に対して述べた効果と同様の効果を奏することができる。
電子部品101は、前述の配線構造体1(図1および図2参照)が組み込まれた部品である。以下では、配線構造体1に対して述べた構造に対応する構造については同一の参照符号を付し、一部の説明(たとえば配線構造体1に含まれる各構造のサイズ)については省略する。
インターポーザ102および封止絶縁層105は、配線構造体1の支持基板2および封止絶縁層7に相当する。つまり、配線構造体1は、この形態では、インターポーザ102の一部、封止絶縁層105の一部、下地電極層3、配線層4、絶縁層5およびバンプ構造6を含む。
主面絶縁層111は、基体110の主面を被覆している。基体110は、半導体基板であってもよい。半導体基板は、シリコンを含んでいてもよい。主面絶縁層111は、酸化シリコンまたは窒化シリコンを含んでいてもよい。
チップ配置領域112は、平面視において、チップ部品103の平面形状に対応した四角形状に設定されている。外側領域113は、チップ配置領域112の外側の領域に設定されている。外側領域113は、平面視においてチップ配置領域112を取り囲む無端状(四角環状)に設定されている。
第1パッド領域121は、チップ配置領域112に形成されている。第1パッド領域121には、チップ部品103が接続される。第1パッド領域121は、この形態では、平面視において四角形状に形成されている。第1パッド領域121の平面形状は、任意であり、四角形状に限定されない。
下地電極層3は、インターポーザ102の第1主面107の上に形成されている。下地電極層3は、第1パッド領域121、第2パッド領域122および接続領域123に対応した平面形状を有している。
配線層4は、第1パッド部124(接続部)および第2パッド部125を含む。第1パッド部124は、第1パッド領域121に形成されている。第2パッド部125は、第2パッド領域122に形成されている。
絶縁層5は、より具体的には、基部15、被覆部16および張り出し部17を有している。絶縁層5の基部15は、下地電極層3の周縁部の上に形成されている。絶縁層5の被覆部16は、基部15から配線層4側に向けて延びている。絶縁層5の被覆部16は、配線層4の第1パッド部124および第2パッド部125を露出させるように配線層4を選択的に被覆している。
インターポーザ102の第1主面107、下地電極層3の側面および絶縁層5の張り出し部17によって、配線層4側に向かって窪んだ空間18が区画されている。
電極体104は、一方側の第1電極主面128、他方側の第2電極主面129、ならびに、第1電極主面128および第2電極主面129を接続する電極側面130を有している。各電極体104の第2電極主面129は、各配線層4の第2パッド部125に接合されている。電極体104は、絶縁層5にオーバラップしていてもよい。
チップ本体131は、シリコン、窒化物半導体材料(たとえば窒化ガリウム)、酸化物半導体材料(たとえば酸化ガリウム)、酸化シリコン、窒化シリコンまたはセラミックのうちの少なくとも1種を含んでいてもよい。
チップ部品103の実装面132には、複数(この形態では4個)のチップ側端子電極135が形成されている。複数のチップ側端子電極135は、それぞれ、機能デバイスに電気的に接続されている。チップ部品103の非実装面133には、この形態では、いずれの電極も形成されていない。
チップ部品103は、実装面132をインターポーザ102に対向させた姿勢で、インターポーザ102の第1主面107の上に配置されている。チップ部品103のチップ側端子電極135は、バンプ構造6(導電性接合材層20)を介して、対応する配線構造体1の第1パッド領域121に接合されている。
封止絶縁層105は、封止主面141および封止側面142を含む。封止主面141は、インターポーザ102の第1主面107に対向している。封止主面141は、インターポーザ102の第1主面107に対して略平行に形成されている。封止側面142は、封止主面141の周縁部からインターポーザ102側に向けて延びている。
この平坦面は、一つの研削面によって形成されている。つまり、封止絶縁層105は、各電極体104の第1電極主面128に対して面一な外面を有している。また、この平坦面は、インターポーザ102の第2主面108に対して略平行に形成されている。
以上、電子部品101によれば、インターポーザ102の第1主面107およびチップ部品103の実装面132の間に、配線構造体1が介在している。配線構造体1は、下地電極層3の上から下地電極層3外の領域に張り出すように下地電極層3の周縁部の上に形成された絶縁層5を含む。これにより、溶融した導電性接合材層20の流出を絶縁層5によって抑制できる。
しかも、下地電極層3は、配線層4よりも内側の領域に位置している。したがって、仮に、溶融した導電性接合材層20が絶縁層5外にしみ出したとしても、配線層4よりも内側の領域において導電性接合材層20を下地電極層3に伝わらせることができる。これにより、導電性接合材層20が、配線層4外の領域に流出することを抑制できる。よって、導電性接合材層20の流出を抑制できる電子部品101を提供できる。
図17は、本発明の第2実施形態に係る電子部品151の内部構造を示す平面図である。図18は、図17に示すXVIII-XVIII線に沿う断面図である。以下では、電子部品101(図15および図16参照)に対して述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
リセス部152は、インターポーザ102の周縁部から間隔を空けて、インターポーザ102の第1主面107の中央部に形成されている。リセス部152は、平面視においてインターポーザ102の各辺と略平行な四角形状に形成されている。
インターポーザ102の第1主面107には、リセス部152によって低域部153、高域部154および接続部155が形成されている。低域部153は、リセス部152の底部からなる。高域部154は、リセス部152の周囲の領域からなる。接続部155は、低域部153および高域部154を接続している。
リセス部152は、高域部154から低域部153に向かって開口幅が狭まる断面視テーパ状に形成されている。接続部155は、高域部154から低域部153に向かって下り傾斜する傾斜面を有している。低域部153によって、チップ配置領域112が区画されている。高域部154によって、チップ配置領域112の外側領域113が区画されている。
つまり、各配線構造体1の絶縁層5は、この形態では、下地電極層3の周縁部の上から下地電極層3外の領域に張り出し、低域部153、高域部154および接続部155に対向している。
チップ部品103の実装面132は、低域部153に加えて、接続部155の一部と対向していてもよい。チップ部品103の実装面132および非実装面133は、平面視において低域部153の面積よりも大きい面積を有していてもよい。
電子部品161は、前述の配線構造体61(図8および図9参照)が組み込まれた部品である。以下では、配線構造体61に対して述べた構造に対応する構造については同一の参照符号を付し、一部の説明(たとえば配線構造体61に含まれる各構造のサイズ)については省略する。
第1封止主面163および第2封止主面164は、それらの法線方向から見た平面視において四角形状(より具体的には、長方形状)に形成されている。封止側面165は、第1封止主面163および第2封止主面164の法線方向に沿って延びている。第1封止主面163は、研削面であってもよい。封止側面165は、研削面であってもよい。第2封止主面164は、研削面ではない。
チップ配置領域166は、平面視において封止絶縁層162の中央領域に設定されている。チップ配置領域166は、平面視において四角形状に設定されている。外側領域167は、チップ配置領域166の外側の領域に設定されている。外側領域167は、平面視においてチップ配置領域166を取り囲む無端状(四角環状)に設定されている。
各配線構造体61は、チップ配置領域166および外側領域167に跨っている。各配線構造体61は、第1パッド領域168、第2パッド領域169および接続領域170を含む。
第2パッド領域169は、第1パッド領域168とは異なる領域に形成されている。第2パッド領域169は、外側領域167に形成されている。第2パッド領域169には、端子電極層63が接続される。第2パッド領域169は、この形態では、平面視において四角形状に形成されている。第2パッド領域169の平面形状は、任意であり、四角形状に限定されない。
下地電極層3は、第1パッド領域168、第2パッド領域169および接続領域170に対応した平面形状を有している。下地電極層3は、封止絶縁層162の第2封止主面164側からこの順に積層された第1電極層11および第2電極層12を含む積層構造を有している。
下地電極層3の電極面64は、封止絶縁層162の第2封止主面164から露出している。下地電極層3の電極面64は、封止絶縁層162の第2封止主面164に対して面一に形成されている。下地電極層3の電極面64および封止絶縁層162の第2封止主面164によって、一つの平坦面が形成されている。この平坦面は、研削面ではない。
配線層4は、第1パッド部171(接続部)および第2パッド部172を含む。第1パッド部171は、第1パッド領域168側に形成されている。第2パッド部172は、第2パッド領域169側に形成されている。
これにより、絶縁層5には、第1パッド部171を露出させるパッド開口173が形成されている。絶縁層5は、下地電極層3の上から下地電極層3外の領域に張り出している。絶縁層5は、下地電極層3の上面に沿う横方向に張り出している。
絶縁層5の張り出し部17は、基部15から配線層4とは反対側の方向に向けて延びている。絶縁層5の張り出し部17は、下地電極層3の上面に沿う横方向に延び、下地電極層3外の領域に張り出している。
バンプ構造6は、配線層4の第1パッド部171の上に形成されている。バンプ構造6は、配線層4側からこの順に積層されたUBM層19および導電性接合材層20を含む。UBM層19は、絶縁層5のパッド開口173内に形成されている。UBM層19は、配線層4側からこの順に積層された第1電極層21および第2電極層22を含む。
下地絶縁層62は、下地電極層3の電極面64を被覆している。下地絶縁層62は、下地電極層3側から封止絶縁層162側に向けて延び、封止絶縁層162の第2封止主面164を被覆している。
下地絶縁層62には、下地電極層3の電極面64を露出させる下側パッド開口174が形成されている。下側パッド開口174は、電極面64の任意の領域をパッド部として露出させている。
端子電極層63は、下地絶縁層62を貫通し、下地電極層3に接続されている。より具体的には、端子電極層63は、下地絶縁層62の下側パッド開口174内に形成されている。これにより、端子電極層63は、平面視においてバンプ構造6と重ならない領域に形成されている。
端子電極層63は、下地絶縁層62の外面から下地電極層3とは反対側の方向に突出している。端子電極層63は、下地絶縁層62の外面を被覆するオーバラップ部を有していてもよい。端子電極層63は、下地電極層3側からこの順に形成されたNi層、Pd層およびAu層を含む積層構造を有していてもよい。
本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
図21は、図15に示す電子部品101の第1変形例を示す断面図である。以下では、電子部品101に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
下地電極層3の第2電極層12は、この形態では、第1電極層11の上から第1電極層11外の領域に張り出し、インターポーザ102の第1主面107に対向している。第2電極層12は、第1電極層11の上面に沿う横方向に張り出している。
電極張り出し部43は、第1電極層11の上面に沿う横方向に延び、第1電極層11外の領域に張り出している。電極張り出し部43は、インターポーザ102の第1主面107に対向している。
配線層4は、下地電極層3の上に形成されている。第2電極層12の電極基部42および電極張り出し部43を一括して被覆している。配線層4は、より具体的には、配線基部45および配線張り出し部46を含む。
配線層4は、第2電極層12の上から第2電極層12外の領域に張り出し、インターポーザ102の第1主面107に対向していてもよい。この場合、配線層4は、第2電極層12の上面に沿う横方向に張り出していてもよい。配線層4の側面および第2電極層12の側面の間には、段差部が形成されていてもよい。
絶縁層5は、より具体的には、絶縁基部47および絶縁張り出し部48を含む。絶縁基部47は、配線層4の配線基部45を被覆している。絶縁張り出し部48は、配線層4の配線張り出し部46を被覆している。
インターポーザ102の第1主面107、配線層4の側面および絶縁層5の絶縁張り出し部48によって、配線層4側に向かって窪んだ第2空間49が区画されている。第2空間49は、第1空間44に連通している。
封止絶縁層105は、インターポーザ102の第1主面107の上において、配線構造体41、チップ部品103および電極体104を封止している。封止絶縁層105は、第1空間44および第2空間49に入り込んでいる。
図22は、図15に示す電子部品101の第2変形例を示す断面図である。以下では、電子部品101に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
絶縁層5は、この形態では、絶縁張り出し部48を備えていない。絶縁層5は、配線層4の上面において周縁部よりも内側の領域に形成されている。絶縁層5は、少なくとも配線層4の配線基部45を被覆している。絶縁層5は、配線層4の配線張り出し部46の一部を被覆していてもよい。
このような構造の配線構造体51は、前述の図6Bの工程において、配線層4の上面において周縁部よりも内側の領域に絶縁層5を形成することによって製造される。リセス部52は、図6Dの工程において、第2電極層12を除去すると共に、配線層4の一部が除去されることによって形成される。
図23は、図17に示す電子部品151の第1変形例を示す断面図である。以下では、電子部品151に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
下地電極層3の第2電極層12は、この形態では、第1電極層11の上から第1電極層11外の領域に張り出し、インターポーザ102の第1主面107(低域部153、高域部154および接続部155)に対向している。第2電極層12は、第1電極層11の上面に沿う横方向に張り出している。
電極張り出し部43は、第1電極層11の上面に沿う横方向に延び、第1電極層11外の領域に張り出している。電極張り出し部43は、インターポーザ102の第1主面107(低域部153、高域部154および接続部155)に対向している。
配線層4は、下地電極層3の上に形成されている。第2電極層12の電極基部42および電極張り出し部43を一括して被覆している。配線層4は、より具体的には、配線基部45および配線張り出し部46を含む。
配線層4は、第2電極層12の上から第2電極層12外の領域に張り出し、インターポーザ102の第1主面107(低域部153、高域部154および接続部155)に対向していてもよい。この場合、配線層4は、第2電極層12の上面に沿う横方向に張り出していてもよい。配線層4の側面および第2電極層12の側面の間には、段差部が形成されていてもよい。
絶縁層5は、より具体的には、絶縁基部47および絶縁張り出し部48を含む。絶縁基部47は、配線層4の配線基部45を被覆している。絶縁張り出し部48は、配線層4の配線張り出し部46を被覆している。
インターポーザ102の第1主面107、配線層4の側面および絶縁層5の絶縁張り出し部48によって、配線層4側に向かって窪んだ第2空間49が区画されている。第2空間49は、第1空間44に連通している。
封止絶縁層105は、リセス部152を埋めるように、配線構造体41、チップ部品103および電極体104を封止している。封止絶縁層105は、リセス部152の内側の領域(低域部153および接続部155)および外側の領域(高域部154)において第1空間44および第2空間49に入り込んでいる。
図24は、図17に示す電子部品151の第2変形例を示す断面図である。以下では、電子部品151に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
絶縁層5は、この形態では、絶縁張り出し部48を備えていない。絶縁層5は、配線層4の上面において周縁部よりも内側の領域に形成されている。絶縁層5は、少なくとも配線層4の配線基部45を被覆している。絶縁層5は、配線層4の配線張り出し部46の一部を被覆していてもよい。
このような構造の配線構造体51は、前述の図6Bの工程において、配線層4の上面において周縁部よりも内側の領域に絶縁層5を形成することによって製造される。リセス部52は、図6Dの工程において、第2電極層12を除去すると共に、配線層4の一部が除去されることによって形成される。
図25は、図19に示す電子部品161の第1変形例を示す断面図である。以下では、電子部品161に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
下地電極層3の第2電極層12は、この形態では、第1電極層11の上から下地電極層3外の領域に張り出している。第2電極層12は、第1電極層11の上面に沿う横方向に張り出している。
第1電極層11の側面および第2電極層12の電極張り出し部83の間の領域には、第1段差部84が区画されている。
配線層4は、より具体的には、配線基部85および配線張り出し部86を含む。配線基部85は、第2電極層12の電極基部82を被覆している。配線張り出し部86は、第2電極層12の電極張り出し部83を被覆している。配線層4の側面は、第2電極層12の側面に段差なく接続されていてもよい。
絶縁層5は、配線層4の上に形成されている。絶縁層5は、配線層4の上から配線層4外の領域に張り出している。絶縁層5は、配線層4の上面に沿う横方向に張り出している。絶縁層5は、配線層4の側面を露出させている。
配線層4の側面および絶縁層5の絶縁張り出し部88の間の領域には、第2段差部89が区画されている。
封止絶縁層162において第1段差部84を被覆する部分は、配線層4が封止絶縁層162から抜け落ちるのを抑制する第1抜け止め部を形成している。封止絶縁層162において第2段差部89を被覆する部分は、絶縁層5が封止絶縁層162から抜け落ちるのを抑制する第2抜け止め部を形成している。
このような構造によっても、電子部品161に対して述べた効果と同様の効果を奏することができる。
この形態では、配線構造体61に代えて配線構造体91(図14も併せて参照)が、電子部品161に組み込まれている。以下では、配線構造体51に対して述べた構造に対応する構造については同一の参照符号を付し、一部の説明(たとえば配線構造体51に含まれる各構造のサイズ)については省略する。
配線層4の外面において、絶縁層5から露出する露出部には、下地電極層3側に向かって窪んだリセス部92が形成されている。リセス部92は、絶縁層5の側面に段差なく繋がっている。
このような構造によっても、電子部品161に対して述べた効果と同様の効果を奏することができる。
図27を参照して、UBM層19は、電極層181からなる単層構造を有していてもよい。電極層181は、チタンを含んでいてもよい。このような構造は、配線構造体1に限らず、配線構造体41,51,61,81,91にも適用できる。
図28を参照して、UBM層19は、配線層4側からこの順に積層された第1電極層182、第2電極層183および第3電極層184を含む積層構造を有していてもよい。
図29は、図2に示すバンプ構造6の第3変形例を説明するための断面図である。以下では、図2に示すバンプ構造6に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
このような構造は、チップ部品103が、導電性接合材層20を備えている場合に採用できる。このような構造は、配線構造体1に限らず、配線構造体41,51,61,81,91にも適用できる。
図30は、図17に対応する平面図であって、第2実施形態に係る電子部品151の配線構造体1の第1変形例を示す図である。以下では、電子部品151に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
ここで、各配線構造体1の形成工程時に行われるマスク31のパターニング工程について考える(図3Bも併せて参照)。高域部154から低域部153に向けて下り傾斜した接続部155を有する電子部品151では、接続部155の上にもマスク31が形成される。マスク31に対する露光工程では、光源に対するマスク31の距離は、高域部154から低域部153に向けて大きくなる。
特に、接続領域123が接続部155において屈曲部を有している構造では、光の照射位置のずれによって生じる影響が大きくなる可能性がある。そのため、マスク31において接続部155に位置する部分に対する光の照射条件を厳しく設定する必要が生じる。
この例は、飽くまでインターポーザ102の第1主面107にリセス部152が形成された構造において、各配線構造体1の形成工程の難易度を低下させる一形態例を示しているに過ぎない。
前述の第2実施形態に係る電子部品151において、各配線構造体1は、図31に示される構造を有していてもよい。
電子部品151において、各配線構造体1の接続領域123は、接続部155の傾斜面を、高域部154から低域部153に向かって直線状に延びている。また、各配線構造体1の接続領域123は、この形態では、接続部155の傾斜面を直線状に延びるという基本形態を保ちながら、高域部154から低域部153に向かって幅が大きくなる裾広がり状(テーパ状)に形成されている。
したがって、限られた条件下において、配線面積を増加させることができる。これにより、配線抵抗の低減を図ることもできる。むろん、図31の構造は、リセス部152が形成された全ての形態に適用可能である。
2 支持基板
3 下地電極層
4 配線層
5 絶縁層
6 バンプ構造
7 封止絶縁層
8 支持基板の主面
13 配線層のパッド部(接続部)
15 絶縁層の基部
16 絶縁層の被覆部
17 絶縁層の張り出し部
18 空間
20 導電性接合材層
45 配線層の配線基部
46 配線層の配線張り出し部
51 配線構造体
61 配線構造体
62 下地絶縁層
63 端子電極層
81 配線構造体
85 配線層の配線基部
86 配線層の配線張り出し部
91 配線構造体
101 電子部品
102 インターポーザ(基板)
103 チップ部品(チップ)
105 封止絶縁層
107 インターポーザの第1主面
124 配線層の第1パッド部(接続部)
151 電子部品
161 電子部品
162 封止絶縁層
171 配線層の第1パッド部(接続部)
Claims (24)
- 第1電極層および第2電極層を含む積層構造を有する下地電極層と、
前記下地電極層の周縁部から前記第2電極層を露出させるように前記下地電極層の内方領域において前記第2電極層の上に形成された配線層と、
前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の前記周縁部において前記第2電極層の上に形成された絶縁層と、を含む、配線構造体。 - 前記配線層は、前記第2電極層と同一の導電材料を含む、請求項1に記載の配線構造体。
- 前記下地電極層は、前記第1電極層および前記第2電極層によって形成された側面を有し、
前記絶縁層は、前記下地電極層の前記側面から前記第1電極層および前記第2電極層を露出させている、請求項1または2に記載の配線構造体。 - 前記配線層は、単層構造を有している、請求項1~3のいずれか一項に記載の配線構造体。
- 前記絶縁層は、前記下地電極層の前記周縁部において前記第2電極層の上に形成された基部、および、前記基部から前記配線層とは反対側に向けて延び、前記下地電極層の前記周縁部よりも外側に張り出した張り出し部を有している、請求項1~4のいずれか一項に記載の配線構造体。
- 前記絶縁層は、前記基部から延び、前記配線層を選択的に被覆する被覆部を有している、請求項5に記載の配線構造体。
- 前記配線層の上に形成された導電性接合材層をさらに含む、請求項1~6のいずれか一項に記載の配線構造体。
- 前記絶縁層とは反対側から前記下地電極層を支持し、前記下地電極層外の領域において前記絶縁層に対向する主面を有する支持基板をさらに含む、請求項1~7のいずれか一項に記載の配線構造体。
- 前記絶縁層および前記支持基板の前記主面の間に区画された空間に埋め込まれ、前記絶縁層を封止する封止絶縁層をさらに含む、請求項8に記載の配線構造体。
- 前記下地電極層および前記絶縁層によって区画された段差部を被覆するように、前記絶縁層を封止する封止絶縁層をさらに含む、請求項1に記載の配線構造体。
- 前記絶縁層とは反対側から前記下地電極層を被覆する下地絶縁層をさらに含む、請求項10に記載の配線構造体。
- 前記下地絶縁層は、前記封止絶縁層を被覆し、前記封止絶縁層を挟んで前記段差部に対向している、請求項11に記載の配線構造体。
- 前記下地絶縁層を貫通して前記下地電極層に接続された端子電極層をさらに含む、請求項11または12に記載の配線構造体。
- 下地電極層と、
外部接続される接続部を有し、前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の上に形成された配線層と、
前記接続部を露出させるように前記配線層を被覆する絶縁層と、
前記絶縁層とは反対側から前記下地電極層を支持し、前記下地電極層外の領域において前記配線層に対向する主面を有する支持基板と、
前記配線層および前記支持基板の前記主面の間に区画された空間に埋め込まれ、前記絶縁層を封止する封止絶縁層と、を含む、配線構造体。 - 下地電極層と、
外部接続される接続部を有し、前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の上に形成された配線層と、
前記接続部を露出させるように前記配線層を被覆する絶縁層と、
前記下地電極層および前記配線層によって区画された段差部を被覆するように、前記配線層を封止する封止絶縁層と、を含む、配線構造体。 - 前記配線層は、前記下地電極層の上に形成された配線基部、および、前記配線基部から延び、前記下地電極層外の領域に張り出した配線張り出し部を有している、請求項14または15に記載の配線構造体。
- 前記配線層の前記接続部の上に形成された導電性接合材層をさらに含む、請求項14~16のいずれか一項に記載の配線構造体。
- 前記配線層とは反対側から前記下地電極層を被覆する下地絶縁層をさらに含む、請求項15に記載の配線構造体。
- 前記下地絶縁層は、前記封止絶縁層を被覆し、前記封止絶縁層を挟んで前記段差部に対向している、請求項18に記載の配線構造体。
- 前記下地絶縁層を貫通して前記下地電極層に接続された端子電極層をさらに含む、請求項18または19に記載の配線構造体。
- 主面を有する基板と、
前記主面側からこの順に積層された第1電極層および第2電極層を含む積層構造を有する下地電極層と、
前記下地電極層の周縁部から前記第2電極層を露出させるように前記下地電極層の内方領域において前記第2電極層の上に形成された配線層と、
前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の前記周縁部において前記第2電極層の上に形成された絶縁層と、
前記配線層の上に形成された導電性接合材と、
前記導電性接合材を介して前記配線層に電気的に接続されたチップと、を含む、電子部品。 - 封止絶縁層と、
前記封止絶縁層内に設けられたチップと、
前記封止絶縁層の外面から露出する第1電極層、および、前記チップに対向する第2電極層を含む積層構造を有し、前記封止絶縁層内に配置された下地電極層と、
前記封止絶縁層内において前記チップおよび前記下地電極層の間に介在され、前記下地電極層の周縁部から前記第2電極層を露出させるように前記下地電極層の内方領域において前記第2電極層の上に形成された配線層と、
前記封止絶縁層内において前記チップおよび前記下地電極層の間に介在され、前記下地電極層の上から前記下地電極層外の領域に張り出すように前記下地電極層の前記周縁部において前記第2電極層の上に形成された絶縁層と、
前記封止絶縁層内において前記チップおよび前記配線層の間に介在され、前記チップおよび前記配線層を電気的に接続させる導電性接合材と、を含む、電子部品。 - 前記絶縁層は、前記下地電極層の前記周縁部において前記第2電極層の上に形成された基部、および、前記基部から前記配線層とは反対側に向けて延び、前記下地電極層の前記周縁部よりも外側に張り出した張り出し部を有している、請求項21または22に記載の電子部品。
- 前記絶縁層は、前記基部から延び、前記配線層を選択的に被覆する被覆部を有し、
前記導電性接合材は、前記配線層のうち前記絶縁層から露出した部分の上に形成されている、請求項23に記載の電子部品。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018074078A JP7161862B2 (ja) | 2018-04-06 | 2018-04-06 | 配線構造体および電子部品 |
US16/373,253 US10879146B2 (en) | 2018-04-06 | 2019-04-02 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018074078A JP7161862B2 (ja) | 2018-04-06 | 2018-04-06 | 配線構造体および電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186345A JP2019186345A (ja) | 2019-10-24 |
JP7161862B2 true JP7161862B2 (ja) | 2022-10-27 |
Family
ID=68337440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018074078A Active JP7161862B2 (ja) | 2018-04-06 | 2018-04-06 | 配線構造体および電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7161862B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112021003170T5 (de) * | 2020-06-08 | 2023-03-23 | Rohm Co., Ltd. | Halbleiterelement und Halbleiterbauteil |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003069230A (ja) | 2001-08-28 | 2003-03-07 | Kyocera Corp | 薄膜多層配線基板 |
WO2011007519A1 (ja) | 2009-07-16 | 2011-01-20 | パナソニック株式会社 | モジュール部品とその製造方法 |
WO2012176392A1 (ja) | 2011-06-24 | 2012-12-27 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2018006391A (ja) | 2016-06-28 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-04-06 JP JP2018074078A patent/JP7161862B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003069230A (ja) | 2001-08-28 | 2003-03-07 | Kyocera Corp | 薄膜多層配線基板 |
WO2011007519A1 (ja) | 2009-07-16 | 2011-01-20 | パナソニック株式会社 | モジュール部品とその製造方法 |
WO2012176392A1 (ja) | 2011-06-24 | 2012-12-27 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2018006391A (ja) | 2016-06-28 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019186345A (ja) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10115651B2 (en) | Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof | |
TWI373835B (en) | Wiring board and semiconductor device | |
US20170250153A1 (en) | Electronic part, electronic device, and electronic apparatus | |
US20110221069A1 (en) | Semiconductor device and method of manufacturing the same | |
US8680676B1 (en) | Semiconductor package with under bump metallization routing | |
JP6180801B2 (ja) | 半導体装置 | |
JP7140530B2 (ja) | 電子部品およびその製造方法 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
US10879146B2 (en) | Electronic component and manufacturing method thereof | |
JP2003197856A (ja) | 半導体装置 | |
JP2000068403A (ja) | 半導体装置およびその基板接続構造 | |
JP6662602B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
JP7161862B2 (ja) | 配線構造体および電子部品 | |
JP2009064897A (ja) | 半導体装置及びその製造方法 | |
JP2018116975A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
JP2006278441A (ja) | 半導体装置およびその製造方法 | |
JP7269755B2 (ja) | 電子装置および電子装置の製造方法 | |
KR20070006110A (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
TW201705439A (zh) | 半導體裝置 | |
JP4168494B2 (ja) | 半導体装置の製造方法 | |
WO2023054389A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US11631649B2 (en) | Bonded body and manufacturing method of bonded body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7161862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |