WO2011007519A1 - モジュール部品とその製造方法 - Google Patents

モジュール部品とその製造方法 Download PDF

Info

Publication number
WO2011007519A1
WO2011007519A1 PCT/JP2010/004405 JP2010004405W WO2011007519A1 WO 2011007519 A1 WO2011007519 A1 WO 2011007519A1 JP 2010004405 W JP2010004405 W JP 2010004405W WO 2011007519 A1 WO2011007519 A1 WO 2011007519A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
resist
module component
circuit board
conductor pattern
Prior art date
Application number
PCT/JP2010/004405
Other languages
English (en)
French (fr)
Inventor
多田信広
柏木隆文
堺幸雄
蛭間孝之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011522703A priority Critical patent/JPWO2011007519A1/ja
Publication of WO2011007519A1 publication Critical patent/WO2011007519A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a module component used for a mobile phone, a wireless LAN, etc.
  • the present invention relates to a module component in which a semiconductor component, a chip component or the like is solder-mounted on a mounting portion formed on the surface of a circuit board and covered with a sealing resin, and a manufacturing method thereof.
  • Module components are electronic components consisting of semiconductor components or chip components soldered on a circuit board and covered with a sealing resin, and are widely used in various electronic devices such as mobile phones and wireless LANs. There is.
  • FIG. 23 is a cross-sectional view of a conventional module component.
  • FIG. 24 is a top view of a circuit board used in a conventional module component.
  • Patent Document 1 is known as a conventional module component.
  • an electronic component including a chip component 2 and a semiconductor component 4 is mounted on a circuit board 7 having an insulating portion 11, a conductor pattern 10 and a via 12 via a solder portion 8. There is.
  • the terminal 3 provided at the end portion or the like of the chip part 2 and the conductor pattern 10 formed on the surface layer of the circuit board 7 are connected via the solder portion 8.
  • the BGA (ball grid array) 5 formed on the semiconductor component 4 and the conductor pattern 10 formed on the surface layer of the circuit board 7 are connected via the solder portion 8.
  • LGA latitude grid array
  • the solder resist 9 covers a part of the conductor pattern 10 provided on the surface layer of the circuit board 7 and a part of the circuit board where the conductor pattern 10 is not formed (that is, the insulating portion 11).
  • the sealing resin 6 covers the chip components 2 and the semiconductor components 4 and is also filled in the gaps between the chip components 2 and the semiconductor components 4 and the circuit board 7.
  • the sealing resin 6 is provided so as to cover the solder resist 9, the chip component 2 and the semiconductor component 4.
  • the portion surrounded by the dotted line 13 and the dotted line 14 indicates a portion where the problem caused by the solder resist 9 and the solder portion 8 is likely to occur.
  • the portion surrounded by the dotted line 14 indicates a portion where a problem caused by the solder resist 9 or the solder portion 8 has occurred, such as a solder flash (described later).
  • FIG. 24 is a top view of a circuit board used in a conventional module component.
  • the conductor pattern 10 is formed on the surface of the circuit board 7 (that is, the surface on which the chip component 2 and the semiconductor component 4 are mounted by the solder portion 8).
  • a part of the conductor pattern 10 is exposed from the solder resist 9 to be a mounting portion 15.
  • the semiconductor component 4 or the like is mounted on the mounting portion 15 via solder or the like.
  • a part of the conductor pattern 10 is covered with the solder resist 9 to constitute the wiring portion 16. Since the surface of the wiring portion 16 is covered with the solder resist 9, the solder (not shown) attached to the mounting portion 15 does not adhere.
  • the portion of the conductor pattern 10 covered by the solder resist 9 becomes the wiring portion 16, and the portion exposed from the solder resist 9 becomes the mounting portion 15.
  • the terminal 3 of the chip part 2 and the BGA 5 of the semiconductor part 4 are mounted on the mounting part 15 through the solder part 8.
  • the solder resist 9 is often made of a photosensitive resin, and has lower physical strength than the sealing resin 6. Therefore, as shown in FIG. 23, when the sealing resin 6 is provided on the solder resist 9, cracking or peeling may occur at the interface between the solder resist 9 and the sealing resin 6. As a problem resulting from such a solder resist 9, there is a solder flash, and a portion surrounded by a dotted line 14 in FIG. 23 is an example thereof.
  • 25 and 26 are top views of circuit boards used in conventional module components.
  • a problem called solder flash may occur.
  • volume expansion occurs when the solder in the soldered part of electronic parts (chip parts 2 and semiconductor parts 4 etc.) sealed by sealing resin 6 etc. in module part 1 is remelted and solder resist It is something which causes a crack in 9.
  • FIG. 25 is a top view of a circuit board 7 used in a conventional module component.
  • the conductor pattern 15a for mounting a semiconductor, the conductor pattern 15b for mounting a chip component, the conductor pattern 15c for mounting a large electronic component such as a chip coil, etc. are exposed in the opening formed in the solder resist 9. doing.
  • the portion surrounded by the dotted line 13 in FIG. 25 is a portion where solder flash is likely to occur.
  • the solder flash is a short and a disconnection defect that easily occurs in a portion surrounded by a dotted line 13 and a dotted line 14 in FIG. 23, and easily occurs when soldering the module component 1 to another mother circuit board.
  • the solder portion 8 breaks the periphery and the melted solder moves between the adjacent terminals 3 and between the conductor patterns 10, so that a short circuit failure or a failure occurs. It is a phenomenon that causes a disconnection failure.
  • the solder flash is generated due to cohesive failure of the solder resist 9.
  • the cohesive failure of the solder resist 9 means that the material itself of the solder resist 9 is broken.
  • solder flash is also caused by interfacial failure.
  • the interface failure is a failure that occurs when the adhesion between different layers is insufficient with respect to the stress generated when the solder portion 8 is remelted.
  • the step portion 17 is a step caused by the peripheral edge of the mounting portion 15 and the solder resist 9 formed on the surface of the wiring portion 16 (not shown). The solder flash is likely to occur also in the step portion 17.
  • FIG. 27 is a top view of the circuit board 7 used for the conventional module component 1 and is in a state before the solder flash occurs.
  • a part of the conductor pattern 10 (not shown) is exposed from the solder resist 9 to constitute a mounting portion 15 (not shown).
  • a solder portion 8 formed by adhesion of solder is formed on the mounting portion 15.
  • a stepped portion 17 formed of a solder resist 9 is formed around the solder portion 8 so as to overlap the peripheral portion of the conductor pattern 10.
  • the chip component 2 mounted on the solder portion 8, the sealing resin 6 and the like are not shown.
  • FIG. 28 is a top view of a circuit board 7 used for the conventional module component 1.
  • the portion surrounded by the dotted line 14 in FIG. 28 is a portion where the stepped portion 17 made of the solder resist 9 is broken by the remelted solder, and a part of the solder of the solder portion 8 flows out from the stepped portion 17 to the outside. is there.
  • the solder flash may occur not only at the interface between the solder resist 9 and the sealing resin 6 but also at various portions such as the stepped portion 17.
  • the solder portion 8 is remelted by the heat at that time. At this time, the volume of the solder portion 8 expands, and the stress on the sealing resin 6, the solder resist 9, etc. existing in the periphery increases. As a result, the portion with the weakest strength against this stress may be destroyed, solder flash may occur, and short circuit or disconnection failure may occur.
  • the module component of the present invention has a circuit board having a plurality of mounting portions and a wiring portion connecting between the mounting portions, an electronic component mounted on the mounting portion by solder, and a sealing resin. Module component.
  • the sealing resin is filled between the circuit board and the electronic component.
  • the wiring portion and only the peripheral portion of the wiring portion are covered with the solder resist, and the solder resist is covered with the sealing resin.
  • the mounting portion and the wiring portion are provided on the circuit board, and only the wiring portion and the peripheral portion of the wiring portion are covered with the solder resist. Then, the electronic component is connected to the mounting portion by soldering, and a sealing resin is filled between the circuit substrate and the electronic component.
  • solder flash of module parts can be prevented and reliability can be improved, which is useful for downsizing and high performance of various electronic devices.
  • FIG. 1 is a cross-sectional view of a module component according to Embodiment 1 of the present invention.
  • FIG. 2 is a top view of a circuit board on which a conductor pattern of a module component according to Embodiment 1 of the present invention is formed.
  • FIG. 3 is a top view of a circuit board on which a conductor pattern of a module component and a solder resist are formed according to Embodiment 1 of the present invention.
  • FIG. 4A is a schematic view showing the relationship between the mounting portion of the module component and the pattern width of the wiring portion in Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional view of a module component according to Embodiment 1 of the present invention.
  • FIG. 2 is a top view of a circuit board on which a conductor pattern of a module component according to Embodiment 1 of the present invention is formed.
  • FIG. 3 is a top view of a circuit board on which a conductor pattern of a module
  • FIG. 4B is a schematic view showing a relationship of pattern widths of the mounting portion, the wiring portion, and the solder resist of the module component according to Embodiment 1 of the present invention.
  • FIG. 5A is a top view showing the relationship between the mounting part, the wiring part, and the solder resist of the module component in Embodiment 1 of the present invention.
  • FIG. 5B is a top view showing another relationship between the mounting portion and the wiring portion of the module component and the solder resist in the first embodiment of the present invention.
  • FIG. 5C is a top view showing still another relationship between the mounting portion and the wiring portion of the module component and the solder resist in Embodiment 1 of the present invention.
  • FIG. 5A is a top view showing the relationship between the mounting part, the wiring part, and the solder resist of the module component in Embodiment 1 of the present invention.
  • FIG. 5B is a top view showing another relationship between the mounting portion and the wiring portion of the module component and the solder resist in the first embodiment of the present
  • FIG. 6A is a top view of the adjacent conductor pattern of the module component in Embodiment 1 of the present invention.
  • FIG. 6B is a top view in which a solder resist is provided on part of the adjacent conductor pattern of FIG. 6A.
  • FIG. 7A is a top view of a conductor pattern including a mounting portion for module components and a wiring portion connected to the mounting portion in Embodiment 1 of the present invention.
  • FIG. 7B is a top view in which a solder resist is provided on part of the conductor pattern of FIG. 7A.
  • FIG. 8A is a top view of a conductor pattern including a plurality of mounting parts of a module component according to Embodiment 1 of the present invention, and a wiring part formed in a gap between the mounting parts.
  • FIG. 8A is a top view of a conductor pattern including a plurality of mounting parts of a module component according to Embodiment 1 of the present invention, and a wiring part formed in a gap between the
  • FIG. 8B is a top view in which a solder resist is provided in the wiring portion of FIG. 8A.
  • FIG. 9A is a cross-sectional view illustrating the method of manufacturing the module component according to Embodiment 1 of the present invention.
  • FIG. 9B is a cross-sectional view illustrating the method of manufacturing the module component according to Embodiment 1 of the present invention.
  • FIG. 10 is a top view of a circuit board on which a conductor pattern of a module component according to Embodiment 2 of the present invention is formed.
  • FIG. 11 is a top view of a circuit board on which a conductor pattern of a module component and a solder resist are formed according to a second embodiment of the present invention.
  • FIG. 12 is a cross-sectional view of a module component according to Embodiment 3 of the present invention.
  • FIG. 13 is a top view of a conductor pattern of a circuit board of a module component according to Embodiment 3 of the present invention.
  • FIG. 14 is a top view in which a ring-shaped resist is provided on the conductor pattern of FIG.
  • FIG. 15 is a top view showing the location of the electronic component mounted on the circuit board of the module component according to Embodiment 3 of the present invention.
  • FIG. 16A is a cross-sectional view for explaining the method for manufacturing a module component according to Embodiment 3 of the present invention.
  • FIG. 16B is a cross-sectional view for explaining the method for manufacturing the module component according to Embodiment 3 of the present invention.
  • FIG. 17A is a partial top view of a module component according to Embodiment 3 of the present invention.
  • FIG. 17B is a partial cross-sectional view of the module component shown in FIG. 17A taken along line 17B-17B.
  • FIG. 18A is a partial top view of a module component according to Embodiment 3 of the present invention.
  • 18B is a partial cross-sectional view of the module component shown in FIG. 18A taken along line 18B-18B.
  • FIG. 19A is a partial top view of a module component according to Embodiment 3 of the present invention.
  • FIG. 19B is a partial cross-sectional view of the module component shown in FIG. 19A, taken along line 19B-19B.
  • FIG. 20 is a top view showing a circuit board of a module component according to Embodiment 4 of the present invention.
  • FIG. 21A is a top view of a circuit board of a module component according to Embodiment 4 of the present invention, showing a plurality of ring-shaped resists formed on a conductor pattern.
  • FIG. 21B is a top view of the circuit board of the module component in Embodiment 4 of the present invention, showing a solder portion provided in a plurality of ring-shaped resists formed on the conductor pattern.
  • FIG. 22A is a top view of a circuit board of a module component according to Embodiment 4 of the present invention, showing a state in which part of the solder has flowed.
  • FIG. 21A is a top view of a circuit board of a module component according to Embodiment 4 of the present invention, showing a state in which part of the solder has flowed.
  • FIG. 22B is a top view of the circuit board of the module component according to Embodiment 4 of the present invention, showing a state in which part of the solder has further flowed.
  • FIG. 23 is a cross-sectional view of a conventional module component.
  • FIG. 24 is a top view of a circuit board used in a conventional module component.
  • FIG. 25 is a top view of a circuit board used in a conventional module component.
  • FIG. 26 is a top view of a circuit board used in a conventional module component.
  • FIG. 27 is a top view of a circuit board used in a conventional module component.
  • FIG. 28 is a top view of a circuit board used in a conventional module component.
  • FIG. 1 is a cross-sectional view of a module component according to Embodiment 1 of the present invention.
  • the chip component 102 is a chip resistor, a multilayer ceramic capacitor or the like.
  • the terminal 103 is a three-sided electrode or a five-sided electrode in which the element is provided on the chip part 102.
  • the three-sided electrode is a mounting electrode provided on the upper and lower surfaces and one side surface of the chip part 102.
  • the five-sided electrode is a mounting electrode provided on the upper and lower surfaces and three side surfaces of the chip part 102.
  • the sealing resin 106 may be an underfill material other than an epoxy resin or the like to which a ceramic filler (for example, alumina or the like) for adjusting thermal expansion is added.
  • a ceramic filler for example, alumina or the like
  • a glass fiber impregnated with an epoxy resin is used as the insulating portion 111, a copper foil is used as the conductor pattern 110, and a conductive paste via or a plated via is used as the via 112.
  • a portion surrounded by a dotted line 113 indicates a portion where the solder flash is suppressed.
  • the solder resist 109 is not provided between the chip component 102 and the circuit board 107. Therefore, it is possible to prevent the occurrence of solder flash or the like due to the solder resist of the module component.
  • the solder resist 109 is not provided at all on the surface opposite to the surface on which the chip component 102 and the semiconductor component 104 of the circuit board 107 are mounted. However, if it is necessary to mount the module component 101 on another substrate (not shown), the solder resist 109 may be provided.
  • FIG. 2 is a top view of the circuit board 107 on which the conductor pattern 110 of the module component according to Embodiment 1 of the present invention is formed, in a state before the solder resist 109 is formed.
  • the wiring unit 115 is provided between the plurality of mounting units 114.
  • FIG. 3 is a top view of a circuit board on which a conductor pattern of a module component and a solder resist are formed according to Embodiment 1 of the present invention.
  • FIG. 3 shows a state after the solder resist 109 is formed on the circuit board shown in FIG. 2, which is a state before the chip component 102 and the semiconductor component 104 are mounted.
  • a solder resist 109 is provided so as to cover only the wiring portion 115 of the conductor pattern 110 of FIG. 2 and the periphery of the wiring portion 115.
  • the mounting portion 114 is the conductor pattern 110 exposed from the solder resist 109.
  • the mounting portion 114 in FIG. 3 is a portion which is made of a copper foil or a gold plating layer formed on the surface of the copper foil and the like and is not covered with the solder resist 109.
  • the wiring portion 115 is the conductor pattern 110 covered with the solder resist 109.
  • the mounting surface of the chip component 102 and the semiconductor component 104 of the circuit board 107 in the first embodiment is formed of the conductor pattern 110 and the insulating portion 111, and a part of the conductor pattern 110 is soldered. It is covered with a resist 109.
  • the chip component 102 and the semiconductor component 104 are mounted on the mounting portion 114 via the solder portion 108 (not shown).
  • the solder resist 109 is provided on the wiring portion 115 connecting between the plurality of mounting portions 114 on which the terminals 103 and the BGA 105 are mounted.
  • the adhesion between the conductor pattern 110 (or gold plating provided on the conductor pattern 110 or the like) and the sealing resin 106 in the wiring portion 115 is low. Interfacial peeling may occur.
  • interfacial peeling between the conductor pattern 110 and the sealing resin 106 can be prevented.
  • the insulating portion 111 is higher in strength than the solder resist 109, and even when sealed with the sealing resin 106, there is an effect that it is difficult to be broken (particularly, cohesive failure).
  • the solder resist 109 needs to be easily removed by development processing or the like, and thus is made of a photosensitive resin and has low physical strength.
  • the insulating portion 111 is made of an epoxy resin or the like having no photosensitivity, the physical strength is high.
  • a round portion of the conductor pattern 110 corresponds to the mounting portion 114 of the BGA 105 provided on the semiconductor component 104. This is because the shape of the BGA 105 is spherical. Further, in FIG. 3, the rectangular portion of the conductor pattern 110 corresponds to the mounting portion 114 of the terminal 103 provided on the chip part 102. This is because the shape of the terminal 103 is square.
  • FIG. 4A is a schematic view showing the relationship between the mounting portion of the module component and the pattern width of the wiring portion in Embodiment 1 of the present invention.
  • FIG. 4B is a schematic view showing a relationship of pattern widths of the mounting portion, the wiring portion, and the solder resist of the module component according to Embodiment 1 of the present invention.
  • FIG. 4A the mounting portion 114 is formed at the end of the conductor pattern 110, and the wiring portion 115 is provided between the mounting portions 114.
  • FIG. 4B shows the solder resist 109 formed on the wiring portion 115 shown in FIG. 4A.
  • the maximum width of the first mounting unit 114 is A1.
  • the maximum width of the second mounting unit 114 is A2.
  • the maximum width of the wiring portion 115 is B.
  • the maximum width of the solder resist 109 is C.
  • the relationship of A1> C> B or A2> C> B is satisfied. That is, the width A1 or A2 of the mounting portion 114 is larger than the width C of the solder resist 109, and the width C of the solder resist 109 is larger than the width B of the wiring portion 115. .
  • the thickness of the solder resist 109 be greater than the thickness of the conductor pattern 110.
  • the dotted line 113 in FIG. 4B shows the conductor pattern 110 covered with the solder resist 109.
  • the wiring portion 115 is covered with the solder resist 109 as shown in FIG. 4B, it is desirable to cover the pattern width of the solder resist 109 up to the periphery of the wiring portion 115.
  • the peripheral portion of the wiring portion 115 covered by the solder resist 109 is a range having a width longer by 10 ⁇ m to 200 ⁇ m, preferably 30 ⁇ m to 100 ⁇ m on one side than the width of the wiring portion 115.
  • the wiring portion 115 and the periphery of the wiring portion 115 are covered with one (or one) solder resist 109.
  • the contact between the wiring portion 115 and the sealing resin 106 is prevented, and the generation of the solder flash is prevented.
  • the protrusion amount of the solder resist 109 in the pattern width direction is less than 10 ⁇ m on one side than the pattern width of the wiring portion 115, a part of the conductor pattern 110 is exposed from the solder resist 109 due to misalignment or the like. There is a case. In that case, interfacial peeling may occur.
  • the width is larger than 200 ⁇ m on one side, the solder resist 109 may possibly be cohesively broken. This is because the solder resist 109 is weaker in strength than the insulating portion 111 and the sealing resin 106.
  • the exposed portion 117 in FIG. 4B corresponds to a portion where a part of the wiring portion 115 is exposed from the solder resist 109.
  • the length of the exposed portion 117 is desirably equal to or greater than zero (or alternatively, a part of the solder resist 109 may cover the mounting portion 114 in reverse) and 200 ⁇ m or less.
  • the exposed portion 117 exceeds 200 ⁇ m, interface peeling is caused by the low adhesion between the sealing resin 106 and the conductor pattern 110 (for example, copper foil, gold plated portion, etc.) that constitutes the exposed portion 117. Etc. may occur.
  • the exposed portion 117 may be the mounting portion 114.
  • 5A to 5C are top views showing the relationship between the mounting portion, the wiring portion, and the solder resist of the module component according to Embodiment 1 of the present invention.
  • 5A to 5C are characterized by the shapes of the end portions of the solder resist 109 (that is, in the vicinity of the mounting portion 114 or in the vicinity of the exposed portion 117).
  • FIG. 5A is a top view in the case where a rounded pattern is provided at the end of the solder resist 109.
  • FIG. 5B is a top view in the case where a step-like pattern is provided at the end of the solder resist 109.
  • a step-like pattern preferably, a plurality of steps
  • the solder flash resistance of the solder resist 109 can be enhanced.
  • an effect that alignment accuracy (also referred to as alignment accuracy) between the conductor pattern 110 and the solder resist 109 is less likely to affect the size of the exposed portion 117 can be obtained.
  • FIG. 5C is a top view in the case where a tapered pattern (for example, an oblique portion) is provided at the end of the solder resist 109.
  • a tapered pattern for example, an oblique portion
  • FIG. 6A is a top view of an adjacent conductor pattern of a module component according to Embodiment 2 of the present invention.
  • FIG. 6B is a top view in which a solder resist is provided on part of the adjacent conductor pattern of FIG. 6A.
  • solder flash is likely to occur.
  • the possibility of the occurrence of the solder flash is also influenced by the type of the sealing resin 106 and the solder resist 109, the amount of solder present in the solder portion 108, or the temperature at which the module component 101 is soldered to other circuit boards.
  • the interval between adjacent conductor patterns 110 is 0.5 mm or less (further, 0.3 mm or less), solder flash is likely to occur.
  • FIG. 6A shows a state in which two conductor patterns 110 consisting of the mounting portion 114 and the wiring portion 115 are formed adjacent to each other at an interval of 0.5 mm or less (or 0.3 mm or less).
  • FIG. 6B shows a state in which only the wiring portion 115 and the peripheral portion of the wiring portion 115 of the conductor patterns 110 adjacent to each other shown in FIG. 6A are covered with the solder resist 109.
  • FIG. 7A is a top view of a conductor pattern including a mounting portion for module components and a wiring portion connected to the mounting portion in Embodiment 1 of the present invention.
  • FIG. 7B is a top view in which a solder resist is provided on part of the conductor pattern of FIG. 7A.
  • a conductor pattern 110 is formed of the mounting portion 114 and the wiring portion 115.
  • FIG. 7B shows a state in which only the wiring portion 115 and the peripheral portion of the wiring portion 115 are covered with the solder resist.
  • FIG. 8A is a top view of a conductor pattern having a plurality of mounting parts 114 of a module component according to Embodiment 1 of the present invention and a wiring part 115 formed in a gap between the mounting parts 114.
  • FIG. 8B is a top view in which the solder resist 109 is provided in the wiring portion of FIG. 8A.
  • the wiring portion 115 formed in the gap between the plurality of mounting portions 114 and the mounting portion 114 may be insulated from each other. Further, the wiring portions 115 formed in the gaps of the plurality of mounting portions 114 may be plural.
  • FIG. 8B shows a state in which only the wiring portion 115 and the peripheral portion in the width direction of the wiring portion 115 are covered with the solder resist.
  • the solder resist 109 is covered with the sealing resin 106, thereby causing problems such as solder flash. It can be suppressed.
  • FIGS. 9A and 9B are cross-sectional views for explaining the method of manufacturing a module component according to Embodiment 1 of the present invention.
  • the circuit board 107 has a conductor pattern 110 provided on the inside or in the surface layer, a via 112 connecting the layers between the layers, and an insulating portion 111 insulating the layers.
  • a solder resist 109 is partially provided on the conductor pattern 110 formed on the surface layer of the circuit board 107, this prevents direct contact between the conductor pattern 110 and the sealing resin 106. It is for.
  • the chip component 102 and the semiconductor component 104 are set.
  • solder paste, solder plating or the like not shown
  • the chip parts 102 and the semiconductor parts 104 are solder-mounted on the circuit board 107 through solder reflow etc. Do.
  • the solder resist 109 is not provided between the chip component 102 or the semiconductor component 104 and the circuit board 107 (in particular, the insulating portion 111 of the circuit board 107).
  • the solder resist 109 is provided as an integral body only on the wiring portion 115 and the peripheral portion of the wiring portion 115. And by not providing the solder resist 109 in the other part, it is possible to suppress the occurrence of cohesive failure of the solder resist 109 which is the cause of the solder flash.
  • the injectability of the sealing resin 106 into the gap can be improved.
  • the effect of enhancing can be obtained.
  • the sealing resin 106 is used not only on the surface of the chip component 102 or the semiconductor component 104 but also between the chip component 102 or the semiconductor component 104 and the circuit board 107 (particularly the insulating layer 111). Fill in the gaps. As a result, the module component 101 of FIG. 1 is obtained.
  • the wiring part 115 and only the peripheral part of the wiring part 115 are covered with the solder resist 109, and the solder resist 109 is further covered with the sealing resin 106, thereby forming the module component 101.
  • the reliability can be improved.
  • An underfill resin may be used as the sealing resin 106.
  • each prototype module component is allowed to absorb moisture by leaving it under an environment of 60 ° C. and 60% RH for 40 hours, and then passes through a reflow furnace with a peak temperature of 260 ° C. It is a test to confirm by fluoroscopic observation whether a rush has occurred. The presence or absence of the solder flash was X-rayed for every repetition of the moisture absorption reflow test. The results (cumulative number) are shown in Table 1.
  • the repetition frequency of the moisture absorption reflow test in Table 1 is the total number of repetitions of a series of operations from the moisture absorption treatment. From Table 1, it can be seen that in the conventional example, one solder flash occurs with three repetitions, one more solder flash occurs with four repetitions, and the total is two. From Table 1, in the conventional example, when the number of repetitions is five, four solder flashes are generated cumulatively, but in the present embodiment, it can be understood that even when the number of repetitions is five, solder flash did not occur. .
  • the judgment ⁇ means that solder flash was observed in a part of four samples in a cumulative manner in 20 samples after repeating 5 times, and it was judged that the problem remains It is a thing. Further, the judgment ⁇ is a result in which no solder flash was observed at all in the sample as a result of X-ray fluoroscopic observation even after five repetitions, and it was judged as a desirable result.
  • the circuit board 107 has the wiring portion 115, and the reliability of the module component is enhanced by covering only the wiring portion 115 and the peripheral portion of the wiring portion 115 with the solder resist 109. it can.
  • solder flash prevention in the circuit board 107 used for the module component 101 of the present invention will be described in more detail with reference to FIGS. 10 and 11.
  • FIG. 10 solder flash prevention in the circuit board 107 used for the module component 101 of the present invention
  • FIG. 10 is a top view of a circuit board on which a conductor pattern of a module component according to Embodiment 2 of the present invention is formed.
  • FIG. 10 is a top view for explaining the conductor pattern 110 provided with the surface layer of the circuit board 107, which is in a state before forming the solder resist 109, and shows the width of the wiring portion 115 of FIG. In this case, the width is substantially the same.
  • FIG. 11 is a top view of a circuit board on which a conductor pattern of a module component and a solder resist are formed according to a second embodiment of the present invention.
  • FIG. 11 shows a state in which the solder resist 109 is provided only on the wiring portion 115 and the periphery of the wiring portion 115 of the conductor pattern 110 of FIG.
  • Solder resists 109 are provided on the left and right sides of the wiring portion 115 in a range wider than the width of the wiring portion 115 (10 ⁇ m to 200 ⁇ m on one side, preferably 30 ⁇ m to 100 ⁇ m wide on one side). ing. By providing the solder resist 109 in this range, cohesive failure due to stress concentration on the solder resist can be prevented. If the thickness is larger than 200 ⁇ m on one side of the wiring portion 115 of the solder resist 109, the solder resist 109 may be cohesively broken. This is because the strength of the insulating portion 111 and the sealing resin 106 is larger than that of the solder resist 109.
  • solder resist 109 As described above, only the wiring portion 115 and the peripheral portion of the wiring portion 115 of the circuit board 107 having the mounting portion 114 and the wiring portion 115 in the surface layer are collectively covered with one solder resist 109. As a result, the occurrence of solder flash can be suppressed without affecting the interface adhesion between the sealing resin 106 and the circuit board 107.
  • FIG. 12 is a cross-sectional view of a module component in the third embodiment.
  • a ring-shaped resist 118 which is one form of the solder resist 109 patterned in a ring shape is formed on the circuit board 107.
  • the conductor pattern 110 is formed of, for example, a copper foil, but it is useful to use the surface of which is subjected to gold plating or rustproofing treatment.
  • the large electronic component 119 has a projected area of 1.0 mm square or more (more preferably, 1.5 mm square or more) such as an inductor, and the terminal 120 is a terminal of the large electronic component 119.
  • a portion surrounded by a dotted line 113 in FIG. 12 indicates a portion where generation of solder flash is suppressed.
  • a ring-shaped resist 118 is provided on the conductor pattern 110 to which the terminal 120 for mounting the large electronic component 119 is fixed via the solder portion 108. Therefore, the height of the solder portion 108 can be increased, and a wide gap between the electronic component and the circuit board 107 can be secured. And, the filling property of the sealing resin 106 in the gap can be enhanced.
  • solder flash is more likely to occur between the terminals 120.
  • the solder resist 109 is not provided at all on the surface opposite to the surface on which the chip component 102 of the circuit board 107 and the large electronic component 119 are mounted. However, if it is necessary to mount the module component 101 on another substrate (not shown), the solder resist 109 or the like may be provided.
  • FIG. 13 is a top view of a conductor pattern of a circuit board of a module component according to Embodiment 3 of the present invention.
  • FIG. 13 is a top view for explaining an example of the mounting portion provided on the surface layer of the circuit board 107 of FIG. 12, which is a state before forming the solder resist 109.
  • the conductor pattern 110 a corresponds to, for example, a portion on which the semiconductor component 104 is mounted by soldering.
  • the conductor pattern 110 b corresponds to a portion on which the ultra-small chip component 102 such as a multilayer ceramic capacitor is mounted by soldering.
  • the conductor pattern 110 c corresponds to a mounting portion for mounting a large electronic component 119 such as a coil and an inductor by soldering.
  • the conductor pattern 110c is 0.5 mm square or more. That is, the area of the conductor pattern 110c is 0.25 mm 2 or more. When the conductor pattern 110c is 0.5 mm square or more (area is 0.25 mm 2 or more), the solder flash occurrence probability increases in the conventional module component as the solder portion 108 increases.
  • the conductor pattern 110c exceeds 10.0 mm square, that is, when the area of the conductor pattern 110c is larger than 100 mm 2 , it is difficult to incorporate it in the module component 101. Therefore, it is desirable that the conductor pattern 110c is 10.0 mm square or less (that is, the area of the conductor pattern 110c is 100 mm 2 or less).
  • FIG. 14 is a top view showing a state in which a ring-shaped resist 118 is provided on the conductor pattern 110c shown in FIG.
  • FIG. 14 is a top view of the circuit board 107 used to manufacture the module component 101 of FIG. 12, which corresponds to a state before the chip component 102, the large electronic component 119, the semiconductor component 104 and the like are mounted.
  • the ring-shaped resist 118 does not have to be a so-called ring, and may be a polygon, an ellipse, or a combination thereof.
  • a solder portion 108 (not shown) to which a large electronic component 119 such as a coil or an inductor is connected to the circuit board 107 is a ring-shaped resist 118 formed on the conductor pattern 110 c in FIG. 13. It is provided on the enclosed mounting portion 114c.
  • the solder resist 109 and the ring-shaped resist 118 are not formed on the conductor patterns 110a and 110b of FIG. Therefore, the conductor patterns 110a and 110b become the mounting portions 114a and 114b as they are.
  • the mounting portions 114a, 114b and 114c are made of copper foil or a gold plating layer formed on the surface of the copper foil.
  • FIG. 15 is a top view showing the location of the electronic component mounted on the circuit board 107 of the module component according to Embodiment 3 of the present invention.
  • the dotted line 113a indicates the position of the semiconductor component 104 (not shown) mounted on the mounting part 114c via the solder part 108 (not shown).
  • the dotted line 113 b indicates the position of a chip component 102 (not shown) such as a multilayer ceramic capacitor mounted on the mounting portion 114 b via a solder portion 108 (not shown).
  • the dotted line 113c indicates the position of a large electronic component 119 (not shown) having a projected area of 1.0 mm square or more, such as an inductor, mounted on the mounting portion 114c via the solder portion 108 (not shown). Show.
  • the mounting portion 114 c is provided in a ring-shaped resist 118 formed on the conductor pattern 110 c.
  • the line width of the ring-shaped resist 118 is desirably 50 ⁇ m to 300 ⁇ m. If the line width is larger than 300 ⁇ m, the solder portion 108 may be affected. It is technically difficult to make the line width less than 50 ⁇ m.
  • a notch may be provided in a part of the ring-shaped resist 118, for example, as shown by the letter C of the alphabet. In this case, it is preferable that the notch portion be three times or less the line width. Furthermore, it is more preferable to make the notched portion twice or less the line width. The larger the notches, the more easily the solder passes over the notches, which may affect the process yield.
  • the notches may affect the process yield.
  • the electronic component is not mounted adjacent to the notch (or the portion where the line width is narrowed). Is desirable. In this way, even if a solder flash occurs, the reliability of the module component 101 is unlikely to be affected. With the above configuration, the reliability of the module component 101 can be enhanced.
  • the insulating portion 111 of the circuit board 107 is exposed in a portion where the conductor pattern 110 is not provided. This is because the adhesion between the insulating portion 111 and the sealing resin 106 is high (because they are mutually resin), and therefore, there is no need to provide the solder resist 109.
  • the solder resist 109 is generally made of a photosensitive resin, its physical strength is low. This is because the solder resist 109 needs to be easily removed by development processing or the like.
  • the insulating portion 111 is made of, for example, an epoxy resin having no photosensitivity, the physical strength is high. Therefore, the use of the insulating portion 111 is higher in strength than using the solder resist 109, and is less likely to be broken (particularly, cohesive failure) even when sealed by the sealing resin 106.
  • the round mounting portion 114a corresponds to a portion on which a mounting BGA (ball grid array) of a semiconductor component (not shown) is mounted. In FIGS. 14 and 15, the BGA is not shown.
  • the rectangular mounting portion 114b corresponds to a portion on which the terminal 103 provided on the chip part 102 is mounted.
  • the rectangular mounting portion 114c corresponds to a portion on which the terminal 120 provided on the large electronic component 119 is mounted.
  • the terminal 120 of the large electronic component 119 may be hemispherical or square.
  • FIGS. 16A and 16B are cross-sectional views for explaining a method of manufacturing a module component according to Embodiment 3 of the present invention.
  • the circuit board 107 has a conductor pattern 110 provided in the inside or the surface layer, a via 112 connecting the layers between the layers, and an insulating portion 111 insulating the layers. Further, among the conductor patterns 110 formed on the surface layer of the circuit board 107, particularly on the conductor pattern 110 of 0.5 mm square or more for mounting a large electronic component 119 having a projected area of 1.0 mm square or more such as an inductor. , One or more ring-shaped resists 118 are provided.
  • the chip component 102 and the large electronic component 119 are set on the circuit board 107 as indicated by an arrow 116 in FIG. 16A.
  • solder paste solder plating (not shown), etc. are performed on the conductor pattern 110 that constitutes the mounting portion.
  • the printing of the solder paste may be performed inside the portion surrounded by the ring resist 118 desirable.
  • the chip component 102, the large electronic component 119, and the like are set. Thereafter, through solder reflow and the like, large chip components 119 having a projected area of 1.0 mm square or more, such as chip components 102 and inductors, are solder mounted on the circuit board 107 to obtain the state of FIG. 16B.
  • FIG. 16B is a cross-sectional view showing a state after solder mounting.
  • the electronic component is fixed via the solder portion 108 surrounded by the ring-shaped resist 118.
  • the ring-shaped resist 118 surrounding the solder portion 108 is cohesively broken (e.g., solder flash), the effect of preventing the remelted solder from flowing out of the conductor pattern 110 can be obtained.
  • the gap between the large-sized electronic component 119 and the circuit board 107 (in particular, the insulating portion 111 of the circuit board 107) can be expanded in the height direction by the amount of provision of the ring-shaped resist 118. Therefore, the filling property of the sealing resin 106 into the gap between the large electronic component 119 and the circuit board 107 can be enhanced.
  • the sealing resin 106 is provided so as to fill the gap between the chip component 102 or the large-sized electronic component 119 and the circuit board 107.
  • the chip component 102 and the large electronic component 119 on the circuit board 107 are filled with the sealing resin 106, and the module component 101 of FIG. 12 is obtained.
  • An underfill resin may be used as the sealing resin 106.
  • FIG. 17A is a partial top view of a module component according to Embodiment 3 of the present invention.
  • FIG. 17B is a partial cross-sectional view of the module component shown in FIG. 17A taken along line 17B-17B.
  • 17A and 17B are a top view and a cross-sectional view for explaining prevention of a solder flash of the module component 101, and show a state before the module component 101 is mounted on another substrate (for example, a mother board etc.).
  • 17A and 17B show a part of the module component 101, and the chip component 102, the semiconductor component 104 and the like are not shown in FIGS. 17A and 17B.
  • Terminals 120 (not shown) of the large electronic component 119 are mounted on the conductor pattern 110 having a size of 0.5 mm square or more through the solder portion 108.
  • the solder portion 108 is provided in the area surrounded by the ring-shaped resist 118, and the thickness of the solder portion 108 is made higher than the thickness of the ring-shaped resist 118.
  • the solder portion 108 is prevented from being wet and spread beyond the area surrounded by the ring-shaped resist 118.
  • the height of the solder portion 108 can be increased by the amount that prevents the solder portion 108 from wetting and spreading.
  • the gap between the large-sized electronic component 119 and the circuit board 107 can be widened.
  • the area (for example, the projected area or the floor area) of the large electronic component 119 increases, the filling of the sealing resin 106 on the lower side of the large electronic component 119 (that is, the gap with the circuit board 107). Sex improves.
  • the large electronic component 119 may be provided with the connection terminal (for example, the terminal 120 in FIG. 12) only on one surface of the large electronic component 119.
  • the reason for this is that the height of the solder portion 108 can be increased by the action of the ring-shaped resist 118 even if provided on only one surface of the large-sized electronic component 119.
  • the chip component 102, the sealing resin 106 and the like fixed via the solder portion 108 are not shown. Further, the shape of the mounting portion 114 (not shown in FIG.
  • the conductor pattern 110 may be a polygon (a polygon is a triangle or more), a circle or an ellipse, or a combination thereof (for example, a corner It may be a rounded square).
  • the mounting portion 114 is not shown in FIG. 17A, it is identical to the conductor pattern 110.
  • the shape of the ring-shaped resist may be polygonal (polygon is equal to or larger than triangle), circular, elliptical, or a combination thereof (e.g., a square having rounded corners).
  • the pattern width of the ring-shaped resist 118 is approximately the same line width of 50 ⁇ m to 300 ⁇ m. Furthermore, half or more of the half or more of the outer edge of the pattern of the ring resist 118 is at least 50 ⁇ m or more away from the outer edge of the mounting portion 114.
  • the shape of the mounting portion 114 may be a polygon or a circle, and a plurality of wires (for example, line widths of 50 ⁇ m to 300 ⁇ m or less) may be connected to other conductor patterns 110 in a branch shape therefrom.
  • the conductor pattern 110 is, for example, a pattern for connecting the chip component 102 through the solder portion 108.
  • thermosetting resin such as an epoxy resin to which an inorganic filler or the like for adjusting thermal expansion is added is used.
  • only the ring-shaped resist 118 may be used as a solder resist. As a result, the area of the solder resist can be minimized, and the occurrence of problems caused by the solder resist can be prevented.
  • FIG. 18A is a partial top view of a module component according to Embodiment 3 of the present invention.
  • 18B is a partial cross-sectional view of the module component shown in FIG. 18A taken along line 18B-18B.
  • 18A and 18B are a top view and a cross-sectional view of the module component 101, and show a state in which the module component 101 is being mounted on another substrate (for example, a mother board or the like).
  • the motherboard and the like are not shown.
  • the conductor pattern 110 may be provided outside the ring-shaped resist 118.
  • the solder portion 108 built in the module component 101 is remelted at the temperature of this soldering.
  • the volume of the solder portion 108 is increased (for example, increased by about 5 to 10%).
  • the solder of the remelted solder portion 108 exceeds the ring resist 118 or breaks the ring resist 118 and spreads around it. .
  • FIG. 19A is a partial top view of a module component according to Embodiment 3 of the present invention.
  • FIG. 19B is a partial cross-sectional view of the module component shown in FIG. 19A, taken along line 19B-19B.
  • the portion surrounded by the dotted line 121 is a part of the wet portion.
  • the wetted portion is a portion which spreads wet on the conductor pattern 110 provided on the outer peripheral portion of the ring-shaped resist 118 so that the solder surrounds the ring-shaped resist 118.
  • 19A and 19B show the case where the solder of the remelted solder portion 108 exceeds the ring-shaped resist 118 or breaks the ring-shaped resist 118.
  • the solder only wets and spreads on the wet portion on the conductor pattern 110 outside the ring-shaped resist 118, and does not spread any more.
  • the conductor pattern 110 provided outside the ring-shaped resist 118 is a copper foil, a gold-plated portion, etc. similarly to the inside of the ring-shaped resist 118 and easily wets the solder of the remelted solder portion 108 It is.
  • a portion of the solder of the remelted solder portion 108 may flow out of the area surrounded by the ring-shaped resist 118 to form a wet portion shown by a dotted line 121 in some cases.
  • the solder only spreads on the conductor pattern 110 provided to surround the ring-shaped resist 118. Therefore, the solder does not spread out from the conductor pattern 110 and does not cause the occurrence of a short or the like.
  • the moisture absorption reflow test was also performed for the third embodiment. That is, a ring-shaped resist 118 is provided on the mounting portion 114, solder is provided inside the ring-shaped resist 118, and the module component having a structure in which the ring-shaped resist 118 is covered with the sealing resin 106 is used. A moisture absorption reflow test was performed. As a result, as in Table 1, solder flash did not occur.
  • the module component may have the wiring portion 115 described in Embodiment 1 or 2, and the wiring portion 115 and the peripheral portion of the wiring portion 115 may be covered with the solder resist 109. With such a configuration, the reliability of module components can be enhanced.
  • the peripheral portion of the wiring portion 115 covered by the solder resist 109 is a range having a width longer by 10 ⁇ m to 200 ⁇ m, preferably 30 ⁇ m to 100 ⁇ m on one side than the width of the wiring portion 115.
  • Embodiment 4 A plurality of ring-shaped resists 118 are formed on the conductor pattern 110b of 0.5 mm square or more and 10.0 mm square or less using FIGS. 20 to 22B, and the prevention of the occurrence of the solder flash will be described.
  • FIG. 20 is a top view showing a circuit board of a module component according to Embodiment 4 of the present invention.
  • FIG. 20 is a top view showing a part of a circuit board 107 having a conductor pattern 110b having a large area.
  • the area of the mounting portion formed of the conductor pattern 110b is less than 0.5 mm square (less than 0.25 mm 2 )
  • the volume of the solder portion 108 is small, so the possibility of the occurrence of solder flash is reduced.
  • the area is more than 10.0 mm square (larger than 100 mm 2 ), it is difficult to incorporate the module component 101.
  • FIG. 21A is a top view of a circuit board of a module component according to Embodiment 4 of the present invention, showing a plurality of ring-shaped resists formed on a conductor pattern.
  • FIG. 21B is a top view of the circuit board of the module component in Embodiment 4 of the present invention, showing a solder portion provided in a plurality of ring-shaped resists formed on the conductor pattern.
  • FIG. 21A shows that a plurality of ring-shaped resists 118 are formed on one conductor pattern 110 b of 0.5 mm square or more and 10.0 mm square or less.
  • FIG. 21B shows a state in which the solder portion 108 is provided in the plurality of ring-shaped resists 118.
  • FIG. 22A is a top view of a circuit board of a module component according to Embodiment 4 of the present invention, showing a state in which part of the solder has flowed.
  • FIG. 22B is a top view of the circuit board of the module component according to Embodiment 4 of the present invention, showing a state in which part of the solder has further flowed.
  • a plurality of ring-shaped resists 118 are formed on a conductor pattern 110 b of 0.5 mm square or more and 10.0 mm square or less, and a solder portion 108 is provided inside the ring-shaped resist 118.
  • solder of the remelted and volume-increased solder portion 108 gets over or breaks the ring-shaped resist 118, and from the area surrounded by the ring-shaped resist 118 to the outside Consider the case of flow. Even in such a case, the solder only wets and spreads on the conductor pattern 110b provided on the outside of the ring-shaped resist 118, and does not flow out to the outside of the conductor pattern 110b.
  • part of the solder of the remelted solder portion 108 may flow out of the area surrounded by the ring-shaped resist 118.
  • the solder only spreads so as to surround the ring-shaped resist 118 on the conductor pattern 110 b provided so as to surround the ring-shaped resist 118 and does not spread out from the conductor pattern 110 a. Therefore, it does not become the cause of occurrence such as short circuit.
  • solder flash can be suppressed.
  • a portion covered with a solder resist may be provided on a portion other than the conductor pattern.
  • the pattern width (or line width) of the ring-shaped resist 118 is effectively a circle, an ellipse, a polygon, or a combination thereof having a substantially the same line width of 50 ⁇ m to 300 ⁇ m. Further, it is desirable that at least half or more or two sides or more of the ring-shaped resist 118 be separated by 50 ⁇ m or more from the end of the conductor pattern 110b. If the distance between the end of the conductor pattern 110 b and the ring-shaped resist 118 is less than 50 ⁇ m, the area of the remelted solder portion 108 for suppressing the outflow of the solder may be reduced.
  • the module component may have the wiring portion 115 described in Embodiment 1 or 2, and the wiring portion 115 and the peripheral portion of the wiring portion 115 may be covered with the solder resist 109. With such a configuration, the reliability of module components can be enhanced.
  • the peripheral portion of the wiring portion 115 covered by the solder resist 109 is a range having a width longer by 10 ⁇ m to 200 ⁇ m, preferably 30 ⁇ m to 100 ⁇ m on one side than the width of the wiring portion 115.
  • the present invention relates to a module component in which an electronic component made of semiconductor components, chip components and the like is solder-mounted on a circuit board and covered with a sealing resin, and a method of manufacturing the same.
  • the module component can realize high reliability and cost reduction, and is useful for downsizing and high performance of various electronic devices such as portable terminals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

モジュール部品は、半導体部品やチップ部品からなる電子部品が、回路基板に半田部を介して実装され、更に封止樹脂に覆われてなる。配線部と配線部の周囲部とのみを、ソルダーレジストで覆い、ソルダーレジストを更に封止樹脂で覆うことで、信頼性の高いモジュール部品を実現する。

Description

モジュール部品とその製造方法
　本発明は、携帯電話や無線ＬＡＮ等に使われるモジュール部品とその製造方法に関するものである。特に、半導体部品やチップ部品等が回路基板の表面に形成された実装部に半田実装され、封止樹脂に覆われてなるモジュール部品とその製造方法に関するものである。
　モジュール部品は、半導体部品もしくはチップ部品等からなる電子部品が、回路基板に半田実装され、封止樹脂に覆われてなるものであり、携帯電話や無線ＬＡＮ等の各種電子機器に広く使われている。
　図２３は、従来のモジュール部品の断面図である。図２４は、従来のモジュール部品に使われる回路基板の上面図である。
　従来のモジュール部品としては例えば特許文献１が知られている。図２３において、モジュール部品１は、チップ部品２や半導体部品４等からなる電子部品が、絶縁部１１と導体パターン１０とビア１２とを有する回路基板７に、半田部８を介して実装されている。
　チップ部品２の端部等に設けられた端子３と、回路基板７の表層に形成された導体パターン１０とは、半田部８を介して接続される。
　同様に半導体部品４に形成されたＢＧＡ（ボールグリッドアレイ）５と、回路基板７の表層に形成された導体パターン１０とが、半田部８を介して接続される。なおＢＧＡの代わりにＬＧＡ（ランドグリッドアレイ）を、半田部８を介して導体パターン１０に接続しても良い。
　またソルダーレジスト９は、回路基板７の表層に設けられた導体パターン１０の一部と、回路基板の導体パターン１０の形成されていない部分（すなわち絶縁部１１）を覆っている。そして封止樹脂６は、チップ部品２や半導体部品４を覆うと共に、チップ部品２や半導体部品４と回路基板７との隙間にも充填されている。図２３において、封止樹脂６は、ソルダーレジスト９やチップ部品２や半導体部品４を覆うように設けられている。点線１３や点線１４で囲まれた部分は、ソルダーレジスト９や半田部８に起因する課題が発生する可能性の高い部分を示すものである。点線１４で囲まれた部分とは、半田フラッシュ（後述する）のような、ソルダーレジスト９や半田部８に起因する課題が発生した部分を示す。
　図２４は、従来のモジュール部品に使われる回路基板の上面図である。図２４において、回路基板７の表面（すなわち、チップ部品２や半導体部品４が、半田部８で実装される面）には、導体パターン１０が形成されている。導体パターン１０の一部は、ソルダーレジスト９から露出し、実装部１５となる。そして実装部１５には半田等を介して半導体部品４等が実装される。また導体パターン１０の一部は、ソルダーレジスト９で覆われ、配線部１６を構成する。配線部１６の表面はソルダーレジスト９で覆われているため、実装部１５に付着した半田等（図示していない）が付着しない。このように、導体パターン１０のソルダーレジスト９で覆われた部分が配線部１６となり、ソルダーレジスト９から露出した部分が実装部１５となる。実装部１５に、半田部８を介して、チップ部品２の端子３や、半導体部品４のＢＧＡ５が実装される。
　しかし、ソルダーレジスト９は、光感光性樹脂で構成されることが多く、封止樹脂６に比べて、物理的強度が低い。そのため図２３で図示したように、ソルダーレジスト９の上に、封止樹脂６を設けた場合、ソルダーレジスト９と封止樹脂６との界面で割れや剥離等が発生する場合がある。こうしたソルダーレジスト９に起因する課題としては、半田フラッシュがあり、図２３における点線１４で囲まれた部分がその一例である。
　次に、図２５～図２８を用いて、半田フラッシュについて説明する。図２５、２６は、従来のモジュール部品に使われる回路基板の上面図である。従来のモジュール部品１は、他の回路基板（例えば、携帯電話用のマザー回路基板等）の上に半田付けする際、半田フラッシュと呼ばれる課題が発生することがあった。半田フラッシュとは、モジュール部品１において封止樹脂６等によって封止されている電子部品（チップ部品２や半導体部品４等）の半田付け部分の半田が再溶融することで体積膨張し、ソルダーレジスト９に割れを発生させるものである。
　図２５は、従来のモジュール部品に使われる回路基板７の上面図である。図２５において、ソルダーレジスト９に形成された開口部には、半導体実装用の導体パターン１５ａ、チップ部品実装用の導体パターン１５ｂ、チップコイル等の大型電子部品の実装用の導体パターン１５ｃ等が露出している。図２５における点線１３で囲まれた部分が、半田フラッシュが発生しやすい部分である。半田フラッシュとは、図２３の点線１３や点線１４で囲まれた部分に発生しやすいショート及び断線不良であり、モジュール部品１を、他のマザー回路基板に設置する半田付け時に発生しやすい。半田フラッシュとは、図２３におけるモジュール部品１の半田付け時に、半田部８がその周辺部を破壊し、隣接する端子３間や導体パターン１０間を、溶融した半田が移動することで短絡不良や断線不良を生じさせる現象である。
　なお、半田フラッシュは、ソルダーレジスト９の凝集破壊（cohesive　failure）によって発生する。ここでソルダーレジスト９の凝集破壊とは、ソルダーレジスト９の材質自体に破壊が生じることである。更に半田フラッシュは、この凝集破壊の他に界面破壊（interfacial　failure）によっても発生する。界面破壊とは半田部８の再溶融時に生じる応力に対して、異なる層間の密着力が不足した場合に起こる破壊である。また図２６において、段差部１７とは、実装部１５の周縁や、配線部１６（図示していない）の表面に形成されたソルダーレジスト９に起因する段差である。段差部１７にも、半田フラッシュが発生しやすい。
　次に、図２７、図２８を用いて、段差部１７に起因する半田フラッシュについて説明する。図２７は、従来のモジュール部品１に使われる回路基板７の上面図であり、半田フラッシュが発生する前の状態である。図２７において、導体パターン１０（図示していない）の一部は、ソルダーレジスト９から露出し、実装部１５（図示していない）を構成する。そして実装部１５の上には、半田が付着してなる半田部８が形成されている。半田部８の周囲には、導体パターン１０の周縁部に重なるように設けられたソルダーレジスト９からなる段差部１７が形成されている。なお図２７において、半田部８の上に実装されたチップ部品２や、封止樹脂６等は図示していない。
　図２８は、従来のモジュール部品１に使われる回路基板７の上面図である。図２８における点線１４で囲まれた部分は、再溶解した半田によって、ソルダーレジスト９からなる段差部１７が破壊され、この段差部１７から半田部８の一部の半田が外部へ流れ出したものである。上述したように、半田フラッシュは、ソルダーレジスト９と封止樹脂６との界面部分のみならず、段差部１７等、様々な部分で発生する可能性がある。
　モジュール部品１では、そのモジュール部品１を、他の回路基板に半田付けする際に、その時の熱で、半田部８が再溶融する。この時、半田部８の体積が膨張し、周辺に存在する封止樹脂６やソルダーレジスト９などに対する応力が増加する。そのため、この応力に対して強度が最も弱い部分が破壊され、半田フラッシュが起こり、短絡や断線の不良が発生する場合があった。
特開２００８－２７７６６１号公報
　本発明のモジュール部品は、複数の実装部と、この実装部間を接続する配線部と、を有する回路基板と、実装部に、半田で実装された電子部品と、封止樹脂と、を有するからなるモジュール部品である。封止樹脂は回路基板と電子部品との間に充填されている。配線部と、配線部の周囲部のみとが、ソルダーレジストで覆われ、ソルダーレジストが封止樹脂で覆われている。
　また、本発明のモジュール部品の製造方法は、回路基板に実装部と、配線部とを設け、配線部と配線部の周囲部のみを、ソルダーレジストで覆う。そして電子部品を半田により実装部に接続し、回路基板と電子部品との間に、封止樹脂を充填することを特徴としている。
　本発明により、モジュール部品の半田フラッシュを防止し信頼性を高めることができ、各種電子機器の小型化、高性能化に有用である。
図１は、本発明の実施の形態１におけるモジュール部品の断面図である。 図２は、本発明の実施の形態１におけるモジュール部品の導体パターンが形成された回路基板の上面図である。 図３は、本発明の実施の形態１におけるモジュール部品の導体パターンとソルダーレジストが形成された回路基板の上面図である。 図４Ａは、本発明の実施の形態１におけるモジュール部品の実装部と配線部のパターン幅の関係を示す模式図である。 図４Ｂは本発明の実施の形態１におけるモジュール部品の実装部と配線部とソルダーレジストのパターン幅の関係を示す模式図である。 図５Ａは、本発明の実施の形態１におけるモジュール部品の実装部と配線部とソルダーレジストの関係を示す上面図である。 図５Ｂは、本発明の実施の形態１におけるモジュール部品の実装部と配線部とソルダーレジストの別の関係を示す上面図である。 図５Ｃは、本発明の実施の形態１におけるモジュール部品の実装部と配線部とソルダーレジストのさらに別の関係を示す上面図である。 図６Ａは、本発明の実施の形態１におけるモジュール部品の隣接した導体パターンの上面図である。 図６Ｂは、図６Ａの隣接した導体パターンの一部にソルダーレジストを設けた上面図である。 図７Ａは、本発明の実施の形態１におけるモジュール部品の実装部と、この実装部に接続された配線部と、を有する導体パターンの上面図である。 図７Ｂは、図７Ａの導体パターンの一部にソルダーレジストを設けた上面図である。 図８Ａは、本発明の実施の形態１におけるモジュール部品の複数の実装部と、この実装部の隙間に形成された配線部と、を有する導体パターンの上面図である。 図８Ｂは、図８Ａの配線部にソルダーレジストを設けた上面図である。 図９Ａは、本発明の実施の形態１におけるモジュール部品の製造方法を説明する断面図である。 図９Ｂは、本発明の実施の形態１におけるモジュール部品の製造方法を説明する断面図である。 図１０は、本発明の実施の形態２におけるモジュール部品の導体パターンが形成された回路基板の上面図である。 図１１は、本発明の実施の形態２におけるモジュール部品の導体パターンとソルダーレジストが形成された回路基板の上面図である。 図１２は、本発明の実施の形態３におけるモジュール部品の断面図である。 図１３は、本発明の実施の形態３におけるモジュール部品の回路基板の導体パターンの上面図である。 図１４は、図１３の導体パターンの上にリング状レジストを設けた上面図である。 図１５は、本発明の実施の形態３におけるモジュール部品の回路基板の上に実装される電子部品の箇所を示す上面図である。 図１６Ａは、本発明の実施の形態３におけるモジュール部品の製造方法を説明する断面図である。 図１６Ｂは、本発明の実施の形態３におけるモジュール部品の製造方法を説明する断面図である。 図１７Ａは、本発明の実施の形態３におけるモジュール部品の部分上面図である。 図１７Ｂは、図１７Ａに示すモジュール部品の１７Ｂ－１７Ｂ線における部分断面図である。 図１８Ａは、本発明の実施の形態３におけるモジュール部品の部分上面図である。 図１８Ｂは、図１８Ａに示すモジュール部品の１８Ｂ－１８Ｂ線における部分断面図である。 図１９Ａは、本発明の実施の形態３におけるモジュール部品の部分上面図である。 図１９Ｂは、図１９Ａに示すモジュール部品の１９Ｂ－１９Ｂ線における部分断面図である。 図２０は、本発明の実施の形態４におけるモジュール部品の回路基板を示す上面図である。 図２１Ａは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、導体パターンの上に形成した複数のリング状レジストを示す。 図２１Ｂは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、導体パターンの上に形成した複数のリング状レジストに設けた半田部を示す。 図２２Ａは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、半田の一部が流れた状態を示す。 図２２Ｂは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、半田の一部がさらに流れた状態を示す。 図２３は、従来のモジュール部品の断面図である。 図２４は、従来のモジュール部品に使われる回路基板の上面図である。 図２５は、従来のモジュール部品に使われる回路基板の上面図である。 図２６は、従来のモジュール部品に使われる回路基板の上面図である。 図２７は、従来のモジュール部品に使われる回路基板の上面図である。 図２８は、従来のモジュール部品に使われる回路基板の上面図である。
　（実施の形態１）
　本発明のモジュール部品の構造について、図１を用いて説明する。図１は、本発明の実施の形態１におけるモジュール部品の断面図である。図１において、チップ部品１０２はチップ抵抗器や積層セラミックコンデンサ等である。端子１０３は、素子がチップ部品１０２に設けられた３面電極もしくは５面電極である。なお３面電極とは、チップ部品１０２の上下面と１側面に設けられた実装用電極である。また５面電極とは、チップ部品１０２の上下面と３側面に設けられた実装用電極である。
　封止樹脂１０６は、熱膨張調整用のセラミックフィラー（例えば、アルミナ等）を添加したエポキシ樹脂等の他、アンダーフィル材であっても良い。
　回路基板１０７は、絶縁部１１１として、ガラス繊維をエポキシ樹脂で含浸したものを用い、導体パターン１１０として銅箔を用い、ビア１１２として導電性ペーストビアやめっきビアを用いる。
　点線１１３で囲まれた部分は半田フラッシュを抑制した箇所を示している。図１の点線１１３で囲まれた部分が示すように、チップ部品１０２と、回路基板１０７との間には、ソルダーレジスト１０９を設けていない。そのため、モジュール部品のソルダーレジストに起因する半田フラッシュ等の発生を防止することができる。
　なお、図１では回路基板１０７のチップ部品１０２や半導体部品１０４が実装されている面とは逆の面には、ソルダーレジスト１０９をまったく設けていない。しかし、モジュール部品１０１を別の基板（図示していない）に実装する場合に必要であれば、ソルダーレジスト１０９を設けても良い。
　図２は、本発明の実施の形態１におけるモジュール部品の導体パターン１１０が形成された回路基板１０７の上面図であり、ソルダーレジスト１０９を形成する前の状態である。図２において、配線部１１５は、複数の実装部１１４の間に設けられている。
　図３は、本発明の実施の形態１におけるモジュール部品の導体パターンとソルダーレジストが形成された回路基板の上面図である。図３は、図２で示した回路基板の上にソルダーレジスト１０９が形成された後の状態を示すものであり、チップ部品１０２や半導体部品１０４が実装される前の状態である。図２の導体パターン１１０の、配線部１１５と、この配線部１１５の周囲のみとを覆おうように、ソルダーレジスト１０９を設ける。
　図３において、実装部１１４は、ソルダーレジスト１０９から露出した導体パターン１１０である。図３の実装部１１４は、銅箔、あるいは銅箔の表面に形成された金めっき層等からなり、ソルダーレジスト１０９で覆われていない部分である。また図３において、配線部１１５は、ソルダーレジスト１０９で覆われた導体パターン１１０である。
　図３に示すように、実施の形態１における回路基板１０７の、チップ部品１０２や半導体部品１０４の実装面は、導体パターン１１０や、絶縁部１１１から形成され、導体パターン１１０の一部が、ソルダーレジスト１０９で覆われている。なお実装部１１４の上に、半田部１０８（図示していない）を介して、チップ部品１０２や半導体部品１０４が実装される。
　図３に示すように、ソルダーレジスト１０９は、端子１０３やＢＧＡ１０５が実装される複数の実装部１１４間を結ぶ配線部１１５の上に設けられている。配線部１１５にソルダーレジスト１０９を設けていない場合、配線部１１５において、導体パターン１１０（あるいは導体パターン１１０の上に設けられた金メッキ等）と、封止樹脂１０６との密着性の低さから、界面剥離等が生じることがある。実施の形態１では、導体パターン１１０の上に、ソルダーレジスト１０９を設けることで、導体パターン１１０と封止樹脂１０６との界面剥離を防止することができる。
　図３において、導体パターン１１０を設けていない部分に、絶縁部１１１を露出させることで、絶縁部１１１と封止樹脂１０６との密着性を高める効果が得られる。ソルダーレジスト１０９に比べ、絶縁部１１１の方が強度が高く、封止樹脂１０６で封止した場合でも、破壊（特に、凝集破壊）されにくい効果がある。ソルダーレジスト１０９は現像処理等で容易に除去される必要があるため、感光性樹脂からなり、物理的強度が低い。これに対して、絶縁部１１１は、感光性を有しないエポキシ樹脂等からなるため、物理的強度が高いからである。
　なお図３において、導体パターン１１０のうち丸い形状の部分は、半導体部品１０４に設けられたＢＧＡ１０５の実装部１１４に相当する。これはＢＧＡ１０５の形状が球状であるためである。また図３において、導体パターン１１０のうち方形状の部分は、チップ部品１０２に設けられた端子１０３の実装部１１４に相当する。これは端子１０３の形状が方形であるためである。
　次に、実装部１１４の幅と、配線部１１５の幅と、ソルダーレジスト１０９の幅との、関係について説明する。
　図４Ａは、本発明の実施の形態１におけるモジュール部品の実装部と配線部のパターン幅の関係を示す模式図である。図４Ｂは本発明の実施の形態１におけるモジュール部品の実装部と配線部とソルダーレジストのパターン幅の関係を示す模式図である。
　図４Ａにおいて、導体パターン１１０の端部には、実装部１１４が形成されており、実装部１１４の間には、配線部１１５が設けられている。図４Ｂは、図４Ａに示した配線部１１５の上にソルダーレジスト１０９を形成した様子を示している。
　図４Ｂにおいて、第１の実装部１１４の最大幅をＡ１とする。第２の実装部１１４の最大幅をＡ２とする。配線部１１５の最大幅をＢとする。ソルダーレジスト１０９の最大幅をＣとする。図４Ｂに示すように、Ａ１＞Ｃ＞Ｂ、あるいはＡ２＞Ｃ＞Ｂの関係を満たしている。すなわち実装部１１４の幅であるＡ１あるいはＡ２がソルダーレジスト１０９の幅であるＣよりも大きく、ソルダーレジスト１０９の幅であるＣが配線部１１５の幅であるＢよりも大きいという関係を満たしている。
　なお、導体パターン１１０へのソルダーレジスト１０９による被覆性を安定化するために、ソルダーレジスト１０９の厚みは、導体パターン１１０の厚みより厚くすることが望ましい。
　図４Ｂにおける点線１１３は、ソルダーレジスト１０９で覆われた導体パターン１１０を示す。図４Ｂに示すように、配線部１１５をソルダーレジスト１０９で覆う場合、ソルダーレジスト１０９のパターン幅を、配線部１１５の周囲部まで覆うことが望ましい。ソルダーレジスト１０９が覆う配線部１１５の周囲部とは、配線部１１５の幅より、片側で１０μｍ以上２００μｍ以下、望ましくは３０μｍ以上１００μｍ以下長い幅を有する範囲である。
　このように、配線部１１５と、配線部１１５の周囲（すなわち配線部１１５より片側２００μｍ以下の範囲）のみと、を一つの（あるいは一体の）ソルダーレジスト１０９で覆う。このことにより、配線部１１５と封止樹脂１０６との接触を防止し、半田フラッシュの発生を防止する。
　なおソルダーレジスト１０９のパターン幅方向への突き出し量が、配線部１１５のパターン幅より、片側で１０μｍ未満の場合、位置ずれなどにより、導体パターン１１０の一部が、ソルダーレジスト１０９から露出してしまう場合がある。その場合には界面剥離が発生する可能性がある。また片側で、２００μｍより広くした場合、ソルダーレジスト１０９が凝集破壊する可能性が考えられる。これはソルダーレジスト１０９が、絶縁部１１１や封止樹脂１０６よりも強度が弱いためである。
　図４Ｂにおける露出部１１７とは、配線部１１５の一部が、ソルダーレジスト１０９より露出した部分に相当する。この露出部１１７の長さは、ゼロ以上（あるいはソルダーレジスト１０９の一部が、逆に実装部１１４を覆っても良い）、２００μｍ以下が望ましい。露出部１１７の長さが２００μｍを超えた場合、封止樹脂１０６と露出部１１７を構成する導体パターン１１０（例えば、銅箔や、金めっき部分等）との密着性の低さから、界面剥離等が生じる可能性がある。また露出部１１７を、実装部１１４としても良い。
　図５Ａ～５Ｃは、本発明の実施の形態１におけるモジュール部品の実装部と配線部とソルダーレジストの関係を示す上面図である。図５Ａ～図５Ｃは、それぞれソルダーレジスト１０９の端部（すなわち実装部１１４付近、あるいは露出部１１７付近）の形状に特徴がある。
　図５Ａは、ソルダーレジスト１０９の端部に丸みを有するパターンを設けた場合の上面図である。ソルダーレジスト１０９の端部に丸みを有するパターンを設けることで、ソルダーレジスト１０９の端部等における応力集中を防止でき、ソルダーレジスト１０９の凝集破壊を防止する効果が得られる。その結果、ソルダーレジスト１０９の耐半田フラッシュ性を高めることができる。
　図５Ｂは、ソルダーレジスト１０９の端部に段差状のパターンを設けた場合の上面図である。ソルダーレジスト１０９の端部に段差状のパターン（望ましくは複数の段差）を設けることで、ソルダーレジスト１０９の端部等における応力集中を防止でき、ソルダーレジスト１０９の凝集破壊を防止する効果が得られる。その結果、ソルダーレジスト１０９の耐半田フラッシュ性を高めることが出来る。また導体パターン１１０と、ソルダーレジスト１０９との位置合わせ精度（アライメント精度とも呼ばれる）が、露出部１１７の大きさに影響を与えにくくなる効果も得られる。
　図５Ｃは、ソルダーレジスト１０９の端部にテーパー状のパターン（例えば、斜めの部分）を設けた場合の上面図である。テーパー状のパターンを設けることで、ソルダーレジスト１０９の端部等における応力集中を防止でき、ソルダーレジスト１０９の凝集破壊防止する効果が得られ、ソルダーレジスト１０９の耐半田フラッシュ性を高めることが出来る。
　次に、図６を用いて、複数の導体パターン１１０が隣接した場合について説明する。図６Ａは、本発明の実施の形態２におけるモジュール部品の隣接した導体パターンの上面図である。図６Ｂは、図６Ａの隣接した導体パターンの一部にソルダーレジストを設けた上面図である。
　導体パターン１１０が、狭い隙間で隣接して存在する場合、半田フラッシュが発生する可能性が高い。なお半田フラッシュが発生する可能性は、封止樹脂１０６やソルダーレジスト１０９の種類、半田部１０８に存在する半田量、あるいはモジュール部品１０１の他の回路基板への半田付け温度等の影響も受ける。隣接する導体パターン１１０の間隔が０．５ｍｍ以下（更には０．３ｍｍ以下）の場合に半田フラッシュが発生しやすい。
　図６Ａには、実装部１１４と配線部１１５とからなる２個の導体パターン１１０が、０．５ｍｍ以下（更には０．３ｍｍ以下）の間隔で隣接して形成されている状態を示している。図６Ｂは、図６Ａに示した、互いに隣接した導体パターン１１０の、配線部１１５と、配線部１１５の周囲部とのみを、ソルダーレジスト１０９で覆った様子を示している。
　図６Ｂに示すように、配線部１１５と、この配線部１１５の周囲部とのみを、ソルダーレジスト１０９で覆い、ソルダーレジスト１０９を封止樹脂１０６で覆うことで、半田フラッシュ等の発生を抑制することができる。
　次に図７を用いて、実装部１１４と、この実装部１１４に接続された配線部１１５と、を有する導体パターン１１０における、半田フラッシュの抑制について説明する。図７Ａは、本発明の実施の形態１におけるモジュール部品の実装部と、この実装部に接続された配線部と、を有する導体パターンの上面図である。図７Ｂは、図７Ａの導体パターンの一部にソルダーレジストを設けた上面図である。図７Ａに示すように、実装部１１４と、配線部１１５と、から導体パターン１１０が形成されている。図７Ｂは、配線部１１５と、配線部１１５の周囲部のみを、ソルダーレジストで覆った様子を示している。
　図７Ａ、７Ｂに示すように、配線部１１５と、この配線部１１５の周囲部とのみを、ソルダーレジスト１０９で覆い、ソルダーレジスト１０９を封止樹脂１０６で覆うことで、半田フラッシュ等の発生を抑制できる。
　次に図８Ａ、８Ｂを用いて、実装部１１４と、この実装部１１４の隙間に形成された配線部１１５と、を有する導体パターン１１０における、半田フラッシュの抑制について説明する。図８Ａは、本発明の実施の形態１におけるモジュール部品の複数の実装部１１４と、この実装部１１４の隙間に形成された配線部１１５と、を有する導体パターンの上面図である。図８Ｂは、図８Ａの配線部にソルダーレジスト１０９を設けた上面図である。なお複数の実装部１１４の隙間に形成された配線部１１５と、実装部１１４とは、互いに絶縁されていても良い。また複数の実装部１１４の隙間に形成された配線部１１５は、複数であっても良い。
　図８Ｂは、配線部１１５と、配線部１１５の幅方向の周囲部とのみを、ソルダーレジストで覆った様子を示している。図８Ｂに示すように、配線部１１５と、この配線部１１５の周囲部とのみを、ソルダーレジスト１０９で覆い、ソルダーレジスト１０９を封止樹脂１０６で覆うことで、半田フラッシュ等の課題の発生を抑制できる。
　次に、モジュール部品１０１の製造方法の一例について、図９Ａ、９Ｂを用いて説明する。図９Ａ、９Ｂは、本発明の実施の形態１におけるモジュール部品の製造方法を説明する断面図である。
　図９Ａにおいて、回路基板１０７は、内部や表層に設けられた導体パターン１１０と、これらを層間接続するビア１１２と、これらを絶縁する絶縁部１１１とを、有している。また回路基板１０７の表層に形成された導体パターン１１０の上には、部分的にソルダーレジスト１０９が設けられているが、これは導体パターン１１０と封止樹脂１０６との直接的な接触を防止するためである。
　図９Ａの矢印１１６に示すように、チップ部品１０２や半導体部品１０４をセットする。なお図９Ａにおいて、実装部１１４となる導体パターン１１０の上に、半田ペーストや半田めっき等（図示していない）を施しておくことが望ましい。図９Ａに示すように、チップ部品１０２や半導体部品１０４を回路基板１０７にセットした後、半田リフロー等を経て、チップ部品１０２や半導体部品１０４を回路基板１０７に半田実装し、図９Ｂの状態とする。
　図９Ｂに示すように、チップ部品１０２や半導体部品１０４と、回路基板１０７（特に回路基板１０７の絶縁部１１１）との間には、ソルダーレジスト１０９を設けていない。
　このように、ソルダーレジスト１０９を、配線部１１５と、配線部１１５の周囲部のみに、一体物として設けている。そして、その他の部分にはソルダーレジスト１０９を設けないことで、半田フラッシュの原因となるソルダーレジスト１０９の凝集破壊の発生を抑制することができる。
　また、チップ部品１０２や半導体部品１０４と、回路基板１０７（特に回路基板１０７の絶縁部１１１）との隙間に、ソルダーレジスト１０９を設けないことで、この隙間への封止樹脂１０６の注入性を高める効果が得られる。
　図９Ｂの状態とする工程を経た後、封止樹脂１０６を、チップ部品１０２や半導体部品１０４の表面のみならず、チップ部品１０２や半導体部品１０４と、回路基板１０７（特に絶縁層１１１）との隙間にも充填する。それにより、図１のモジュール部品１０１となる。
　以上のように、配線部１１５と、この配線部１１５の周囲部のみとが、ソルダーレジスト１０９で覆われ、ソルダーレジスト１０９が更に封止樹脂１０６で覆われているモジュール部品１０１とすることで、その信頼性を高めることができる。なお封止樹脂１０６として、アンダーフィル樹脂を用いても良い。
　次に、本実施の形態１のモジュール部品の実験結果の一例について、説明する。従来例及び本実施の形態１のモジュール部品を各２０サンプルを作成し、吸湿リフロー試験を繰り返して行い、半田フラッシュが発生したサンプル数を数えた結果を、表１に示す。表１の数値は吸湿リフロー試験の各回数後に観察された、半田フラッシュが発生したサンプルの累積数である。
Figure JPOXMLDOC01-appb-T000001
　なお、吸湿リフロー試験とは、試作した各モジュール部品を、６０℃６０％ＲＨの環境下に４０時間放置することで吸湿させた後、ピーク温度２６０℃のリフロー炉を通過させ、その際半田フッラッシュが発生したかどうかをＸ線透視観察で確認する試験である。吸湿リフロー試験の繰り返し回数毎に、半田フラッシュの有無をＸ透視観察した。そしてその結果（累積数）を、表１に示している。
　表１における吸湿リフロー試験の繰り返し回数とは、吸湿処理からの一連の作業を繰り返した合計の回数である。表１から、従来例では、繰り返し回数が３回で１個の半田フラッシュが発生し、繰り返し回数が４個で更に１個の半田フラッシュが発生し、累積で２個となったことが判る。表１より、従来例では、繰り返し回数が５回では、累積で４個の半田フラッシュが発生したが、本実施の形態では、繰り返し回数が５回でも、半田フラッシュが発生しなかったことが判る。
　なお、表１において、判定△とは、５回の繰り返しにて２０個のサンプル中に、累積で４個のサンプルの一部に半田フラッシュが観察されたものであり、課題が残ると判断したものである。また判定○とは、５回の繰り返しでも、Ｘ線透視観察の結果、サンプル内部にまったく半田フラッシュが観察されなかった結果であり、望ましい結果と、判断したものである。
　以上のように、回路基板１０７が、配線部１１５を有し、配線部１１５と、この配線部１１５の周囲部とのみを、ソルダーレジスト１０９で覆うことで、モジュール部品の信頼性を高めることができる。
　（実施の形態２）
　次に、本願発明のモジュール部品１０１に用いる回路基板１０７における半田フラッシュ防止について、図１０、図１１を用いて、更に詳しく説明する。
　図１０は、本発明の実施の形態２におけるモジュール部品の導体パターンが形成された回路基板の上面図である。図１０は、回路基板１０７の表層を設けた導体パターン１１０について説明する上面図であり、ソルダーレジスト１０９を形成する前の状態であり、前述の図２の配線部１１５の幅と実装部１１４の幅とを、略同じとした場合である。
　図１１は、本発明の実施の形態２におけるモジュール部品の導体パターンとソルダーレジストが形成された回路基板の上面図である。図１１は、図１０の導体パターン１１０の、配線部１１５と、この配線部１１５の周囲とのみに、ソルダーレジスト１０９を設けた様子を示している。
　なお配線部１１５の周囲部には、ソルダーレジスト１０９が、配線部１１５の左右に配線部１１５の幅より広く（片側が１０μｍ以上２００μｍ以下、望ましくは３０μｍ以上１００μｍ以下広く）の範囲で、設けられている。この範囲にソルダーレジスト１０９を設けることでソルダーレジストへの応力集中による凝集破壊を防止できる。なおソルダーレジスト１０９の配線部１１５より、片側で２００μｍより大きくした場合、ソルダーレジスト１０９が凝集破壊する可能性がある。これはソルダーレジスト１０９に比べ、絶縁部１１１や封止樹脂１０６の強度が大きいためである。
　以上のように、表層に実装部１１４と、配線部１１５とを有する回路基板１０７の、配線部１１５と、この配線部１１５の周囲部とのみを、一つのソルダーレジスト１０９で一括して覆う。このことにより、封止樹脂１０６と回路基板１０７との界面密着力に影響を与えることなく、半田フラッシュの発生を抑制できる。
　なお図１０、図１１に示すように、配線部１１５の幅や、実装部１１４の幅に関係なく、半田フラッシュの発生を防止することができる。
　なお、実施の形態２についても吸湿リフロー試験を行った結果、表１と同様に半田フラッシュの発生はなかった。
　（実施の形態３）
　図１２を用いて、半田フラッシュの発生を抑制する本発明のモジュール部品１０１の他の構造について説明する。図１２は、実施の形態３におけるモジュール部品の断面図である。図１２に示すように、リング状にパターニングされたソルダーレジスト１０９の一形態であるリング状レジスト１１８が回路基板１０７上に形成されている。なおソルダーレジスト１０９に感光性材料を用いることで、線幅精度や厚み精度を高められる。導体パターン１１０は、例えば銅箔で形成されたものであるが、その表面に金めっきや防錆処理等を行なったものを使うことは有用である。大型電子部品１１９は、インダクタ等の１．０ｍｍ角以上（更には１．５ｍｍ角以上）の投影面積を有するものであり、端子１２０は大型電子部品１１９の端子である。
　図１２における点線１１３で囲まれた部分は、半田フラッシュの発生を抑制した箇所を示している。図１２の点線１１３で囲まれた部分が示すように、大型電子部品１１９を実装する端子１２０が半田部１０８を介して固定される導体パターン１１０の上に、リング状レジスト１１８を設けている。このため、半田部１０８の高さを高くすることができ、電子部品と回路基板１０７との隙間を広く確保することができる。そして、この隙間への封止樹脂１０６の充填性を高めることができる。導体パターン１１０の上に設けられたリング状レジスト１１８が、半田部１０８の再溶融に伴う体積増加で破壊されても、リング状レジスト１１８の外周と導体パターン１１０の外周との間で、再溶融した半田部１０８の半田がトラップ（あるいは吸着）される。そのため、半田部１０８の半田が、導体パターン１１０の外に流出しない。
　インダクタ等の１．０ｍｍ角以上の投影面積を有する大型電子部品１１９の場合、半田部１０８における半田の絶対量が多くなるため、半田フラッシュが発生しやすくなる。また大型電子部品１１９は、一面に、複数個の大型の端子１２０が露出しているため、この端子１２０間に更に半田フラッシュが発生しやすい。
　図１２では回路基板１０７のチップ部品１０２や大型電子部品１１９が実装されている面とは逆の面には、ソルダーレジスト１０９をまったく設けていない。しかし、モジュール部品１０１を別の基板（図示していない）に実装する場合に必要であれば、ソルダーレジスト１０９等を設けても良い。
　次に、図１３を用いて更に詳しく説明する。図１３は、本発明の実施の形態３におけるモジュール部品の回路基板の導体パターンの上面図である。図１３は、図１２の回路基板１０７の表層に設けた実装部の一例について説明する上面図であり、ソルダーレジスト１０９を形成する前の状態である。
　図１３において、導体パターン１１０ａは、例えば半導体部品１０４を半田実装する部分に相当する。導体パターン１１０ｂは、積層セラミックコンデンサ等の超小型のチップ部品１０２を半田実装する部分に相当する。導体パターン１１０ｃは、コイル、インダクタ等の大型電子部品１１９を半田実装するための実装部に相当する。なお導体パターン１１０ｃは、０．５ｍｍ角以上とする。すなわち導体パターン１１０ｃの面積を０．２５ｍｍ２以上とする。導体パターン１１０ｃが０．５ｍｍ角以上（面積が０．２５ｍｍ２以上）の場合、半田部１０８が大きくなる分、従来のモジュール部品では、半田フラッシュの発生確率が増加する。
　また導体パターン１１０ｃが１０．０ｍｍ角を超える場合、すなわち導体パターン１１０ｃの面積が１００ｍｍ２より大きいの場合は、モジュール部品１０１に内蔵することが難しくなる。そのために導体パターン１１０ｃは１０．０ｍｍ角以下（すなわち導体パターン１１０ｃの面積が１００ｍｍ２以下）であることが望ましい。
　図１３において、複数個の互いに隣接して設けられた導体パターン１１０ｃは、互いに絶縁されていてもよい。図１４は、図１３で示した導体パターン１１０ｃの上に、リング状レジスト１１８を設けた様子を示す上面図である。図１４は、図１２のモジュール部品１０１の製造に用いる回路基板１０７の上面図であり、チップ部品１０２や大型電子部品１１９、半導体部品１０４等が実装される前の状態に相当する。図１４に示すようにリング状レジスト１１８はいわゆる環状である必要ななく、多角形や楕円、あるいはこれらを組み合わせたものであっても良い。
　図１４において、コイル、インダクタ等の大型電子部品１１９が、回路基板１０７と接続される半田部１０８（図示していない）は、図１３における導体パターン１１０ｃの上に形成されたリング状レジスト１１８で囲まれた実装部１１４ｃの上に設けられる。図１３の導体パターン１１０ａ、１１０ｂの上にはソルダーレジスト１０９及びリング状レジスト１１８は形成していない。そのため導体パターン１１０ａ、１１０ｂがそのまま実装部１１４ａ、１１４ｂとなる。なお実装部１１４ａ、１１４ｂ、１１４ｃは、銅箔、あるいは銅箔の表面に形成された金めっき層等からなる。
　図１５は、本発明の実施の形態３におけるモジュール部品の回路基板１０７の上に実装される電子部品の箇所を示す上面図である。図１５において、点線１１３ａは、実装部１１４ｃの上に半田部１０８（図示していない）を介して実装される半導体部品１０４（図示していない）の位置を示す。点線１１３ｂは、実装部１１４ｂの上に半田部１０８（図示していない）を介して実装される積層セラミックコンデンサ等のチップ部品１０２（図示していない）の位置を示す。点線１１３ｃは、実装部１１４ｃに半田部１０８（図示していない）を介して実装される、インダクタ等の１．０ｍｍ角以上の投影面積を有する大型電子部品１１９（図示していない）の位置を示す。実装部１１４ｃは導体パターン１１０ｃの上に形成されたリング状レジスト１１８の中に設けられている。
　なおリング状レジスト１１８の線幅は５０μｍ以上３００μｍ以下が望ましい。線幅が３００μｍより広くなると、半田部１０８へ影響を与える可能性がある。また線幅を５０μｍ未満とすることは技術的に難しい。なおリング状レジスト１１８の一部に切り欠きを設け、例えば、アルファベットのＣの文字のようにしても良い。この場合、切り欠き部分は、線幅の３倍以下とすることが好ましい。更には切り欠き部分は、線幅の２倍以下とすることがより好ましい。切り欠きが大きいほど、半田が簡単にこの切り欠き部を超えてしまい、工程歩留まりに影響を与える可能性がある。なおリング状レジスト１１８を、複数の切り欠き部を有する点線状とした場合もこの切り欠き部が、工程歩留まりに影響を与える可能性がある。リング状レジスト１１８の一部に切り欠き部を設ける（あるいは局所的に狭い部分を設ける）場合は、この切り欠き部（あるいは線幅を狭くした部分）には、隣接して電子部品を実装しないことが望ましい。こうすることで、万一、半田フラッシュが発生したとしても、モジュール部品１０１の信頼性に影響を与えにくい。以上の構成により、モジュール部品１０１の信頼性を高められる。なお図１２において、導体パターン１１０を設けていない部分に、回路基板１０７の絶縁部１１１を露出されている。これは絶縁部１１１と封止樹脂１０６との密着性が高い（樹脂同士となるため）ためであり、そのためソルダーレジスト１０９を設ける必要が無いからである。
　なおソルダーレジスト１０９は一般的に感光性樹脂からなるため、物理的強度が低い。これは、ソルダーレジスト１０９は現像処理等で容易に除去される必要があるためである。それに対し、絶縁部１１１は、例えば、感光性を有しないエポキシ樹脂等からなるため、物理的強度が高い。そのため絶縁部１１１を用いた方がソルダーレジスト１０９を用いるよりも強度が高く、封止樹脂１０６で封止した場合でも、破壊（特に、凝集破壊）されにくい。
　なお図１４、１５において、丸い形状の実装部１１４ａは、半導体部品（図示していない）の実装用ＢＧＡ（ボールグリッドアレイ）が実装される部分に相当する。なお図１４、１５において、ＢＧＡは図示していない。
　また図１４、１５において、方形の実装部１１４ｂは、チップ部品１０２に設けられた端子１０３が実装される部分に相当する。
　また図１４、１５において、方形の実装部１１４ｃは、大型電子部品１１９に設けられた端子１２０が実装される部分に相当する。大型電子部品１１９の端子１２０は半球状であっても、方形状であっても良い。
　次に、モジュール部品１０１の製造方法の一例について、図１６Ａ、１６Ｂを用いて説明する。図１６Ａ、１６Ｂは、本発明の実施の形態３におけるモジュール部品の製造方法を説明する断面図である。
　図１６Ａにおいて、回路基板１０７は、内部や表層に設けられた導体パターン１１０と、これらを層間接続するビア１１２と、これらを絶縁する絶縁部１１１と、を有している。また回路基板１０７の表層に形成された導体パターン１１０の内、特にインダクタ等の１．０ｍｍ角以上の投影面積を有する大型電子部品１１９を実装するための０．５ｍｍ角以上の導体パターン１１０の上には、一つ以上のリング状レジスト１１８を設ける。
　図１６Ａの矢印１１６に示すように、チップ部品１０２や大型電子部品１１９を回路基板１０７にセットする。
　なお図１６Ａにおいて、導体パターン１１０のうち、実装部を構成する導体パターン１１０の上に、半田ペーストや半田めっき等（図示していない）を施しておく。このとき、インダクタ等の１．０ｍｍ角以上の投影面積を有する大型電子部品１１９の実装用の導体パターン１１０において、半田ペーストの印刷は、リング状レジスト１１８で囲まれた部分の内部とすることが望ましい。
　図１６Ａに示すように、チップ部品１０２や大型電子部品１１９等をセットする。その後、半田リフロー等を経て、チップ部品１０２やインダクタ等の１．０ｍｍ角以上の投影面積を有する大型子部品１１９を回路基板１０７に半田実装し、図１６Ｂの状態とする。
　図１６Ｂは、半田実装した後の様子を示す断面図である。図１６Ｂに示すように、電子部品を、リング状レジスト１１８で囲まれた半田部１０８を介して固定する。この構成によって半田部１０８を囲うリング状レジスト１１８が凝集破壊（例えば、半田フラッシュ）した場合でも、再溶融した半田の導体パターン１１０の外への流出を防止する効果が得られる。
　また大型電子部品１１９と、回路基板１０７（特に回路基板１０７の絶縁部１１１）との隙間を、リング状レジスト１１８を設けた分だけ高さ方向に広げられる。そのため、大型電子部品１１９と回路基板１０７の隙間への、封止樹脂１０６の充填性を高めることができる。
　図１６Ｂの状態とした後、チップ部品１０２や大型電子部品１１９の隙間と回路基板１０７の間を埋めるように、封止樹脂１０６を設ける。これにより、回路基板１０７上のチップ部品１０２や大型電子部品１１９が封止樹脂１０６で埋められ、図１２のモジュール部品１０１となる。以上の製造方法により、信頼性の高いモジュール部品１０１を安定して製造できる。なお封止樹脂１０６として、アンダーフィル樹脂を用いても良い。
　次にモジュール部品１０１の半田フラッシュの防止について、図１７～図１９を用いて説明する。図１７Ａは、本発明の実施の形態３におけるモジュール部品の部分上面図である。図１７Ｂは、図１７Ａに示すモジュール部品の１７Ｂ－１７Ｂ線における部分断面図である。図１７Ａ、１７Ｂは、モジュール部品１０１の半田フラッシュの防止について説明する上面図と断面図であり、モジュール部品１０１を他の基板（例えばマザーボード等）に実装する前の状態を示す。なお図１７Ａ、１７Ｂは、モジュール部品１０１の一部を示すものであり、図１７Ａ、１７Ｂにおいてチップ部品１０２や半導体部品１０４等は図示していない。
　大型電子部品１１９の端子１２０（図示していない）が、半田部１０８を介して、０．５ｍｍ角以上の大きさを有する導体パターン１１０に実装される。また半田部１０８は、リング状レジスト１１８で囲まれた中に設けられ、半田部１０８の厚みはリング状レジスト１１８の厚みより高くしている。半田部１０８の周囲をリング状レジスト１１８で囲うことで、半田部１０８がリング状レジスト１１８で囲まれた面積以上に濡れ広がることを防止している。このように半田部１０８の濡れ広がりを防止できる分、半田部１０８の高さを高くすることができる。このため、大型電子部品１１９と、回路基板１０７との隙間を広くすることができる。この結果、大型電子部品１１９の面積（例えば、投影面積、あるいは床面積）が大きくなった場合でも、大型電子部品１１９の下側（すなわち回路基板１０７との隙間）への封止樹脂１０６の充填性が良くなる。
　図１７Ｂに示すように、大型電子部品１１９は、その接続用の端子（例えば図１２の端子１２０）が、大型電子部品１１９の一面のみに設けられたものであっても良い。この理由は、大型電子部品１１９の一面のみに設けられたものであっても、リング状レジスト１１８の作用により、半田部１０８の高さを高くできるためである。図１７Ａにおいて、半田部１０８を介して固定したチップ部品１０２や封止樹脂１０６等は図示していない。また導体パターン１１０内の実装部１１４（図１７Ａでは図示していない）の形状は、多角形（多角形は、三角形以上である）でも、円形でも、楕円形でも、これらの組合せ（例えば、コーナー部分に丸みを付けた方形）であっても良い。図１７Ａにおいて、実装部１１４は図示されていないが、導体パターン１１０と同一である。
　また、リング状レジストの形状も多角形（多角形は、三角形以上である）でも、円形でも、楕円形でも、これらの組合せ（例えば、コーナー部分に丸みを付けた方形）であっても良い。リング状レジスト１１８のパターン幅は５０μｍ以上３００μｍ以下の略同一の線幅である。さらに、リング状レジスト１１８のパターンの外縁の半分以上もしくは２辺以上が、実装部１１４の外縁から、少なくとも５０μｍ以上離れている。
　また実装部１１４の形状は、多角形や円形を基本として、そこから枝状に複数の配線（例えば、線幅５０μｍ以上３００μｍ以下）が他の導体パターン１１０につながっても良い。導体パターン１１０は例えばチップ部品１０２を、半田部１０８を介して接続するためのパターンである。
　なお封止樹脂１０６としては、熱膨張調整用の無機フィラー等を添加したエポキシ樹脂等の熱硬化性樹脂などが用いられる。
　図１７Ａ、１７Ｂに示すように、ソルダーレジストとして、リング状レジスト１１８のみとしても良い。こうすることでソルダーレジストの面積を必要最小限に抑えることができ、ソルダーレジストに起因する課題の発生を防止できる。
　図１８Ａは、本発明の実施の形態３におけるモジュール部品の部分上面図である。図１８Ｂは、図１８Ａに示すモジュール部品の１８Ｂ－１８Ｂ線における部分断面図である。図１８Ａ、１８Ｂは、モジュール部品１０１の上面図と断面図であり、モジュール部品１０１を他の基板（例えばマザーボード等。）に実装している途中の状態を示す。なおマザーボード等は図示していない。ここで導体パターン１１０はリング状レジスト１１８の外側に設けても良い。
　図１８Ａ、１８Ｂに示すように、マザーボードに、モジュール部品１０１を半田付けする際、この半田付けの温度で、モジュール部品１０１に内蔵された半田部１０８が再溶融する。そしてその結果、半田部１０８の体積が増加する（例えば、５～１０％程度増加する）。そしてこの体積増加を周囲の部材がこの体積増加を吸収しきれない場合、再溶融した半田部１０８の半田が、リング状レジスト１１８を超え、あるいはリング状レジスト１１８を破壊して、その周囲に広がる。
　次に、図１９Ａ、１９Ｂを用いて、リング状レジスト１１８を用いることで、半田フラッシュを抑制する様子を説明する。図１９Ａは、本発明の実施の形態３におけるモジュール部品の部分上面図である。図１９Ｂは、図１９Ａに示すモジュール部品の１９Ｂ－１９Ｂ線における部分断面図である。点線１２１で囲む部分は濡れ部の一部である。濡れ部とは半田がリング状レジスト１１８を囲うように、リング状レジスト１１８の外周部に設けた導体パターン１１０上に濡れ広がる部分である。図１９Ａ、１９Ｂは、再溶融した半田部１０８の半田が、リング状レジスト１１８を超え、あるいはリング状レジスト１１８を破壊した場合を示している。しかしこの場合でも、半田は、リング状レジスト１１８の外の導体パターン１１０の上の濡れ部に濡れ広がるだけであり、それ以上は広がらない。これはリング状レジスト１１８の外に設けた導体パターン１１０が、リング状レジスト１１８の内部と同様に、銅箔や金めっき部等であり、再溶融した半田部１０８の半田に対して濡れやすいためである。このように再溶融した半田部１０８の半田の一部は、リング状レジスト１１８で囲われた面積から外に流れ出して、点線１２１で示す濡れ部を形成する場合がある。しかし、半田はリング状レジスト１１８を囲うように設けられた導体パターン１１０の上を広がるだけである。そのため、半田は導体パターン１１０から外へ広がることがなく、ショート等の発生原因とはならない。
　なお、実施の形態３についても吸湿リフロー試験を行った。すなわち、実装部１１４の上に、リング状レジスト１１８を設け、リング状レジスト１１８の内側に半田を設け、リング状レジスト１１８が封止樹脂１０６で覆われている構造としたモジュール部品を用いて、吸湿リフロー試験を行った。その結果、表１と同様に、半田フラッシュの発生はなかった。
　また、モジュール部品が実施の形態１や２で示す配線部１１５を有し、配線部１１５と、この配線部１１５の周囲部とを、ソルダーレジスト１０９で覆っても良い。このような構成にすることで、モジュール部品の信頼性を高めることができる。ソルダーレジスト１０９が覆う配線部１１５の周囲部とは、配線部１１５の幅より、片側で１０μｍ以上２００μｍ以下、望ましくは３０μｍ以上１００μｍ以下長い幅を有する範囲である。
　（実施の形態４）
　図２０～２２Ｂを用いて、０．５ｍｍ角以上１０．０ｍｍ角以下の導体パターン１１０ｂの上に、複数のリング状レジスト１１８を形成し、半田フラッシュの発生の防止について説明する。
　図２０は、本発明の実施の形態４におけるモジュール部品の回路基板を示す上面図である。図２０は、大面積を有する導体パターン１１０ｂを有する回路基板１０７の一部を示す上面図である。なお導体パターン１１０ｂからなる実装部の面積が、０．５ｍｍ角未満（０．２５ｍｍ２未満）の場合、半田部１０８の体積が小さいため、半田フラッシュが発生する可能性が低くなる。また面積が１０．０ｍｍ角を超える（１００ｍｍ２より大きい）場合は、モジュール部品１０１に内蔵することが難しくなる。
　図２１Ａは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、導体パターンの上に形成した複数のリング状レジストを示す。図２１Ｂは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、導体パターンの上に形成した複数のリング状レジストに設けた半田部を示す。
　図２１Ａは、０．５ｍｍ角以上１０．０ｍｍ角以下の一つの導体パターン１１０ｂの上に、複数のリング状レジスト１１８を形成した様子を示している。図２１Ｂは、複数のリング状レジスト１１８の中に半田部１０８を設けた様子を示している。
　次に、図２１Ａ、２１Ｂに示す回路基板を用いて形成したモジュール部品１０１（図示していない）を、他の基板（図示していない）に半田実装した際に、半田フラッシュの発生を抑制する様子を、図２２Ａ、２２Ｂを用いて説明する。
　図２２Ａは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、半田の一部が流れた状態を示す。図２２Ｂは、本発明の実施の形態４におけるモジュール部品の回路基板の上面図であり、半田の一部がさらに流れた状態を示す。
　図２２Ａ、２２Ｂにおいて、０．５ｍｍ角以上１０．０ｍｍ角以下の導体パターン１１０ｂの上に、複数のリング状レジスト１１８が形成され、リング状レジスト１１８の内部に半田部１０８が設けられている。
　図２２Ａ、２２Ｂに示すように、再溶融して体積増加した半田部１０８の半田の一部が、リング状レジスト１１８を乗り越え、あるいは破壊して、リング状レジスト１１８で囲われた領域から外部へ流れ出た場合を考える。その場合でも半田は、リング状レジスト１１８の外部に設けた導体パターン１１０ｂの上に濡れ広がるだけで、導体パターン１１０ｂの外部へは流出しない。
　すなわち、再溶融した半田部１０８の半田の一部は、リング状レジスト１１８で囲われた面積から外に流れ出す場合がある。しかし、この場合でも半田はリング状レジスト１１８を囲うように設けられた導体パターン１１０ｂの上を、リング状レジスト１１８を囲うように広がるだけであり、導体パターン１１０ａから外へ広がることがない。そのためショート等の発生原因とはならない。以上のように、リング状レジスト１１８を用いることで、半田フラッシュを抑制することができる。
　上述した実施の形態等において、電子部品１０４を実装する面とは逆の面には、導体パターン以外の部分に、ソルダーレジスト（図示していない）で覆われた部分を設けても良い。そうすることにより、モジュール部品１０１のマザーボード等への実装性を高められる。
　また、リング状レジスト１１８のパターン幅（あるいは線幅）は、５０μｍ以上３００μｍ以下の略同一の線幅を有する円、楕円、多角形、あるいはこれらの組合せとすることが効果的である。またリング状レジスト１１８の少なくとも半分以上もしくは２辺以上は、導体パターン１１０ｂの端部から、５０μｍ以上離すことが望ましい。導体パターン１１０ｂの端部と、リング状レジスト１１８との間の距離が５０μｍ未満の場合、再溶融した半田部１０８の半田の流出を抑える面積が低下する可能性がある。
　また、モジュール部品が実施の形態１や２で示す配線部１１５を有し、配線部１１５と、この配線部１１５の周囲部とを、ソルダーレジスト１０９で覆っても良い。このような構成にすることで、モジュール部品の信頼性を高めることができる。ソルダーレジスト１０９が覆う配線部１１５の周囲部とは、配線部１１５の幅より、片側で１０μｍ以上２００μｍ以下、望ましくは３０μｍ以上１００μｍ以下長い幅を有する範囲である。
　本発明は、半導体部品やチップ部品等からなる電子部品が、回路基板上に半田実装され、封止樹脂に覆われてなるモジュール部品及びその製造方法に関する。モジュール部品は高信頼性、低コスト化を実現でき、携帯端末等の各種電子機器の小型化、高性能化に有用である。
　１０１　　モジュール部品
　１０２　　チップ部品
　１０３　　端子
　１０４　　半導体部品
　１０５　　ＢＧＡ
　１０６　　封止樹脂
　１０７　　回路基板
　１０８　　半田部
　１０９　　ソルダーレジスト
　１１０　　導体パターン
　１１１　　絶縁部
　１１２　　ビア
　１１４　　実装部
　１１５　　配線部
　１１７　　露出部
　１１８　　リング状レジスト
　１１９　　大型電子部品
　１２０　　端子

Claims (11)

  1. 実装部と、
    配線部と、
    を有する回路基板と、
    前記配線部と、前記配線部の周囲部のみを覆うソルダーレジストと、
    前記実装部に、半田により実装された電子部品と、
    前記回路基板と前記電子部品との間に充填された封止樹脂と、
    を有し、
    前記ソルダーレジストが前記封止樹脂で覆われている
    モジュール部品。
  2. 前記配線部は、複数の前記実装部間に接続されている
    請求項１に記載のモジュール部品。
  3. 前記配線部は、複数の前記実装部の隙間に形成されている
    請求項１に記載のモジュール部品。
  4. 前記実装部の幅をＡ、前記配線部の幅をＢ、前記ソルダーレジストの幅をＣとした場合に、
    Ａ＞Ｃ＞Ｂの関係を満たしている
    請求項１から請求項３までのいずれか１項に記載のモジュール部品。
  5. 実装部を有する回路基板と、
    前記実装部の上に設けられた、前記実装部の面積よりも小さい面積を有するリング状レジストと、
    前記リング状レジストの内側に設けられた半田と、
    前記実装部に、半田により実装された電子部品と、
    前記回路基板と前記電子部品との間に充填された封止樹脂と、
    を有し、
    前記リング状レジストが前記封止樹脂で覆われている
    モジュール部品。
  6. 前記回路基板は、配線部を有し、
    前記配線部と、前記配線部の周囲部のみとが、前記リング状レジストとソルダーレジストで覆われている
    請求項５に記載のモジュール部品。
  7. 前記配線部の周囲部は
    前記配線部の幅より、片側で１０μｍ以上２００μｍ以下長い幅を有する
    請求項１または６のいずれか１項に記載のモジュール部品。
  8. 前記実装部は、０．５ｍｍ角以上１０．０ｍｍ角以下の大きさを有する
    請求項５記載のモジュール部品。
  9. 前記リング状レジストのパターンは、５０μｍ以上３００μｍ以下の略同一の線幅を有する円、楕円、多角形、あるいはこれらの組合せであって、
    前記リング状レジストのパターンの外縁の半分以上もしくは２辺以上が、
    前記実装部の外縁から、少なくとも５０μｍ以上離れている
    請求項５記載のモジュール部品。
  10. 回路基板に実装部と、配線部とを設け、
    前記配線部と、前記配線部の周囲部のみを、ソルダーレジストで覆い、
    電子部品を、半田により前記実装部に接続し、
    前記回路基板と前記電子部品との間に、封止樹脂を充填することを特徴とする
    モジュール部品の製造方法。
  11. 前記配線部の周囲部は
    前記配線部の幅より、片側で１０μｍ以上２００μｍ以下長い幅を有する
    請求項１０に記載のモジュール部品の製造方法。
PCT/JP2010/004405 2009-07-16 2010-07-06 モジュール部品とその製造方法 WO2011007519A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011522703A JPWO2011007519A1 (ja) 2009-07-16 2010-07-06 モジュール部品とその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009167403 2009-07-16
JP2009-167403 2009-07-16
JP2009174936 2009-07-28
JP2009-174936 2009-07-28
JP2009189765 2009-08-19
JP2009-189765 2009-08-19

Publications (1)

Publication Number Publication Date
WO2011007519A1 true WO2011007519A1 (ja) 2011-01-20

Family

ID=43449131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/004405 WO2011007519A1 (ja) 2009-07-16 2010-07-06 モジュール部品とその製造方法

Country Status (3)

Country Link
JP (1) JPWO2011007519A1 (ja)
TW (1) TW201133753A (ja)
WO (1) WO2011007519A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216563A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 電子装置の製造方法およびこれに用いられる多層基板
JP2015162550A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 モジュール構造
JP2017028061A (ja) * 2015-07-21 2017-02-02 株式会社デンソー 電子装置
JP2018006655A (ja) * 2016-07-06 2018-01-11 株式会社デンソー 電子装置
JP2019186345A (ja) * 2018-04-06 2019-10-24 ローム株式会社 配線構造体および電子部品
JP7276627B1 (ja) * 2022-06-30 2023-05-18 三菱電機株式会社 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置
EP4145044A4 (en) * 2020-04-27 2024-06-26 Kyocera Corporation SUBSTRATE SUPPORT BODY, SUBSTRATE SUPPORT STRUCTURE, LIGHT-EMITTING DEVICE AND LAMP

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245094A (ja) * 1985-08-22 1987-02-27 株式会社リコー 印刷配線基板
JP2004207352A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2007214230A (ja) * 2006-02-08 2007-08-23 Cmk Corp プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245094A (ja) * 1985-08-22 1987-02-27 株式会社リコー 印刷配線基板
JP2004207352A (ja) * 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2007214230A (ja) * 2006-02-08 2007-08-23 Cmk Corp プリント配線板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216563A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 電子装置の製造方法およびこれに用いられる多層基板
JP2015162550A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 モジュール構造
JP2017028061A (ja) * 2015-07-21 2017-02-02 株式会社デンソー 電子装置
JP2018006655A (ja) * 2016-07-06 2018-01-11 株式会社デンソー 電子装置
JP2019186345A (ja) * 2018-04-06 2019-10-24 ローム株式会社 配線構造体および電子部品
JP7161862B2 (ja) 2018-04-06 2022-10-27 ローム株式会社 配線構造体および電子部品
EP4145044A4 (en) * 2020-04-27 2024-06-26 Kyocera Corporation SUBSTRATE SUPPORT BODY, SUBSTRATE SUPPORT STRUCTURE, LIGHT-EMITTING DEVICE AND LAMP
JP7276627B1 (ja) * 2022-06-30 2023-05-18 三菱電機株式会社 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置
WO2024004157A1 (ja) * 2022-06-30 2024-01-04 三菱電機株式会社 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
TW201133753A (en) 2011-10-01
JPWO2011007519A1 (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
WO2011007519A1 (ja) モジュール部品とその製造方法
US9549472B2 (en) Printed circuit board, semiconductor device connection structure, and method of manufacturing a printed circuit board
US7790270B2 (en) Wiring board and semiconductor device
JP6783265B2 (ja) 電気的構成素子及びその製造方法
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP2007201250A (ja) 配線基板および半導体装置
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20140047935A (ko) 인쇄회로기판 및 그 제조방법
JP5500095B2 (ja) 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2011146510A (ja) 部品内蔵基板および電子回路モジュール
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20160254241A1 (en) Printed circuit board and soldering method
KR20110013902A (ko) 패키지 및 그 제조방법
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101292594B1 (ko) 금속 댐이 형성된 임베디드 인쇄회로기판 및 그 제조 방법
JP5229267B2 (ja) 電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10799583

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011522703

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10799583

Country of ref document: EP

Kind code of ref document: A1