JP7276627B1

JP7276627B1 - 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置

Info

Publication number: JP7276627B1
Application number: JP2022565874A
Authority: JP
Inventors: 晃生松下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2022-06-30
Filing date: 2022-06-30
Publication date: 2023-05-18
Anticipated expiration: 2042-06-30
Also published as: WO2024004157A1; JPWO2024004157A1

Abstract

基板（１）の表面に伝送線路（２）が設けられ、半導体チップ（５）と表面実装部品（７ａ～７ｄ）が基板（１）の表面に実装され伝送線路（２）により互いに接続された半導体装置を評価する方法であって、まず、半導体チップ（５）に対応する部分に設けられた第１の凹部（１０）と、表面実装部品（７ａ～７ｄ）に対応する部分に設けられた第２の凹部（１１）とを有する樹脂蓋（９）を準備する。次に、第１の凹部（１０）に半導体チップ（５）を収納し、第２の凹部（１１）に表面実装部品（７ａ～７ｄ）を収納するように樹脂蓋（９）を位置合わせし、押さえ治具（１２）により樹脂蓋（９）を伝送線路（２）に押圧した状態で半導体装置の評価を行う。樹脂蓋（９）の比誘電率は３～４である。

Description

本開示は、半導体装置の評価方法、半導体装置の製造方法、及び半導体装置に関する。

携帯電話端末又は携帯基地局向けマイクロ集積回路モジュール、特に電力増幅器モジュールでは、多層基板上にＧａＡｓ又はＧａＮに代表される化合物半導体チップと複数の表面実装部品（Surface Mount Device: SMD）を実装し、モールド樹脂で上面を封止する（例えば、非特許文献１参照）。特に、数ＧＨｚ以下の動作周波数のマイクロ波集積モジュールでは、インダクタンス又はキャパシタンス素子を半導体チップ上に全て集積するのではなく、表面実装部品が積極的に用いられる。表面実装部品の方が回路損失低減に有効であり、チップ面積の増大の抑制によりコストを削減できる。回路定数の一部に表面実装部品を利用することで、ＲＦ特性の微調整ができる。

Ｌ／Ｓ／Ｃ帯（約１～６ＧＨｚ）の多層基板上に半導体チップと表面実装部品を実装した電力増幅器モジュールでは、基板上の各誘電層の厚み又は線路幅のばらつき、ワイヤ形状又は長さ、半導体チップの設計モデルの差異など様々な要因から、設計と実測で乖離が発生する。このため、ＲＦ特性の微調整が必要となる。

そこで、通常、初期のＲＦ特性改善のために設計で用いた表面実装部品の定数を変更して、実測値をおおよそ設計値程度に近づける回路定数調整が行われる。この調整はモールド封止前に行われるが、モールド封止前後でＲＦ特性が変化するという問題がある。この変化は、基板表面の伝送線路と表面実装部品などがモールド材で覆われ、それらの周辺の実効誘電率と等価誘電正接が変化するために起こる。

第５世代移動通信システム（５Ｇ）を初めとする基地局用電力増幅器モジュール等のＧＨｚ帯で動作するＲＦ回路では、モールド封止の前後でＲＦ特性に差が生じやすい。モールド樹脂の比誘電率は空気よりも高く、モールド樹脂には誘電正接が存在する。これはＲＦ損失に繋がる。Ｄｏｈｅｒｔｙ増幅器では、キャリアアンプとピークアンプの位相差を構成するために遅延線路を必要とする。この遅延線路が基板表層の伝送線路などの分布定数回路で構成されている場合、樹脂モールド材の影響により遅延線路から見た実効誘電率等が変化する。その変化はＤｏｈｅｒｔｙ増幅器のキャリアアンプとピークアンプの位相差に影響を与え、特性変動に大きく寄与する。このため、Ｄｏｈｅｒｔｙ増幅器は、従来の増幅器と比べてモールド封止後のＲＦ特性の予測が困難となる。

IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 64, NO. 10, OCTOBER 2016, pp. 3244-3254

モールド封止後は表面実装部品の載せ替えが困難となる。このため、従来はモールド封止前後のＲＦ特性の変化を概略把握した上で、モールド無し状態のモジュールのＲＦ特性を調整していた。即ち、表面実装部品を載せ替え、モールド樹脂封止を行い、その変動量を確認し、問題があれば別サンプルを用いて表面実装部品の調整から再度行うという作業フローを繰り返していた。この繰り返しが作業時間短縮の妨げとなっていた。

本開示は、上述のような課題を解決するためになされたもので、その目的は作業時間を大幅に短縮することができる半導体装置の評価方法、半導体装置の製造方法、及び半導体装置を得るものである。

本開示に係る半導体装置の評価方法は、基板の表面に伝送線路が設けられ、半導体チップと表面実装部品が基板の表面に実装され前記伝送線路により互いに接続された半導体装置を評価する方法であって、前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で前記半導体装置の評価を行う工程とを備え、前記樹脂蓋の比誘電率は３～４であることを特徴とする。

本開示に係る半導体装置の製造方法は、基板の表面に伝送線路を形成する工程と、前記基板の表面に半導体チップと表面実装部品を実装し、前記伝送線路により互いに接続する工程と、前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で半導体装置の評価を行う工程とを備え、前記樹脂蓋の比誘電率は３～４であることを特徴とする。

本開示に係る半導体装置は、基板と、前記基板の表面に設けられた伝送線路と、前記基板の表面に実装され、前記伝送線路により互いに接続された半導体チップ及び表面実装部品と、前記伝送線路を覆うソルダーレジストと、前記伝送線路、前記半導体チップ、前記表面実装部品及び前記ソルダーレジストを覆うモールド樹脂とを備え、前記ソルダーレジストは比誘電率４．５以上のレジストを有し、前記ソルダーレジストは、比誘電率３～４のレジストと前記比誘電率４．５以上のレジストの２層構造であることを特徴とする。

本開示に係る半導体装置の評価方法及び製造方法では、モールド樹脂の有無によって特性の変化が大きい伝送線路の上を樹脂蓋で覆うことで、伝送線路の等価誘電率がフルモールド後の特性と同等となる。従って、モールド樹脂封止後のＲＦ特性をモールド封止前の測定で取得することができる。モールド封止前なので表面実装部品を載せ替えて特性を調整することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。

本開示に係る半導体装置では、伝送線路の上に比誘電率が高いソルダーレジストを設けている。比誘電率が高い物質中では波長が短縮され、電界エネルギーの集中が起こる。このため、ソルダーレジストを設けたことにより、ソルダーレジストの上方の空気又はモールド樹脂の等価誘電率への影響が小さくなる。従って、ソルダーレジストが無い場合と比べてモールド前後のＲＦ特性の変化を抑制することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。

実施の形態１に係るモールド封止前の半導体装置を示す上面図である。図１のＩ－ＩＩに沿った断面図である。実施の形態１に係る半導体装置の製造方法を示す断面図である。実施の形態１に係る半導体装置の製造方法を示す断面図である。モールド封止前後の電力増幅器の特性を示す図である。実施の形態１に係る半導体装置の変形例を示す断面図である。実施の形態２に係るモールド封止前の半導体装置を示す上面図である。図７のＩ－ＩＩに沿った断面図である。実施の形態２に係るモールド封止後の半導体装置を示す断面図である。

実施の形態に係る半導体装置の評価方法、半導体装置の製造方法、及び半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係るモールド封止前の半導体装置を示す上面図である。図２は図１のＩ－ＩＩに沿った断面図である。この半導体装置はＧＨｚ帯で動作するマイクロ波電力増幅器モジュールである。

厚み約４００μｍの多層基板１の表面に伝送線路２が設けられている。伝送線路２は銅で形成されている。多層基板１の裏面にＧＮＤ接続用の裏面金属３が設けられている。多層基板１の各内層にも伝送線路（図示せず）が設けられている。多層基板１の各層の間には誘電体層４が設けられている。誘電体層４の材質はエポキシ樹脂であるが、例えばフッ素樹脂、アルミナのようなセラミックス材料、その他の材料であってもよい。表面側の伝送線路２、内層の伝送線路、裏面金属３は、必要に応じて誘電体層４を貫通するスルーホール（図示せず）により互いに接続される。

半導体チップ５が多層基板１の表面に実装されている。ワイヤ６が半導体チップ５の入力と出力をそれぞれ伝送線路２に接続する。表面実装部品７ａ，７ｂが半導体チップ５の入力側の伝送線路２に直列接続されている。表面実装部品７ａ，７ｂは、入力インピーダンス整合回路を構成するインダクタ、キャパシタ、抵抗などである。表面実装部品７ｃが半導体チップ５の出力側の伝送線路２に並列接続され、表面実装部品７ｄが出力側の伝送線路２に直列接続されている。表面実装部品７ｃの一方の電極が伝送線路２に接続され、他方の電極がスルーホール（図示しない）を介して裏面金属３に接続されている。表面実装部品７ｃ，７ｄは、出力インピーダンス整合回路を構成するインダクタ、キャパシタ、抵抗などである。簡易的に示すために４つの表面実装部品７ａ～７ｄを図示しているが、通常は数十個の表面実装部品が設けられる。

厚み数十μｍ程度のソルダーレジスト８が伝送線路２の上に回路パターンの保護を目的として積層されている。ソルダーレジスト８の材質はエポキシ樹脂などである。表面実装部品７ａ～７ｄの実装箇所とワイヤ６のボンディング箇所などには、伝送線路２の上にソルダーレジスト８を形成せず、銅の酸化を防止するために金メッキ加工が行われている。

図３及び図４は、実施の形態１に係る半導体装置の製造方法を示す断面図である。樹脂蓋９は、下面側に、半導体チップ５及びワイヤ６に対応する部分に設けられた第１の凹部１０と、表面実装部品７ａ～７ｄに対応する部分に設けられた第２の凹部１１とを有する。このような第１の凹部１０と第２の凹部１１が設けられた樹脂蓋９は、ＮＣ加工又は３Ｄプリンタ技術などを用いて精度よく形成することができる。樹脂蓋９の比誘電率は３～４である。

第１の凹部１０に半導体チップ５及びワイヤ６を収納し、第２の凹部１１に表面実装部品７ａ～７ｄを収納するように樹脂蓋９を多層基板１に対して位置合わせして、樹脂蓋９を半導体装置に被せる。外側からは第１の凹部１０及び第２の凹部１１を確認できない。第１の凹部１０及び第２の凹部１１に収納された半導体チップ５及び表面実装部品７ａ～７ｄなどは中空状態となる。なお、多層基板１の表面側の全てを中空とはせず、部分的に多層基板１と樹脂蓋９を接触させる。

樹脂蓋９がワイヤ６に接触しないように、第１の凹部１０の開口寸法は半導体チップ５及びワイヤ６の形成領域よりも片側０．２ｍｍ程度大きくする。表面実装部品７ａ～７ｄが０６０３と呼ばれる縦０．６ｍｍ×横０．３ｍｍの大きさの場合、表面実装部品７ａ～７ｄの実装誤差は±０．１５ｍｍ程度である。第２の凹部１１の開口寸法は、この実装誤差をカバーするために０．０５ｍｍのマージンを加えて、１．０ｍｍ×０．７ｍｍ程度にする。表面実装部品７ａ～７ｄの寸法が変われば、第２の凹部１１の開口寸法も変わる。表面実装部品７ａ～７ｄは、通常、多層基板１上に数十個配置されるので、樹脂蓋９には複数の第２の凹部１１が設けられている。

次に、押さえ治具１２により樹脂蓋９を伝送線路２に押圧した状態で、伝送線路２、半導体チップ５及び表面実装部品７ａ～７ｄに電流を流して、半導体装置のＲＦ特性を評価する。樹脂蓋９は着脱可能であり、押さえ治具１２の圧力から解放すれば簡単に外すことができる。従って、特性評価後に、特性が向上するように表面実装部品７ａ～７ｄを置き換えるか、ワイヤ６の長さ又は高さなどを調整することができる。

最後に、樹脂蓋９を外し、図４に示すように、モールド樹脂１３により伝送線路２、半導体チップ５及び表面実装部品７ａ～７ｄを封止する。モールド樹脂１３の材質は比誘電率３～４のエポキシ樹脂であるため、樹脂蓋９はモールド樹脂１３と同等の比誘電率を有する。例えば、樹脂蓋９の材料としてモールド樹脂１３と同じエポキシ樹脂を用いる。

続いて、本実施の形態の効果について説明する。図５は、モールド封止前後の電力増幅器の特性を示す図である。モールド封止の前後でＲＦ特性に差が生じることが分かる。そこで、本実施の形態では、押さえ治具１２により樹脂蓋９を伝送線路２に押圧した状態で半導体装置のＲＦ特性を検査する。樹脂蓋９の比誘電率は３～４であり、モールド樹脂１３と同等の比誘電率を有する。モールド樹脂１３の有無によって特性の変化が大きい伝送線路２の上を樹脂蓋９で覆うことで、伝送線路２の等価誘電率がフルモールド後の特性と同等となる。従って、モールド封止後のＲＦ特性をモールド封止前の測定で取得することができる。モールド封止前なので表面実装部品７ａ～７ｄを載せ替えて特性を調整することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。また、フルモールドを施した試作品と同等のＲＦ特性を持つ試作品を実験室で作製できるため、フルモールド工程を行う組立工場での作業時間を削減できる。

また、第１の凹部１０に半導体チップ５及びワイヤ６を収納し、第２の凹部１１に表面実装部品７ａ～７ｄを収納するように樹脂蓋９を多層基板１に対して位置合わせする。このように半導体チップ５だけでなく、表面実装部品７ａ～７ｄも位置合わせガイドとして利用することで樹脂蓋９を高い位置合わせ精度で多層基板１に被せることができるため、伝送線路２を正確に樹脂蓋９で覆うことができる。

図６は、実施の形態１に係る半導体装置の変形例を示す断面図である。樹脂蓋９を伝送線路２に押圧した状態のモジュールは、通常の樹脂封止後のモジュールと同等のＲＦ特性を持つ。そこで、樹脂蓋９を外した後にモールド封止しなくても、樹脂蓋９を多層基板１に接着剤等（図示せず）で接着してもよい。これにより、実験室で簡便に封止済試作品を作製することができる。このため、調整後、再度フルモールド工程を行う組立工場でのフルモールド作業が見込まれる場合は工程時間の削減も可能になる。

なお、樹脂蓋９が柔らかいものだと伝送線路２に押圧した際に樹脂蓋９の形状が崩れ、多層基板１の表層のワイヤ６等に接触し、モジュールの特性に影響を与える可能性がある。従って、樹脂蓋９は硬いものであることが望ましい。

実施の形態２．
図７は、実施の形態２に係るモールド封止前の半導体装置を示す上面図である。図８は図７のＩ－ＩＩに沿った断面図である。本実施の形態では、比誘電率４．５以上のソルダーレジスト１４が、半導体チップ５、ワイヤ６及び表面実装部品７ａ～７ｄの周囲数百μｍ程度の箇所を除いて多層基板１の表面側に積層されている。従って、比誘電率３～４のソルダーレジスト８と比誘電率４．５以上のソルダーレジスト１４の２層構造が伝送線路２の上に設けられている。その他の構成は実施の形態１と同様である。

また、表面実装部品７ａ～７ｄの載せ替えが可能となるように、ソルダーレジスト１４と表面実装部品７ａ～７ｄの間にピンセットが入る程度の数百μｍ程度の隙間１５を空けておく。ソルダーレジスト１４の高さが表面実装部品７ａ～７ｄの高さと同程度であると、表面実装部品７ａ～７ｄをピンセットでつまみ載せ替えることが困難となる。このため、ソルダーレジスト１４の高さは、表面実装部品７ａ～７ｄの高さよりも低く、表面実装部品７ａ～７ｄの高さの半分程度であることが好ましい。例えば０６０３と呼ばれる表面実装部品の高さは０．３ｍｍであるため、ソルダーレジスト１４の高さは０．１５ｍｍ程度である。

図９は、実施の形態２に係るモールド封止後の半導体装置を示す断面図である。半導体装置のＲＦ特性を評価し、表面実装部品７ａ～７ｄを載せ替えて特性を調整した後、ソルダーレジスト１４を残したまま表面をモールド樹脂１３で封止する。

モールド前後で、伝送線路２のソルダーレジスト上に存在する比誘電率１の空気が比誘電率３～４のモールド樹脂１３に入れ替わる。このため、伝送線路２全体で見た等価誘電率の変動が起こり、ＲＦ特性の変動につながる。そこで、本実施の形態では、伝送線路２の上に比誘電率が高いソルダーレジスト１４を設けている。比誘電率が高い物質中では波長が短縮され、電界エネルギーの集中が起こる。このため、ソルダーレジスト１４を設けたことにより、ソルダーレジスト１４の上方の空気又はモールド樹脂１３の等価誘電率への影響が小さくなる。従って、ソルダーレジスト１４が無い場合と比べてモールド前後のＲＦ特性の変化を抑制することができる。よって、量産時のモールド封止製品に極めて近いＲＦ特性を持つサンプルを短期間に作製することができる。モールド封止前なので表面実装部品７ａ～７ｄを載せ替えて特性を調整することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。

また、電界の強度は伝送線路２から上方へ離れるほど低くなるので、誘電率が変化する部分を伝送線路２から離すほど等価誘電率の変動を抑えることができる。そこで、ソルダーレジスト１４を、厚さ数十μｍ程度の通常のソルダーレジスト８より厚くし、表面実装部品７ａ～７ｄの高さの半分まで設けている。

なお、伝送線路２以外の部分もモールド樹脂１３の塗布有無による若干の変化はあるので、ソルダーレジスト１４を設けることで定性的には特性は安定する方向へ向かう。しかし伝送線路２の部分と比較すると変動は小さく定量的な有効性はあまり期待できない。従って、伝送線路２の上以外の部分のソルダーレジスト１４は必須ではない。

また、比誘電率３～４のソルダーレジスト８が無くても、比誘電率４．５以上のソルダーレジスト１４が表面実装部品７ａ～７ｄの高さの半分程度の厚みで積層されていれば、効果が得られる。

１多層基板、２伝送線路、５半導体チップ、７ａ～７ｄ表面実装部品、８，１４ソルダーレジスト、９樹脂蓋、１０第１の凹部、１１第２の凹部、１２押さえ治具、１３モールド樹脂、１５隙間

Claims

基板の表面に伝送線路が設けられ、半導体チップと表面実装部品が基板の表面に実装され前記伝送線路により互いに接続された半導体装置を評価する方法であって、
前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、
前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で前記半導体装置の評価を行う工程とを備え、
前記樹脂蓋の比誘電率は３～４であることを特徴とする半導体装置の評価方法。
基板の表面に伝送線路を形成する工程と、
前記基板の表面に半導体チップと表面実装部品を実装し、前記伝送線路により互いに接続する工程と、
前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、
前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で半導体装置の評価を行う工程とを備え、
前記樹脂蓋の比誘電率は３～４であることを特徴とする半導体装置の製造方法。
前記評価を行った後に、比誘電率が３～４であるモールド樹脂により前記伝送線路、前記半導体チップ及び前記表面実装部品を封止する工程を更に備えることを特徴とする請求項２に記載の半導体装置の製造方法。
前記評価を行った後に前記樹脂蓋を前記基板に接着する工程を更に備えることを特徴とする請求項２に記載の半導体装置の製造方法。
基板と、
前記基板の表面に設けられた伝送線路と、
前記基板の表面に実装され、前記伝送線路により互いに接続された半導体チップ及び表面実装部品と、
前記伝送線路を覆うソルダーレジストと、
前記伝送線路、前記半導体チップ、前記表面実装部品及び前記ソルダーレジストを覆うモールド樹脂とを備え、
前記ソルダーレジストは比誘電率４．５以上のレジストを有し、
前記ソルダーレジストは、比誘電率３～４のレジストと前記比誘電率４．５以上のレジストの２層構造であることを特徴とする半導体装置。
前記ソルダーレジストは前記表面実装部品の高さの半分まで設けられていることを特徴とする請求項５に記載の半導体装置。
前記表面実装部品と前記ソルダーレジストとの間に隙間が空いていることを特徴とする請求項５又は６に記載の半導体装置。
前記ソルダーレジストの高さは前記表面実装部品の高さよりも低いことを特徴とする請求項５又は６に記載の半導体装置。