WO2024004157A1 - 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の評価方法、半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
WO2024004157A1
WO2024004157A1 PCT/JP2022/026337 JP2022026337W WO2024004157A1 WO 2024004157 A1 WO2024004157 A1 WO 2024004157A1 JP 2022026337 W JP2022026337 W JP 2022026337W WO 2024004157 A1 WO2024004157 A1 WO 2024004157A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
transmission line
surface mount
recess
semiconductor chip
Prior art date
Application number
PCT/JP2022/026337
Other languages
English (en)
French (fr)
Inventor
晃生 松下
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2022565874A priority Critical patent/JP7276627B1/ja
Priority to PCT/JP2022/026337 priority patent/WO2024004157A1/ja
Publication of WO2024004157A1 publication Critical patent/WO2024004157A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Definitions

  • the present disclosure relates to a semiconductor device evaluation method, a semiconductor device manufacturing method, and a semiconductor device.
  • Micro-integrated circuit modules for mobile phone terminals or mobile base stations, especially power amplifier modules, have a compound semiconductor chip represented by GaAs or GaN and multiple surface mount devices (SMD) mounted on a multilayer substrate.
  • the upper surface is sealed with mold resin (for example, see Non-Patent Document 1).
  • surface mount components are actively used instead of integrating all inductance or capacitance elements on a semiconductor chip.
  • Surface-mounted components are more effective in reducing circuit loss, and can reduce costs by suppressing increases in chip area. By using surface mount components as part of the circuit constants, the RF characteristics can be finely adjusted.
  • the constants of the surface mount components used in the design are usually changed to adjust the circuit constants so that the actual measured values approximate the designed values.
  • this adjustment is performed before mold sealing, there is a problem in that the RF characteristics change before and after mold sealing. This change occurs because the transmission line and surface-mounted components on the surface of the board are covered with a molding material, and the effective dielectric constant and equivalent dielectric loss tangent around them change.
  • the Doherty amplifier requires a delay line to create a phase difference between the carrier amplifier and the peak amplifier.
  • this delay line is constituted by a distributed constant circuit such as a transmission line on the surface layer of a substrate, the effective dielectric constant etc. as seen from the delay line change due to the influence of the resin molding material. This change affects the phase difference between the carrier amplifier and the peak amplifier of the Doherty amplifier, and greatly contributes to characteristic fluctuations. For this reason, it is more difficult to predict the RF characteristics of the Doherty amplifier after mold sealing than with conventional amplifiers.
  • the present disclosure has been made to solve the above-mentioned problems, and its purpose is to provide a method for evaluating a semiconductor device, a method for manufacturing a semiconductor device, and a method for obtaining a semiconductor device that can significantly shorten working time. It is.
  • a method for evaluating a semiconductor device is a method for evaluating a semiconductor device in which a transmission line is provided on the surface of a substrate, a semiconductor chip and a surface mount component are mounted on the surface of the substrate, and are connected to each other by the transmission line.
  • a method for manufacturing a semiconductor device includes a step of forming a transmission line on the surface of a substrate, a step of mounting a semiconductor chip and a surface mount component on the surface of the substrate, and connecting them to each other by the transmission line, and a step of forming a transmission line on the surface of the substrate.
  • the chip is housed, the resin cover is positioned so that the surface mount component is housed in the second recess, and the semiconductor device is evaluated with the resin cover pressed against the transmission line by a pressing jig.
  • the method is characterized in that the resin lid has a dielectric constant of 3 to 4.
  • a semiconductor device includes a substrate, a transmission line provided on the surface of the substrate, a semiconductor chip and surface mount components mounted on the surface of the substrate and connected to each other by the transmission line, and the transmission line. and a mold resin that covers the transmission line, the semiconductor chip, the surface mount component, and the solder resist, and the solder resist has a resist with a dielectric constant of 4.5 or more. .
  • the equivalent permittivity of the transmission line is equal to the characteristic after full molding. becomes. Therefore, the RF characteristics after mold resin sealing can be obtained by measurement before mold sealing. Since this is before mold sealing, characteristics can be adjusted by replacing surface mount components. As a result, the working time for adjusting the RF characteristics can be significantly reduced.
  • a solder resist with a high dielectric constant is provided on the transmission line.
  • the wavelength is shortened and electric field energy is concentrated. Therefore, by providing the solder resist, the influence on the equivalent dielectric constant of the air above the solder resist or the mold resin is reduced. Therefore, changes in RF characteristics before and after molding can be suppressed compared to the case where there is no solder resist. As a result, the working time for adjusting the RF characteristics can be significantly reduced.
  • FIG. 2 is a top view showing the semiconductor device before mold sealing according to the first embodiment. 2 is a sectional view taken along line I-II in FIG. 1.
  • FIG. 1 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 1 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 3 is a diagram showing the characteristics of the power amplifier before and after mold sealing.
  • 7 is a cross-sectional view showing a modification of the semiconductor device according to the first embodiment.
  • FIG. FIG. 7 is a top view showing a semiconductor device before mold sealing according to a second embodiment.
  • 8 is a sectional view taken along line I-II in FIG. 7.
  • FIG. FIG. 3 is a cross-sectional view showing a semiconductor device after mold sealing according to a second embodiment.
  • FIG. 1 is a top view showing the semiconductor device before mold sealing according to the first embodiment.
  • FIG. 2 is a sectional view taken along line I-II in FIG.
  • This semiconductor device is a microwave power amplifier module that operates in the GHz band.
  • a transmission line 2 is provided on the surface of a multilayer substrate 1 with a thickness of approximately 400 ⁇ m.
  • the transmission line 2 is made of copper.
  • a backside metal 3 for GND connection is provided on the backside of the multilayer substrate 1.
  • Each inner layer of the multilayer substrate 1 is also provided with a transmission line (not shown).
  • a dielectric layer 4 is provided between each layer of the multilayer substrate 1 .
  • the material of the dielectric layer 4 is epoxy resin, but it may also be made of, for example, a fluororesin, a ceramic material such as alumina, or other materials.
  • the transmission line 2 on the front side, the transmission line on the inner layer, and the back metal 3 are connected to each other by a through hole (not shown) penetrating the dielectric layer 4 as necessary.
  • a semiconductor chip 5 is mounted on the surface of the multilayer substrate 1.
  • Wires 6 connect the input and output of semiconductor chip 5 to transmission line 2, respectively.
  • Surface mount components 7a and 7b are connected in series to the transmission line 2 on the input side of the semiconductor chip 5.
  • the surface mount components 7a, 7b are inductors, capacitors, resistors, etc. that constitute an input impedance matching circuit.
  • the surface mount component 7c is connected in parallel to the transmission line 2 on the output side of the semiconductor chip 5, and the surface mount component 7d is connected in series to the transmission line 2 on the output side.
  • One electrode of the surface mount component 7c is connected to the transmission line 2, and the other electrode is connected to the back metal 3 via a through hole (not shown).
  • the surface mount components 7c and 7d are inductors, capacitors, resistors, etc. that constitute an output impedance matching circuit.
  • a solder resist 8 with a thickness of approximately several tens of ⁇ m is laminated on the transmission line 2 for the purpose of protecting the circuit pattern.
  • the material of the solder resist 8 is epoxy resin or the like.
  • a solder resist 8 is not formed on the transmission line 2 at the mounting locations of the surface mount components 7a to 7d and the bonding locations of the wires 6, and gold plating is performed to prevent copper oxidation.
  • the resin lid 9 has a first recess 10 provided in a portion corresponding to the semiconductor chip 5 and the wire 6 on the lower surface side, and a second recess 11 provided in a portion corresponding to the surface mount components 7a to 7d. has.
  • the resin lid 9 provided with such a first recess 10 and a second recess 11 can be formed with high precision using NC processing or 3D printer technology.
  • the resin lid 9 has a dielectric constant of 3 to 4.
  • the resin lid 9 With respect to the multilayer board 1 so that the semiconductor chip 5 and wire 6 are stored in the first recess 10 and the surface mount components 7a to 7d are stored in the second recess 11, and then open the resin lid. 9 is placed over the semiconductor device.
  • the first recess 10 and the second recess 11 cannot be seen from the outside.
  • the semiconductor chip 5, surface mount components 7a to 7d, etc. housed in the first recess 10 and the second recess 11 are in a hollow state. Note that the entire surface side of the multilayer substrate 1 is not made hollow, but the multilayer substrate 1 and the resin lid 9 are brought into contact partially.
  • the opening size of the first recess 10 is made larger on one side by about 0.2 mm than the area where the semiconductor chip 5 and the wire 6 are formed.
  • the surface mount components 7a to 7d are called 0603 and have a size of 0.6 mm in length x 0.3 mm in width
  • the mounting error of the surface mount components 7a to 7d is about ⁇ 0.15 mm.
  • the opening dimensions of the second recess 11 are approximately 1.0 mm x 0.7 mm, with a margin of 0.05 mm added to cover this mounting error. If the dimensions of the surface mount components 7a to 7d change, the opening dimensions of the second recess 11 also change. Since several dozen surface-mounted components 7a to 7d are normally arranged on the multilayer substrate 1, the resin lid 9 is provided with a plurality of second recesses 11.
  • the resin lid 9 pressed against the transmission line 2 by the holding jig 12, a current is passed through the transmission line 2, the semiconductor chip 5, and the surface mount components 7a to 7d to evaluate the RF characteristics of the semiconductor device.
  • the resin lid 9 is removable and can be easily removed by releasing the pressure from the holding jig 12. Therefore, after the characteristic evaluation, the surface mount components 7a to 7d can be replaced or the length or height of the wire 6 can be adjusted so as to improve the characteristics.
  • the resin lid 9 is removed, and the transmission line 2, semiconductor chip 5, and surface mount components 7a to 7d are sealed with the mold resin 13, as shown in FIG. Since the material of the mold resin 13 is an epoxy resin with a dielectric constant of 3 to 4, the resin lid 9 has a dielectric constant equivalent to that of the mold resin 13. For example, the same epoxy resin as the mold resin 13 is used as the material for the resin lid 9.
  • FIG. 5 is a diagram showing the characteristics of the power amplifier before and after mold sealing. It can be seen that there is a difference in RF characteristics before and after mold sealing. Therefore, in this embodiment, the RF characteristics of the semiconductor device are tested with the resin cover 9 pressed against the transmission line 2 by the holding jig 12.
  • the resin lid 9 has a dielectric constant of 3 to 4, which is the same as that of the mold resin 13.
  • the equivalent dielectric constant of the transmission line 2 becomes equal to the characteristic after full molding. Therefore, the RF characteristics after mold sealing can be obtained by measurement before mold sealing.
  • the characteristics can be adjusted by replacing the surface mount components 7a to 7d. As a result, the working time for adjusting the RF characteristics can be significantly reduced. Furthermore, since a prototype with RF characteristics equivalent to a full-molded prototype can be created in a laboratory, the working time at an assembly factory that performs the full-molding process can be reduced.
  • the resin lid 9 is aligned with the multilayer substrate 1 so that the semiconductor chip 5 and wire 6 are stored in the first recess 10, and the surface mount components 7a to 7d are stored in the second recess 11.
  • the resin cover 9 can be placed over the multilayer board 1 with high positioning accuracy, so that the transmission line 2 can be accurately aligned. It can be covered with a resin lid 9.
  • FIG. 6 is a cross-sectional view showing a modification of the semiconductor device according to the first embodiment.
  • the module with the resin lid 9 pressed against the transmission line 2 has RF characteristics equivalent to a module sealed with a normal resin. Therefore, instead of mold sealing after removing the resin lid 9, the resin lid 9 may be bonded to the multilayer substrate 1 with an adhesive or the like (not shown). Thereby, a sealed prototype can be easily produced in a laboratory. Therefore, if full molding work is expected to be performed at an assembly factory where the full molding process is performed again after adjustment, it is possible to reduce the process time.
  • the resin lid 9 is soft, the shape of the resin lid 9 will collapse when it is pressed against the transmission line 2, and it may come into contact with the wires 6, etc. on the surface layer of the multilayer board 1, which may affect the characteristics of the module. . Therefore, it is desirable that the resin lid 9 be hard.
  • FIG. 7 is a top view showing the semiconductor device before mold sealing according to the second embodiment.
  • FIG. 8 is a sectional view taken along line I-II in FIG.
  • a solder resist 14 having a dielectric constant of 4.5 or more is placed on the front surface side of the multilayer board 1 except for a few hundred ⁇ m around the semiconductor chip 5, the wires 6, and the surface mount components 7a to 7d. Laminated. Therefore, a two-layer structure of the solder resist 8 having a dielectric constant of 3 to 4 and the solder resist 14 having a dielectric constant of 4.5 or more is provided on the transmission line 2.
  • the other configurations are the same as in the first embodiment.
  • the height of the solder resist 14 is approximately the same as the height of the surface mount components 7a to 7d, it becomes difficult to pinch and replace the surface mount components 7a to 7d with tweezers.
  • the height of the solder resist 14 is preferably lower than the height of the surface mount components 7a to 7d, and approximately half the height of the surface mount components 7a to 7d. For example, since the height of a surface mount component called 0603 is 0.3 mm, the height of the solder resist 14 is about 0.15 mm.
  • FIG. 9 is a cross-sectional view showing the semiconductor device after mold sealing according to the second embodiment. After evaluating the RF characteristics of the semiconductor device and adjusting the characteristics by replacing the surface mount components 7a to 7d, the surface is sealed with mold resin 13 while leaving the solder resist 14.
  • the air with a dielectric constant of 1 existing on the solder resist of the transmission line 2 is replaced by the molding resin 13 with a dielectric constant of 3 to 4. Therefore, the equivalent permittivity of the transmission line 2 as a whole varies, which leads to variations in the RF characteristics. Therefore, in this embodiment, a solder resist 14 having a high dielectric constant is provided on the transmission line 2. In materials with a high dielectric constant, the wavelength is shortened and electric field energy is concentrated. Therefore, by providing the solder resist 14, the influence on the air above the solder resist 14 or the equivalent dielectric constant of the mold resin 13 is reduced. Therefore, compared to the case where there is no solder resist 14, changes in RF characteristics before and after molding can be suppressed.
  • a sample having RF characteristics extremely close to those of a mass-produced mold-sealed product can be produced in a short period of time. Since this is before mold sealing, the characteristics can be adjusted by replacing the surface mount components 7a to 7d. As a result, the working time for adjusting the RF characteristics can be significantly reduced.
  • solder resist 14 is made thicker than the normal solder resist 8, which has a thickness of about several tens of ⁇ m, and is provided up to half the height of the surface mount components 7a to 7d.
  • solder resist 14 qualitatively tends to stabilize the characteristics.
  • the fluctuations are small and quantitative effectiveness cannot be expected. Therefore, the solder resist 14 on the portion other than the top of the transmission line 2 is not essential.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

基板（１）の表面に伝送線路（２）が設けられ、半導体チップ（５）と表面実装部品（７ａ～７ｄ）が基板（１）の表面に実装され伝送線路（２）により互いに接続された半導体装置を評価する方法であって、まず、半導体チップ（５）に対応する部分に設けられた第１の凹部（１０）と、表面実装部品（７ａ～７ｄ）に対応する部分に設けられた第２の凹部（１１）とを有する樹脂蓋（９）を準備する。次に、第１の凹部（１０）に半導体チップ（５）を収納し、第２の凹部（１１）に表面実装部品（７ａ～７ｄ）を収納するように樹脂蓋（９）を位置合わせし、押さえ治具（１２）により樹脂蓋（９）を伝送線路（２）に押圧した状態で半導体装置の評価を行う。樹脂蓋（９）の比誘電率は３～４である。

Description

半導体装置の評価方法、半導体装置の製造方法、及び半導体装置
　本開示は、半導体装置の評価方法、半導体装置の製造方法、及び半導体装置に関する。
　携帯電話端末又は携帯基地局向けマイクロ集積回路モジュール、特に電力増幅器モジュールでは、多層基板上にＧａＡｓ又はＧａＮに代表される化合物半導体チップと複数の表面実装部品（Surface Mount Device: SMD）を実装し、モールド樹脂で上面を封止する（例えば、非特許文献１参照）。特に、数ＧＨｚ以下の動作周波数のマイクロ波集積モジュールでは、インダクタンス又はキャパシタンス素子を半導体チップ上に全て集積するのではなく、表面実装部品が積極的に用いられる。表面実装部品の方が回路損失低減に有効であり、チップ面積の増大の抑制によりコストを削減できる。回路定数の一部に表面実装部品を利用することで、ＲＦ特性の微調整ができる。
　Ｌ／Ｓ／Ｃ帯（約１～６ＧＨｚ）の多層基板上に半導体チップと表面実装部品を実装した電力増幅器モジュールでは、基板上の各誘電層の厚み又は線路幅のばらつき、ワイヤ形状又は長さ、半導体チップの設計モデルの差異など様々な要因から、設計と実測で乖離が発生する。このため、ＲＦ特性の微調整が必要となる。
　そこで、通常、初期のＲＦ特性改善のために設計で用いた表面実装部品の定数を変更して、実測値をおおよそ設計値程度に近づける回路定数調整が行われる。この調整はモールド封止前に行われるが、モールド封止前後でＲＦ特性が変化するという問題がある。この変化は、基板表面の伝送線路と表面実装部品などがモールド材で覆われ、それらの周辺の実効誘電率と等価誘電正接が変化するために起こる。
　第５世代移動通信システム（５Ｇ）を初めとする基地局用電力増幅器モジュール等のＧＨｚ帯で動作するＲＦ回路では、モールド封止の前後でＲＦ特性に差が生じやすい。モールド樹脂の比誘電率は空気よりも高く、モールド樹脂には誘電正接が存在する。これはＲＦ損失に繋がる。Ｄｏｈｅｒｔｙ増幅器では、キャリアアンプとピークアンプの位相差を構成するために遅延線路を必要とする。この遅延線路が基板表層の伝送線路などの分布定数回路で構成されている場合、樹脂モールド材の影響により遅延線路から見た実効誘電率等が変化する。その変化はＤｏｈｅｒｔｙ増幅器のキャリアアンプとピークアンプの位相差に影響を与え、特性変動に大きく寄与する。このため、Ｄｏｈｅｒｔｙ増幅器は、従来の増幅器と比べてモールド封止後のＲＦ特性の予測が困難となる。
IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 64, NO. 10, OCTOBER 2016, pp. 3244-3254
　モールド封止後は表面実装部品の載せ替えが困難となる。このため、従来はモールド封止前後のＲＦ特性の変化を概略把握した上で、モールド無し状態のモジュールのＲＦ特性を調整していた。即ち、表面実装部品を載せ替え、モールド樹脂封止を行い、その変動量を確認し、問題があれば別サンプルを用いて表面実装部品の調整から再度行うという作業フローを繰り返していた。この繰り返しが作業時間短縮の妨げとなっていた。
　本開示は、上述のような課題を解決するためになされたもので、その目的は作業時間を大幅に短縮することができる半導体装置の評価方法、半導体装置の製造方法、及び半導体装置を得るものである。
　本開示に係る半導体装置の評価方法は、基板の表面に伝送線路が設けられ、半導体チップと表面実装部品が基板の表面に実装され前記伝送線路により互いに接続された半導体装置を評価する方法であって、前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で前記半導体装置の評価を行う工程とを備え、前記樹脂蓋の比誘電率は３～４であることを特徴とする。
　本開示に係る半導体装置の製造方法は、基板の表面に伝送線路を形成する工程と、前記基板の表面に半導体チップと表面実装部品を実装し、前記伝送線路により互いに接続する工程と、前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で半導体装置の評価を行う工程とを備え、前記樹脂蓋の比誘電率は３～４であることを特徴とする。
　本開示に係る半導体装置は、基板と、前記基板の表面に設けられた伝送線路と、前記基板の表面に実装され、前記伝送線路により互いに接続された半導体チップ及び表面実装部品と、前記伝送線路を覆うソルダーレジストと、前記伝送線路、前記半導体チップ、前記表面実装部品及び前記ソルダーレジストを覆うモールド樹脂とを備え、前記ソルダーレジストは比誘電率４．５以上のレジストを有することを特徴とする。
　本開示に係る半導体装置の評価方法及び製造方法では、モールド樹脂の有無によって特性の変化が大きい伝送線路の上を樹脂蓋で覆うことで、伝送線路の等価誘電率がフルモールド後の特性と同等となる。従って、モールド樹脂封止後のＲＦ特性をモールド封止前の測定で取得することができる。モールド封止前なので表面実装部品を載せ替えて特性を調整することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。
　本開示に係る半導体装置では、伝送線路の上に比誘電率が高いソルダーレジストを設けている。比誘電率が高い物質中では波長が短縮され、電界エネルギーの集中が起こる。このため、ソルダーレジストを設けたことにより、ソルダーレジストの上方の空気又はモールド樹脂の等価誘電率への影響が小さくなる。従って、ソルダーレジストが無い場合と比べてモールド前後のＲＦ特性の変化を抑制することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。
実施の形態１に係るモールド封止前の半導体装置を示す上面図である。 図１のＩ－ＩＩに沿った断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 モールド封止前後の電力増幅器の特性を示す図である。 実施の形態１に係る半導体装置の変形例を示す断面図である。 実施の形態２に係るモールド封止前の半導体装置を示す上面図である。 図７のＩ－ＩＩに沿った断面図である。 実施の形態２に係るモールド封止後の半導体装置を示す断面図である。
　実施の形態に係る半導体装置の評価方法、半導体装置の製造方法、及び半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係るモールド封止前の半導体装置を示す上面図である。図２は図１のＩ－ＩＩに沿った断面図である。この半導体装置はＧＨｚ帯で動作するマイクロ波電力増幅器モジュールである。
　厚み約４００μｍの多層基板１の表面に伝送線路２が設けられている。伝送線路２は銅で形成されている。多層基板１の裏面にＧＮＤ接続用の裏面金属３が設けられている。多層基板１の各内層にも伝送線路（図示せず）が設けられている。多層基板１の各層の間には誘電体層４が設けられている。誘電体層４の材質はエポキシ樹脂であるが、例えばフッ素樹脂、アルミナのようなセラミックス材料、その他の材料であってもよい。表面側の伝送線路２、内層の伝送線路、裏面金属３は、必要に応じて誘電体層４を貫通するスルーホール（図示せず）により互いに接続される。
　半導体チップ５が多層基板１の表面に実装されている。ワイヤ６が半導体チップ５の入力と出力をそれぞれ伝送線路２に接続する。表面実装部品７ａ，７ｂが半導体チップ５の入力側の伝送線路２に直列接続されている。表面実装部品７ａ，７ｂは、入力インピーダンス整合回路を構成するインダクタ、キャパシタ、抵抗などである。表面実装部品７ｃが半導体チップ５の出力側の伝送線路２に並列接続され、表面実装部品７ｄが出力側の伝送線路２に直列接続されている。表面実装部品７ｃの一方の電極が伝送線路２に接続され、他方の電極がスルーホール（図示しない）を介して裏面金属３に接続されている。表面実装部品７ｃ，７ｄは、出力インピーダンス整合回路を構成するインダクタ、キャパシタ、抵抗などである。簡易的に示すために４つの表面実装部品７ａ～７ｄを図示しているが、通常は数十個の表面実装部品が設けられる。
　厚み数十μｍ程度のソルダーレジスト８が伝送線路２の上に回路パターンの保護を目的として積層されている。ソルダーレジスト８の材質はエポキシ樹脂などである。表面実装部品７ａ～７ｄの実装箇所とワイヤ６のボンディング箇所などには、伝送線路２の上にソルダーレジスト８を形成せず、銅の酸化を防止するために金メッキ加工が行われている。
　図３及び図４は、実施の形態１に係る半導体装置の製造方法を示す断面図である。樹脂蓋９は、下面側に、半導体チップ５及びワイヤ６に対応する部分に設けられた第１の凹部１０と、表面実装部品７ａ～７ｄに対応する部分に設けられた第２の凹部１１とを有する。このような第１の凹部１０と第２の凹部１１が設けられた樹脂蓋９は、ＮＣ加工又は３Ｄプリンタ技術などを用いて精度よく形成することができる。樹脂蓋９の比誘電率は３～４である。
　第１の凹部１０に半導体チップ５及びワイヤ６を収納し、第２の凹部１１に表面実装部品７ａ～７ｄを収納するように樹脂蓋９を多層基板１に対して位置合わせして、樹脂蓋９を半導体装置に被せる。外側からは第１の凹部１０及び第２の凹部１１を確認できない。第１の凹部１０及び第２の凹部１１に収納された半導体チップ５及び表面実装部品７ａ～７ｄなどは中空状態となる。なお、多層基板１の表面側の全てを中空とはせず、部分的に多層基板１と樹脂蓋９を接触させる。
　樹脂蓋９がワイヤ６に接触しないように、第１の凹部１０の開口寸法は半導体チップ５及びワイヤ６の形成領域よりも片側０．２ｍｍ程度大きくする。表面実装部品７ａ～７ｄが０６０３と呼ばれる縦０．６ｍｍ×横０．３ｍｍの大きさの場合、表面実装部品７ａ～７ｄの実装誤差は±０．１５ｍｍ程度である。第２の凹部１１の開口寸法は、この実装誤差をカバーするために０．０５ｍｍのマージンを加えて、１．０ｍｍ×０．７ｍｍ程度にする。表面実装部品７ａ～７ｄの寸法が変われば、第２の凹部１１の開口寸法も変わる。表面実装部品７ａ～７ｄは、通常、多層基板１上に数十個配置されるので、樹脂蓋９には複数の第２の凹部１１が設けられている。
　次に、押さえ治具１２により樹脂蓋９を伝送線路２に押圧した状態で、伝送線路２、半導体チップ５及び表面実装部品７ａ～７ｄに電流を流して、半導体装置のＲＦ特性を評価する。樹脂蓋９は着脱可能であり、押さえ治具１２の圧力から解放すれば簡単に外すことができる。従って、特性評価後に、特性が向上するように表面実装部品７ａ～７ｄを置き換えるか、ワイヤ６の長さ又は高さなどを調整することができる。
　最後に、樹脂蓋９を外し、図４に示すように、モールド樹脂１３により伝送線路２、半導体チップ５及び表面実装部品７ａ～７ｄを封止する。モールド樹脂１３の材質は比誘電率３～４のエポキシ樹脂であるため、樹脂蓋９はモールド樹脂１３と同等の比誘電率を有する。例えば、樹脂蓋９の材料としてモールド樹脂１３と同じエポキシ樹脂を用いる。
　続いて、本実施の形態の効果について説明する。図５は、モールド封止前後の電力増幅器の特性を示す図である。モールド封止の前後でＲＦ特性に差が生じることが分かる。そこで、本実施の形態では、押さえ治具１２により樹脂蓋９を伝送線路２に押圧した状態で半導体装置のＲＦ特性を検査する。樹脂蓋９の比誘電率は３～４であり、モールド樹脂１３と同等の比誘電率を有する。モールド樹脂１３の有無によって特性の変化が大きい伝送線路２の上を樹脂蓋９で覆うことで、伝送線路２の等価誘電率がフルモールド後の特性と同等となる。従って、モールド封止後のＲＦ特性をモールド封止前の測定で取得することができる。モールド封止前なので表面実装部品７ａ～７ｄを載せ替えて特性を調整することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。また、フルモールドを施した試作品と同等のＲＦ特性を持つ試作品を実験室で作製できるため、フルモールド工程を行う組立工場での作業時間を削減できる。
　また、第１の凹部１０に半導体チップ５及びワイヤ６を収納し、第２の凹部１１に表面実装部品７ａ～７ｄを収納するように樹脂蓋９を多層基板１に対して位置合わせする。このように半導体チップ５だけでなく、表面実装部品７ａ～７ｄも位置合わせガイドとして利用することで樹脂蓋９を高い位置合わせ精度で多層基板１に被せることができるため、伝送線路２を正確に樹脂蓋９で覆うことができる。
　図６は、実施の形態１に係る半導体装置の変形例を示す断面図である。樹脂蓋９を伝送線路２に押圧した状態のモジュールは、通常の樹脂封止後のモジュールと同等のＲＦ特性を持つ。そこで、樹脂蓋９を外した後にモールド封止しなくても、樹脂蓋９を多層基板１に接着剤等（図示せず）で接着してもよい。これにより、実験室で簡便に封止済試作品を作製することができる。このため、調整後、再度フルモールド工程を行う組立工場でのフルモールド作業が見込まれる場合は工程時間の削減も可能になる。
　なお、樹脂蓋９が柔らかいものだと伝送線路２に押圧した際に樹脂蓋９の形状が崩れ、多層基板１の表層のワイヤ６等に接触し、モジュールの特性に影響を与える可能性がある。従って、樹脂蓋９は硬いものであることが望ましい。
実施の形態２．
　図７は、実施の形態２に係るモールド封止前の半導体装置を示す上面図である。図８は図７のＩ－ＩＩに沿った断面図である。本実施の形態では、比誘電率４．５以上のソルダーレジスト１４が、半導体チップ５、ワイヤ６及び表面実装部品７ａ～７ｄの周囲数百μｍ程度の箇所を除いて多層基板１の表面側に積層されている。従って、比誘電率３～４のソルダーレジスト８と比誘電率４．５以上のソルダーレジスト１４の２層構造が伝送線路２の上に設けられている。その他の構成は実施の形態１と同様である。
　また、表面実装部品７ａ～７ｄの載せ替えが可能となるように、ソルダーレジスト１４と表面実装部品７ａ～７ｄの間にピンセットが入る程度の数百μｍ程度の隙間１５を空けておく。ソルダーレジスト１４の高さが表面実装部品７ａ～７ｄの高さと同程度であると、表面実装部品７ａ～７ｄをピンセットでつまみ載せ替えることが困難となる。このため、ソルダーレジスト１４の高さは、表面実装部品７ａ～７ｄの高さよりも低く、表面実装部品７ａ～７ｄの高さの半分程度であることが好ましい。例えば０６０３と呼ばれる表面実装部品の高さは０．３ｍｍであるため、ソルダーレジスト１４の高さは０．１５ｍｍ程度である。
　図９は、実施の形態２に係るモールド封止後の半導体装置を示す断面図である。半導体装置のＲＦ特性を評価し、表面実装部品７ａ～７ｄを載せ替えて特性を調整した後、ソルダーレジスト１４を残したまま表面をモールド樹脂１３で封止する。
　モールド前後で、伝送線路２のソルダーレジスト上に存在する比誘電率１の空気が比誘電率３～４のモールド樹脂１３に入れ替わる。このため、伝送線路２全体で見た等価誘電率の変動が起こり、ＲＦ特性の変動につながる。そこで、本実施の形態では、伝送線路２の上に比誘電率が高いソルダーレジスト１４を設けている。比誘電率が高い物質中では波長が短縮され、電界エネルギーの集中が起こる。このため、ソルダーレジスト１４を設けたことにより、ソルダーレジスト１４の上方の空気又はモールド樹脂１３の等価誘電率への影響が小さくなる。従って、ソルダーレジスト１４が無い場合と比べてモールド前後のＲＦ特性の変化を抑制することができる。よって、量産時のモールド封止製品に極めて近いＲＦ特性を持つサンプルを短期間に作製することができる。モールド封止前なので表面実装部品７ａ～７ｄを載せ替えて特性を調整することができる。この結果、ＲＦ特性を調整するための作業時間を大幅に短縮することができる。
　また、電界の強度は伝送線路２から上方へ離れるほど低くなるので、誘電率が変化する部分を伝送線路２から離すほど等価誘電率の変動を抑えることができる。そこで、ソルダーレジスト１４を、厚さ数十μｍ程度の通常のソルダーレジスト８より厚くし、表面実装部品７ａ～７ｄの高さの半分まで設けている。
　なお、伝送線路２以外の部分もモールド樹脂１３の塗布有無による若干の変化はあるので、ソルダーレジスト１４を設けることで定性的には特性は安定する方向へ向かう。しかし伝送線路２の部分と比較すると変動は小さく定量的な有効性はあまり期待できない。従って、伝送線路２の上以外の部分のソルダーレジスト１４は必須ではない。
　また、比誘電率３～４のソルダーレジスト８が無くても、比誘電率４．５以上のソルダーレジスト１４が表面実装部品７ａ～７ｄの高さの半分程度の厚みで積層されていれば、効果が得られる。
１　多層基板、２　伝送線路、５　半導体チップ、７ａ～７ｄ　表面実装部品、８，１４　ソルダーレジスト、９　樹脂蓋、１０　第１の凹部、１１　第２の凹部、１２　押さえ治具、１３　モールド樹脂、１５　隙間

Claims (9)

  1. 　基板の表面に伝送線路が設けられ、半導体チップと表面実装部品が基板の表面に実装され前記伝送線路により互いに接続された半導体装置を評価する方法であって、
    　前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、
    　前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で前記半導体装置の評価を行う工程とを備え、
    　前記樹脂蓋の比誘電率は３～４であることを特徴とする半導体装置の評価方法。
  2. 　基板の表面に伝送線路を形成する工程と、
    　前記基板の表面に半導体チップと表面実装部品を実装し、前記伝送線路により互いに接続する工程と、
    　前記半導体チップに対応する部分に設けられた第１の凹部と、前記表面実装部品に対応する部分に設けられた第２の凹部とを有する樹脂蓋を準備する工程と、
    　前記第１の凹部に前記半導体チップを収納し、前記第２の凹部に前記表面実装部品を収納するように前記樹脂蓋を位置合わせし、押さえ治具により前記樹脂蓋を前記伝送線路に押圧した状態で半導体装置の評価を行う工程とを備え、
    　前記樹脂蓋の比誘電率は３～４であることを特徴とする半導体装置の製造方法。
  3. 　前記評価を行った後に、比誘電率が３～４であるモールド樹脂により前記伝送線路、前記半導体チップ及び前記表面実装部品を封止する工程を更に備えることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記評価を行った後に前記樹脂蓋を前記基板に接着する工程を更に備えることを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 　基板と、
    　前記基板の表面に設けられた伝送線路と、
    　前記基板の表面に実装され、前記伝送線路により互いに接続された半導体チップ及び表面実装部品と、
    　前記伝送線路を覆うソルダーレジストと、
    　前記伝送線路、前記半導体チップ、前記表面実装部品及び前記ソルダーレジストを覆うモールド樹脂とを備え、
    　前記ソルダーレジストは比誘電率４．５以上のレジストを有することを特徴とする半導体装置。
  6. 　前記ソルダーレジストは、比誘電率３～４のレジストと前記比誘電率４．５以上のレジストの２層構造であることを特徴とする請求項５に記載の半導体装置。
  7. 　前記ソルダーレジストは前記表面実装部品の高さの半分まで設けられていることを特徴とする請求項５又は６に記載の半導体装置。
  8. 　前記表面実装部品と前記ソルダーレジストとの間に隙間が空いていることを特徴とする請求項５～７の何れか１項に記載の半導体装置。
  9. 　前記ソルダーレジストの高さは前記表面実装部品の高さよりも低いことを特徴とする請求項５～８の何れか１項に記載の半導体装置。
PCT/JP2022/026337 2022-06-30 2022-06-30 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置 WO2024004157A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022565874A JP7276627B1 (ja) 2022-06-30 2022-06-30 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置
PCT/JP2022/026337 WO2024004157A1 (ja) 2022-06-30 2022-06-30 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/026337 WO2024004157A1 (ja) 2022-06-30 2022-06-30 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
WO2024004157A1 true WO2024004157A1 (ja) 2024-01-04

Family

ID=86378089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/026337 WO2024004157A1 (ja) 2022-06-30 2022-06-30 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
JP (1) JP7276627B1 (ja)
WO (1) WO2024004157A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128982B1 (ja) * 1974-12-26 1976-08-23
JPS60105256A (ja) * 1983-04-20 1985-06-10 Toshiba Corp 混成集積回路の製造方法
JPH06216501A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びプリント配線板用部材
JPH09205320A (ja) * 1995-11-24 1997-08-05 Otsuka Chem Co Ltd 電子部品材料用樹脂組成物、電子部品の製造方法及び電子部品基板の設計方法
JP2001210752A (ja) * 2000-01-28 2001-08-03 Kyocera Corp 高周波半導体装置
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011007519A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 モジュール部品とその製造方法
WO2018159152A1 (ja) * 2017-03-03 2018-09-07 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128982B1 (ja) * 1974-12-26 1976-08-23
JPS60105256A (ja) * 1983-04-20 1985-06-10 Toshiba Corp 混成集積回路の製造方法
JPH06216501A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びプリント配線板用部材
JPH09205320A (ja) * 1995-11-24 1997-08-05 Otsuka Chem Co Ltd 電子部品材料用樹脂組成物、電子部品の製造方法及び電子部品基板の設計方法
JP2001210752A (ja) * 2000-01-28 2001-08-03 Kyocera Corp 高周波半導体装置
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011007519A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 モジュール部品とその製造方法
WO2018159152A1 (ja) * 2017-03-03 2018-09-07 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7276627B1 (ja) 2023-05-18
JPWO2024004157A1 (ja) 2024-01-04

Similar Documents

Publication Publication Date Title
KR101566597B1 (ko) 케이스형 전기 소자
US3996603A (en) RF power semiconductor package and method of manufacture
US6158116A (en) Radio frequency module and method for fabricating the radio frequency module
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US20120228755A1 (en) Semiconductor module and manufacturing method thereof
US6989587B2 (en) Semiconductor device and manufacturing the same
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
KR20160124323A (ko) 반도체 소자 패키지 및 그 제조방법
CN110663109A (zh) 半导体装置
US6791439B2 (en) Connection structure for high-frequency circuit substrate, manufacturing method thereof and high frequency circuit device
WO2024004157A1 (ja) 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置
US6903447B2 (en) Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching
GB2283855A (en) Microwave component having tailored operating characteristics and method of tailoring
US6404100B1 (en) Surface acoustic wave apparatus and method of manufacturing the same
EP2846351A2 (en) Radio frequency characteristics measurement jig device
JP2937948B2 (ja) 高周波モジュールおよび高周波モジュールの製造方法
RU2808223C1 (ru) Способ изготовления эластичной прокладки из фольгированного диэлектрика с монослоями алмаза для контактирующих устройств СВЧ-диапазона
JP4206185B2 (ja) 高周波半導体装置
JPH08506454A (ja) 電子チップ・キャリヤ・パッケージおよびその製造方法
WO2022252030A1 (en) Semiconductor package with shunt and patterned metal trace
KR100529927B1 (ko) 다중 칩 모듈 패키지 구조 및 그 제작방법
Giangu et al. Development and Experimental Results on LTCC Packages for Acoustic Wave Sensing Devices
Macatangay et al. Solder Extrusion Characterization Study on SiP Modules Inductors
CN113659944A (zh) 一种可以在片测试的载板式微波功率放大器
JP3274452B2 (ja) 高周波回路用パッケージ及びその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022565874

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22949430

Country of ref document: EP

Kind code of ref document: A1