KR20140047935A - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20140047935A KR20140047935A KR1020120114309A KR20120114309A KR20140047935A KR 20140047935 A KR20140047935 A KR 20140047935A KR 1020120114309 A KR1020120114309 A KR 1020120114309A KR 20120114309 A KR20120114309 A KR 20120114309A KR 20140047935 A KR20140047935 A KR 20140047935A
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- tin
- circuit board
- printed circuit
- indium
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명에 따른 인쇄회로기판은 일면에 접속패드를 갖는 베이스 기판 및 상기 접속패드 상에 형성된 스택(stack)범프를 포함하고, 상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며, 상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어질 수 있다.
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 소자의 고성능화에 따라 최근 저유전율 유전체(low-k dielectric)를 사용하는 미세 피치(pitch) 반도체 소자들이 등장하고 있다.
저유전율 유전체(low-k dielectric)는 반도체 소자 표면에 형성되어 소자로부터 인쇄회로기판 접속부까지 연결되는 구리(Cu) 도선들을 감싸고 있는 재료로써, 기존에 사용하던 이산화 규소(SiO2)에 대비하여 낮은 유전율로 인해 빠른 신호 전달이 가능한 물질이다.
그러나, 저유전율 유전체(low-k dielectric) 물질은 모두 기계적으로 매우 취약한 특성을 가지므로, 인쇄회로기판상에 반도체 소자를 실장하는 공정 중 리플로우(reflow) 공정에서 발생하는 열팽창계수 미스매치(CTE mismatch), 열역학적 사이클(thermal cycling) 등에 의해 반도체 소자 표면에 큰 스트레스(stress)가 걸리게 되면서 크랙(crack) 또는 딜라미네이션(delamination)이 발생하는 등의 많은 문제가 야기되고 있다.
한편, 종래 기술에 따른 반도체 플립칩 패키지 구조가 미국등록특허 제6774493호에 개시되어 있다.
본 발명의 일 측면은 반도체 소자 전극 및 접속패드에 걸리는 스트레스(stress)를 최소화할 수 있는 범프 구조를 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 측면은 반도체 소자와의 거리를 일정한 수준으로 유지하는 동시에 미세 피치(pitch)를 만족할 수 있는 범프 구조를 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 측면은 리플로우 시 솔더(solder) 퍼짐에 의한 단락을 방지할 수 있는 범프 구조를 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 인쇄회로기판은 일면에 접속패드를 갖는 베이스 기판 및 상기 접속패드 상에 형성된 스택(stack)범프를 포함하고, 상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며, 상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어질 수 있다.
이때, 상기 제1범프는 상기 제2범프보다 융점이 낮은 재질로 이루어질 수 있다.
또한, 상기 제2범프는 금속볼일 수 있다.
이때, 상기 금속볼은 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군으로부터 선택된 1종 이상일 수 있다.
또한, 상기 제2범프는 표면이 금속으로 둘러싸인 폴리머볼일 수 있다.
또한, 상기 제1범프는 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군으로부터 선택된 1종 이상일 수 있다.
또한, 상기 베이스 기판상에 형성되되, 상기 제2범프를 일부 노출시키는 개구부를 갖는 보호층을 더 포함할 수 있다.
또한, 본 발명에 따른 인쇄회로기판은 일면에 접속패드를 갖는 베이스 기판 및 상기 접속패드 상에 형성된 스택(stack)범프를 포함하고, 상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며, 상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어지고, 상기 제1범프는 상기 제2범프보다 융점이 낮은 재질로 이루어질 수 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법은 일면에 접속패드를 갖는 베이스 기판을 준비하는 단계 및 상기 접속패드상에 스택(stack)범프를 형성하는 단계를 포함하고, 상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며, 상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어질 수 있다.
이때, 상기 접속패드상에 스택(stack)범프를 형성하는 단계는 상기 베이스 기판상에 상기 접속패드를 노출하는 개구부를 갖는 레지스트를 형성하는 단계, 상기 개구부에 상기 제1범프 형성용 금속 페이스트를 충전하는 단계, 상기 금속 페이스트상에 상기 제2범프를 배치시키는 단계 및 리플로우(reflow) 공정을 수행하는 단계를 포함할 수 있다.
또한, 상기 제2범프는 금속볼일 수 있다.
이때, 상기 금속볼은 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군으로부터 선택된 1종 이상일 수 있다.
또한, 상기 제2범프는 표면이 금속으로 둘러싸인 폴리머볼일 수 있다.
또한, 상기 금속 페이스트는 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군으로부터 선택된 1종 이상일 수 있다.
또한, 상기 리플로우(reflow) 공정을 수행하는 단계 이후에 상기 레지스트를 제거하는 단계를 더 포함할 수 있다.
또한, 상기 제1범프는 상기 제2범프보다 융점이 낮은 재질로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 제1범프상에 상기 제1범프보다 경도 및 융점이 낮은 제2범프가 형성된 스택(stack)범프를 형성함으로써, 리플로우 시 용융 부위를 최소화하여 미세 피치(pitch)에서도 인접하는 스택(stack)범프와 접하여 단락되는 문제를 방지할 수 있는 효과가 있다.
또한, 본 발명은 기판의 접속패드에 접하는 제1범프를 제1범프상에 형성된 제2범프보다 경도가 낮은 무른 재질을 사용함으로써, 접속패드와 제2범프 사이의 변형이 용이하여 접속패드에 가해지는 응력을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 제1범프상에 상기 제1범프보다 융점이 낮은 제2범프가 형성된 스택(stack)범프를 형성함으로써, 리플로우(reflow) 시 제1범프만 용융하고 제2범프는 용융되지 않아 원래의 상태를 유지하여 이후 인쇄회로기판상에 실장되는 반도체 소자와의 간격을 일정 수준으로 유지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판으로서, 제2범프가 금속볼인 경우의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 인쇄회로기판으로서, 제2범프가 표면이 금속으로 둘러싸인 폴리머볼인 경우의 구조를 나타내는 도면이다.
도 3 내지 도 8은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 공정단면도이다.
도 9는 본 발명의 일 실시 예에 따른 인쇄회로기판에 반도체 소자가 실장된 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 인쇄회로기판으로서, 제2범프가 표면이 금속으로 둘러싸인 폴리머볼인 경우의 구조를 나타내는 도면이다.
도 3 내지 도 8은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 공정단면도이다.
도 9는 본 발명의 일 실시 예에 따른 인쇄회로기판에 반도체 소자가 실장된 구조를 나타내는 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판으로서, 제2범프가 금속볼인 경우의 구조를 나타내는 단면도이고, 도 2는 상기 제2범프가 표면이 금속으로 둘러싸인 폴리머볼인 경우의 구조를 나타내는 도면이다.
도 1을 참조하면, 본 실시 예에 따른 인쇄회로기판(100)은 접속패드(113)를 갖는 베이스 기판(110) 및 접속패드(113) 상에 형성된 스택(stack)범프(120)를 포함한다.
베이스 기판(110)은 절연층(111)에 접속패드(113)를 포함하는 1층 이상의 회로가 형성된 인쇄회로기판으로서, 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)의 절연층(111)에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
즉, 베이스 기판(110)은 다수의 절연층과 다수의 회로층이 적층되어 형성된 다층 인쇄회로기판일 수 있다.
본 실시 예에서는 상기 접속패드(113)를 포함하는 외층 회로는 베이스 기판(110)의 일면에 형성된 것으로 도시하였으나, 베이스 기판(110)의 양면에 형성되는 것 역시 가능하다 할 것이다.
상기 절연층으로는 수지 절연재가 사용될 수 있다. 상기 수지 절연재로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 접속패드(113)를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
본 실시 예에서 스택(stack)범프(120)는 도 1에 도시한 바와 같이, 접속패드(113)에 접하는 제1범프(121) 및 상기 제1범프(121)상에 형성된 제2범프(123)로 이루어질 수 있다.
본 실시 예에서 스택(stack)범프(120)는 두 개의 범프 즉, 제1범프(121)와 제2범프(123)로 이루어진 것으로 도시하고 있으나, 특별히 이에 한정되는 것은 아니며, 세 개 이상의 범프로 이루어지는 것 역시 가능하다 할 것이다.
본 실시 예에서 제1범프(121)는 제2범프(123)보다 경도가 낮은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 접속패드(113)에 접하는 제1범프(121)를 제2범프(123)보다 경도가 낮은 무른 재질을 사용하여 접속패드(113)와 제2범프(123) 사이의 변형이 용이하도록 함으로써, 접속패드(113)에 가해지는 응력을 감소시킬 수 있다.
또한, 본 실시 예에서 제1범프(121)는 제2범프(123)보다 융점이 낮은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 접속패드(113)에 접하는 제1범프(121)를 제2범프(123)보다 융점이 낮은 재질을 사용하고, 제1범프(121)만 용융될 수 있는 온도로 리플로우(reflow) 공정을 수행하면, 리플로우(reflow) 시 제2범프(123)는 용융되지 않고, 제1범프(121)만 용융하게 되어 용융 부위가 최소화됨으로써, 미세 피치(pitch)에서도 인접하는 스택(stack)범프(120)와 접하여 단락이 발생하는 문제를 해결할 수 있다.
또한, 상술한 바와 같이 리플로우(reflow) 시 제2범프(123)는 용융되지 않고, 제1범프(121)만 용융함으로써, 이후 인쇄회로기판(100) 상에 실장되는 반도체 소자(300, 도 9 참조)와의 간격을 일정 수준으로 유지할 수 있다.
이때, 본 실시 예에서는 제1범프(121)로 제2범프(123)보다 경도 및 융점이 모두 낮은 재질을 사용할 수도 있고, 또는, 경도만 낮은 재질 또는 융점만 낮은 재질을 사용하는 것 역시 가능하다.
본 실시 예에서 제1범프(121)로는 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군으로부터 선택된 1종 이상을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
구체적으로는 제1범프(121)로 상술한 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군 중 200℃ 이하의 융점을 갖고, 10 이하의 브리넬 경도(Brinell Hardness)를 갖는 것을 사용할 수 있다.
또한, 본 실시 예에서 제2범프(123)는 금속볼일 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 금속볼은 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군으로부터 선택된 1종 이상으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
구체적으로는 제2범프(123)로 상술한 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군 중 220℃ 내지 300℃ 범위 내의 융점을 갖고, 13 내지 16 범위 내의 브리넬 경도(Brinell Hardness)를 갖는 것을 사용할 수 있다.
도 2에 스택(stack)범프(220) 중 제2범프(223)가 상기 금속볼이 아닌, 표면이 금속(223b)으로 둘러싸인 폴리머볼(223a)이 사용된 인쇄회로기판(100) 구조가 도시되어 있다.
여기에서, 상기 폴리머볼(223a)로는 열경화성 수지 예로써, 폴리이미드(polyimide:PI), 폴리에스테르(polyester:PE), 폴리아미드(polyamide:PA) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 폴리머볼(223a)로 내열성 실리콘 고무(heat resistant silicon rubber) 등과 같은 합성 수지를 사용하는 것 역시 가능하다.
이러한 폴리머볼(223a)은 내열성 및 탄성을 가질 수 있으며, 이에 따라 상술한 금속볼을 제2범프(123)로 사용하는 경우와 비교하여 리플로우(reflow) 시 접속패드(112)로 가해지는 응력을 흡수하는 것이 용이하므로, 접속패드(113)에 가해지는 응력을 최소화할 수 있다.
이와 같이, 접속패드(113)에 가해지는 응력을 최소화함으로써, 크랙(crack) 또는 딜라미네이션(delamination) 등의 불량 발생을 방지할 수 있다.
또한, 폴리머볼(223a) 표면을 둘러싸고 있는 금속(223b)으로는 상술한 금속볼과 동일한 재질이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 도 1 및 도 2에 도시하지는 않았으나, 본 실시 예에 따른 인쇄회로기판(100)은 베이스 기판(110) 상에 형성되되, 상기 제2범프(123, 223)를 일부 노출시키는 개구부를 갖는 보호층(미도시)을 더 포함할 수 있다.
상기 보호층(미도시)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
인쇄회로기판의 제조방법
도 3 내지 도 8은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 공정단면도이다.
우선, 도 3을 살펴보면, 접속패드(113)를 갖는 베이스 기판(110)을 준비한다.
베이스 기판(110)은 절연층(111)에 접속패드(113)를 포함하는 1층 이상의 회로가 형성된 인쇄회로기판으로서, 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)의 절연층(111)에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
즉, 베이스 기판(110)은 다수의 절연층과 다수의 회로층이 적층되어 형성된 다층 인쇄회로기판일 수 있다.
본 실시 예에서는 상기 접속패드(113)를 포함하는 외층 회로는 베이스 기판(110)의 일면에 형성된 것으로 도시하였으나, 베이스 기판(110)의 양면에 형성되는 것 역시 가능하다 할 것이다.
또한, 접속패드(113)를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
다음, 도 4를 참조하면, 베이스 기판(110) 상에 접속패드(113)를 노출하는 개구부(150a)를 갖는 레지스트(150)를 형성한다.
이때, 상기 레지스트(150)를 형성하는 단계는 베이스 기판(110) 상에 레지스트(150)를 형성하는 단계와, 상기 형성된 레지스트(150) 상에 상기 개구부(150a)와 대응되는 부분이 패터닝된 마스크(미도시)를 배치시키는 단계와 노광 및 현상 공정을 포함하는 포토리소그라피 공법을 이용하여 상기 패터닝된 부분의 레지스트(150)를 제거하여 개구부(150a)를 형성하는 단계 및 상기 마스크(미도시)를 제거하는 단계를 포함할 수 있다.
여기에서, 상기 레지스트(150)는 감광성 레지스트일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 감광성 레지스트는 드라이 필름(Dry-Film:DF)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 5를 참조하면, 상기 개구부(150a)에 제1범프(121) 형성용 금속 페이스트(121′)를 충전한다.
여기에서, 상기 금속 페이스트(121′)는 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군으로부터 선택된 1종 이상을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
구체적으로는 제1범프(121)로 상술한 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군 중 200℃ 이하의 융점을 갖고, 10 이하의 브리넬 경도(Brinell Hardness)를 갖는 것을 사용할 수 있다.
다음, 도 6을 참조하면, 개구부(150a) 내에 충전된 금속 페이스트(121′) 상에 제2범프(123)를 배치시킨 후, 도 7과 같이 리플로우(reflow) 공정을 수행하여 스택(stack)범프(120)를 형성한다.
이때, 상기 리플로우(reflow) 공정은 제2범프(123)에는 영향을 주지 않고, 제1범프(121) 형성용 금속 페이스트(121′)만 용융될 정도의 분위기 온도에서 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다만, 상술한 바와 같이 제1범프(121) 형성용 금속 페이스트(121′)만 용융될 정도의 분위기 온도에서 리플로우(reflow) 공정을 수행하게 되면, 제2범프(123)는 원래의 형태를 유지한 채로 금속 페이스트(121′)가 용융 후 경화된 상태인 제1범프(121)에 의해 접속패드(113)와 결합하게 된다.
이와 같이, 제2범프(123)가 리플로우(reflow)에 의해 퍼지지 않고 원래 형태를 유지한 상태로 접속패드(113)와 결합할 수 있으므로, 본 실시 예에 따른 스택(stack)범프(120)는 일정 수준 이상의 높이를 가질 수 있다.
또한, 본 실시 예에서 제1범프(121)는 제2범프(123)보다 경도가 낮은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 접속패드(113)에 접하는 제1범프(121)를 제2범프(123)보다 경도가 낮은 무른 재질을 사용하여 접속패드(113)와 제2범프(123) 사이의 변형이 용이하도록 함으로써, 접속패드(113)에 가해지는 응력을 감소시킬 수 있다.
또한, 본 실시 예에서 제1범프(121)는 제2범프(123)보다 융점이 낮은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 접속패드(113)에 접하는 제1범프(121)를 제2범프(123)보다 융점이 낮은 재질을 사용하고, 이후 반도체 소자(300, 도 9 참조) 실장 시 제1범프(121)만 용융될 수 있는 온도로 리플로우(reflow) 공정을 수행하면, 제2범프(123)는 용융하지 않아 양옆으로 퍼지는 현상 없이 원래의 형태를 유지하고, 제1범프(121)만 용융함에 따라 용융 부위가 최소화됨으로써, 미세 피치(pitch)에서도 인접하는 스택(stack)범프(120)와 접하여 단락이 발생하는 문제를 해결할 수 있다.
또한, 상술한 바와 같이 제2범프(123)가 리플로우(reflow)에 의해 퍼지지 않고 원래 형태를 유지한 상태로 반도체 소자(300)와 접함으로써, 인쇄회로기판(100)과 반도체 소자(300)와의 간격을 일정 수준으로 유지할 수 있다.
이때, 본 실시 예에서는 제1범프(121)로 제2범프(123)보다 경도 및 융점이 모두 낮은 재질을 사용할 수도 있고, 또는, 경도만 낮은 재질 또는 융점만 낮은 재질을 사용하는 것 역시 가능하다.
또한, 본 실시 예에서 제2범프(123)는 금속볼일 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 금속볼은 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군으로부터 선택된 1종 이상으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
구체적으로는 제2범프(123)로 상술한 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군 중 220℃ 내지 300℃ 범위 내의 융점을 갖고, 13 내지 16 범위 내의 브리넬 경도(Brinell Hardness)를 갖는 것을 사용할 수 있다.
한편, 도 2에 도시한 바와 같이 제2범프(223)는 표면이 금속(223b)으로 둘러싸인 폴리머볼(223a)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 폴리머볼(223a)로는 열경화성 수지 예로써, 폴리이미드(polyimide:PI), 폴리에스테르(polyester:PE), 폴리아미드(polyamide:PA) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 폴리머볼(223a)로 내열성 실리콘 고무(heat resistant silicon rubber) 등과 같은 합성 수지를 사용하는 것 역시 가능하다.
이러한 폴리머볼(223a)은 내열성 및 탄성을 가질 수 있으며, 이에 따라 상술한 금속볼을 제2범프(123)로 사용하는 경우와 비교하여 리플로우(reflow) 시 접속패드(112)로 가해지는 응력을 흡수하는 것이 용이하므로, 접속패드(113)에 가해지는 응력을 최소화할 수 있다.
이와 같이, 접속패드(113)에 가해지는 응력을 최소화함으로써, 크랙(crack) 또는 딜라미네이션(delamination) 등의 불량 발생을 방지할 수 있다.
다음, 도 8을 참조하면, 레지스트(150)를 제거한다.
이때, 레지스트(150) 제거는 화학적 박리 또는 기계적 박리에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상술한 공정에 의해 제조된 인쇄회로기판(100)에 반도체 소자(300)가 실장된 구조가 도 9에 도시되어 있다.
도 9에 도시한 바와 같이, 반도체 소자(300)의 전극(301)에도 범프(310)가 형성되고, 범프(310)는 인쇄회로기판(100)의 스택(stack)범프(120)와 접할 수 있다.
이때, 상기 범프(310)는 스택(stack)범프(120)의 제1범프(121)와 마찬가지로, 스택(stack)범프(120)의 제2범프(123)보다 경도가 낮은 재질, 융점이 낮은 재질 또는 경도 및 융점이 모두 낮은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
다만, 상술한 바와 같이 반도체 소자(300)의 전극(301)에 형성된 범프(310)가 스택(stack)범프(120)의 제2범프(123)보다 경도가 낮은 재질, 융점이 낮은 재질 또는 경도 및 융점이 모두 낮은 재질로 이루어짐으로써, 리플로우(reflow) 시 제2범프(123)와 전극(301) 사이의 유연한 변형을 유도하여 반도체 소자(300)의 전극(301)에 가해지는 응력을 감소시킬 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 인쇄회로기판
110 : 베이스 기판
111 : 절연층
113 : 접속패드
120, 220 : 스택(stack)범프
121 : 제1범프
121′: 금속 페이스트
123, 223 : 제2범프
150 : 레지스트
150a : 개구부
223a : 폴리머볼
223b : 금속
300 : 반도체 소자
301 : 전극
310 : 범프
110 : 베이스 기판
111 : 절연층
113 : 접속패드
120, 220 : 스택(stack)범프
121 : 제1범프
121′: 금속 페이스트
123, 223 : 제2범프
150 : 레지스트
150a : 개구부
223a : 폴리머볼
223b : 금속
300 : 반도체 소자
301 : 전극
310 : 범프
Claims (16)
- 일면에 접속패드를 갖는 베이스 기판; 및
상기 접속패드 상에 형성된 스택(stack)범프
를 포함하고,
상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며,
상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어진 것을 특징으로 하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 제1범프는 상기 제2범프보다 융점이 낮은 재질로 이루어진 것을 특징으로 하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 제2범프는 금속볼인 것은 특징으로 하는 인쇄회로기판.
- 청구항 3에 있어서,
상기 금속볼은 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군으로부터 선택된 1종 이상인 것을 특징으로 하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 제2범프는 표면이 금속으로 둘러싸인 폴리머볼인 것을 특징으로 하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 제1범프는 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군으로부터 선택된 1종 이상인 것을 특징으로 하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 베이스 기판상에 형성되되, 상기 제2범프를 일부 노출시키는 개구부를 갖는 보호층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
- 일면에 접속패드를 갖는 베이스 기판; 및
상기 접속패드 상에 형성된 스택(stack)범프
를 포함하고,
상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며,
상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어지고,
상기 제1범프는 상기 제2범프보다 융점이 낮은 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
- 일면에 접속패드를 갖는 베이스 기판을 준비하는 단계; 및
상기 접속패드상에 스택(stack)범프를 형성하는 단계
를 포함하고,
상기 스택(stack)범프는 상기 접속패드에 접하는 제1범프 및 상기 제1범프 상에 형성된 제2범프로 이루어지며,
상기 제1범프는 상기 제2범프보다 경도가 낮은 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 접속패드상에 스택(stack)범프를 형성하는 단계는,
상기 베이스 기판상에 상기 접속패드를 노출하는 개구부를 갖는 레지스트를 형성하는 단계;
상기 개구부에 상기 제1범프 형성용 금속 페이스트를 충전하는 단계;
상기 금속 페이스트상에 상기 제2범프를 배치시키는 단계; 및
리플로우(reflow) 공정을 수행하는 단계
를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 10에 있어서,
상기 제2범프는 금속볼인 것은 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 11에 있어서,
상기 금속볼은 주석(Sn), 주석-은(Sn-Ag) 합금, 주석-구리(Sn-Cu) 합금, 주석-은-구리(Sn-Ag-Cu) 합금 및 주석-안티몬(Sn-Sb) 합금으로 이루어진 군으로부터 선택된 1종 이상인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 10에 있어서,
상기 제2범프는 표면이 금속으로 둘러싸인 폴리머볼인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 10에 있어서,
상기 금속 페이스트는 인듐(In), 인듐-납(In-Pb) 합금, 인듐-주석(In-Sn) 합금, 인듐-은(In-Ag) 합금, 주석-인듐-은(Sn-In-Ag) 합금, 주석-납-인듐(Sn-Pb-In) 합금 및 인듐-비스무트-주석(In-Bi-Sn) 합금으로 이루어진 군으로부터 선택된 1종 이상인 것을 특징으로 하는 인쇄회로기판
- 청구항 10에 있어서,
상기 리플로우(reflow) 공정을 수행하는 단계 이후에,
상기 레지스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 제1범프는 상기 제2범프보다 융점이 낮은 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120114309A KR20140047935A (ko) | 2012-10-15 | 2012-10-15 | 인쇄회로기판 및 그 제조방법 |
| TW102136907A TW201429328A (zh) | 2012-10-15 | 2013-10-14 | 印刷電路板及其製造方法 |
| CN201310482349.9A CN103731983A (zh) | 2012-10-15 | 2013-10-15 | 印刷电路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120114309A KR20140047935A (ko) | 2012-10-15 | 2012-10-15 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140047935A true KR20140047935A (ko) | 2014-04-23 |
Family
ID=50455866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120114309A KR20140047935A (ko) | 2012-10-15 | 2012-10-15 | 인쇄회로기판 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20140047935A (ko) |
| CN (1) | CN103731983A (ko) |
| TW (1) | TW201429328A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108463053B (zh) * | 2018-04-26 | 2020-02-18 | 歌尔股份有限公司 | 一种pcb板设计方法及pcb板 |
| CN109548320B (zh) * | 2018-12-29 | 2020-05-12 | 广州兴森快捷电路科技有限公司 | 具有阶梯式焊盘的线路板及其成型方法 |
| CN111715960B (zh) * | 2019-03-21 | 2022-06-17 | 中国科学院宁波材料技术与工程研究所 | 一种单晶焊点及其制备方法、电子组件 |
| CN110677991B (zh) * | 2019-09-19 | 2021-08-20 | 华为技术有限公司 | 封装结构、成品线路板、电子器件、电子设备及焊接方法 |
| CN110996232B (zh) * | 2019-11-22 | 2021-01-15 | 歌尔股份有限公司 | 一种发声装置单体及电子设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9510085D0 (en) * | 1995-05-18 | 1995-07-12 | Sherritt Inc | A connective medium and a process for connecting electronic devices to circuit boards |
| KR100398716B1 (ko) * | 2000-06-12 | 2003-09-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 |
| JP3866591B2 (ja) * | 2001-10-29 | 2007-01-10 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
| KR101138519B1 (ko) * | 2009-09-30 | 2012-04-25 | 삼성전기주식회사 | 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법 |
| KR102055459B1 (ko) * | 2010-08-02 | 2019-12-12 | 아토테크더치랜드게엠베하 | 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법 |
| KR101162507B1 (ko) * | 2010-11-22 | 2012-07-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치용 범프 및 그 제조 방법 |
| CN102357697A (zh) * | 2011-09-29 | 2012-02-22 | 北京时代民芯科技有限公司 | 一种提高cbga/ccga封装植球/柱回流焊后焊点熔点的方法 |
| CN102543939B (zh) * | 2012-01-05 | 2015-09-16 | 三星半导体(中国)研究开发有限公司 | 超细间距焊盘的叠层倒装芯片封装结构及其制造方法 |
-
2012
- 2012-10-15 KR KR1020120114309A patent/KR20140047935A/ko not_active Application Discontinuation
-
2013
- 2013-10-14 TW TW102136907A patent/TW201429328A/zh unknown
- 2013-10-15 CN CN201310482349.9A patent/CN103731983A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN103731983A (zh) | 2014-04-16 |
| TW201429328A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7674362B2 (en) | Method for fabrication of a conductive bump structure of a circuit board | |
| US7382057B2 (en) | Surface structure of flip chip substrate | |
| TWI496259B (zh) | 封裝裝置及其製造方法 | |
| US9549472B2 (en) | Printed circuit board, semiconductor device connection structure, and method of manufacturing a printed circuit board | |
| KR100969441B1 (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
| KR20140047935A (ko) | 인쇄회로기판 및 그 제조방법 | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| JP2012235174A (ja) | 回路配線を有する回路基板の製造方法、ならびに回路配線を有する半導体パッケージ | |
| US8143099B2 (en) | Method of manufacturing semiconductor package by etching a metal layer to form a rearrangement wiring layer | |
| KR20100120574A (ko) | 플립 칩 마이크로 범프 제조방법 | |
| US7053315B2 (en) | Junction structure and junction method for conductive projection | |
| US9659881B2 (en) | Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion | |
| JP5404513B2 (ja) | 半導体装置の製造方法 | |
| JP2006041401A (ja) | 半導体装置及びその製造方法 | |
| WO2011007519A1 (ja) | モジュール部品とその製造方法 | |
| JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
| US9066458B2 (en) | Fabricating method of circuit board and circuit board | |
| US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
| JP2011146490A (ja) | 回路基板及びその製造方法、半導体装置、並びに電子回路装置 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP5672769B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011061179A (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| JP2013102020A (ja) | 半導体パッケージ基板 | |
| JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |