KR101162507B1 - 반도체 장치용 범프 및 그 제조 방법 - Google Patents

반도체 장치용 범프 및 그 제조 방법 Download PDF

Info

Publication number
KR101162507B1
KR101162507B1 KR1020100116029A KR20100116029A KR101162507B1 KR 101162507 B1 KR101162507 B1 KR 101162507B1 KR 1020100116029 A KR1020100116029 A KR 1020100116029A KR 20100116029 A KR20100116029 A KR 20100116029A KR 101162507 B1 KR101162507 B1 KR 101162507B1
Authority
KR
South Korea
Prior art keywords
bump
photoresist
copper filler
semiconductor chip
bumps
Prior art date
Application number
KR1020100116029A
Other languages
English (en)
Other versions
KR20120054756A (ko
Inventor
이상목
김인태
김윤주
박성수
이정석
박진우
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100116029A priority Critical patent/KR101162507B1/ko
Publication of KR20120054756A publication Critical patent/KR20120054756A/ko
Application granted granted Critical
Publication of KR101162507B1 publication Critical patent/KR101162507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치용 범프 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩에 일체로 형성되는 범프에 별도의 폴리머 막을 입혀줌으로써, 범프의 크랙 방지 및 범프들간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 반도체 칩의 본딩패드에 도금 공정에 의하여 범프를 형성하되, 범프 공정중에 사용되는 포토레지스트 또는 패시베이션 막 재질을 이용하여 범프의 구리필러 표면에 절연성 폴리머 막을 입혀줌으로써, 범프에 대한 응력 집중을 분산시켜 범프에 크랙이 발생되는 것을 방지할 수 있고, 각 범프들이 절연성 폴리머 막들로 입혀진 상태이므로 범프들간의 브릿지 현상 등을 방지할 수 있으며, 또한, 범프의 형성 공정중에 사용된 포토레지스트를 제거하지 않고, 범프의 솔더에 대한 리플로우 공정을 진행함에 따라, 솔더가 구리필러쪽으로 흘러내리는 오버 플로우 현상을 방지할 수 있도록 한 반도체 장치용 범프 및 그 제조 방법을 제공하고자 한 것이다.

Description

반도체 장치용 범프 및 그 제조 방법{Bump for semiconductor device package and method for manufacturing the same}
본 발명은 반도체 장치용 범프 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩에 일체로 형성되는 범프에 별도의 폴리머 막을 입혀줌으로써, 범프의 크랙 방지 및 범프들간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 연결한 후, 반도체 칩과 와이어를 몰딩수지로 봉지시킨 구조로 제조된다.
이러한 반도체 패키지의 구성중, 기판과 반도체 칩의 본딩패드간을 연결하는 도전성 와이어는 소정의 길이를 갖기 때문에 실질적으로 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 특히 칩 적층시 도전성 와이어는 오히려 간섭 요인으로 작용함에 따라, 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 감안하여, 반도체 칩의 전극패드(=본딩패드)에 솔더 또는 금속 재질의 범프를 직접 형성하고, 이 범프를 매개로 반도체 칩들을 적층하거나, 반도체 칩과 기판을 전기적으로 연결시키는 반도체 패키지가 제안되고 있다.
여기서, 종래의 범프 구조를 첨부한 도 5를 참조로 설명하면 다음과 같다.
먼저, 반도체 칩(10, 실리콘 기판)위에 패시베이션 막(18)이 형성된다.
이때, 반도체 칩(10)상에 소정의 배열을 이루는 다수의 금속패드 즉, 본딩패드(12)상에는 패시베이션 막(18)이 도포되지 않는데, 그 이유는 본딩패드(12)상에 반도체 소자를 작동시키는 전압 등을 인가받기 위한 일종의 전극단자인 언더 범프 메탈(14,Under Bump Matal, 이하 금속패드로 칭함)이 형성되기 때문이다.
위와 같이, 상기 본딩패드(12)상에는 전극단자인 금속패드(14)가 형성된 후, 반도체 칩(10)상의 패시베이션 막(18) 위에 다시 제2패시베이션 막이 더 형성될 수 있으며, 이 제2패시베이션 막은 외부로부터의 기계적 충격, 수분, 각종 이물질 등을 차단하는 기능 외에 반도체 칩(10)의 전체 표면을 평탄화시키면서 각 금속패드(14)간의 절연 기능을 수행하게 된다.
이러한 상태에서, 상기 금속패드(14)에 전기적인 입출력단자가 되는 범프(30)를 형성하게 된다.
상기 범프(30)는 구리 도금 공정을 진행하여 금속패드(14)상에 소정의 높이로 형성되는 구리필러(32)와, 이 구리필러(30)의 상면에 일체로 형성되는 전도성 솔더(34)로 구성된다.
즉, 상기 범프를 형성하기 위하여, 금속패드(14)상에 구리필러(32)가 먼저 도금된 후, 그 위에 전도성 솔더(34)가 도금된다.
이렇게 반도체 칩의 본딩패드 즉, 본딩패드상에 형성된 일종의 전극단자인 금속패드상에 입출력수단인 구리필러(Cu pillar) 및 전도성 솔더로 이루어진 범프가 일체로 형성된 상태에서, 각 범프가 상부칩 또는 기판의 본딩영역 등에 본딩된다.
즉, 상부칩 또는 기판과 같은 상대부품의 본딩영역과 각 범프의 전도성솔더를 상호 접착시키되, 소정의 온도에서 가압하는 써멀 컴프레션 방식의 본딩 방법을 이용하여 상대부품을 범프의 전도성솔더에 접착시킴으로써, 반도체 칩간의 적층이 이루어지거나, 반도체 칩이 기판에 도전 가능하게 연결된다.
그러나, 상기와 같은 종래의 범프는 그 접착 과정에서 다음과 같은 문제점이 있었다.
첨부한 도 6의 (a)도면에서 보듯이, 써멀 컴프레션 방식에 의하여 각 범프가 상부칩 또는 기판 등과 같은 상대부품의 본딩영역 등에 본딩될 때, 상대부품(40)에 대한 가압력이 과다할 경우, 범프(30)의 구리필러(32)와 반도체 칩(10)의 금속패드(14)간의 접합 부분에 생기는 응력 집중 현상으로 인하여 구리필러 등에 크랙이 발생되는 단점이 있었다.
첨부한 도 6의 (b)도면에서 보듯이, 각 범프(30)들은 서로 파인 피치(fine pitch)를 이루며 형성된 상태이기 때문에 상대부품에 대한 가압력이 과다할 경우 각 범프(30)의 전도성솔더(34)가 옆으로 퍼지면서 서로 인접하는 범프(30)끼리 접촉하는 브릿지 현상이 발생되거나, 기타 금속 잔여물들이 범프(30)들에 동시에 닿아 브릿지되는 현상이 발생되는 단점이 있었다.
또한, 첨부한 도 6의 (c)도면에서 보듯이, 범프(30)의 솔더(34)를 고온에서 리플로우시키는 공정중, 솔더가 녹는 동시에 그 유동성에 의하여 흘러내리면서 서로 인접하는 범프(30)를 연결시키는 브릿지 현상이 발생되는 단점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 반도체 칩의 본딩패드에 도금 공정에 의하여 범프를 형성하되, 범프의 구리필러 표면에 별도의 절연성 폴리머 막을 입혀줌으로써, 응력 집중에 의한 범프의 크랙을 방지할 수 있고, 범프들간의 브릿지 현상 등을 방지할 수 있으며, 또한 범프의 솔더가 리플로우 공정중에 흘러내리는 것을 방지할 수 있도록 한 반도체 장치용 범프 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 반도체 칩과, 반도체 칩의 금속패드에 형성된 범프를 포함하는 반도체 장치에 있어서, 상기 범프를 소정 높이의 구리필러와, 이 구리필러의 상면에 일체로 도금되는 솔더로 구성하되, 상기 구리필러의 전체 표면에 걸쳐 절연성의 폴리머 막이 입혀진 것을 특징으로 하는 반도체 장치용 범프를 제공한다.
바람직하게는, 상기 폴리머 막은 반도체 칩의 본딩패드를 제외한 나머지 표면에 코팅되는 패시베이션 막과 동일한 재질로 입혀진 것임을 특징으로 한다.
더욱 바람직하게는, 상기 폴리머 막은 반도체 칩에 범프를 형성하는 과정중 포토리소그래피 과정에서 사용되는 포토레지스트 재질로 입혀진 것임을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 반도체 칩의 전체 표면에 포토레지스트를 코팅하는 단계와; 상기 포토레지스트에 대한 노광 및 디벨롭을 실시하여, 포토레지스트에 반도체 칩의 금속패드를 노출시키는 개구가 형성되도록 한 단계와; 노출된 금속패드에 소정 높이의 구리필러가 도금 공정에 의하여 형성되는 단계와; 구리필러의 상면에 도금 공정에 의하여 전도성 솔더가 형성되는 단계와; 포토레지스트가 존재하는 상태에서 상기 전도성 솔더에 대한 리플로우 공정을 진행하는 단계와; 구리필러의 표면에 인접한 포토레지스트의 일부를 제외하고 나머지 포토레지스트를 제거하는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치용 범프 제조 방법을 제공한다.
바람직하게는, 상기 구리필러의 표면에 인접한 포토레지스트까지 제거한 후, 구리필러의 표면에 별도의 패시베이션 막을 코팅하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 구리필러의 상면에 전도성 솔더를 도금할 때, 전도성 솔더의 상단이 포토레지스트의 높이보다 높은 머쉬룸 형상으로 도금되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 칩의 본딩패드에 도금 공정에 의하여 범프를 형성하되, 범프 공정중에 사용되는 포토레지스트 또는 패시베이션 막 재질을 이용하여 범프의 구리필러 표면에 절연성 폴리머 막을 입혀줌으로써, 범프에 대한 응력 집중을 분산시켜 범프에 크랙이 발생되는 것을 방지할 수 있고, 각 범프들이 절연성 폴리머 막들로 입혀진 상태이므로 범프들간의 브릿지 현상 등을 방지할 수 있다.
또한, 범프의 형성 공정중에 사용된 포토레지스트를 제거하지 않고, 범프의 솔더에 대한 리플로우 공정을 진행함에 따라, 솔더가 구리필러쪽으로 흘러내리는 오버 플로우 현상을 방지할 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 장치용 범프를 나타내는 개략적 단면도,
도 2는 본 발명의 제2실시예에 따른 반도체 장치용 범프를 나타내는 개략적 단면도,
도 3은 본 발명의 제3실시예에 따른 반도체 장치용 범프를 나타내는 개략적 단면도,
도 4는 본 발명의 제4실시예에 따른 반도체 장치용 범프를 나타내는 개략적 단면도,
도 5는 종래의 반도체 장치용 범프를 나타내는 단면도,
도 6은 종래의 반도체 장치용 범프의 문제점을 설명하기 위한 도면.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 반도체 칩에 형성되는 범프의 구리필러에 절연성의 폴리머 막을 입혀줌으로써, 범프에 대한 응력 집중을 분산시켜 범프에 크랙이 발생되는 것을 방지하고, 각 범프들간의 브릿지 현상 등을 방지할 수 있도록 한 점, 그리고 범프의 제조 공정중 솔더에 대한 리플로우를 포토레지스트가 존재하는 상태에서 진행하여 솔더가 흘러내리는 현상을 방지할 수 있도록 한 점에 주안점이 있다.
제1실시예
첨부한 도 1은 본 발명의 제1실시예에 따른 반도체 장치용 범프를 나타내는 개략적 단면도이다.
먼저, 반도체 칩(10)의 표면에 범프 형성을 위한 도전층(미도시됨)을 스퍼터링 공정을 통해 형성하고, 그 위에 포토레지스트(22)를 코팅한다.
이어서, 상기 포토레지스트(22)의 일부 영역 즉, 파인 피치를 이루는 범프(30)를 형성하기 위한 영역을 노광 및 디벨롭하여, 범프를 형성하기 위한 다수의 홈이 형성되도록 한다.
다음으로, 범프(30)를 형성하기 위한 전기도금 공정이 진행된다.
즉, 금속이온을 함유한 용액에 넣어진 상태에서 도전층에 전류를 통하게 하면, 금속이온이 반도체 칩(10)의 본딩패드 위에 형성된 금속패드(14) 상에 석출되면서 소정 단면적 및 높이를 갖는 범프(22)가 포토레지스트(22)의 홈내에 채워지며 형성된다.
대개, 상기 범프(30)는 금속 재질중 구리 또는 니켈 재질로 된 카파 필러(32)와 솔더(34)가 적층된 구조로 형성되는 바, 1차 도금에 의하여 포토레지스트(22)의 홈내에 카파 필러(32: copper filler)가 형성되고, 연속적인 2차 도금에 의하여 상대부품(상부칩 또는 마더보드 등)과의 도전 접합이 용이하게 이루어지도록 한 전도성 솔더(34)가 카파 필러(13)의 상면에 석출되며 형성된다.
다음으로, 상기 포토레지스트(22)를 제거함으로써, 반도체 칩(10)의 각 금속패드(14)마다 범프(30)가 돌출 형성되어지며, 각 범프(30)는 파인피치(fine pitch)를 이루면서 서로 독립적인 배열을 이루게 된다.
본 발명에 따르면, 상기 포토레지스트(22)를 제거함에 있어서, 구리필러(32)의 표면과 밀착된 부분의 포토레지스트(22) 일부를 제외하고, 나머지 부분의 포토레지스트(22)를 제거해줌으로써, 구리필러(32)의 표면 즉, 둘레면에 폴리머 막(20) 역할을 하게 되는 포토레지스트가 입혀지게 된다.
따라서, 적층대상의 칩 또는 기판 등과 같은 상대부품이 범프(30)를 가압하며 적층 부착될 때, 범프에 집중되는 응력 집중을 포토레지스트로 이루어진 폴리머 막(20)에서 분산시켜 범프에 크랙이 발생되는 것을 방지할 수 있고, 또한 각 범프(30)들의 구리필러(32)는 폴리머 막(20)에 의하여 절연된 상태이므로 범프간의 브릿지 현상 등을 방지할 수 있으며, 범프(30)의 솔더(34)에 대한 리플로우 공정시 솔더가 흘러내리는 것을 폴리머 막(20)에 차단시킬 수 있다.
제2실시예
본 발명의 제2실시예에 따른 반도체 장치용 범프는 제1실시예와 같이 포토레지스트를 이용한 포토리소그래피 공정 및 도금 공정을 통해 동일하게 형성되고, 폴리머 막(20) 구조 및 그 형성 과정은 제1실시예와 다르게 진행된다.
첨부한 도 2에서 보듯이, 반도체 칩(10)에 포토레지스트(22)가 코팅된 상태에서 노광 및 디벨롭을 거쳐 형성된 개구내에 구리필러(32) 및 솔더(34)를 도금 공정을 통하여 형성한 다음, 포토레지스트(22)를 완전히 제거한다.
이어서, 상기 범프(30)의 구리필러(32)의 표면, 즉 둘레면에 반도체 칩에 형성되는 패시베이션 막과 동일한 재질로 된 폴리머 막(20)을 코팅해준다.
한편, 패시베이션 막은 반도체 칩의 표면에 형성되는 것으로서, 외부로부터의 기계적 충격, 수분, 각종 이물질 등이 침투하는 것을 차단하고, 금속패드간의 쇼트 현상을 방지하는 절연 역할을 하는 바, 이러한 기능의 패시베이션 막 재질을 범프의 구리필러(32) 표면에 입혀주게 된다.
따라서, 제1실시예와 마찬가지로 범프에 집중되는 응력 집중을 패시베이션 막 재질로 된 폴리머 막(20)에서 분산시켜 범프에 크랙이 발생되는 것을 방지할 수 있고, 또한 범프간의 브릿지 현상 등을 방지할 수 있으며, 범프(30)의 솔더(34)에 대한 리플로우 공정시 솔더가 흘러내리는 것을 폴리머 막(20)에 차단시킬 수 있다.
제3실시예
본 발명의 제3실시예에 따른 반도체 장치용 범프는 제1실시예와 같이 포토레지스트를 이용한 포토리소그래피 공정 및 도금 공정을 통해 동일하게 형성되고, 범프의 솔더에 대한 리플로우 공정을 포토레지스트가 존재하는 상태에서 진행하는 공정 상의 특징이 있다.
즉, 첨부한 도 3에서 보듯이, 반도체 칩(10)에 포토레지스트(22)가 코팅된 상태에서 노광 및 디벨롭을 거쳐 형성된 개구내에 구리필러(32) 및 솔더(34)를 도금 공정을 통하여 형성한 다음, 일단 포토레지스트(22)를 제거하지 않는다.
이때, 상기 구리필러(32)의 상면에 전도성 솔더(34)를 도금할 때, 전도성 솔더(34)의 상단이 포토레지스트(22)의 높이보다 높은 머쉬룸 형상으로 도금되도록 함으로써, 범프의 높이를 높일 수 있고, 범프(30)가 기판 또는 적층 대상의 칩과 같은 상대부품과 보다 용이하게 접합될 수 있도록 한다.
이어서, 포토레지스트(22)가 존재하는 상태에서 범프(30)의 솔더(34)에 대한 리플로우 공정이 진행한 후, 포토레지스트(22)를 제거해준다.
종래에는 포토레지스트(22)를 제거한 후, 범프(30)의 솔더(34)에 대한 리플로우가 이루어짐에 따라, 솔더(34)가 구리필러(32)를 타고 흘러내리는 오버 플로우 현상이 발생되는 단점이 있었지만, 본 발명에서는 포토레지스트(22)가 존재하는 상태에서 범프(30)의 솔더(34)에 대한 리플로우 공정이 진행됨에 따라, 솔더(34)가 구리필러(32)쪽으로 흘러내리는 것을 포토레지스트(22)에서 차단해주는 역할을 하게 된다.
제4실시예
본 발명의 제4실시예에 따른 반도체 장치용 범프는 제1실시예와 같이 포토레지스트를 이용한 포토리소그래피 공정 및 도금 공정을 통해 동일하게 형성되고, 범프의 솔더 형성 과정 및 리플로우 공정을 포토레지스트가 존재하는 상태에서 진행하는 공정 상의 특징이 있다.
즉, 첨부한 도 4에서 보듯이, 반도체 칩(10)에 포토레지스트(22)가 코팅된 상태에서 노광 및 디벨롭을 거쳐 형성된 개구내에 구리필러(32)를 도금 공정을 통하여 형성한 다음, 그 위에 솔더를 도금하지 않고, 솔더페이스트 상태로 충진해주고, 마찬가지로 포토레지스트(22)를 제거하지 않는다.
이어서, 상기 구리필러(32)의 상면에 충진된 전도성 솔더(34) 페이스트에 대한 리플로우 공정을 포토레지스트(22)가 존재하는 상태에서 진행한 후, 포토레지스트(22)를 제거해준다.
따라서, 제3실시예와 마찬가지로 포토레지스트(22)가 존재하는 상태에서 범프(30)의 솔더(34)에 대한 리플로우 공정이 진행됨에 따라, 솔더(34)가 구리필러(32)쪽으로 흘러내리는 것을 포토레지스트(22)에서 차단해주는 역할을 하게 된다.
10 : 반도체 칩
12 : 본딩패드
14 : 금속패드
20 : 폴리머 막
22 : 포토레지스트
30 : 범프
32 : 구리필러
34 : 전도성 솔더

Claims (6)

  1. 삭제
  2. 반도체 칩(10)과, 반도체 칩(10)의 금속패드(12)에 형성된 범프를 포함하는 반도체 장치에 있어서,
    상기 범프(30)를 소정 높이의 구리필러(32)와, 이 구리필러(32)의 상면에 일체로 도금되는 솔더(34)로 구성하되, 상기 구리필러(32)의 전체 표면에 걸쳐 절연성의 폴리머 막(20)이 입혀지되,
    상기 폴리머 막(20)은 반도체 칩의 본딩패드를 제외한 나머지 표면에 코팅되는 패시베이션 막과 동일한 재질로 입혀진 것임을 특징으로 하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 폴리머 막(20)은 반도체 칩에 범프를 형성하는 과정중 포토리소그래피 과정에서 사용되는 포토레지스트 재질로 입혀진 것임을 특징으로 하는 반도체 장치.
  4. 삭제
  5. 반도체 칩(10)의 전체 표면에 포토레지스트(22)를 코팅하는 단계와;
    상기 포토레지스트(22)에 대한 노광 및 디벨롭을 실시하여, 포토레지스트(22)에 반도체 칩(10)의 금속패드(14)를 노출시키는 개구가 형성되도록 한 단계와;
    노출된 금속패드(14)에 소정 높이의 구리필러(32)가 도금 공정에 의하여 형성되는 단계와;
    구리필러(32)의 상면에 도금 공정에 의하여 전도성 솔더(34)가 형성되는 단계와;
    포토레지스트(22)가 존재하는 상태에서 상기 전도성 솔더(34)에 대한 리플로우 공정을 진행하는 단계와;
    구리필러(32)의 표면과 인접하여 폴리머 막(20) 역할을 하게 되는 포토레지스트(22)의 일부를 제외하고, 나머지 포토레지스트를 제거하는 단계;
    를 포함하되,
    상기 구리필러(32)의 표면과 인접한 포토레지스트(22)까지 제거한 후, 폴리머 막(20) 역할을 하도록 구리필러(32)의 표면을 패시베이션 막 재질로 코팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치용 범프 제조 방법.
  6. 청구항 5에 있어서,
    상기 구리필러(32)의 상면에 전도성 솔더(34)를 도금할 때, 전도성 솔더(34)의 상단이 포토레지스트(22)의 높이보다 높은 머쉬룸 형상으로 도금되는 것을 특징으로 하는 반도체 장치용 범프 제조 방법.
KR1020100116029A 2010-11-22 2010-11-22 반도체 장치용 범프 및 그 제조 방법 KR101162507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100116029A KR101162507B1 (ko) 2010-11-22 2010-11-22 반도체 장치용 범프 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100116029A KR101162507B1 (ko) 2010-11-22 2010-11-22 반도체 장치용 범프 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120054756A KR20120054756A (ko) 2012-05-31
KR101162507B1 true KR101162507B1 (ko) 2012-07-05

Family

ID=46270455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116029A KR101162507B1 (ko) 2010-11-22 2010-11-22 반도체 장치용 범프 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101162507B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140047935A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245288A (ja) 2005-03-03 2006-09-14 Casio Micronics Co Ltd バンプの形成方法及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245288A (ja) 2005-03-03 2006-09-14 Casio Micronics Co Ltd バンプの形成方法及び半導体装置

Also Published As

Publication number Publication date
KR20120054756A (ko) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101905334B1 (ko) 반도체 패키징 방법 및 전자 디바이스
US9935072B2 (en) Semiconductor package and method for manufacturing the same
US7820543B2 (en) Enhanced copper posts for wafer level chip scale packaging
US7239021B2 (en) Stacked chip semiconductor device and method for manufacturing the same
CN108695264B (zh) 半导体器件
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
CN109390306A (zh) 电子封装件
US8441127B2 (en) Bump-on-trace structures with wide and narrow portions
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
TWI782950B (zh) 半導體裝置
KR101624855B1 (ko) 멀티칩 모듈 타입의 웨이퍼 레벨 팬아웃 패키지 및 이의 제조 방법
US20120146206A1 (en) Pin attachment
KR101185454B1 (ko) 칩 적층형 반도체 패키지
KR101162507B1 (ko) 반도체 장치용 범프 및 그 제조 방법
CN103915397B (zh) 多裸晶、高电流晶圆级封装
KR20120064601A (ko) 반도체 소자 및 그 제조 방법
KR101332865B1 (ko) 팬-인 타입 반도체 장치
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
KR101804568B1 (ko) 반도체 패키지 및 그 제조방법
KR101162504B1 (ko) 반도체 장치용 범프 및 그 형성 방법
KR101176349B1 (ko) 칩 적층형 반도체 장치 및 그 제조 방법
KR101300574B1 (ko) 반도체 장치 제조 방법
TWI538129B (zh) 利用細長的遮罩開口在基板上形成窄互連位置的半導體裝置及方法
KR101209473B1 (ko) 반도체 패키지 제조용 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7