KR101138519B1 - 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법 - Google Patents

도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101138519B1
KR101138519B1 KR1020090093189A KR20090093189A KR101138519B1 KR 101138519 B1 KR101138519 B1 KR 101138519B1 KR 1020090093189 A KR1020090093189 A KR 1020090093189A KR 20090093189 A KR20090093189 A KR 20090093189A KR 101138519 B1 KR101138519 B1 KR 101138519B1
Authority
KR
South Korea
Prior art keywords
melting point
low melting
point metal
conductive paste
circuit board
Prior art date
Application number
KR1020090093189A
Other languages
English (en)
Other versions
KR20110035457A (ko
Inventor
황준오
목지수
이응석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090093189A priority Critical patent/KR101138519B1/ko
Priority to US12/656,019 priority patent/US20110073252A1/en
Priority to CN201010124715XA priority patent/CN102031080A/zh
Publication of KR20110035457A publication Critical patent/KR20110035457A/ko
Application granted granted Critical
Publication of KR101138519B1 publication Critical patent/KR101138519B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0221Insulating particles having an electrically conductive coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

본 발명은 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것으로서, 폴리머 파우더 및 상기 폴리머 파우더의 표면에 차례로 구비되며 서로 다른 융점을 갖는 제1 저융점 금속 및 제2 저융점 금속을 포함하는 도전성 분말 입자; 및 상기 도전성 분말 입자에 혼합된 바인더;를 포함하는 도전성 페이스트를 제공하고, 또한 본 발명은 상기 도전성 페이스트를 이용한 인쇄회로기판의 제조방법을 제공한다.
도전성 페이스트, 인쇄회로기판, 저융점 금속

Description

도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법{Conductive paste and manufacturing method for printed circuit board using thereof}
본 발명은 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것으로서, 융점이 서로 다른 2종의 저융점 금속을 포함하는 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.
현재 전자 제품의 박형화 및 기능화로 인하여 인쇄회로기판(Printed Circuit Board)에는 더 많은 수의 수동소자와 고밀도 및 다층의 패키지가 실장되고 있으며 이러한 추세는 향후에도 지속될 것이다.
기본적으로 인쇄 회로기판은 인쇄회로원판에 전기 배선의 회로 설계에 따라 각종 전자 부품을 연결하거나 부품을 지지하는 역할을 수행해 왔다. 그리고 기판의 층간 신호 및 전력을 보내는 방법으로 드릴 및 도금법이 가장 널리 사용되고 있다. 하지만 층간 신호를 연결하기 위해 사용되는 홀의 수가 많아지고 박판형 PCB가 제조될 경우 드릴 및 도금법 보다는 범프를 형성하여 층간 신호 전달하는 공법 이 더 큰 장점이 있다.
상기 범프를 형성하기 위해 일반적으로 사용되는 도전성 페이스트의 재료로서는 Ag와 같은 도전성 파우더에 바인더 역할을 하는 에폭시 레진의 혼합물이 주로 사용된다.
종래의 인쇄회로기판을 제조하는 방법 가운데, 동박(Cu foil) 상에 상기한 재료로 이루어진 도전성 페이스트로 범프를 형성한 뒤, 상기 범프를 관통하는 절연층을 적층하고 나서, 절연층 상부에 동박을 적층한 후, 가열 및 가압하는 방법을 이용하여 고밀도 인쇄회로기판을 제조하는 방법이 이용되고 있다. 이를 B2it 공법이라 하는데, 이러한 공법을 이용하게 되면 층간 도통을 위한 비아를 간편하게 형성할 수 있어 제조 효율을 높일 수 있게 된다.
이러한 도전성 페이스트를 이용한 층간 접속은, 동박과 Ag 파우더 입자 간의 기계적 연결에 의해 이루어진다.
즉, 고온과 고압으로 동박에 힘을 가할 경우 동박의 표면 프로파일을 따라 Ag 파우더들이 들어간다. 압력 정도에 따라 Ag 파우더의 움직임에 차이가 발생하며 바인더의 양에 따라서도 밀착력에 영향을 받는다.
그러나, 이러한 종래의 도전성 페이스트를 이용한 인쇄회로기판의 제조방법은, 동박과 범프의 밀착력에 따른 열충격시 저항변화율, 범프 무너짐, 그리고 층간 절연거리에 관한 문제점이 있다.
즉, 도전성 페이스트와 동박 사이의 밀착력이 확보되지 않아 열충격시 저항이 상승하고 전기적 도통이 안될 가능성이 있다. 그리고, 절연층의 관통시 비저항 을 높이기 위해 파우더의 양을 늘리는 경우 범프 무너짐이 발생하며 다층 기판을 일괄 적층으로 구현하는 경우 층간 절연거리 확보가 불가능하다. 비저항을 낮추기 위해선 파우더의 함량을 많이 높여야 하며 그렇게 될 경우 역으로 가압시 범프가 잘 눌리지 않아 층간 절연거리가 높아지며 지나친 압력에 의해 범프 크랙이 발생할 수도 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 융점이 서로 다른 2종의 저융점 금속을 포함하는 도전성 페이스트를 이용하여 범프를 형성함으로써, 범프의 밀착력과 전기전도도를 향상시키고 절연거리를 확보할 수 있는 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 도전성 페이스트는, 폴리머 파우더 및 상기 폴리머 파우더의 표면에 차례로 구비되며 서로 다른 융점을 갖는 제1 저융점 금속 및 제2 저융점 금속을 포함하는 도전성 분말 입자; 및 상기 도전성 분말 입자에 혼합된 바인더;를 포함할 수 있다.
여기서, 상기 폴리머 파우더는 열가소성 폴리머로 이루어질 수 있다.
또한, 상기 폴리머 파우더는 180℃~200℃의 융점을 가질 수 있다.
또한, 상기 폴리머 파우더는, 구형, 타원형, 판상형, ∞형 및 다면체 중 어느 하나의 형상을 가질 수 있다.
또한, 상기 제1 저융점 금속은, 160℃~220℃의 융점을 가질 수 있다.
또한, 상기 제1 저융점 금속은, SnZn9, SnZn8Bi3 및 SnIn8 .0Ag3 .5Bi0 .5 중 어느 하나로 이루어질 수 있다.
또한, 상기 제2 저융점 금속은, 상기 제1 저융점 금속 보다 낮은 융점을 가질 수 있다.
또한, 상기 제2 저융점 금속은, 85℃~150℃의 융점을 가질 수 있다.
또한, 상기 제2 저융점 금속은, SnBi57Ag1, SnBi58 및 SnIn52 중 어느 하나로 이루어질 수 있다.
또한, 상기 바인더는, 에폭시 수지 또는 페놀 수지를 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 인쇄회로기판의 제조방법은, 제1 기판 상에, 폴리머 파우더 및 상기 폴리머 파우더의 표면에 차례로 구비되며 서로 다른 융점을 갖는 제1 저융점 금속 및 제2 저융점 금속을 포함하는 도전성 분말 입자, 및 상기 도전성 분말 입자에 혼합된 바인더를 포함하는 도전성 페이스트를 인쇄하는 단계; 상기 도전성 페이스트를 건조시키는 단계; 상기 제1 기판 상에 상기 도전성 페이스트를 관통하는 절연층을 형성하는 단계; 및 상기 절연층 상에 제2 기판을 적층 및 가압하는 단계;를 포함할 수 있다.
여기서, 상기 도전성 분말 입자는, 상기 폴리머 파우더의 표면에 제1 저융점 금속 및 제2 저융점 금속을 차례로 코팅하여 형성된 것일 수 있다.
또한, 상기 폴리머 파우더는 열가소성 폴리머로 이루어질 수 있다.
또한, 상기 폴리머 파우더는 180℃~200℃의 융점을 가질 수 있다.
또한, 상기 폴리머 파우더는, 구형, 타원형, 판상형, ∞형 및 다면체 중 어느 하나의 형상을 가질 수 있다.
또한, 상기 제1 저융점 금속은, 160℃~220℃의 융점을 가질 수 있다.
또한, 상기 제1 저융점 금속은, SnZn9, SnZn8Bi3 및 SnIn8 .0Ag3 .5Bi0 .5 중 어느 하나로 이루어질 수 있다.
또한, 상기 제2 저융점 금속은, 상기 제1 저융점 금속 보다 낮은 융점을 가질 수 있다.
또한, 상기 제2 저융점 금속은, 85℃~150℃의 융점을 가질 수 있다.
또한, 상기 제2 저융점 금속은, SnBi57Ag1, SnBi58 및 SnIn52 중 어느 하나로 이루어질 수 있다.
또한, 상기 제1 저융점 금속은 상기 제2 저융점 금속보다 큰 두께를 가질 수 있다.
또한, 상기 도전성 페이스트를 인쇄하는 단계에서, 상기 도전성 페이스트는 원뿔 형상으로 인쇄할 수 있다.
또한, 상기 도전성 페이스트를 건조시키는 단계에서, 상기 건조 공정을 상기 제2 저융점 금속의 용융 온도에서 수행하여, 상기 제2 저융점 금속을 용융시킬 수 있다.
또한, 상기 제2 기판을 적층 및 가압하는 단계에서, 상기 가압 공정을 상기 제1 저융점 금속의 용융 온도에서 수행하여, 상기 제1 저융점 금속을 용융시킬 수 있다.
또한, 상기 제1 기판 및 제2 기판은 동박으로 이루어질 수 있다.
또한, 상기 절연층을 형성하는 단계에서, 상기 절연층은 상기 도전성 페이스트 보다 낮은 두께를 가질 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법에 의하면, 폴리머 파우더의 표면에 융점이 서로 다른 제1 및 제2 저융점 금속이 차례로 코팅된 도전성 페이스트를 이용하여 범프를 형성함으로써, 상기 범프의 건조 및 가압 공정에서 제2, 제1 저융점 금속 및 폴리머 파우더가 순차적으로 반응하여 범프의 밀착력과 전기 전도도를 향상시킬 수 있고, 층간 절연거리를 확보할 수 있다.
또한, 본 발명은 도전성 페이스트 내에 금속간 화합물이 형성됨으로써 경도가 우수한 범프를 얻을 수 있으며, 이로 인해 절연층의 범프 관통이 용이한 장점이 있다.
본 발명에 따른 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법에 대하여 상세히 설명한다.
먼저, 도 1은 본 발명의 실시예에 따른 도전성 페이스트를 도식적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 도전성 페이스트(60)는, 폴리머 파우더(10) 및 상기 폴리머 파우더(10)의 표면에 차례로 구비되며, 서로 다른 융점을 갖는 제1 저융점 금속(20) 및 제2 저융점 금속(30)을 포함하는 도전성 분말 입자(40)와, 상기 도전성 분말 입자(40)에 혼합된 바인더(50)를 포함한다.
상기 도전성 분말 입자(40)는, 상기 폴리머 파우더(10)의 표면에 제1 저융점 금속(20) 및 제2 저융점 금속(30)을 차례로 코팅함으로써 형성될 수 있다.
상기 제1 및 제2 저융점 금속(20,30)의 코팅 방식으로는 고온 스프레이 방식 등이 이용될 수 있다.
본 발명의 실시예에 따른 도전성 페이스트(60)는, 상기 폴리머 파우더(10), 제1 및 제2 저융점 금속(20,30)을 포함하는 상기 도전성 분말 입자(40)에 바인더(50)를 소정의 비율로 균일하게 혼합함으로써 제조될 수 있다.
여기서, 상기 폴리머 파우더(10)는 180℃~200℃의 융점(melting point)을 갖는 열가소성 폴리머로 이루어질 수 있다.
또한, 상기 폴리머 파우더(10)는 0.1㎛~5㎛의 크기를 가질 수 있으며, 구형 의 형상을 가질 수 있다. 상기 폴리머 파우더(10)의 형상은, 상기한 구형에 한정되는 것은 아니며 타원형, 판상형, ∞형 또는 다면체 등과 같은 다양한 형상을 가질 수도 있다.
상기 폴리머 파우더(10)의 표면에 코팅된 상기 제1 저융점 금속(20)은, 160℃~220℃의 융점을 갖는 금속으로 이루어질 수 있다.
이때 상기 제1 저융점 금속(20)의 예로서, SnZn9, SnZn8Bi3, 또는 SnIn8.0Ag3.5Bi0.5 등이 이용될 수 있다.
상기한 제1 저융점 금속(20)의 재료들 중에서, SnZn9은 199℃의 융점을 갖고, SnZn8Bi3는 191℃~198℃의 융점을 가지며, SnIn8 .0Ag3 .5Bi0 .5는 197℃~208℃의 융점을 갖는다.
상기 제1 저융점 금속(20)은 0.1㎛~10㎛의 두께를 가질 수 있다.
상기 제1 저융점 금속(20)의 표면에 코팅된 제2 저융점 금속(30)은, 상기 제1 저융점 금속(20)보다 낮은 융점을 갖는 금속으로 이루어질 수 있으며, 85℃~150℃의 융점을 갖는 금속으로 이루어질 수 있다.
상기 제2 저융점 금속(30)의 예로서, SnBi57Ag1, SnBi58 또는 SnIn52 등이 이용될 수 있다.
상기한 제2 저융점 금속(30)의 재료들 중에서, SnBi57Ag1은 137℃~139℃의 융점을 갖고, SnBi58는 138℃의 융점을 가지며, SnIn52은 118℃의 융점을 갖는다.
상기 제2 저융점 금속(30)은 0.1㎛~10㎛의 두께를 가질 수 있다.
상기한 바와 같이 서로 다른 융점을 갖는 제1 및 제2 저융점 금속(20,30)을 사용하는 이유는, 상기 도전성 페이스트(60)로 형성되는 범프의 건조 및 가압(press) 공정 온도가 서로 상이하며, 상기 건조 및 가압 시 도전성 페이스트(60)에 인가되는 외부 온도에 최적으로 반응시키기 위해서이다.
즉, 상기 범프의 건조 공정은 상기 제2 저융점 금속(30)의 용융 온도인 85℃~150℃의 온도에서 수행되고, 가압 공정은 상기 제1 저융점 금속(20)의 용융 온도인 160℃~220℃의 온도에서 수행된다.
또한, 도전성 분말 입자(40)의 내부에 폴리머 파우더(10)를 사용함으로써, 도전성 분말 입자(40)의 재료비를 절감할 수 있으며, 200℃ 정도의 융점을 갖는 폴리머 파우더(10)를 적용하여 기판에서 필요로 하는 층간 절연거리 확보를 가능하게 할 수 있다.
상기 폴리머 파우더(10) 표면에 융점이 서로 다른 2종의 제1 및 제2 저융점 금속(20,30)이 차례로 코팅된 도전성 분말 입자(40)와 혼합되는 상기 바인더(50)는, 에폭시(epoxy) 수지 또는 페놀(phenol) 수지 등을 포함할 수 있다.
기존의 Ag 파우더를 포함하는 도전성 페이스트가 바인더에 의존하고 기계적 접합을 통해 전기 전도도 및 밀착력을 확보했다면, 상술한 바와 같은 본 발명의 실시예에 따른 도전성 페이스트(60)는 바인더(50) 뿐만 아니라 금속간화합물(inter-metallic compound) 형성이 가능한 페이스트이다.
특히, 본 발명의 실시예에 따른 도전성 페이스트(60)는 융점이 서로 다른 2 종의 제1 및 제2 저융점 금속(20,30)을 포함함으로써, 범프 건조 및 가압 공정에서 제2, 제1 저융점 금속(30,20) 및 폴리머 파우더(10)가 순차적으로 반응하여 범프의 밀착력과 전기 전도도를 향상시킬 수 있고, 절연거리를 확보할 수 있다.
다음으로, 도 2는 본 발명의 실시예에 따른 도전성 페이스트가 기판 상에서 건조될 때의 반응을 나타낸 도면이고, 도 3은 본 발명의 실시예에 따른 도전성 페이스트가 기판 상에서 가압될 때의 반응을 나타낸 도면이다.
먼저 도 2를 참조하면, 동박(foil) 등으로 이루어진 제1 기판(100) 상에 도전성 페이스트(60)를 인쇄한 후, 상기 도전성 페이스트(60)를 85℃~150℃의 온도에서 건조시킨다.
상기한 수치의 온도 조건하에서 건조 공정이 진행됨에 따라, 상기 도전성 분말 입자(40)의 최외층에 배치된 상기 제2 저융점 금속(30)이 용융하여 인접한 제2 저융점 금속(30)간 결합이 발생하며, 상기 바인더(50)의 일부도 경화된다.
그리고, 동박 등으로 이루어진 상기 제1 기판(100)과 상기 제2 저융점 금속(30) 간에도 결합이 발생하면서 제1 기판(100)과 도전성 분말 입자(40) 간의 밀착력이 확보되고 전기전도도 또한 향상될 수 있다.
상기 건조 공정이 완료됨에 따라, 일부 경화된 바인더(50)에 의해서 생긴 경도 뿐만 아니라 인접한 제2 저융점 금속(30) 간의 상호 결합을 통해 단단한 결합력을 갖는 금속간 화합물이 형성됨으로써 경도가 우수한 범프를 얻을 수 있게 된다.
다음으로, 도 3을 참조하면, 상기 건조 공정을 거친 도전성 페이스트(60)를 160℃~200℃의 온도에서 가압시킨다.
상기 가압 공정이 진행됨에 따라, 제1 저융점 금속(20)이 용융하여 인접한 제1 저융점 금속(20)간 결합이 발생하며, 상기 제1 저융점 금속(20) 내부의 폴리머 파우더(10)도 용융되어 최적의 층간 거리 확보가 가능하다. 이때 상기 폴리머 파우더(10)는 절연 물질이므로 원하는 높이만큼 범프가 낮아져도 절연거리를 확보할 수 있기 때문에 기판의 일괄 적층 또한 가능해질 수 있다.
반응 전의 제1 및 제2 저융점 금속(20,30)은 융점 부위의 온도에서 완전히 용융되지만 반응 후에는 완전히 다른 상(phase)을 나타내어서 고온에서도 쉽게 용융되지 않는 성질을 가지게 된다.
도 4 내지 도 6은 본 발명의 실시예에 따른 도전성 페이스트를 이용한 인쇄회로기판의 제조방법을 나타낸 단면도이다.
본 발명의 실시예에 따른 도전성 페이스트를 이용한 인쇄회로기판의 제조방법은, 먼저, 도 4에 도시된 바와 같이, 제1 기판(100) 상에 도전성 페이스트(60)를 인쇄하여 원뿔 형상의 범프를 형성한다.
상기 제1 기판(100)은 동박(Cu foil) 등으로 이루어질 수 있다.
상기 도전성 페이스트(60)는, 폴리머 파우더(10) 및 상기 폴리머 파우더(10)의 표면에 차례로 구비되며, 서로 다른 융점을 갖는 제1 저융점 금속(20) 및 제2 저융점 금속(30)을 포함하는 도전성 분말 입자(40)와, 상기 도전성 분말 입자(40)에 혼합된 바인더(50)를 포함한다.
상기 도전성 분말 입자(40)는, 상기 폴리머 파우더(10)의 표면에 제1 저융점 금속(20) 및 제2 저융점 금속(30)을 차례로 코팅함으로써 형성될 수 있다.
상기 제1 및 제2 저융점 금속(20,30)의 코팅 방식으로는 고온 스프레이 방식 등이 이용될 수 있다.
본 발명의 실시예에 따른 도전성 페이스트(60)는, 상기 폴리머 파우더(10), 제1 및 제2 저융점 금속(20,30)을 포함하는 상기 도전성 분말 입자(40)에 바인더(50)를 소정의 비율로 균일하게 혼합함으로써 제조될 수 있다. 상기 바인더(50)는, 에폭시(epoxy) 수지 또는 페놀(phenol) 수지 등을 포함할 수 있다.
상기 폴리머 파우더(10)는 180℃~200℃의 융점(melting point)을 갖는 열가소성 폴리머로 이루어질 수 있다.
또한, 상기 폴리머 파우더(10)는 0.1㎛~5㎛의 크기를 가질 수 있으며, 구형의 형상을 가질 수 있다. 상기 폴리머 파우더(10)의 형상은, 상기한 구형에 한정되는 것은 아니며 타원형, 판상형, ∞형 또는 다면체 등과 같은 다양한 형상을 가질 수도 있다.
상기 폴리머 파우더(10)의 표면에 코팅된 상기 제1 저융점 금속(20)은, 160℃~220℃의 융점을 갖는 금속으로 이루어질 수 있다.
이때 상기 제1 저융점 금속(20)의 예로서, SnZn9, SnZn8Bi3, 또는 SnIn8.0Ag3.5Bi0.5 등이 이용될 수 있다.
상기한 제1 저융점 금속(20)의 재료들 중에서, SnZn9은 199℃의 융점을 갖 고, SnZn8Bi3는 191℃~198℃의 융점을 가지며, SnIn8 .0Ag3 .5Bi0 .5는 197℃~208℃의 융점을 갖는다.
상기 제1 저융점 금속(20)은 0.1㎛~10㎛의 두께를 가질 수 있다.
상기 제1 저융점 금속(20)의 표면에 코팅된 제2 저융점 금속(30)은, 상기 제1 저융점 금속(20)보다 낮은 융점을 갖는 금속으로 이루어질 수 있으며, 85℃~150℃의 융점을 갖는 금속으로 이루어질 수 있다.
상기 제2 저융점 금속(30)의 예로서, SnBi57Ag1, SnBi58 또는 SnIn52 등이 이용될 수 있다.
상기한 제2 저융점 금속(30)의 재료들 중에서, SnBi57Ag1은 137℃~139℃의 융점을 갖고, SnBi58는 138℃의 융점을 가지며, SnIn52은 118℃의 융점을 갖는다.
상기 제2 저융점 금속(30)은 0.1㎛~10㎛의 두께를 가질 수 있다.
그런 다음, 상기 범프에 경도를 부여하기 위하여 도전성 페이스트(60)를 건조시킨다. 상기 도전성 페이스트(60)의 건조는 상기 제2 저융점 금속(30)의 용융 온도인 85℃~150℃의 온도에서 수행한다.
상기한 수치의 온도 조건하에서 건조 공정이 진행됨에 따라, 상기 도전성 분말 입자(40)의 최외층에 배치된 상기 제2 저융점 금속(30)이 용융하여 인접한 제2 저융점 금속(30)간 결합이 발생하며, 상기 도전성 페이스트(60)를 구성하는 상기 바인더(50)의 일부도 경화된다.
그리고, 동박 등으로 이루어진 상기 제1 기판(100)과 상기 제2 저융점 금 속(30) 간에도 결합이 발생하면서 제1 기판(100)과 도전성 분말 입자(40) 간의 밀착력이 확보되고 전기 전도도 또한 향상될 수 있다.
상기 건조 공정이 완료됨에 따라, 일부 경화된 바인더(50)에 의해서 생긴 경도 뿐만 아니라 인접한 제2 저융점 금속(30) 간의 상호 결합을 통해 단단한 결합력을 갖는 금속간 화합물이 형성됨으로써 경도가 우수한 범프를 얻을 수 있게 된다.
다음으로, 도 5에 도시된 바와 같이, 상기 제1 기판(100) 상에 상기 도전성 페이스트(60)를 관통하는 절연층(200)을 형성한다. 상기 절연층(200)은, 층간 전기적 절연을 구현하는 수단이며 그 예로 프리프레그(prepreg)를 들 수 있다. 상기 절연층(200)은 상기 도전성 페이스트(60)보다 낮은 두께를 가질 수 있다.
이때, 경화된 바인더(50) 뿐만 아니라 제2 저융점 금속(30) 간의 결합에 의한 금속 간 화합물의 형성으로 인해 범프의 경도가 우수한 것으로 인해, 상기 도전성 페이스트(60)의 절연층(200) 관통이 용이한 장점이 있다.
한편, 제1 및 제2 저융점 금속(20,30)의 융점이 동일하다면, 건조에서 용융된 금속에 의해 범프 높이가 급격히 낮아져 절연층(200)의 관통이 제대로 이루어지지 않을 수도 있다. 따라서, 제1 저융점 금속(20) 및 제2 저융점 금속(30)의 융점이 서로 달라야 하며, 상기 제2 저융점 금속(30)보다 제1 저융점 금속(20)의 코팅 두께가 더 큰 것이 유리하다.
그런 후에, 도 6에 도시된 바와 같이, 상기 절연층(200) 상에 제2 기판(300)을 적층 및 가압시킨다. 상기 제2 기판(300)은 상기 제1 기판(100)과 동일하게 동박 등으로 이루어질 수 있다.
상기 가압 공정은 상기 제1 저융점 금속(20)의 용융 온도인 160℃~200℃의 온도에서 수행한다. 이에 따라, 상기 제1 저융점 금속(20)이 용융하여 인접한 제1 저융점 금속(20)간 결합이 발생한다. 이때 상기 제1 저융점 금속(20) 내부의 폴리머 파우더(10)도 용융되어 최적의 층간 거리 확보가 가능하다.
상기 폴리머 파우더(10)는 절연 물질이므로 원하는 높이만큼 범프가 낮아져도 절연거리를 확보할 수 있기 때문에 기판의 일괄 적층 또한 가능해질 수 있다.
또한, 상기 가압 공정시 제1 기판(10)과 도전성 분말 입자(40) 간의 밀착력이 더욱 향상됨으로써, 전기적 특성이 더욱 향상될 수 있다.
그 다음에, 도면에 도시하지는 않았으나, 양면 기판의 경우, 상기 제1 및 제2 기판(100,300)을 패터닝하여 회로패턴을 형성한 후, 그 상부에 PSR 및 금도금층 형성 공정 등을 진행할 수 있다.
또한 다층 기판의 경우, 상기 제2 기판(300)을 패터닝하여 회로패턴을 형성한 다음, 그 상부에 상기 도전성 페이스트(60)를 인쇄하고, 절연층(200)을 적층하는 공정 등을 반복할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 도전성 페이스트를 도식적으로 나타낸 도면.
도 2는 본 발명의 실시예에 따른 도전성 페이스트가 기판 상에서 건조될 때의 반응을 나타낸 도면.
도 3은 본 발명의 실시예에 따른 도전성 페이스트가 기판 상에서 가압될 때의 반응을 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 도전성 페이스트를 이용한 인쇄회로기판의 제조방법을 나타낸 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 폴리머 파우더 20: 제1 저융점 금속
30: 제2 저융점 금속 40: 도전성 분말 입자
50: 바인더 60: 도전성 페이스트
100: 제1 기판 200: 절연층
300: 제2 기판

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1 기판 상에, 폴리머 파우더 및 상기 폴리머 파우더의 표면에 차례로 구비되며 서로 다른 융점을 갖는 제1 저융점 금속 및 제2 저융점 금속을 포함하는 도전성 분말 입자, 및 상기 도전성 분말 입자에 혼합된 바인더를 포함하는 도전성 페이스트를 인쇄하는 단계;
    상기 도전성 페이스트를 건조시키는 단계;
    상기 제1 기판 상에 상기 도전성 페이스트를 관통하는 절연층을 형성하는 단계; 및
    상기 절연층 상에 제2 기판을 적층 및 가압하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  12. 제11항에 있어서,
    상기 도전성 분말 입자는, 상기 폴리머 파우더의 표면에 제1 저융점 금속 및 제2 저융점 금속을 차례로 코팅하여 형성된 인쇄회로기판의 제조방법.
  13. 제11항에 있어서,
    상기 폴리머 파우더는 열가소성 폴리머로 이루어진 인쇄회로기판의 제조방법.
  14. 제11항에 있어서,
    상기 폴리머 파우더는 180℃~200℃의 융점을 갖는 인쇄회로기판의 제조방법.
  15. 제11항에 있어서,
    상기 폴리머 파우더는, 구형, 타원형, 판상형, ∞형 및 다면체 중 어느 하나의 형상을 갖는 인쇄회로기판의 제조방법.
  16. 제11항에 있어서,
    상기 제1 저융점 금속은, 160℃~220℃의 융점을 갖는 인쇄회로기판의 제조방법.
  17. 제16항에 있어서,
    상기 제1 저융점 금속은, SnZn9, SnZn8Bi3 및 SnIn8 .0Ag3 .5Bi0 .5 중 어느 하나로 이루어진 인쇄회로기판의 제조방법.
  18. 제11항에 있어서,
    상기 제2 저융점 금속은, 상기 제1 저융점 금속 보다 낮은 융점을 갖는 인쇄회로기판의 제조방법.
  19. 제18항에 있어서,
    상기 제2 저융점 금속은, 85℃~150℃의 융점을 갖는 인쇄회로기판의 제조방 법.
  20. 제19항에 있어서,
    상기 제2 저융점 금속은, SnBi57Ag1, SnBi58 및 SnIn52 중 어느 하나로 이루어진 인쇄회로기판의 제조방법.
  21. 제11항에 있어서,
    상기 제1 저융점 금속은 상기 제2 저융점 금속보다 큰 두께를 갖는 인쇄회로기판의 제조방법.
  22. 제11항에 있어서,
    상기 도전성 페이스트를 인쇄하는 단계에서,
    상기 도전성 페이스트는 원뿔 형상으로 인쇄하는 인쇄회로기판의 제조방법.
  23. 제11항에 있어서,
    상기 도전성 페이스트를 건조시키는 단계에서,
    상기 건조 공정을 상기 제2 저융점 금속의 용융 온도에서 수행하여, 상기 제2 저융점 금속을 용융시키는 인쇄회로기판의 제조방법.
  24. 제11항에 있어서,
    상기 제2 기판을 적층 및 가압하는 단계에서,
    상기 가압 공정을 상기 제1 저융점 금속의 용융 온도에서 수행하여, 상기 제1 저융점 금속을 용융시키는 인쇄회로기판의 제조방법.
  25. 제11항에 있어서,
    상기 제1 기판 및 제2 기판은 동박으로 이루어진 인쇄회로기판의 제조방법.
  26. 제11항에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층은 상기 도전성 페이스트 보다 낮은 두께를 갖는 인쇄회로기판의 제조방법.
KR1020090093189A 2009-09-30 2009-09-30 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법 KR101138519B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090093189A KR101138519B1 (ko) 2009-09-30 2009-09-30 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법
US12/656,019 US20110073252A1 (en) 2009-09-30 2010-01-13 Conductive paste and method of manufacturing printed circuit board using the same
CN201010124715XA CN102031080A (zh) 2009-09-30 2010-02-08 导电胶以及使用该导电胶制造印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093189A KR101138519B1 (ko) 2009-09-30 2009-09-30 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110035457A KR20110035457A (ko) 2011-04-06
KR101138519B1 true KR101138519B1 (ko) 2012-04-25

Family

ID=43778977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093189A KR101138519B1 (ko) 2009-09-30 2009-09-30 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (1) US20110073252A1 (ko)
KR (1) KR101138519B1 (ko)
CN (1) CN102031080A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2557571B1 (en) * 2011-08-08 2014-07-02 Tyco Electronics Corporation Electrically conductive metal/plastic hybrid comprising a polymer material, a first metal and metal particles of a second metal embedded in the first metal and method of producing such
KR20140047935A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103709944A (zh) * 2013-12-20 2014-04-09 北京郁懋科技有限责任公司 一种导电的热固化环氧树脂体系的应用
CN107274965B (zh) * 2017-07-03 2019-07-05 云南科威液态金属谷研发有限公司 基于低熔点金属微纳米粉末的电子浆料及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07157720A (ja) * 1993-12-03 1995-06-20 Sumitomo Bakelite Co Ltd 異方導電フィルム
JP2007115676A (ja) * 2005-09-21 2007-05-10 Sekisui Chem Co Ltd 導電性粒子及び導電接続構造体
WO2009008383A1 (ja) * 2007-07-06 2009-01-15 Sekisui Chemical Co., Ltd. 導電性微粒子、異方性導電材料及び接続構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07157720A (ja) * 1993-12-03 1995-06-20 Sumitomo Bakelite Co Ltd 異方導電フィルム
JP2007115676A (ja) * 2005-09-21 2007-05-10 Sekisui Chem Co Ltd 導電性粒子及び導電接続構造体
WO2009008383A1 (ja) * 2007-07-06 2009-01-15 Sekisui Chemical Co., Ltd. 導電性微粒子、異方性導電材料及び接続構造体

Also Published As

Publication number Publication date
KR20110035457A (ko) 2011-04-06
US20110073252A1 (en) 2011-03-31
CN102031080A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
US6710261B2 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
KR940009175B1 (ko) 다층 프린트기판의 제조방법
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
WO1997019579A1 (fr) Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JP2014053604A (ja) プリント回路基板
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
KR20090068227A (ko) 다층 프린트 배선판 및 그 제조 방법
KR101138519B1 (ko) 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법
US20040011855A1 (en) Method for producing multilayer wiring circuit board
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2009111331A (ja) 印刷回路基板及びその製造方法
WO2017213085A1 (ja) 多層配線板の製造方法
JP2019067994A (ja) 積層基板とその製造方法
US9060458B2 (en) Method for manufacturing multi-layer printed circuit board
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP4082995B2 (ja) 配線基板の製造方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
KR100733759B1 (ko) 이종 재료가 도포된 전도성 페이스트 및 이를 이용한 다층인쇄 회로 기판 제조 방법
JP2000223836A (ja) 多層配線基板およびその製造方法
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
JP5429646B2 (ja) 両面プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee