JP2015146368A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015146368A
JP2015146368A JP2014018247A JP2014018247A JP2015146368A JP 2015146368 A JP2015146368 A JP 2015146368A JP 2014018247 A JP2014018247 A JP 2014018247A JP 2014018247 A JP2014018247 A JP 2014018247A JP 2015146368 A JP2015146368 A JP 2015146368A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
semiconductor device
layer
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014018247A
Other languages
English (en)
Inventor
一明 尾西
Kazuaki Onishi
一明 尾西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014018247A priority Critical patent/JP2015146368A/ja
Priority to CN201410303087.XA priority patent/CN104821330A/zh
Priority to US14/332,526 priority patent/US20150221641A1/en
Publication of JP2015146368A publication Critical patent/JP2015146368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性を向上させることを可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、縦型素子を有する半導体基板と、半導体基板の一方の面に設けられる第１の電極と、半導体基板の他方の面に設けられる第２の電極と、第１の電極の中央部の、半導体基板と反対側に設けられる第１の導電部材と、第２の電極の、半導体基板と反対側に設けられる第２の導電部材と、を備える。そして、縦型素子の第１の電極の中央部と第２の電極との間の電気抵抗が、中央部に隣接し第１の導電部材が設けられない第１の電極の周辺部と第２の電極との間の電気抵抗よりも低い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、縦型ダイオード等の縦型素子を備える半導体装置では、半導体基板の上下両面に設けられる電極によって縦型素子に電圧を印加してオン動作させる。縦型素子を備える半導体装置では、オン動作時の電流や発熱の局所的な集中を抑制し、半導体装置の破壊耐性を向上させることが要求される。
特開２０１３−１１５２２３号公報
本発明が解決しようとする課題は、オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性を向上させることを可能とする半導体装置を提供することにある。
実施形態の半導体装置は、縦型素子を有する半導体基板と、前記半導体基板の一方の面に設けられる第１の電極と、前記半導体基板の他方の面に設けられる第２の電極と、前記第１の電極の中央部の、前記半導体基板と反対側に設けられる第１の導電部材と、前記第２の電極の、前記半導体基板と反対側に設けられる第２の導電部材と、を備え、前記縦型素子の前記第１の電極の中央部と前記第２の電極との間の電気抵抗が、前記中央部に隣接し前記第１の導電部材が設けられない前記第１の電極の周辺部と前記第２の電極との間の電気抵抗よりも低い。
第１の実施形態の半導体装置の模式断面図。 図１の破線で囲まれる領域の拡大図。 第１の実施形態の作用の説明図。 第１の実施形態の作用の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、縦型素子とは、オン動作時に半導体基板の一方の面から他方の面に向かって電流が流れる構造の素子を意味する。縦型素子は、例えば、縦型ＩＧＢＴ、縦型ＭＯＳＦＥＴ、縦型ダイオード等である。
また、本明細書中、ｎ＋型、ｎ型、ｎ−型の表記は、この順で、ｎ型の不純物濃度が低くなっていることを意味する。同様に、ｐ＋型、ｐ型、ｐ−型の表記は、この順で、ｐ型の不純物濃度が低くなっていることを意味する。
ｎ型不純物は、例えば、リン（Ｐ）またはヒ素（Ａｓ）である。また、ｐ型不純物は、例えば、ボロン（Ｂ）である。
また、本明細書中「上」、「下」とは、単に構成要素の相対的位置関係を規定する用語であり、必ずしも重力方向に対する向きを規定するものではない。
（第１の実施形態）
本実施形態の半導体装置は、縦型素子を有する半導体基板と、半導体基板の一方の面に設けられる第１の電極と、半導体基板の他方の面に設けられる第２の電極と、第１の電極の中央部の、半導体基板と反対側に設けられる第１の導電部材と、第２の電極の、半導体基板と反対側に設けられる第２の導電部材と、を備える。そして、縦型素子のオン動作時に、第１の電極の中央部と第２の電極との間の電気抵抗が、上記中央部に隣接し第１の導電部材が設けられない第１の電極の周辺部と第２の電極との間の電気抵抗よりも低い。
本実施形態の半導体装置は、第１の電極の中央部と第２の電極との間にユニットセルが設けられ、第１の電極の周辺部と第２の電極との間にユニットセルが設けられない。この構成により、第１の電極の中央部と第２の電極との間のユニットセルの密度が、第１の電極の周辺部と第２の電極との間のユニットセルの密度よりも高くなる。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、半導体基板１０、第１の電極１２、第２の電極１４、第１の導電部材１６、第２の導電部材１８、保護膜２０を備える。
半導体基板１０は、例えば、単結晶シリコンである。半導体基板１０には、縦型素子として、ＩＧＢＴが設けられる。
第１の電極１２は、半導体基板１０の一方の面に設けられる。第１の電極１２は、ＩＧＢＴのエミッタ電極である。エミッタ電極は金属であり、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
第２の電極１４は、半導体基板１０の他方の面に設けられる。第２の電極１４は、ＩＧＢＴのコレクタ電極である。コレクタ電極は金属であり、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
なお、半導体装置は、第１の電極１２と同一の面に、図示しないＩＧＢＴのゲート電極を備えている。
第１の導電部材１６は、第１の電極１２の中央部の半導体基板１０と反対側に設けられる。第１の導電部材１６は、第１の電極の１２上に、例えば、はんだ層（図示せず）を間に挟んで設けられる。
第１の導電部材１６は、エミッタ電極１２の外部への取り出し電極として機能する。また、第１の導電部材１６は、ＩＧＢＴの動作により発生した熱を外部に放熱する機能を備える。第１の導電部材１６は金属であり、例えば、銅（Ｃｕ）または銅合金である。
第２の導電部材１８は、第２の電極１４の半導体基板１０と反対側に設けられる。第２の導電部材１８は、第２の電極１４の下に、例えば、はんだ層（図示せず）を間に挟んで設けられる。
第２の導電部材１８は、コレクタ電極１４の外部への取り出し電極として機能する。また、第２の導電部材１８は、ＩＧＢＴの動作により発生した熱を外部に放熱する機能を備える。第２の導電部材１８は金属であり、例えば、銅（Ｃｕ）または銅合金である。
保護膜２０は、第１の電極１２上に設けられる。保護膜２０の開口部に第１の導電部材１６が設けられる。保護膜２０は、例えば、ポリイミドである。
本実施形態の半導体装置では、縦型素子のオン動作時における、第１の電極（エミッタ電極）１２の中央部と第２の電極（コレクタ電極）１４との間の電気抵抗が、上記中央部に隣接し第１の導電部材１６が設けられない第１の電極１２の周辺部と第２の電極１４との間の電気抵抗よりも低い。
ここで、第１の電極１２の周辺部とは、第１の導電部材１６の端部直下から半導体装置の端部までの所定の領域を意味する。第１の電極１２の周辺部の更に半導体装置の端部側の半導体基板１０には、例えば、ガードリング等の半導体装置１０の耐圧構造が設けられる。第１の電極１２の周辺部とは、例えば、第１の導電部材１６の端部から保護膜２０までの間の領域である。
図２は、図１の破線で囲まれる領域の拡大図である。図２に示すように、半導体基板１０は、複数のユニットセルで構成されるＩＧＢＴ（縦型素子）３０を備えている。ＩＧＢＴのユニットセルは、図２中、実線の四角枠で囲まれる領域である。
エミッタ電極１２は、半導体基板１０の一方の面に設けられる。コレクタ電極１４は、半導体基板１０の他方の面に設けられる。
第１の導電部材１６は、第１の電極１２の上に、はんだ層３２を間に挟んで設けられる。第２の導電部材１８は、第２の電極１４の下に、はんだ層３４を間に挟んで設けられる。
コレクタ電極１４と電気的に接するように、半導体基板１０内にｐ＋型コレクタ層３６が設けられる。そして、ｐ＋型コレクタ層３６上には、ｎ−型ドリフト層３８が設けられる。ｐ＋型コレクタ層３６とコレクタ電極１４はオーミック接触することが望ましい。
また、ｎ−型ドリフト層３８上には、ｐ型ベース層４０が設けられる。さらに、ｐ型ベース層４０上には、ｎ＋型エミッタ層４２が選択的に設けられる。ｎ＋型エミッタ層４２は、エミッタ電極１２に接している。ｎ＋型エミッタ層４２とエミッタ電極１２とはオーミック接触することが望ましい。また、ｐ型ベース層４０とエミッタ電極１２とはオーミック接触することが望ましい。
半導体基板１０には、エミッタ電極１２側にトレンチ４４が形成される。トレンチ４４は、上端がｐ型ベース層４０またはｎ＋型エミッタ層４２に位置し、下端がｎ−型ドリフト層３８に位置する。
トレンチ４４内には、ゲート絶縁膜４６とゲート層４８とが設けられる。ゲート層４８は、ｐ型ベース層４０との間にゲート絶縁膜４６を間に挟んで設けられる。本実施形態の半導体装置は、トレンチ内のゲート層に印加する電圧で素子のオンとオフを制御するトレンチゲート構造を備える。
ゲート絶縁膜４６は、例えば、シリコンの熱酸化膜である。また、ゲート層４８は、例えば、ｎ型不純物がドープされた多結晶シリコンである。ｎ＋型エミッタ層４２は、トレンチ４４側面のゲート絶縁膜４６に接するよう設けられる。
ｎ＋型エミッタ層４２、ｐ型ベース層４０、ｎ−型ドリフト層３８、ｐ＋型コレクタ層３６、ゲート絶縁膜４６およびゲート層４８が、ＩＧＢＴのユニットセルを構成する。
本実施形態の半導体装置では、エミッタ電極１２の中央部と、コレクタ電極１４との間の半導体基板１０に、複数のＩＧＢＴのユニットセルが設けられる。一方、エミッタ電極１２の周辺部と、コレクタ電極１４との間の半導体基板１０には、ユニットセルが設けられない。
エミッタ電極１２の周辺部と、コレクタ電極１４との間の半導体基板１０には、トレンチ４４は設けられるが、ｎ＋型エミッタ層４２は設けられない。このため、エミッタ電極１２の周辺部と、コレクタ電極１４との間のトレンチ４４は、素子のオン・オフ動作には関与しない、いわゆるダミートレンチである。
エミッタ電極１２の周辺部と、コレクタ電極１４との間にユニットセルが設けられないことにより、ＩＧＢＴのオン動作時のエミッタ電極１２の中央部とコレクタ電極１４との間の電気抵抗が、エミッタ電極１２の周辺部とコレクタ電極１４との間の電気抵抗よりも低くなる。エミッタ電極１２の周辺部とコレクタ電極１４との間には、ユニットセルがないことからＩＧＢＴのオン動作時において、抵抗の低いチャネルがトレンチ４４側面に形成されないためである。
次に、本実施形態の作用および効果について説明する。図３および図４は、本実施形態の作用の説明図である。図３は、比較形態の半導体装置の模式断面を示す。また、図４は本実施形態の半導体装置の模式断面を示す。
図３の半導体装置は、本実施形態の半導体装置と異なり、エミッタ電極１２の周辺部と、コレクタ電極１４との間にも、複数のユニットセルが設けられる。図中、点線矢印は、ＩＧＢＴのオン動作時の電流経路を示す。
図３の半導体装置の場合、エミッタ電極１２の中央部と周辺部との境界近傍（図３中楕円で囲まれる領域）に電流が集中する。このため、エミッタ電極１２の中央部と周辺部との境界近傍で局所的に発熱量が大きくなる。
また、エミッタ電極１２の周辺部上には、発生した熱を外部に放熱する機能を備える第１の導電部材１６が存在しない。このため、発生した熱の放熱も抑制される。したがって、エミッタ電極１２の中央部と周辺部との境界近傍では、電流集中による発熱および放熱の抑制により温度が極めて高くなり、素子破壊が生ずる恐れが大きくなる。
これに対し、図４に示すように、本実施形態の半導体装置では、エミッタ電極１２の周辺部とコレクタ電極１４との間には電流が流れない。したがって、エミッタ電極１２の中央部と周辺部との境界近傍では、電流の集中が生じず、温度が極端に上昇することが回避できる。よって、素子破壊が生ずる恐れが小さくなり、半導体装置の破壊耐性が向上する。
以上、本実施形態によれば、オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性が向上した半導体装置が実現される。すなわち、信頼性の高い半導体装置が実現される。
（第２の実施形態）
本実施形態の半導体装置は、第１の電極の周辺部と第２の電極との間にもユニットセルが存在し、かつ、第１の電極の中央部と第２の電極との間のユニットセルの密度が、第１の電極の周辺部と第２の電極との間のユニットセルの密度よりも高いこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。図５に示すように、エミッタ電極（第１の電極）１２の周辺部と、コレクタ電極（第２の電極）１４との間の半導体基板１０に、エミッタ電極（第１の電極）１２の中央部と、コレクタ電極（第２の電極）１４との間に対し、間引かれてユニットセルが設けられる。すなわち、エミッタ電極１２の周辺部直下には、エミッタ電極１２の直下よりも、単位面積あたりの数が少なくなるようユニットセルが設けられている。
本実施形態では、エミッタ電極１２の周辺部とコレクタ電極１４との間にも、ユニットセルが存在するためＩＧＢＴのオン動作時に電流は流れる。しかしながら、ユニットセルは間引かれているため、エミッタ電極１２の中央部と周辺部との境界近傍での電流集中は、図３の比較形態と比べて緩和される。
よって、図３の比較形態に比べ、素子破壊が生ずる恐れが小さくなり、半導体装置の破壊耐性が向上する。また、第１の実施形態と比較して、半導体装置としてオン電流を大きくすることが可能となる。
以上、本実施形態によれば、オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性が向上した半導体装置が実現される。すなわち、信頼性の高い半導体装置が実現される。また、第１の実施形態と比較して、オン電流を大きくすることが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、縦型素子がＩＧＢＴではなくＭＯＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図６は、本実施形態の半導体装置の模式断面図である。第１の実施形態の図２に相当する領域を示す図である。図６に示すように、半導体基板１０は、複数のユニットセルで構成されるＭＯＳＦＥＴ（縦型素子）９０を備えている。ＭＯＳＦＥＴのユニットセルは、図６中、実線の四角枠で囲まれる領域である。
本実施形態において、ソース電極（第１の電極）５２が、半導体基板１０の一方の面に設けられる。ドレイン電極（第２の電極）５４は、半導体基板１０の他方の面に設けられる。
第１の導電部材１６は、ソース電極５２の上に、はんだ層３２を間に挟んで設けられる。第２の導電部材１８は、ドレイン電極５４の下に、はんだ層３４を間に挟んで設けられる。
半導体基板１０のドレイン電極５４上には、ｎ＋型ドレイン層５６が設けられる。そして、ｎ＋型ドレイン層５６上には、ｎ−型ドリフト層５８が設けられる。
また、ｎ−型ドリフト層５８上には、ｐ型チャネル層６０が設けられる。さらに、ｐ型チャネル層６０上には、ｎ＋型ソース層６２が設けられる。ｐ型チャネル層６０およびｎ＋型ソース層６２は、ソース電極５２に接している。
半導体基板１０には、ソース電極５２側にトレンチ４４が形成される。トレンチ４４は、上端がｐ型チャネル層６０またはｎ＋型ソース層６２に位置し、下端がｎ−型ドリフト層５８に位置する。
トレンチ４４内には、ゲート絶縁膜４６とゲート層４８とが設けられる。ゲート層４８は、ｐ型チャネル層６０との間にゲート絶縁膜４６を間に挟んで設けられる。本実施形態の半導体装置は、トレンチ内のゲート層に印加する電圧で素子のオンとオフを制御するトレンチゲート構造を備える。
ゲート絶縁膜４６は、例えば、シリコンの熱酸化膜である。また、ゲート層４８は、例えば、ｎ型不純物がドープされた多結晶シリコンである。ｎ＋型ソース層６２は、トレンチ４４側面のゲート絶縁膜４６に接するよう設けられる。
ｎ＋型ソース層６２、ｐ型チャネル層６０、ｎ−型ドリフト層５８、ｐ＋型ドレイン層５６、ゲート絶縁膜４６およびゲート層４８が、ＭＯＳＦＥＴのユニットセルを構成する。
本実施形態の半導体装置では、ソース電極５２の中央部と、ドレイン電極５４との間の半導体基板１０に、複数のＭＯＳＦＥＴのユニットセル（図６中、実線の四角枠で囲まれる領域）が設けられる。一方、ソース電極５２の周辺部と、ドレイン電極５４との間の半導体基板１０には、ユニットセルが設けられない。
ソース電極５２の周辺部と、ドレイン電極５４との間にユニットセルが設けられないことにより、ＭＯＳＦＥＴのオン動作時のソース電極５２の中央部とドレイン電極５４との間の電気抵抗が、ソース電極５２の周辺部とドレイン電極５４との間の電気抵抗よりも低くなる。
本実施形態の半導体装置では、ソース電極５２の周辺部とドレイン電極５４との間には電流が流れない。したがって、ソース電極５２の中央部と周辺部との境界近傍では、電流の集中が生じず、温度が極端に上昇することが回避できる。よって、素子破壊が生ずる恐れが小さくなり、半導体装置の破壊耐性が向上する。
以上、本実施形態によれば、オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性が向上した半導体装置が実現される。すなわち、信頼性の高い半導体装置が実現される。
（第４の実施形態）
本実施形態の半導体装置は、縦型素子がダイオードであり、第１の電極の中央部と第２の電極との間の第１の電極に接する半導体基板の不純物濃度が、第１の電極の周辺部と第２の電極との間の第１の電極に接する半導体基板の不純物濃度よりも高い点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の半導体装置の模式断面図である。第１の実施形態の図２に相当する領域を示す図である。本実施形態の縦型素子は、ＰＮダイオードである。
本実施形態において、アノード電極（第１の電極）７２が、半導体基板１０の一方の面に設けられる。カソード電極（第２の電極）７４は、半導体基板１０の他方の面に設けられる。
第１の導電部材１６は、アノード電極７２上に、はんだ層３２を間に挟んで設けられる。第２の導電部材１８は、カソード電極７４下に、はんだ層３４を間に挟んで設けられる。
半導体基板１０のカソード電極７４上には、ｎ＋層７６が設けられる。そして、ｎ＋層７６上には、ｎ−型ドリフト層７８が設けられる。
また、アノード電極７２の中央部と、カソード電極７４との間の半導体基板１０のｎ−型ドリフト層７８上には、ｐ＋層８０が設けられる。ｐ＋層８０は、アノード電極７２に接する。
そして、アノード電極７２の周辺部と、カソード電極７４との間の半導体基板１０のｎ−型ドリフト層７８上には、ｐ層８２が設けられる。ｐ層８２は、アノード電極７２に接する。ｐ層８２とアノード電極７２との間は、オーミック接触であることが望ましい。
ｐ層８２は、ｐ＋層８０よりもｐ型不純物濃度が低い。したがって、アノード電極７２の中央部とカソード電極７４との間のアノード電極７２に接する半導体基板１０の不純物濃度が、アノード電極７２の周辺部とカソード電極７４との間のアノード電極７２に接する半導体基板１０の不純物濃度よりも高い。
したがって、ＰＮダイオードのオン動作時のアノード電極７２の中央部とカソード電極７４との間の電気抵抗が、アノード電極７２の周辺部とカソード電極７４との間の電気抵抗よりも低くなる。
本実施形態の半導体装置では、アノード電極７２の周辺部とカソード電極７４との間に流れる電流が小さくなる。したがって、アノード電極７２の中央部と周辺部との境界近傍では、電流の集中が生じにくく、温度が極端に上昇することが回避できる。よって、素子破壊が生ずる恐れが小さくなり、半導体装置の破壊耐性が向上する。
以上、本実施形態によれば、オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性が向上した半導体装置が実現される。すなわち、信頼性の高い半導体装置が実現される。
（第５の実施形態）
本実施形態の半導体装置は、第１の電極の周辺部と第２の電極との間の第１の電極に接する半導体基板に、選択的に不純物層が設けられること以外は第４の実施形態と同様である。したがって、第４の実施形態と重複する内容については記述を省略する。
図８は、本実施形態の半導体装置の模式断面図である。第１の実施形態の図２に相当する領域を示す図である。本実施形態の縦型素子は、ＰＮダイオードである。
本実施形態において、アノード電極７２の中央部と、カソード電極７４との間の半導体基板１０のｎ−型ドリフト層７８上には、ｐ＋層８０が設けられる。ｐ＋層８０は、アノード電極７２に接する。
そして、アノード電極７２の周辺部と、カソード電極７４との間の半導体基板１０のｎ−型ドリフト層７８上には、選択的に複数のｐ＋層８４が設けられる。
ｐ＋層８４は、例えば、ｐ＋層８０と同一のｐ型不純物濃度を備える。したがって、アノード電極７２の中央部とカソード電極７４との間のアノード電極７２に接する半導体基板１０の平均的な不純物濃度が、アノード電極７２の周辺部とカソード電極７４との間のアノード電極７２に接する半導体基板１０の平均的な不純物濃度よりも高い。
したがって、ＰＮダイオードのオン動作時のアノード電極７２の中央部とカソード電極７４との間の電気抵抗が、アノード電極７２の周辺部とカソード電極７４との間の電気抵抗よりも低くなる。
本実施形態の半導体装置では、アノード電極７２の周辺部とカソード電極７４との間に流れる電流が小さくなる。したがって、アノード電極７２の中央部と周辺部との境界近傍では、電流の集中が生じにくく、温度が極端に上昇することが回避できる。よって、素子破壊が生ずる恐れが小さくなり、半導体装置の破壊耐性が向上する。
以上、本実施形態によれば、オン動作時の電流や発熱の局所的な集中を抑制し、破壊耐性が向上した半導体装置が実現される。すなわち、信頼性の高い半導体装置が実現される。
以上、実施形態では、ドリフト層がｎ型となるＩＧＢＴ、ＭＯＳＦＥＴ、ダイオードを例に説明したが、ドリフト層をｐ型とする構成も可能である。すなわち、実施の形態とｎ型とｐ型を入れ替えたＩＧＢＴ、ＭＯＳＦＥＴ、ダイオードとする構成も可能である。
また、実施形態では、半導体基板、半導体層の材料として単結晶シリコンを例に説明したが、その他の半導体材料、例えば、炭化珪素、窒化ガリウム等を本発明に適用することが可能である。
また、実施形態では、トレンチゲート型ＭＯＳＦＥＴ、ＩＧＢＴを例に説明したが、プレーナ型ＭＯＳＦＥＴ、ＩＧＢＴに本発明を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板
１２ エミッタ電極（第１の電極）
１４ コレクタ電極（第２の電極）
１６ 第１の導電部材
１８ 第２の導電部材
３０ 縦型素子
５２ ソース電極（第１の電極）
５４ ドレイン電極（第２の電極）
７２ アノード電極（第１の電極）
７４ カソード電極（第２の電極）

Claims (5)

  1. 縦型素子を有する半導体基板と、
    前記半導体基板の一方の面に設けられる第１の電極と、
    前記半導体基板の他方の面に設けられる第２の電極と、
    前記第１の電極の中央部の、前記半導体基板と反対側に設けられる第１の導電部材と、
    前記第２の電極の、前記半導体基板と反対側に設けられる第２の導電部材と、を備え、
    前記縦型素子の前記第１の電極の中央部と前記第２の電極との間の電気抵抗が、前記中央部に隣接し前記第１の導電部材が設けられない前記第１の電極の周辺部と前記第２の電極との間の電気抵抗よりも低いことを特徴とする半導体装置。
  2. 前記縦型素子が複数のユニットセルで構成されるＩＧＢＴまたはＭＯＳＦＥＴであり、
    前記第１の電極の中央部と前記第２の電極との間の前記ユニットセルの密度が、前記第１の電極の周辺部と前記第２の電極との間の前記ユニットセルの密度よりも高いことを特徴とする請求項１記載の半導体装置。
  3. 前記縦型素子が複数のユニットセルで構成されるＩＧＢＴまたはＭＯＳＦＥＴであり、
    前記第１の電極の中央部と前記第２の電極との間に前記ユニットセルが設けられ、前記第１の電極の周辺部と前記第２の電極との間に前記ユニットセルが設けられないことを特徴とする請求項１記載の半導体装置。
  4. 前記縦型素子がトレンチゲート構造を備えることを特徴とする請求項２または請求項３記載の半導体装置。
  5. 前記縦型素子がダイオードであり、
    前記第１の電極の中央部と前記第２の電極との間の前記第１の電極に接する前記半導体基板の不純物濃度が、前記第１の電極の周辺部と前記第２の電極との間の前記第１の電極に接する前記半導体基板の不純物濃度よりも高いことを特徴とする請求項１記載の半導体装置。
JP2014018247A 2014-02-03 2014-02-03 半導体装置 Pending JP2015146368A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014018247A JP2015146368A (ja) 2014-02-03 2014-02-03 半導体装置
CN201410303087.XA CN104821330A (zh) 2014-02-03 2014-06-30 半导体装置
US14/332,526 US20150221641A1 (en) 2014-02-03 2014-07-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014018247A JP2015146368A (ja) 2014-02-03 2014-02-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2015146368A true JP2015146368A (ja) 2015-08-13

Family

ID=53731576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014018247A Pending JP2015146368A (ja) 2014-02-03 2014-02-03 半導体装置

Country Status (3)

Country Link
US (1) US20150221641A1 (ja)
JP (1) JP2015146368A (ja)
CN (1) CN104821330A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110002A (ja) * 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009087973A (ja) * 2007-09-27 2009-04-23 Toyota Motor Corp ダイオード
JP2011086852A (ja) * 2009-10-19 2011-04-28 Toyota Motor Corp 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2013115223A (ja) * 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011611B2 (ja) * 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
CN101308869B (zh) * 2003-08-27 2010-06-23 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
WO2011024842A1 (ja) * 2009-08-28 2011-03-03 サンケン電気株式会社 半導体装置
CN202534649U (zh) * 2012-01-04 2012-11-14 无锡新洁能功率半导体有限公司 提高截止效果的沟槽型功率mos器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110002A (ja) * 2005-10-17 2007-04-26 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009087973A (ja) * 2007-09-27 2009-04-23 Toyota Motor Corp ダイオード
JP2011086852A (ja) * 2009-10-19 2011-04-28 Toyota Motor Corp 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2013115223A (ja) * 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
JPWO2017175426A1 (ja) * 2016-04-06 2018-08-09 三菱電機株式会社 電力用半導体装置
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置
JP7073695B2 (ja) 2017-12-06 2022-05-24 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20150221641A1 (en) 2015-08-06
CN104821330A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
US10297593B2 (en) Semiconductor device
JP2016167539A (ja) 半導体装置
US9741836B2 (en) Semiconductor device and method for driving same
JP5450490B2 (ja) 電力用半導体装置
JP2012199537A (ja) ショットキーバリアダイオード
JP2014003233A (ja) 半導体装置
JP6278048B2 (ja) 半導体装置
US10304969B2 (en) Semiconductor device
JP2019009288A (ja) 半導体装置
JP6179538B2 (ja) 半導体装置
JP2014204038A (ja) 半導体装置及びその製造方法
US9018633B2 (en) Semiconductor device
JP6363540B2 (ja) 半導体装置
JP5735611B2 (ja) ＳｉＣ半導体装置
JP2015222743A (ja) 半導体装置
JP2008244312A (ja) 半導体装置
JP2015146368A (ja) 半導体装置
JP2013069784A (ja) 電力用半導体装置
JP2018046247A (ja) 半導体装置
JP2012199434A (ja) 半導体装置
JP2016058645A (ja) 半導体装置
JP2016174026A (ja) 半導体装置
JP6675991B2 (ja) 半導体装置
JP6825298B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627