JP6958210B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6958210B2
JP6958210B2 JP2017197569A JP2017197569A JP6958210B2 JP 6958210 B2 JP6958210 B2 JP 6958210B2 JP 2017197569 A JP2017197569 A JP 2017197569A JP 2017197569 A JP2017197569 A JP 2017197569A JP 6958210 B2 JP6958210 B2 JP 6958210B2
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
semiconductor device
igbt
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017197569A
Other languages
English (en)
Other versions
JP2019071381A (ja
Inventor
真悟 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017197569A priority Critical patent/JP6958210B2/ja
Publication of JP2019071381A publication Critical patent/JP2019071381A/ja
Application granted granted Critical
Publication of JP6958210B2 publication Critical patent/JP6958210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の下面に設けられた下面電極とを備える。半導体基板には、IGBTが形成されたIGBT領域と、IGBTに対する逆導通ダイオードが形成されたダイオード領域とが、上面電極と下面電極との間で並列に設けられている。この種の半導体装置は、一般に、RC−IGBT(Reverse Conducting - Insulated Gate Bipolar Transistor)と称される。
特開2013−138069号公報
半導体装置では、エレクトロマイグレーションやサーモマイグレーションによって、電極に欠損が生じるという問題が知られている。エレクトロマイグレーションは、電極を流れる電子の流れに起因して生じるものであり、温度及び電流密度に応じてその程度は大きくなる。サーモマイグレーションは、電極及びそれに隣接する構成要素(例えば、はんだ層)の温度勾配に起因して生じるものであり、温度及び温度勾配に応じてその程度は大きくなる。
RC−IGBTでは、ダイオードとして機能したときに、上面電極において電子が流れる方向と温度勾配の方向とが一致する。従って、エレクトロマイグレーションとサーモマイグレーションとの両者によって、上面電極の欠損が進行しやすい。特に、ダイオード領域を覆う範囲では、電流密度が局所的に高まり、それに起因して温度や温度勾配も増大し得ることから、上面電極の欠損が早期に進行することがある。本明細書は、このような問題を解決又は改善し得る技術を提供する。
本技術が開示する技術は、半導体装置に具現化される。この半導体装置は、半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の下面に設けられた下面電極とを備える。半導体基板には、IGBTが形成されたIGBT領域と、IGBTに対する逆導通ダイオードが形成されたダイオード領域とが、上面電極と下面電極との間で並列に設けられている。上面電極は、第1電極層と第2電極層と第3電極層とを有する。第1電極層は、IGBT領域とダイオード領域との両者を覆うように、半導体基板の上面上に設けられている。第2電極層は、ダイオード領域を覆うとともにIGBT領域の少なくとも一部を覆わないように、第1電極層上に設けられている。第3電極層は、IGBT領域とダイオード領域との両者を覆うように、第1電極層及び第2電極層上に設けられている。そして、第2電極層を構成する材料は、第3電極層を構成する材料よりも、電気伝導率と熱伝導率との少なくとも一方が低い。
上記した半導体装置では、ダイオードとして機能したときに、上面電極において、電子が流れる方向と温度勾配の方向とが一致する。この場合、前述したように、エレクトロマイグレーションとサーモマイグレーションとの両者に起因する欠損が、上面電極の特にダイオード領域を覆う範囲において生じやすくなる。しかしながら、上面電極のダイオード領域を覆う範囲には、第1電極層と第3電極層との間に第2電極層が設けられている。そして、第2電極層を構成する材料は、第3電極層を構成する材料よりも、電気伝導率と熱伝導率との少なくとも一方が低い。これにより、上面電極のダイオード領域を覆う範囲において、エレクトロマイグレーションとサーモマイグレーションとの少なくとも一方が抑制されるように構成されている。
例えば、第2電極層を構成する材料が、第3電極層を構成する材料よりも、低い電気伝導率を有する場合、ダイオード領域から上面電極へ流れ込んだ電子の一部が、第2電極層を迂回するように流れる。その結果、ダイオード領域を覆う範囲における電流密度が緩和されることから、少なくともエレクトロマイグレーションが有意に抑制される。あるいは、第2電極層を構成する材料が、第3電極層を構成する材料よりも、低い熱伝導率を有する場合、第2電極層が形成された範囲では、半導体基板から上面電極への熱伝導が制限される。その結果、ダイオード領域を覆う範囲における温度上層及び温度勾配が緩和されることから、少なくともサーモマイグレーションが有意に抑制される。
半導体モジュール10の外観を示す斜視図である。 半導体モジュール10の内部構造を模式的に示す断面図である。 図2中のIII部の拡大図であり、半導体装置20の構造を模式的に示す。 参考例として、上面電極24が第2電極層24bを有さない半導体装置20’において、上面電極24に生じる欠損Dを模式的に示す。
図面を参照して、実施例の半導体装置20、40と、それを採用した半導体モジュール10について説明する。本実施例の半導体モジュール10は、例えば電動型の自動車において、コンバータやインバータといった電力変換装置に採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。
図1−図3に示すように、半導体モジュール10は、二つの半導体装置20、40と、複数の外部接続端子14、15、16、17、18と、封止体30とを備える。二つの半導体装置20、40は、封止体30内に封止されている。封止体30は、絶縁性を有する材料で構成されている。特に限定されないが、封止体30を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってよい。なお、半導体モジュール10が備える半導体装置20、40の数は、特に限定されない。半導体モジュール10は、少なくとも一つの半導体装置20又は40を備えればよい。以下では、一方の半導体装置20を第1半導体装置20と称し、他方の半導体装置40を第2半導体装置40と称することによって、両者を区別することがある。
各々の外部接続端子14、15、16、17、18は、例えば銅又はその他の金属といった、導電性を有する材料で構成されている。各々の外部接続端子14、15、16、17、18は、封止体30の外部から内部に亘って延びており、封止体30の内部において、第1半導体装置20及び第2半導体装置40の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子14、15、16、17、18には、信号用である複数の第1信号端子14及び複数の第2信号端子15と、電力用であるP端子16、N端子17及びO端子18が含まれる。
第1半導体装置20及び第2半導体装置40は、後述するように、IGBTと逆導通ダイオードとが一体に形成されたRC−IGBTである。第1半導体装置20は、半導体基板22と上面電極24と下面電極26とを有する。上面電極24は半導体基板22の上面に位置しており、下面電極26は半導体基板22の下面に位置している。同様に、第2半導体装置40は、半導体基板42と上面電極44と下面電極46とを有する。第1半導体装置20及び第2半導体装置40の構成については、後段において詳細に説明する。但し、第1半導体装置20及び第2半導体装置40は互いに同一の構成を有しているので、以下では、主に第1半導体装置20について説明し、第2半導体装置40については重複する説明を省略することがある。
半導体モジュール10は、第1上側導体板32、第1導体スペーサ34及び第1下側導体板36をさらに備える。これらの部材は、例えば、銅、銅合金、又はその他の金属といった、導電性を有し、かつ、熱伝導性に優れた材料を用いて構成されることができる。第1上側導体板32は、第1導体スペーサ34を介して第1半導体装置20の上面電極24にはんだ付けされており、当該上面電極24へ電気的及び熱的に接続されている。第1下側導体板36は、第1半導体装置20の下面電極26にはんだ付けされており、当該下面電極26へ電気的及び熱的に接続されている。また、第1下側導体板36には、P端子16が電気的に接続されている。第1上側導体板32及び第1下側導体板36は、封止体30の両面にそれぞれ露出しており、第1半導体装置20の熱を外部へ放出する放熱板としても機能する。
半導体モジュール10は、第2上側導体板52、第2導体スペーサ54及び第2下側導体板56をさらに備える。これらの部材もまた、例えば、銅、銅合金、又はその他の金属といった、導電性を有し、かつ、熱伝導性に優れた材料を用いて構成されることができる。第2上側導体板52は、第2導体スペーサ54を介して第2半導体装置40の上面電極44にはんだ付けされており、当該上面電極44へ電気的及び熱的に接続されている。また、第2上側導体板52には、N端子17が電気的に接続されている。第2下側導体板56は、第2半導体装置40の下面電極46にはんだ付けされており、当該下面電極46へ電気的及び熱的に接続されている。また、第2下側導体板56には、O端子18が電気的に接続されているとともに、継手58を介して第1上側導体板32へ電気的に接続されている。第2上側導体板52及び第2下側導体板56は、封止体30の両面にそれぞれ露出しており、第2半導体装置40の熱を外部へ放出する放熱板としても機能する。
上記した構成により、本実施例の半導体モジュール10では、P端子16とN端子17との間で二つの半導体装置20、40が直列に接続されているとともに、二つの半導体装置20、40の中間にO端子18が接続された構造を有する。これにより、半導体モジュール10は、例えばインバータやコンバータにおいて、一つの上下アームを構成することができる。
次に、図3を参照して、半導体装置20、40について説明する。前述したように、第1半導体装置20及び第2半導体装置40は、それぞれRC−IGBTであって、互いに同一の構造を有する。従って、ここでは第1半導体装置20について説明し、第2半導体装置40については説明を省略する。以下では、第1半導体装置20を、単に半導体装置20と称することがある。
図3に示すように、半導体装置20の半導体基板22には、IGBTが形成されたIGBT領域22aと、IGBTに対する逆導通ダイオードが形成されたダイオード領域22bとが、上面電極24と下面電極26との間で並列に設けられている。IGBT領域22aの具体的な構造については特に限定されず、IGBTに関する公知の構造を適宜採用することができる。但し、IGBT領域22aは、上面電極24がエミッタ電極となり、下面電極26がコレクタ電極となるように構成されている。従って、IGBT領域22aを流れる電流の向きは、常に下面電極26から上面電極24に向かう向きとなる。
ダイオード領域22bの具体的な構造についても、特に限定されない。ダイオード領域22bには、例えばPN接合型のダイオードやショットキーバリアダイオードといった、ダイオードに関する公知の構造を適宜採用することができる。但し、ダイオード領域22bは、上面電極24がアノード電極となり、下面電極26がカソード電極となるように構成されている。従って、ダイオード領域22bを流れる電流の向きは、常に上面電極24から下面電極26に向かう向きとなる。
上面電極24は、第1電極層24aと第2電極層24bと第3電極層24cとを有する。第1電極層24aは、IGBT領域22aとダイオード領域22bとの両者を覆うように、半導体基板22の上面上に設けられている。第2電極層24bは、ダイオード領域22bを覆うとともにIGBT領域22aの少なくとも一部を覆わないように、第1電極層24a上において部分的に設けられている。第3電極層24cは、IGBT領域22aとダイオード領域22bとの両者を覆うように、第1電極層24a及び第2電極層24b上に設けられている。
第1電極層24a、第2電極層24b及び第3電極層24cを構成する材料は、例えば金属といった導電性を有する材料であればよく、特に限定されない。但し、第2電極層24bを構成する材料が、第3電極層24cを構成する材料よりも、電気伝導率と熱伝導率との少なくとも一方が低くなるように、各電極層24b、24cの材料は選択されている。一例ではあるが、第1電極層24aを構成する材料には、アルミニウム又はその合金(例えばAl−Si系合金)を採用することができる。第2電極層24bを構成する材料には、チタンを採用することができる。そして、第3電極層24cを構成する材料には、ニッケルを採用することができる。なお、チタンの電気伝導率及び熱伝導率は、ニッケルの電気伝導率及び熱伝導率よりもそれぞれ低い。
下面電極26は、第4電極層26aと第5電極層26bとを有する。第4電極層26aは、半導体基板22の下面上に設けられており、第5電極層26bは、第4電極層26a上に設けられている。第4電極層26aを構成する材料は、特に限定されないが、アルミニウム又はその合金(例えばAl−Si系合金)であってよい。第5電極層26bを構成する材料は、特に限定されないが、ニッケルといった金属材料であってよい。なお、下面電極26の構成については、本実施例のような二層構造に限定されることなく、適宜変更することができる。
図3に示すように、本実施例の半導体装置20では、ダイオードとして機能したときに、上面電極24において、電子が流れる方向Eと温度勾配の方向Tとが一致する。この場合、エレクトロマイグレーションとサーモマイグレーションとの両者に起因する欠損が、上面電極24の特にダイオード領域22bを覆う範囲において生じやすくなる。ここで、エレクトロマイグレーションは、電極を流れる電子の流れEに起因して、上面電極24の特に第3電極層24cを構成する原子が、隣接するはんだ層35に拡散する現象である。エレクトロマイグレーションは、温度及び電流密度に応じてその程度は大きくなるので、それを抑制するためには、温度上昇と電流密度との少なくとも一方を抑制することが有効である。サーモマイグレーションは、上面電極24及びそれに隣接するはんだ層35の温度勾配に起因して、上面電極24の特に第3電極層24cを構成する原子が、隣接するはんだ層35に拡散する現象である。サーモマイグレーションは、温度及び温度勾配に応じてその程度は大きくなるので、それを抑制するためには、温度上昇を抑制することが有効である。
上記の点に関して、上面電極24のダイオード領域22bを覆う範囲には、第1電極層24aと第3電極層24cとの間に第2電極層24bが設けられている。そして、第2電極層24bを構成する材料は、第3電極層24cを構成する材料よりも、電気伝導率と熱伝導率との少なくとも一方が低い。これにより、上面電極24のダイオード領域22bを覆う範囲において、エレクトロマイグレーションとサーモマイグレーションとの少なくとも一方が抑制されるように構成されている。
例えば、第2電極層24bを構成する材料が、第3電極層24cを構成する材料よりも、低い電気伝導率を有する場合、ダイオード領域22bから上面電極24へ流れ込んだ電子の一部が、第2電極層24bを迂回するように流れる(図3中の流れEを参照)。その結果、ダイオード領域22bを覆う範囲における電流密度(即ち、電子の密度)が緩和されることから、少なくともエレクトロマイグレーションが有意に抑制される。あるいは、第2電極層24bを構成する材料が、第3電極層24cを構成する材料よりも、低い熱伝導率を有する場合、第2電極層24bが形成された範囲では、半導体基板22から上面電極24(特に、第3電極層24c)への熱伝導が制限される。その結果、ダイオード領域22bを覆う範囲における温度上層及び温度勾配が緩和されることから、少なくともサーモマイグレーションが有意に抑制される。
図4に示す参考例は、上面電極24が第2電極層24bを有さない半導体装置20’を示す。この半導体装置20’では、ダイオードとして機能したときに、上面電極24のダイオード領域22bを覆う範囲において電流密度が局所的に高まる。また、第2電極層24bが存在しないことから、半導体基板22から上面電極24(特に、第3電極層24c)への熱伝導も制限されない。その結果、上面電極24のダイオード領域22bを覆う範囲では、第3電極層24cを構成する原子がはんだ層35へ拡散しやすく、上面電極24の表面に欠損Dが早期に形成されてしまう。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体モジュール
20、40:半導体装置
20':比較例の半導体装置
22、42:半導体基板
22a:IGBT領域
22b:ダイオード領域
24、44:上面電極
24a:第1電極層
24b:第2電極層
24c:第3電極層
26、46:下面電極
30:封止体
35:はんだ層
D:欠損
E:電子の流れる方向
T:温度勾配の方向

Claims (1)

  1. 半導体基板と、
    前記半導体基板の上面に設けられた上面電極と、
    前記半導体基板の下面に設けられた下面電極と、を備え、
    前記半導体基板には、IGBTが形成されたIGBT領域と、前記IGBTに対する逆導通ダイオードが形成されたダイオード領域とが、前記上面電極と前記下面電極との間で並列に設けられており、
    前記上面電極は、
    前記IGBT領域と前記ダイオード領域との両者を覆うように、前記半導体基板の上面上に設けられた第1電極層と、
    前記ダイオード領域を覆うとともに前記IGBT領域の少なくとも一部を覆わないように、前記第1電極層上に設けられた第2電極層と、
    前記IGBT領域と前記ダイオード領域との両者を覆うように、前記第1電極層及び第2電極層上に設けられた第3電極層と、を有し、
    前記第2電極層を構成する材料は、前記第3電極層を構成する材料よりも、電気伝導率と熱伝導率との少なくとも一方が低い、
    半導体装置。
JP2017197569A 2017-10-11 2017-10-11 半導体装置 Active JP6958210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017197569A JP6958210B2 (ja) 2017-10-11 2017-10-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017197569A JP6958210B2 (ja) 2017-10-11 2017-10-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2019071381A JP2019071381A (ja) 2019-05-09
JP6958210B2 true JP6958210B2 (ja) 2021-11-02

Family

ID=66441921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017197569A Active JP6958210B2 (ja) 2017-10-11 2017-10-11 半導体装置

Country Status (1)

Country Link
JP (1) JP6958210B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024006355A (ja) * 2022-07-01 2024-01-17 株式会社デンソー 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106695A (ja) * 2013-12-02 2015-06-08 株式会社東芝 半導体装置及びその製造方法
JP6245107B2 (ja) * 2014-08-06 2017-12-13 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016046480A (ja) * 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
JP6658021B2 (ja) * 2016-02-03 2020-03-04 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2019071381A (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6230660B2 (ja) 電力用半導体モジュール
US9762140B2 (en) Semiconductor device
US8168985B2 (en) Semiconductor module including a switch and non-central diode
JP2000200906A5 (ja)
WO2015029159A1 (ja) 半導体装置
JP7139881B2 (ja) 半導体装置
JP2017098276A (ja) 半導体装置、およびそれを用いたオルタネータ
JP5589342B2 (ja) 半導体装置
US9607961B2 (en) Semiconductor device
JP5777580B2 (ja) 端子ボックス
US20170162482A1 (en) Semiconductor device
JP2020047750A (ja) 半導体装置
JP2019216189A (ja) 半導体装置
JP6958210B2 (ja) 半導体装置
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JP7540600B2 (ja) 半導体装置
JP7010036B2 (ja) 半導体モジュール
JP2011060883A (ja) 絶縁ゲートトランジスタ
JP2020188167A (ja) 半導体装置
JP2020061455A (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
US11276627B2 (en) Semiconductor device
JP2018067625A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R151 Written notification of patent or utility model registration

Ref document number: 6958210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151