JP4544313B2 - Ｉｇｂｔとその製造方法 - Google Patents

Ｉｇｂｔとその製造方法 Download PDF

Info

Publication number
JP4544313B2
JP4544313B2 JP2008037324A JP2008037324A JP4544313B2 JP 4544313 B2 JP4544313 B2 JP 4544313B2 JP 2008037324 A JP2008037324 A JP 2008037324A JP 2008037324 A JP2008037324 A JP 2008037324A JP 4544313 B2 JP4544313 B2 JP 4544313B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
collector
igbt
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008037324A
Other languages
English (en)
Other versions
JP2009200098A (ja
Inventor
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008037324A priority Critical patent/JP4544313B2/ja
Priority to US12/867,983 priority patent/US8242535B2/en
Priority to EP09712518A priority patent/EP2243163B1/en
Priority to PCT/IB2009/000278 priority patent/WO2009104068A1/en
Priority to CN2009801057822A priority patent/CN101946325B/zh
Publication of JP2009200098A publication Critical patent/JP2009200098A/ja
Application granted granted Critical
Publication of JP4544313B2 publication Critical patent/JP4544313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本発明は、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下ではＩＧＢＴという）とその製造方法に関する。特に、電界集中が緩和され、ラッチアップへの耐量が改善され、放熱性を向上させたＩＧＢＴとその製造方法に関する。
ＩＧＢＴは、伝導度変調現象によって低オン電圧の特性を得ることができ、高耐圧と低オン電圧の両特性を得ることができる。
図１０は、特許文献１に記載されているＩＧＢＴ６０２の断面図を示す。半導体基板６０４の表面にエミッタ電極６２０が形成されており、半導体基板６０４の裏面にコレクタ電極６４２が形成されている。ＩＧＢＴ６０２は縦型である。
ＩＧＢＴ６０２は、半導体基板６０４を平面視したときに、有効領域６３０と非有効領域６３２を備えている。非有効領域６３２は、有効領域６３０の周辺を一巡しており、ＩＧＢＴ６０２の高耐圧化に寄与している。
有効領域６３０の半導体基板６０４内に、エミッタ領域６５０と、ボディ領域６４８と、ドリフト領域６４６，６４５と、コレクタ領域６４４が形成されている。エミッタ領域６５０は、ｎ型であって、半導体基板６０４の表面に臨む範囲に形成されており、エミッタ電極６２０に接触している。コレクタ領域６４４は、ｐ型であって、半導体基板６０４の裏面に臨む範囲に形成されており、コレクタ電極６４２と接触している。ドリフト領域６４６，６４５は、ｎ型であって、コレクタ領域６４４に接触している。ドリフト領域は、ｎ型不純物の濃度が薄い狭義のドリフト領域６４６と、ｎ型不純物の濃度が濃いバッファ層６４５を備えている。ここでは、狭義のドリフト領域６４６とバッファ層６４５を総称してドリフト領域という。ドリフト領域は、バッファ層を備えていないことがある。ボディ領域６４８は、ｐ型であって、エミッタ領域６５０とドリフト領域６４６，６４５を分離している。半導体基板６０４の表面において、エミッタ領域６５０とドリフト領域６４６を分離している範囲のボディ領域６４８に対向する範囲には、ゲート絶縁膜６６０とゲート電極６５８の積層構造が形成されている。ゲート電極６５８は、層間絶縁膜６５２によってエミッタ電極６２０から絶縁されている。有効領域６３０内では、エミッタ電極６２０が半導体基板６０４の表面に接触している。
非有効領域６３２の半導体基板６０４内に、フィールドリミティングリング（Field limiting ring：以下ではＦＬＲという）６７６が形成されている。この例では、ＦＬＲ６７６が３重に形成されている。ＦＬＲ６７６は、フローティングされており、エミッタ電極６２０から絶縁されている。非有効領域６３２では、半導体基板６０４の表面が絶縁膜６６４で覆われている。非有効領域６３２では、半導体基板６０４の表面がエミッタ電極６２０と接触していない。
コレクタ領域６４４とドリフト領域６４６，６４５は、有効領域６３０と非有効領域６３２の双方に形成されている。
ＩＧＢＴ６０２は、コレクタ電極６４２を直流電源の正極に接続し、エミッタ電極６２０を接地して用いる。この状態で、ゲート電極６５８に正の電圧を印加すると、ボディ領域６４８のうちのゲート電極６５８に対向する部分が反転し、エミッタ領域６５０とドリフト領域６４６を導通させるチャンネルが生じる。すると、エミッタ電極６２０から、エミッタ領域６５０とチャンネルを経由して、ドリフト領域６４６に電子が注入され、ドリフト領域６４６に電子が滞留する。すると、コレクタ電極６４２から、コレクタ領域６４４を経由して、ドリフト領域６４６に正孔が注入される。ドリフト領域６４６で活発な伝導度変調現象が発生し、エミッタ電極６２０とコレクタ電極６４２の間が導通する。ＩＧＢＴ６０２は、伝導度変調現象を利用するために、オン電圧が低い。
ＩＧＢＴでは、ラッチアップ現象が生じることがあり、これに対策する必要がある。ＩＧＢＴがオン状態にあると、非有効領域６３２内のコレクタ領域６４４からドリフト領域６４６に注入された正孔は、有効領域６３０内に形成されているエミッタ電極６２０に向かう。このために、ボディ領域６４８とドリフト領域６４６の界面のうちの非有効領域６３２に最も近い位置に存在している界面の近傍に正孔が集中しやすい。上記位置の界面近傍に高い電界が発生しやすい。
ボディ領域６４８とドリフト領域６４６の界面の近傍に高い電界が発生すると、その高い電界が、ｐ型のボディ領域６４８とｎ型のドリフト領域６４６で構成される寄生ダイオードの閾値電圧以上の電圧を発生することがある。この現象が生じると、ゲート電極６５８に正の電圧を印加するのを中止しても、エミッタ電極６２０とコレクタ電極６４２間を電流が流れ続ける。ラッチアップ現象が生じてしまう。
特許文献１では、ラッチアップ現象の発生を回避するために、図１１に示すように、非有効領域６３２のうちの外側の範囲では、コレクタ領域６４４に代えて絶縁層６４３を形成する。特許文献１の技術によると、非有効領域６３２のうちの外側の範囲では、コレクタ電極６４２からドリフト領域６４６に正孔が注入されることが防止される。これにより、ボディ領域６４８とドリフト領域６４６の界面の内の非有効領域６３２に最も近い位置に存在している界面の近傍に発生していた電界集中が緩和され、ラッチアップ現象の発生を抑制することができる。
特開２００５−１４２２８８号公報
ＩＧＢＴは動作すると発熱することから、ＩＧＢＴには放熱性も要求される。通常、コレクタ電極は基板に固定されて用いられ、電気的導通を確保する機能と、熱的導通を確保する機能を果たしている。
図１０のＩＧＢＴ６０２では、半導体基板６０４で発生した熱を、有効領域６３０内のコレクタ電極６４２と非有効領域６３２内のコレクタ電極６４２の双方を利用して基板に伝熱することができる。
しかしながらラッチアップ現象の発生を抑制するために、図１１に示すように、コレクタ領域６４４の一部を絶縁層６４３に代えると、非有効領域６３２内におけるドリフト領域６４６とコレクタ電極６４２間の熱抵抗が増大してしまい、非有効領域６３２内のコレクタ電極６４２を利用して基板に伝熱する性能が低下してしまう。
また、図１１に示したＩＧＢＴ７０２がオンしている状態では、エミッタ領域６５０からドリフト領域６４６に電子が注入される。ドリフト領域６４６に注入された電子は、非有効領域６３２にも広がる。非有効領域６３２に絶縁層６４３が形成されていると、非有効領域６３２にも広がった電子がコレクタ電極６４２に流れる際に、絶縁層６４３の近傍に集中してしまう。電子電流が局所的に集中して局所的に発熱しやすい。コレクタ領域６４４の一部を絶縁層６４３に代えると、局所的に発熱しやすくなってしまう。
本発明は上記の課題を解決する。すなわち本発明では、ラッチアップ現象の発生を抑制し、放熱性能を低下させず、しかも局所的発熱を招かないＩＧＢＴを実現する。また、その特性を備えたＩＧＢＴの製造方法を提供する。
本発明のＩＧＢＴは、半導体基板の表面にエミッタ電極が形成されており、半導体基板の裏面にコレクタ電極が形成されている縦型のＩＧＢＴに関する。
半導体基板内に、少なくともエミッタ領域とボディ領域とドリフト領域とコレクタ領域が形成されている。エミッタ領域は、第１導電型であって、半導体基板の表面に臨む範囲に形成されているとともに、エミッタ電極に接触している。コレクタ領域は、第２導電型であって、半導体基板の裏面に臨む範囲に形成されているとともに、コレクタ電極と接触している。ドリフト領域は、第１導電型であって、コレクタ領域に接触している。ドリフト領域は、第１導電型不純物の濃度が薄い狭義のドリフト領域のみで形成されていてもよいし、第１導電型不純物の濃度が濃いバッファ層をコレクタ領域側に備えていてもよい。ボディ領域は、第２導電型であって、エミッタ領域とドリフト領域を分離している。
本発明のＩＧＢＴの半導体基板を平面視すると、半導体基板の表面とエミッタ電極が接触している有効領域を取り囲む非有効領域の内の少なくとも一部の範囲では、コレクタ領域が形成されていない。コレクタ領域が形成されていない範囲では、ドリフト領域とコレクタ電極が直接に接触している。
コレクタ電極は、コレクタ領域に接触する第１部分と、ドリフト領域に接触する第２部分を備えている。第１部分の熱抵抗よりも第２部分の熱抵抗が低い。
本発明のＩＧＢＴでは、非有効領域の少なくとも一部の範囲では、コレクタ領域が形成されていない。このために、非有効領域内のコレクタ電極からドリフト領域に注入されるキャリア量が抑制される。コレクタ領域がｐ型であれば、非有効領域のコレクタ電極からドリフト領域に注入される正孔の量が抑制される。このために、ボディ領域とドリフト領域の界面のうちの非有効領域に最も近い位置にある界面の近傍にキャリアが集中して高い電界が発生しやすいという問題に対処することができる。ＩＧＢＴが簡単にはラッチアップしないように対策することができる。
その一方において、ドリフト領域は、非有効領域においても、コンタクト電極に接触している。ドリフト領域とコンタクト電極の間に、伝熱特性を低下させる絶縁層が介在していない。コンタクト電極に対する高い伝熱特性を維持することができる。
さらに、ドリフト領域とコンタクト電極の間に、エミッタ電極からドリフト領域に注入されたキャリアの流動を妨げる層が介在していない。エミッタ電極からドリフト領域に注入されたキャリアが、コレクタ電極に向けて流れる間に、居所的に集中することがない。局所的な発熱も抑えられる。
また、ドリフト領域に接触する第２部分には高い電気的導通性能を確保する必要がない。専ら伝熱能率の面からコレクタ電極の材質を選択することができる。ドリフト領域に接触する部分のコンタクト電極の熱抵抗を下げると、ＩＧＢＴ全体の放熱能力を向上させることができる。
エミッタ領域とエミッタ電極が導通していない非有効領域には、例えば、ゲート配線が通過している範囲や、ＦＬＲが形成されている範囲が含まれる。このうち、エミッタ電極に導通していないＦＬＲが形成されている範囲で、コレクタ領域が形成されていないことが好ましい。すなわち、エミッタ電極に導通していないＦＬＲが形成されている範囲で、ドリフト領域とコレクタ電極が直接に接触していることが好ましい。
エミッタ電極に導通していないＦＬＲが形成されている範囲で、コンタクト電極からドリフト領域にキャリアが注入されるのを抑制すると、ラッチアップ現象の原因となる電界集中の発生が効果的に抑制される。
コレクタ領域が形成されている範囲では半導体基板が厚く、コレクタ領域が形成されていない範囲では半導体基板が薄い関係にしてもよい。コレクタ領域が形成されている範囲で必要とされる半導体基板の厚みに比して、コレクタ領域が形成されていない範囲で必要とされる半導体基板の厚みはうすい。そこで、コレクタ領域が形成されていない範囲では半導体基板を薄くすることができる。半導体基板を薄くすると、ＩＧＢＴの放熱能力を向上させることができる。
本発明はまた、半導体基板内で厚みが異なるＩＧＢＴを製造する方法を提供する。このＩＧＢＴの製造方法は、以下の工程を備えている。
（１）厚さの厚い厚肉部と厚さの薄い薄肉部が混在するテープの厚肉部をコレクタ領域を形成しない範囲の半導体基板の表面に貼り付けるとともに、テープの薄肉部をコレクタ領域を形成する範囲の半導体基板の表面に貼り付ける工程。
（２）テープを貼り付けた半導体基板の裏面を研磨する研磨工程。この際に、テープの表面が平坦に近づくように半導体基板を撓ませた状態で、半導体基板の裏面を研磨する。
（３）研磨工程で裏面が研磨された半導体基板の裏面のうちのコレクタ領域を形成する範囲に、第２導電型不純物を注入する工程。
この方法によると、テープの厚肉部を貼り付けた範囲であってコレクタ領域を形成しない範囲では、テープの薄肉部を貼り付けた範囲であってコレクタ領域を形成する範囲よりも裏面側に大きく歪む。この歪んだ状態の半導体基板の裏面が平になるように、半導体基板の裏面を研磨する。これによって、コレクタ領域を形成しない範囲では、コレクタ領域を形成する範囲よりも深く研磨される。裏面を研磨してから外力を取り除くと、半導体基板が自然形状に復帰する。この結果、不導体基板の表面が平坦であり、コレクタ領域の形成範囲で厚く、コレクタ領域を形成しない範囲で薄い半導体基板を得ることができる。
この方法によると、一度の研磨工程で、厚い範囲と薄い範囲が分布している半導体基板を製造することができる。部位によって厚みが異なるＩＧＢＴを簡単に製造することが可能となる。
本発明によると、半導体基板内の電界集中を緩和してラッチアップ現象の発生を防止すること、放熱性能を向上することを同時に達成することができる。これにより、ＩＧＢＴの電気的特性と温度特性を向上することができ、良質なＩＧＢＴが実現される。
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）コレクタ領域が形成されない範囲の半導体基板の裏面に臨む位置には、第１導電型不純物を高濃度に含むバッファ層が形成されている。
（特徴２）非有効領域には、ゲート電極用の配線形成範囲が含まれる。
（特徴３）コレクタ領域が形成されない範囲では、空乏層がドリフト領域に達しないという条件下で半導体基板を薄板化する。
（第１実施例）
図１に、本発明を具現化した絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下ではＩＧＢＴという）２を示す。
ＩＧＢＴ２では、半導体基板４の外周の内側を周辺耐圧領域６が一巡しており、周辺耐圧領域６の内側に、セル領域１０が形成されている。周辺耐圧領域６には、フィールドリミティングリング（Field limiting ring：以下ではＦＬＲという）８ｂと等電位リング（Equal Potential Ring：以下ではＥＱＲとい）８４が形成されている。
セル領域１０のＩＧＢＴ２の表面には、エミッタ電極２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅと、小信号パッド２２ａ、２２ｂ、２２ｃが露出している。エミッタ電極２０が形成された範囲の半導体基板内には、ＩＧＢＴとして機能する半導体構造が製造されている。小信号パッド２２は、例えばゲート電極パッドなどであり、ゲート電極パッドは、配線２４を介して後述するトレンチゲート電極５８に電気的に接続されている。図１では、エミッタ電極２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅによって実際には観測されないトレンチゲート電極５８の一部も図示されている。また、セル領域１０にＦＬＲ８ａが形成されている。
図１のII―II断面を図２に示す。
ＩＧＢＴ２のセル領域１０には、ＩＧＢＴとして機能するのに必要な半導体構造が形成されている。加工前の半導体基板４は、ｎ型不純物を低濃度に含むシリコンウェハから形成されており、半導体基板４が未加工状態で残っている部分によって、ドリフト領域４６が形成されている。ドリフト領域４６の表面側に、ｐ型不純物を含むボディ領域４８が積層されている。ボディ領域４８の表面に臨む位置に、ｐ型不純物を高濃度に含むボディコンタクト領域４９が形成されている。ボディ領域４８の表面に臨む位置であって、ボディコンタクト領域４９に隣接する位置に、ｎ型不純物を高濃度に含んでいるエミッタ領域５０が形成されている。エミッタ領域５０は、ボディ領域４８によって、ドリフト領域４６から隔てられている。
エミッタ領域５０の表面から、エミッタ領域５０とボディ領域４８を貫通してドリフト領域４６に達するトレンチ５６が形成されている。トレンチ５６の底面と側面はゲート絶縁膜６０で被覆されており、トレンチ５６の内側にトレンチゲート電極５８が充填されている。トレンチゲート電極５８の上面は、層間絶縁膜５２で被覆されている。セル領域１０のＩＧＢＴ２の表面には、エミッタ電極２０が形成されている。エミッタ電極２０は、層間絶縁膜５２に形成されたコンタクトホール６２を通して、エミッタ領域５０に導通している。エミッタ電極２０は、コンタクトホール６２とボディコンタクト領域４９を通して、ボディ領域４８にも導通している。
エミッタ電極２０は層間絶縁膜５２によってトレンチゲート電極５８から絶縁されている。
ＩＧＢＴ２のセル領域１０の一部から周辺耐圧領域６に亘る表面には、絶縁膜６４が形成されている。本実施例のＩＧＢＴ２では、絶縁膜６４が形成されている範囲を非有効領域３２と呼び、絶縁膜６４が形成されていない範囲を有効領域３０と呼ぶ。非有効領域３２は、周辺耐圧領域６よりも広い。非有効領域３２では、エミッタ電極２０が半導体基板４に接触しておらず、有効領域３０では、エミッタ電極２０が半導体基板４の表面に接触している。
有効領域３０の外側には、小信号パッド２２のうちゲート電極パッドとトレンチゲート電極５８を接続する配線２４が形成されている。配線２４が形成されている領域を配線形成範囲３４と呼ぶ。配線形成範囲３４では、エミッタ電極２０が形成されていない。配線形成範囲３４では、コンタクトホール６８によって、配線２４と内部配線６６が接続されている。内部配線６６は、図示しない断面で、トレンチゲート電極５８に導通している。また、小信号パッド２２が形成されている範囲でも、エミッタ電極２０が形成されていない。配線形成範囲３４と小信号パッド２２は、セル領域１０内にある非有効領域３２に形成されている。セル領域１０内にある非有効領域３２では、エミッタ電極２０と半導体基板４が導通していない。
セル領域１０と周辺耐圧領域６の境界９付近のドリフト領域４６の表面側に、ｐ型不純物を高濃度に含むＰ型拡散領域７４とガードリング７６が形成されている。Ｐ型拡散領域７４は、ボディ領域４８を介してエミッタ電極２０に導通している。外側に形成されているガードリング７６は、エミッタ電極２０から絶縁されている。境界９付近の絶縁膜６４の表面に、導電性のフィールドプレート７２ａ、７２ｂが形成されている。Ｐ型拡散領域７４とフィールドプレート７２ａは、絶縁膜６４に形成されたコンタクトホール７０ａを通して導通している。Ｐ型拡散領域７４とフィールドプレート７２ａによって、最も内側のＦＬＲ８ａが形成されている。ガードリング７６とフィールドプレート７２ｂは、絶縁膜６４に形成されたコンタクトホール７０ｂを通して導通している。ガードリング７６とフィールドプレート７２ｂによって、外側のＦＬＲ８ｂが形成されている。
ＦＬＲ８ａとＦＬＲ８ｂは、半導体基板４の終端領域で電界が集中し、ＩＧＢＴ２の耐圧特性が低下することを防ぐ機能を持つ。エミッタ電極２０から絶縁されているＦＬＲの本数は、ＩＧＢＴ２に必要な耐圧性能によって決められる。図２に示すように１本のＦＬＲ８ｂのみが形成される場合もあれば、複数本のＦＬＲが形成される場合もある。
ＩＧＢＴ２の終端部の半導体基板４の表面に臨む位置に、ｎ型不純物を高濃度に含むチャネルストッパ領域７８が形成されている。チャネルストッパ領域７８は、ＩＧＢＴのオフ時に広がる空乏層が、半導体基板４の側面に到達するのを防止する機能を持つ。終端部の絶縁膜６４の表面に、フィールドプレート８０が形成されている。チャネルストッパ領域７８とフィールドプレート８０は、絶縁膜６４に形成されたコンタクトホール８２を通して導通している。このチャネルストッパ領域７８とフィールドプレート８０によって、ＥＱＲ８４が形成されている。
ドリフト領域４６の裏面側に、ｎ型不純物を高濃度に含むバッファ層４５が形成されている。バッファ層４５の裏面側に、ｐ型不純物を高濃度に含むコレクタ領域４４が形成されている。ＩＧＢＴ２の裏面には、コレクタ電極４２が形成されている。本実施例のＩＧＢＴ２では、コレクタ領域４４がセル領域１０のみに形成されている。そのため、セル領域１０では、コレクタ電極４２がｐ型のコレクタ領域４４と接しており、周辺耐圧領域６では、コレクタ電極４２がｎ型のバッファ層４５と接している。図２に示す実施例では、エミッタ電極２０から絶縁されているＦＬＲ８ｂが形成されている範囲で、コレクタ領域４４が形成されていない。エミッタ電極２０から絶縁されているＦＬＲ８ｂが形成されている範囲では、コレクタ電極４２がバッファ層４５に直接に接している。
図２に示すように、本実施例の半導体基板４は、コレクタ領域４４が形成されている範囲で厚く、コレクタ領域４４が形成されていない範囲で薄い。半導体基板４の裏面に段差Ａが形成されている。図９を用いて、半導体基板４の裏面に段差Ａを形成する方法について説明する。
ＩＧＢＴ２を製造する過程において、表面構造を形成後、半導体基板４の表面にテープ９０を貼り付ける。テープ９０は、厚さの厚い厚肉部９２と、厚肉部９２よりも厚み差Ａだけ薄い薄肉部９４が混在して形成されている。テープ９０は、厚肉部９２がＩＧＢＴ２のコレクタ領域４４を形成しない範囲（本実施例では周辺耐圧領域６に等しい）に貼り付けられるように配置されており、薄肉部９４がＩＧＢＴ２のコレクタ領域４４を形成する範囲（本実施例ではセル領域１０に等しい）に貼り付けられるように配置されている。そのため、半導体基板４の表面にテープ９０を貼り付けることで、ＩＧＢＴ２の周辺耐圧領域６では、セル領域１０に比べてテープ９０の表面が厚み差Ａだけ盛り上がる。
本製造方法では、半導体基板４の表面にテープ９０を貼り付けた後、半導体基板４の裏面を研磨する。この際、テープ９０の表面が平坦に近づくように半導体基板４を撓ませた状態で半導体基板４の裏面を研磨する。これにより、テープ９０の厚肉部９２が貼り付けられた周辺耐圧領域６は、テープ９０の薄肉部９４が貼り付けられたセル領域１０よりも、裏面側に大きく歪む。撓ませた半導体基板４の裏面が平坦となるように研磨すると、周辺耐圧領域６ではセル領域１０よりも深く研磨される。研磨後に半導体基板４から外力を開放すると、半導体基板４は自然形状に復帰する。すなわち、表面が平面に復帰する。この結果、半導体基板４の裏面の周辺耐圧領域６とセル領域１０の間に厚み差Ａに等しい段差Ａが形成される。
本実施例では、裏面の研磨後、半導体基板４の裏面のコレクタ領域４４を形成する範囲にｐ型不純物を注入する。これにより、セル領域１０の段差Ａよりも内側の部分にｐ型不純物が注入され、コレクタ領域４４が形成される。
本実施例のＩＧＢＴ２を使用する際は、コレクタ電極４２が直流電圧の正極に接続され、エミッタ電極２０が接地される。ＩＧＢＴ２のセル領域１０では、ｐ型不純物を含んだコレクタ領域４４がコレクタ電極４２と接しており、コレクタ電極４２からコレクタ領域４４を通してドリフト領域４６に正孔が注入される。一方、ＩＧＢＴ２の周辺耐圧領域６では、ｎ型不純物を含んだバッファ層４５がコレクタ電極４２と接している。そのため、周辺耐圧領域６ではコレクタ電極４２からドリフト領域４６に正孔が注入されない。
ＩＧＢＴなどのパワー半導体では、コレクタ電極４２とエミッタ電極２０間に印加される電圧が高く、素子の耐圧特性を高めるために広い範囲に周辺耐圧領域６が形成されている。広い周辺耐圧領域６においてコレクタ電極４２からドリフト領域４６に正孔が注入された場合、注入された正孔がエミッタ電極２０に向けて流れる際に、正孔がＰ型拡散領域７４やガードリング７６周辺のドリフト領域４６で集中する。特に、半導体基板４を平面視したときに、境界９が湾曲しているコーナー部において正孔が集中しやすい。半導体基板４内で正孔が集中すると、集中した正孔によって局所的に高い電界Ｅが発生し、ＩＧＢＴがラッチアップしやすい。このようなＩＧＢＴでは、例えばサージ電圧が印加された場合に、容易にラッチアップしてしまう。
本実施例のＩＧＢＴ２では、周辺耐圧領域６内のドリフト領域４６に正孔が注入されない。このために、半導体基板４内で正孔が集中する箇所が生じない。局所的に高い電界が発生することがない。これによって、電界集中を緩和することができ、電気的特性の良いＩＧＢＴ２が実現される。
本実施例のＩＧＢＴ２では、周辺耐圧領域６のドリフト領域４６に正孔が注入されないのと同時に、周辺耐圧領域６における熱の伝導性能が低下しない。本実施例のＩＧＢＴ２では、周辺耐圧領域６の半導体基板４とコレクタ電極４２の間に、図１１を参照して説明した絶縁層６４３のように、熱の伝導を妨げるような層が形成されない。そのため、半導体基板４の内部で発生した熱がセル領域１０に集中することがない。ＩＧＢＴ２の放熱性を高い状態に維持することができ、温度特性の良いＩＧＢＴ２が実現される。
また、周辺耐圧領域６のドリフト領域４６とコレクタ電極４２の間に、エミッタ電極２０からドリフト領域４６に注入された電子の流動を妨げる層が介在していない。エミッタ電極２０からドリフト領域４６に注入された電子が、コレクタ電極４２に向けて流れる間に、電子が局所的に集中することがない。電子電流による局所的な発熱も抑えられる。
本実施例では、ＩＧＢＴ２のコレクタ領域４４をセル領域１０に形成しているが、コレクタ領域４４を形成する範囲はこれに限られない。コレクタ領域４４は、少なくとも有効領域３０の全域に形成されていることが好ましいが、非有効領域の全域においてコレクタ領域４４を省略する必要はない。図２の場合も、非有効領域３２内であっても、配線形成範囲３４や最も内側のＦＬＲ８ａが形成されている範囲には、コレクタ領域４４が形成されている。これに代えて、配線形成範囲３４や最も内側のＦＬＲ８ａが形成されている範囲でも、コレクタ領域４４の形成を省略してもよい。
あるいは、図３に例示するように、コレクタ領域１４４がＦＬＲ８ｂの直下にまで伸びていてもよい。ＦＬＲ８ｂよりも外側の範囲でコレクタ領域１４４が形成されていなければ、本発明の作用効果を享受することができる。図４は、コレクタ領域１４４がＦＬＲ８ｂの直下にまで伸びているＩＧＢＴ１０２の平面図を示す。図４では理解のために、コレクタ領域１４４が形成されていない領域を、斜線を付けて表示している。
また図５に、さらに別の実施例のＩＧＢＴ２０２の平面図を示す。この実施例では、半導体基板２０４のコーナー部のみに、コレクタ領域が形成されていない範囲が確保されている。コーナー部で正孔が集中しやすいことから、コレクタ領域が形成されていない範囲がコーナー部に確保されていれば、本発明の作用効果を享受することができる。
（第２実施例）
本発明の第２実施例のＩＧＢＴ３０２を図６に示す。ＩＧＢＴ３０２では、コレクタ電極３４２が、ｐ型のコレクタ領域に接する第１コレクタ電極３４２ｂと、ｎ型のバッファ層４５に接する第２コレクタ電極３４２ａを備えている。
図７に第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａの積層構造を示す。第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａは、異なる４つの層が積層されて形成されている。第１コレクタ電極３４２ｂでは、半導体基板４に接する側から、アルミニウム-シリコン合金を含む第１層、チタンを含む第２層、ニッケルを含む第３層、金を含む第４層が積層されている。第２コレクタ電極３４２ａでは、半導体基板４に接する側から、銀を含む第１層、チタンを含む第２層、ニッケルを含む第３層、銀を含む第４層が積層されている。銀の熱抵抗率は、アルミニウム-シリコン合金の熱抵抗率に比べて低い。そのため、第２コレクタ電極３４２ａの熱抵抗率は、第１コレクタ電極３４２ｂの熱抵抗率よりも低くなっている。
本発明では、第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａが上記の関係をもつことで、第２コレクタ電極３４２ａが形成された領域における放熱量を増加させることができ、温度特性の良いＩＧＢＴ３０２を実現することができる。
第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａは、図７の積層構造に限られない。第２コレクタ電極３４２ａの熱抵抗率が、第１コレクタ電極３４２ｂの熱抵抗率よりも低いという関係を持っていれば、その材質や厚み、積層される層の数は限定されない。例えば、第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａが単層で形成されていても構わない。第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａで、同一数の層が積層されていなくてもよい。第１コレクタ電極３４２ｂと第２コレクタ電極３４２ａは、どちらが厚く形成されても構わない。また、第２コレクタ電極３４２ａ全体の熱抵抗率が、第１コレクタ電極３４２ｂ全体の熱抵抗率よりも低いという関係をもっていれば、半導体基板４と接触する第１層の熱抵抗率が、コレクタ領域に接する範囲で低く、コレクタ領域に接しない範囲で高くてもよい。
（第３実施例）
本発明の第３実施例のＩＧＢＴ４０２を図８に示す。半導体基板４０４には、第１実施例のＩＧＢＴ２と同様に、セル領域１０と周辺耐圧領域６の間に段差Ａが形成されている。ＩＧＢＴ４０２では、コレクタ電極４４２が、上部コレクタ電極４４２ｃと下部コレクタ電極４４２ｄを備えている。上部コレクタ電極４４２ｃは、周辺耐圧領域６の裏面に厚みＡで形成されており、半導体基板４０４に形成された段差Ａを埋めている。また、下部コレクタ電極４４２ｄは、半導体基板４０４のセル領域１０から周辺耐圧領域６に亘る領域に均一の厚さで形成されている。
本実施例では、上部コレクタ電極４４２ｃに下部コレクタ電極４４２ｄの熱抵抗率よりも低い熱抵抗率をもつ材質が用いられる。そのため、半導体基板４０４とコレクタ電極４４２を併せた範囲において、コレクタ領域４４が形成されていない範囲の熱抵抗率は、コレクタ領域４４が形成されている範囲の熱抵抗率よりも低い。
本発明では、上記の関係をもつことで、コレクタ領域４４が形成されていない範囲において放熱量を増加させることができ、温度特性のよいＩＧＢＴ４０２を実現することができる。
図８では、半導体基板４０４の段差Ａとコレクタ領域４４の厚みが同一である実施例を記載したが、コレクタ領域４４の厚みは図８の構造に限られない。
半導体基板４０４を薄板化する場合、ＩＧＢＴのオフ時に、半導体基板４０４内に形成される空乏層が、コレクタ電極４４２に到達しないという条件範囲内で、半導体基板４０４を薄板化するのが好ましい。この条件で半導体基板４０４を薄板化すると、ＩＧＢＴ４０２の耐圧を確保しながら、温度特性を向上させることができる。
狭義のドリフト領域とコレクタ領域の間にバッファ層が形成されている場合、コレクタ領域を省略する範囲では、半導体基板の裏面から見て、コレクタ領域の厚みを超えてバッファ層に入り込むだけの厚みを薄板化することが好ましい。この場合、バッファ層の不純物濃度のプロファイルを観測したときに、最大不純物濃度となる深さのバッファ層は残存させるのが好ましい。すなわち、裏面から研磨してバッファ層の厚みを薄型化する場合、最大不純物濃度となる深さよりも浅い深さで薄板化を終了することが好ましい。ＩＧＢＴの耐圧を確保しながら、温度特性を向上させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、本発明では、バッファ層４５は形成されなくてもよい。バッファ層４５が形成されない場合、ＩＧＢＴ２のコレクタ領域４４が形成されない範囲では、ドリフト領域４６とコレクタ電極４２が接触する。ドリフト領域４６とコレクタ領域４４も互いに異なる導電型を持つ。そのため、コレクタ領域４４が形成されない範囲からの電荷の注入を抑制することができる。本発明でいうドリフト領域は、狭義のドリフト領域とバッファ層が並存している場合には、両者を総称したものをいう。
ＩＧＢＴ２を製造するために使用されるテープ９０の形状も特に限定されない。厚肉部９２と薄肉部９４の間に、厚みの差Ａが存在していればよく、例えば、厚肉部９２が薄肉部９４に対して、表面方向に凸状に形成されて厚みの差Ａが形成されていてもよければ、表面と裏面のいずれの方向にもＡ／２の厚さに凸状に形成されていてもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例のＩＧＢＴ２の平面図を示す。 第１実施例のＩＧＢＴ２の断面図を示す。 ＩＧＢＴ１０２の断面図を示す。 ＩＧＢＴ１０２の平面図を示す。 ＩＧＢＴ２０２の平面図を示す。 第２実施例のＩＧＢＴ３０２の断面図を示す。 ＩＧＢＴ３０２のコレクタ電極の積層構造を示す。 第３実施例のＩＧＢＴ４０２の断面図を示す。 ＩＧＢＴ２の製造過程を示す図である。 従来のＩＧＢＴ６０２の断面図を示す。 特許文献１のＩＧＢＴ７０２の断面図を示す。
符号の説明
２、１０２、２０２、３０２、４０２、６０２、７０２・・・ＩＧＢＴ
４、２０４、４０４、６０４・・・半導体基板
６・・・・・周辺耐圧領域
８ａ、８ｂ・・・ＦＬＲ
９、・・・・・境界
１０・・・・セル領域
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、６２０・・・エミッタ電極
２２、２２ａ、２２ｂ、２２ｃ・・・小信号パッド
２４・・・・配線
３０、６３０・・・有効領域
３２、６３２・・・非有効領域
３４・・・・配線形成範囲
４２、３４２、４４２、６４２・・・コレクタ電極
４４、１４４、６４４・・・コレクタ領域
４５、６４５・・・バッファ層
４６、６４６・・・ドリフト領域
４８、６４８・・・ボディ領域
４９・・・・ボディコンタクト領域
５０、６５０・・・エミッタ領域
５２、６５２・・・層間絶縁膜
５６・・・・トレンチ
５８・・・・トレンチゲート電極
６０、６６０・・・ゲート絶縁膜
６２・・・・コンタクトホール
６４、６６４・・・絶縁膜
６６・・・・内部配線
６８・・・・コンタクトホール
７０ａ、７０ｂ・・・コンタクトホール
７２ａ、７２ｂ・・・フィールドプレート
７４・・・・Ｐ型拡散領域
７６、６７６・・・ガードリング
７８・・・・チャネルストッパ領域
８０・・・・フィールドプレート
８２・・・・コンタクトホール
８４・・・・ＥＱＲ
９０・・・・テープ
９２・・・・厚肉部
９４・・・・薄肉部
３４２ａ・・・第２コレクタ電極
３４２ｂ・・・第１コレクタ電極
４４２ｃ・・・上部コレクタ電極
４４２ｄ・・・下部コレクタ電極
６４３・・・絶縁層
６５８・・・ゲート電極

Claims (3)

  1. 半導体基板の表面にエミッタ電極が形成されており、半導体基板の裏面にコレクタ電極が形成されている縦型のＩＧＢＴであり、
    半導体基板内に、少なくともエミッタ領域とボディ領域とドリフト領域とコレクタ領域が形成されており、
    前記エミッタ領域は、第１導電型であって、半導体基板の表面に臨む範囲に形成されているとともに、前記エミッタ電極に接触しており、
    前記コレクタ領域は、第２導電型であって、半導体基板の裏面に臨む範囲に形成されているとともに、前記コレクタ電極と接触しており、
    前記ドリフト領域は、第１導電型であって、前記コレクタ領域に接触しており、
    前記ボディ領域は、第２導電型であって、前記エミッタ領域と前記ドリフト領域を分離しており、
    半導体基板を平面視したときに、半導体基板の表面と前記エミッタ電極が接触している有効領域を取り囲む非有効領域の内の少なくとも一部の範囲で、前記コレクタ領域が形成されておらず、前記範囲で、前記ドリフト領域と前記コレクタ電極が直接に接触しており、
    前記コレクタ電極が、前記コレクタ領域に接触する第１部分と、前記ドリフト領域に接触する第２部分を備えており、
    前記第１部分の熱抵抗よりも前記第２部分の熱抵抗が低いことを特徴とするＩＧＢＴ。
  2. 前記半導体基板が、前記コレクタ領域が形成されている範囲で厚く、前記コレクタ領域が形成されていない範囲で薄いことを特徴とする請求項１に記載のＩＧＢＴ。
  3. 厚さの厚い厚肉部と厚さの薄い薄肉部が混在するテープの厚肉部を前記コレクタ領域を形成しない範囲の半導体基板の表面に貼り付けるとともに、前記テープの薄肉部を前記コレクタ領域を形成する範囲の半導体基板の表面に貼り付ける工程と、
    前記テープを貼り付けた半導体基板の裏面を研磨する研磨工程と、
    前記研磨工程で裏面が研磨された半導体基板の裏面の内の前記コレクタ領域を形成する範囲に第２導電型不純物を注入する工程を備えており、
    前記研磨工程において、前記テープの表面が平坦に近づくように半導体基板を撓ませた状態で、半導体基板の裏面を研磨することを特徴とする請求項２に記載のＩＧＢＴを製造する方法。
JP2008037324A 2008-02-19 2008-02-19 Ｉｇｂｔとその製造方法 Active JP4544313B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008037324A JP4544313B2 (ja) 2008-02-19 2008-02-19 Ｉｇｂｔとその製造方法
US12/867,983 US8242535B2 (en) 2008-02-19 2009-02-17 IGBT and method of producing the same
EP09712518A EP2243163B1 (en) 2008-02-19 2009-02-17 Igbt and method of producing the same
PCT/IB2009/000278 WO2009104068A1 (en) 2008-02-19 2009-02-17 Igbt and method of producing the same
CN2009801057822A CN101946325B (zh) 2008-02-19 2009-02-17 Igbt以及制造igbt的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008037324A JP4544313B2 (ja) 2008-02-19 2008-02-19 Ｉｇｂｔとその製造方法

Publications (2)

Publication Number Publication Date
JP2009200098A JP2009200098A (ja) 2009-09-03
JP4544313B2 true JP4544313B2 (ja) 2010-09-15

Family

ID=40552064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008037324A Active JP4544313B2 (ja) 2008-02-19 2008-02-19 Ｉｇｂｔとその製造方法

Country Status (5)

Country Link
US (1) US8242535B2 (ja)
EP (1) EP2243163B1 (ja)
JP (1) JP4544313B2 (ja)
CN (1) CN101946325B (ja)
WO (1) WO2009104068A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067430A1 (ja) * 2008-12-10 2010-06-17 トヨタ自動車株式会社 半導体装置
JP5621703B2 (ja) 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
WO2013132568A1 (ja) 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置
JP5696715B2 (ja) * 2012-11-14 2015-04-08 株式会社デンソー 半導体装置
CN103839993A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 用于绝缘栅双极晶体管的防闩锁终端区
CN103094332B (zh) * 2013-01-30 2016-03-30 华为技术有限公司 一种绝缘栅双极晶体管
WO2015004716A1 (ja) 2013-07-08 2015-01-15 三菱電機株式会社 半導体装置
CN105940496B (zh) * 2014-01-29 2019-06-18 三菱电机株式会社 电力用半导体装置
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6460016B2 (ja) * 2016-03-09 2019-01-30 トヨタ自動車株式会社 スイッチング素子
JP6299789B2 (ja) 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6602700B2 (ja) * 2016-03-14 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7316746B2 (ja) * 2017-03-14 2023-07-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
CN107578998B (zh) * 2017-07-24 2021-02-09 全球能源互联网研究院有限公司 Igbt芯片制造方法及igbt芯片
JP7024277B2 (ja) * 2017-09-20 2022-02-24 株式会社デンソー 半導体装置
US10600897B2 (en) 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
CN112768503B (zh) * 2019-10-21 2022-08-19 珠海格力电器股份有限公司 Igbt芯片、其制造方法及功率模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321877A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧電力用半導体装置
JP2003249654A (ja) * 2002-02-26 2003-09-05 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2009105265A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd 制御回路を備える半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5493134A (en) * 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control
JP2002094046A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 半導体装置
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4231387B2 (ja) 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321877A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧電力用半導体装置
JP2003249654A (ja) * 2002-02-26 2003-09-05 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2009105265A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd 制御回路を備える半導体装置

Also Published As

Publication number Publication date
CN101946325B (zh) 2012-05-16
WO2009104068A1 (en) 2009-08-27
US20110006338A1 (en) 2011-01-13
US8242535B2 (en) 2012-08-14
EP2243163B1 (en) 2012-08-29
EP2243163A1 (en) 2010-10-27
JP2009200098A (ja) 2009-09-03
CN101946325A (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4544313B2 (ja) Ｉｇｂｔとその製造方法
JP5900503B2 (ja) 半導体装置
JP6274154B2 (ja) 逆導通ｉｇｂｔ
JP3751463B2 (ja) 高耐圧半導体素子
US10600897B2 (en) Semiconductor device
JP5821320B2 (ja) ダイオード
JP5711646B2 (ja) ダイオード
JP4910304B2 (ja) 半導体装置
JP2013115223A (ja) 半導体装置
CN111081770A (zh) 半导体装置
US20180047855A1 (en) Power semiconductor element and power semiconductor module using same
JP5487956B2 (ja) 半導体装置
JP5655932B2 (ja) 半導体装置
WO2021088231A1 (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN109686789B (zh) 半导体装置
CN112786680A (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
US9000538B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2014130896A (ja) 半導体装置
JP2021190639A (ja) 半導体装置
JP7076387B2 (ja) 半導体装置
JP7028093B2 (ja) 半導体装置
JP2019140152A (ja) 半導体装置
JP2011023527A (ja) 半導体装置
CN111668212A (zh) 半导体装置
JP7352151B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4544313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3