JP2009105265A - 制御回路を備える半導体装置 - Google Patents
制御回路を備える半導体装置 Download PDFInfo
- Publication number
- JP2009105265A JP2009105265A JP2007276453A JP2007276453A JP2009105265A JP 2009105265 A JP2009105265 A JP 2009105265A JP 2007276453 A JP2007276453 A JP 2007276453A JP 2007276453 A JP2007276453 A JP 2007276453A JP 2009105265 A JP2009105265 A JP 2009105265A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- igbt
- control circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 230000015556 catabolic process Effects 0.000 claims abstract description 15
- 230000002159 abnormal effect Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000001965 increasing effect Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 9
- 238000002485 combustion reaction Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＩＧＢＴ部がオフに移る際にコレクタ側に負電圧が生じても破壊され難く、オン時にはコレクタ側から制御回路部への電流を少なくして制御回路部での寄生トランジスタ動作を抑制し、ＩＧＢＴ部のラッチアップ破壊を起こり難くした半導体装置を、チップサイズをそれほど大きくすることなく提供すること。
【解決手段】ＩＧＢＴ部２０と、ＩＧＢＴ部２０の異常状態を検知する制御回路２１を備え、前記ＩＧＢＴ部２０のコレクタ領域５側の裏面には、ＩＧＢＴ部２０直下に選択的にコレクタ領域５を形成する構成を備える半導体装置とする。
【選択図】 図１
【解決手段】ＩＧＢＴ部２０と、ＩＧＢＴ部２０の異常状態を検知する制御回路２１を備え、前記ＩＧＢＴ部２０のコレクタ領域５側の裏面には、ＩＧＢＴ部２０直下に選択的にコレクタ領域５を形成する構成を備える半導体装置とする。
【選択図】 図１
Description
本発明は、誘導負荷（Ｌ負荷）を含む回路に用いられる半導体装置に関し、特には内燃機関用点火装置（イグナイタ）に用いられる、制御回路を備える絶縁ゲートバイポーラトランジスタ（以降、ＩＧＢＴと略記）に関する。
図８に示すように、誘導負荷４５，４２を含む回路において、電源４１から一次側コイル４５に流れる断続電流に対応して、二次側コイル４２に生じる高電圧により前記二次側コイル４２に接続された内燃機関用点火プラグ４４に発生する断続スパークを利用する内燃機関用点火装置がある。この内燃機関用点火装置では、前記一次側コイルに断続電流を流すための回路に用いられるスイッチング手段４３として、従来はバイポーラトランジスタが用いられていたが、近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に置き換えられつつある。
前記の内燃機関用点火装置に用いられるスイッチング手段４３として採用されるＩＧＢＴに求められる電気特性としては低オン電圧特性と低スイッチング損失特性が重視される。従来、内燃機関用点火装置に用いられるＩＧＢＴは、図７の要部断面図に示すような、低オン電圧特性とするために薄いエピタキシャル層（ｎ型ドリフト層）２６を有するパンチスルー型ＩＧＢＴが用いられてきたが、前記電気特性を考慮してＦＺ基板を用いたノンパンチスルー（以降、ＮＰＴと略記することもある）型ＩＧＢＴや、さらに特性改善できるフィールドストップ（バッファ層）形ＩＧＢＴが検討されている。ここでいうフィールドストップ（以降ＦＳと略記することもある）型ＩＧＢＴはパンチスルー型ＩＧＢＴの一種である。通常のパンチスルー型ＩＧＢＴは図７のように低抵抗半導体基板２５の上に形成されるエピタキシャル層２６にＭＯＳゲート構造などの半導体機能層を作り込む構造のものを言い、エピタキシャル層２６を必要とするため、高コストである。
前記の内燃機関用点火装置に用いられるスイッチング手段４３として採用されるＩＧＢＴに求められる電気特性としては低オン電圧特性と低スイッチング損失特性が重視される。従来、内燃機関用点火装置に用いられるＩＧＢＴは、図７の要部断面図に示すような、低オン電圧特性とするために薄いエピタキシャル層（ｎ型ドリフト層）２６を有するパンチスルー型ＩＧＢＴが用いられてきたが、前記電気特性を考慮してＦＺ基板を用いたノンパンチスルー（以降、ＮＰＴと略記することもある）型ＩＧＢＴや、さらに特性改善できるフィールドストップ（バッファ層）形ＩＧＢＴが検討されている。ここでいうフィールドストップ（以降ＦＳと略記することもある）型ＩＧＢＴはパンチスルー型ＩＧＢＴの一種である。通常のパンチスルー型ＩＧＢＴは図７のように低抵抗半導体基板２５の上に形成されるエピタキシャル層２６にＭＯＳゲート構造などの半導体機能層を作り込む構造のものを言い、エピタキシャル層２６を必要とするため、高コストである。
また、図７の従来のＩＧＢＴの要部断面図に示すように、ＩＧＢＴが過電流や過電圧、また発熱による破壊を防止するため、動作状況を監視して異常時にはゲート信号を制御するための回路２１を内蔵する構造も知られている。この回路２１はｐウェル９内部に形成され、ドレイン１０−１がＩＧＢＴのエミッタ電極３−１と接続されるｎチャネルＭＯＳＦＥＴを主たるトランジスタとして構成したものである。
この回路２１を内蔵するＩＧＢＴでは、ＩＧＢＴがオンして導通状態のとき、図１０の矢印３３で示したようにコレクタ１から正孔が表面のｐウエル６へ向かって流れ込む。この正孔による電流はＩＧＢＴの主電流となるが、それだけではなく、上述の回路部分２１を構成するｐ領域９へも流れ込む。この正孔による回路２１へと流れ込む電流（矢印３４）は、回路部２１に存在する寄生トランジスタの動作を誘発することがあるため、その動作を抑制する目的で、前記ＩＧＢＴ部２０と前記回路部２１との間にｐ型領域（コンタクトｐ領域）８を設け、大きなコンタクト面積でエミッタ電極と短絡することにより、前記ｐ型領域９へ流れ込む電流をエミッタ電極へ逃がして回路部２１へ流れる電流を少なくする構成をとっている。
ところが、イグナイタ用の誘導負荷回路では、ＩＧＢＴがオン状態からオフ状態に移る際に、電流が急激に減少する過程（ｄｉ／ｄｔ）では、一次側コイルにはそのコイルインダクタンスＬとそのコイルに流れる電流の減少とに対応してその減少を抑制する方向の電圧（＝Ｌ×ｄｉ／ｄｔ（ＩＧＢＴのコレクタ側が正の方向））が急激に上昇し、オフ状態になると急激に前記電圧が下降する（サージ電圧）現象が生じる。この急激に発生するサージ電圧（数１００Ｖ）がＩＧＢＴのコレクタ−ゲート間にゲート側をアノード側とするように配置されるツエナーダイオード１６のツエナー電圧によってクランプされると、前記一次側コイル４５の電圧が二次側コイル４２に誘起され、二次側コイル４２に逆方向の電圧が発生する。前述の過程で、前記一次側の正のサージ電圧は下降時に負電圧（数１０〜１００Ｖ）にいたることがある。一次側が逆方向の電圧になると、前記ＩＧＢＴのコレクタ１に逆バイアスがかかることになるので、ＩＧＢＴが破壊されることがあった。
この回路２１を内蔵するＩＧＢＴでは、ＩＧＢＴがオンして導通状態のとき、図１０の矢印３３で示したようにコレクタ１から正孔が表面のｐウエル６へ向かって流れ込む。この正孔による電流はＩＧＢＴの主電流となるが、それだけではなく、上述の回路部分２１を構成するｐ領域９へも流れ込む。この正孔による回路２１へと流れ込む電流（矢印３４）は、回路部２１に存在する寄生トランジスタの動作を誘発することがあるため、その動作を抑制する目的で、前記ＩＧＢＴ部２０と前記回路部２１との間にｐ型領域（コンタクトｐ領域）８を設け、大きなコンタクト面積でエミッタ電極と短絡することにより、前記ｐ型領域９へ流れ込む電流をエミッタ電極へ逃がして回路部２１へ流れる電流を少なくする構成をとっている。
ところが、イグナイタ用の誘導負荷回路では、ＩＧＢＴがオン状態からオフ状態に移る際に、電流が急激に減少する過程（ｄｉ／ｄｔ）では、一次側コイルにはそのコイルインダクタンスＬとそのコイルに流れる電流の減少とに対応してその減少を抑制する方向の電圧（＝Ｌ×ｄｉ／ｄｔ（ＩＧＢＴのコレクタ側が正の方向））が急激に上昇し、オフ状態になると急激に前記電圧が下降する（サージ電圧）現象が生じる。この急激に発生するサージ電圧（数１００Ｖ）がＩＧＢＴのコレクタ−ゲート間にゲート側をアノード側とするように配置されるツエナーダイオード１６のツエナー電圧によってクランプされると、前記一次側コイル４５の電圧が二次側コイル４２に誘起され、二次側コイル４２に逆方向の電圧が発生する。前述の過程で、前記一次側の正のサージ電圧は下降時に負電圧（数１０〜１００Ｖ）にいたることがある。一次側が逆方向の電圧になると、前記ＩＧＢＴのコレクタ１に逆バイアスがかかることになるので、ＩＧＢＴが破壊されることがあった。
この破壊について図９を参照して説明する。コレクタ１に負バイアス３０が印加された場合、ＩＧＢＴの表面側を構成するドリフト層２６とｐウエル６の間のｐｎ接合１７は順方向バイアスとなる一方で、ＩＧＢＴのコレクタ領域２５とバッファ層２４との間のｐｎ接合１９は逆バイアス状態となり、コレクタ１が負バイアスの状態では、ｐｎ接合１９で耐圧が決まる。ところが、このｐｎ接合１９はフラットな面状であり、チップ周囲の切断端部にｐｎ接合１９の終端部が露出している。チップ状のＩＧＢＴは大径のウエハから格子状に機械的切断して取り出されるので、チップ周囲の切断端面では多くの結晶ダメージが存在している。このため、コレクタ領域側ｐｎ接合１９の周辺の切断終端部領域３２においては、場所によってｐｎ接合１９の逆耐圧が著しくばらついて、局部的に非常に耐圧の低い場所が存在する。そのため、負バイアスサージが印加されると、この耐圧の低い領域に大きな電流が局部的に集中して素子が破壊され易いということである。
一方、前述のように、パンチスルー型ＩＧＢＴはエピタキシャル層を必要とするために高コストになるという問題がある。これに対して、前記ＮＰＴ型およびＦＳ型ＩＧＢＴは安価なＦＺ−ｎ基板を用いることができ、低コストで、オン電圧も小さくすることができるデバイスであるので、内燃機関用点火装置に用いられるＩＧＢＴ用としての適用の検討が要請されている。
一方、前述のように、パンチスルー型ＩＧＢＴはエピタキシャル層を必要とするために高コストになるという問題がある。これに対して、前記ＮＰＴ型およびＦＳ型ＩＧＢＴは安価なＦＺ−ｎ基板を用いることができ、低コストで、オン電圧も小さくすることができるデバイスであるので、内燃機関用点火装置に用いられるＩＧＢＴ用としての適用の検討が要請されている。
ところが、前述した負バイアスサージが印加されると、耐圧の低い領域に大きな電流が局部的に集中して素子が破壊され易いという問題は前記ＮＰＴ−ＩＧＢＴやＦＳ−ＩＧＢＴにおいて特に顕著となる。その理由は、ＮＰＴ−ＩＧＢＴやＦＳ−ＩＧＢＴではコレクタ領域が１μｍ程度の極めて薄い層で形成されており、最も欠けなどの発生しやすい裏面側端部の近傍にｐｎ接合１９の端部が存在するからである。この問題に対しては、負コレクタ電圧に対して十分な耐圧を維持できるようにｐｎ接合端部をチップの切断端面に露出させないようにした逆阻止型のＩＧＢＴが公開になっている（特許文献１）。
また、別の方法として、ＩＧＢＴチップの表面側にコレクタと同電位のｎ型領域を設けて、これをワイヤボンディングでコレクタと接続する逆導通型のＩＧＢＴが考案されている（特許文献２）。同様に、ＩＧＢＴにＦＷＤを内蔵させる構造を有する逆導通型ＩＧＢＴの特許文献は多数公開されている（特許文献３、４、５、６）。
特開２００７−１６５４２４号公報
特許第２９５９１２７号公報
特開昭６１−１５３７０号公報
特開昭６３−２０９１７７号公報
特開平２−３０９６７６号公報
特開平５−１５２５７４号公報
また、別の方法として、ＩＧＢＴチップの表面側にコレクタと同電位のｎ型領域を設けて、これをワイヤボンディングでコレクタと接続する逆導通型のＩＧＢＴが考案されている（特許文献２）。同様に、ＩＧＢＴにＦＷＤを内蔵させる構造を有する逆導通型ＩＧＢＴの特許文献は多数公開されている（特許文献３、４、５、６）。
しかしながら、前記特許文献１に記載の逆阻止型のＩＧＢＴでは、１００μｍ以上の深いｐ型の拡散領域を形成する必要がある。また、その深い拡散領域用の広い領域をＩＧＢＴチップ周辺に確保する必要がある。さらに、そのためには非常に長い熱処理工程が必要であるなどのことから、スループット（生産効率）が極めて悪く、また高温長時間の熱処理によって、シリコン半導体中に多くの結晶欠陥が導入されて、歩留まりが著しく低下するなどの問題がある。
また、前記特許文献２の記述は、本来、ここで説明している負コレクタ電圧への対策ではなく、インバータなどのＬ負荷駆動回路において、通常は別個に外付けされるフライホイーリングダイオード（ＦＷＤ）をＩＧＢＴに内蔵させることに関するものである。
前述の特許文献２に記載の構造では、負コレクタバイアスが印加されても、コレクタと同電位の金属電極が、正電位側のエミッタ側表面の周端部に設けられている前記ｎ型領域とオーミック接続となっているため、エミッタ電極と接触しているｐウエルを通して大きな電流が流れることから、電圧降下がほとんどなく、熱の発生が少なく、また電流が集中することが無い。しかし、半導体チップ表面（エミッタ）側端部に大きな面積のｎ型領域を形成する必要があり、このためチップサイズが増大するという問題がある。
また、前記特許文献２の記述は、本来、ここで説明している負コレクタ電圧への対策ではなく、インバータなどのＬ負荷駆動回路において、通常は別個に外付けされるフライホイーリングダイオード（ＦＷＤ）をＩＧＢＴに内蔵させることに関するものである。
前述の特許文献２に記載の構造では、負コレクタバイアスが印加されても、コレクタと同電位の金属電極が、正電位側のエミッタ側表面の周端部に設けられている前記ｎ型領域とオーミック接続となっているため、エミッタ電極と接触しているｐウエルを通して大きな電流が流れることから、電圧降下がほとんどなく、熱の発生が少なく、また電流が集中することが無い。しかし、半導体チップ表面（エミッタ）側端部に大きな面積のｎ型領域を形成する必要があり、このためチップサイズが増大するという問題がある。
前記特許文献３〜６に記載の逆導通型ＩＧＢＴについても同様な問題がある。
さらに、前述したように、回路部２１を内蔵する図１０のＩＧＢＴのオン時においては、異常なラッチアップ動作を防ぐために、ＩＧＢＴ活性領域部２０と回路部分２１の間には大きなコンタクト領域を設ける必要があると説明したが、その結果、ＩＧＢＴのチップサイズが大きくなってしまうという問題がある。
本発明は、前述した問題点に鑑みてなされたものであり、本発明の目的は、ＩＧＢＴ部がオンからオフに移る際にコレクタ側に負電圧が生じても破壊され難く、オン時にはコレクタ側から制御回路部への電流を少なくして制御回路部での寄生トランジスタ動作を抑制し、ＩＧＢＴ部のラッチアップ破壊を起こり難くした、制御回路を備える半導体装置を、チップサイズをそれほど大きくすることなく提供することである。
さらに、前述したように、回路部２１を内蔵する図１０のＩＧＢＴのオン時においては、異常なラッチアップ動作を防ぐために、ＩＧＢＴ活性領域部２０と回路部分２１の間には大きなコンタクト領域を設ける必要があると説明したが、その結果、ＩＧＢＴのチップサイズが大きくなってしまうという問題がある。
本発明は、前述した問題点に鑑みてなされたものであり、本発明の目的は、ＩＧＢＴ部がオンからオフに移る際にコレクタ側に負電圧が生じても破壊され難く、オン時にはコレクタ側から制御回路部への電流を少なくして制御回路部での寄生トランジスタ動作を抑制し、ＩＧＢＴ部のラッチアップ破壊を起こり難くした、制御回路を備える半導体装置を、チップサイズをそれほど大きくすることなく提供することである。
本発明では、前記本発明の目的を達成するために、ＩＧＢＴ部とＩＧＢＴ部の異常状態を検知する制御回路部を備え、前記ＩＧＢＴ部のコレクタ領域側の裏面には、ＩＧＢＴ部直下に選択的にｐ型コレクタ領域を形成し、前記制御回路部のコレクタ領域側の裏面はｎ型の領域のみとする構成を備える半導体装置とする。また、前記選択的コレクタ領域以外の裏面の一部には高濃度のｎ型領域を形成して、コレクタ電極との接触について、オーミックコンタクトを得られ易くすることも好ましい。また、前記ｐ型コレクタ領域とｎ型半導体基板領域との間に、このｎ型半導体基板領域よりも不純物濃度が高いｎ型領域を介在させるように構成することも好ましい。また、前記コレクタ領域の深さは１μｍ程度であることが好ましい。
本発明によれば、ＩＧＢＴ部がオンからオフに移る際にコレクタ側に負電圧が生じても破壊され難く、オン時にはコレクタ側から制御回路部への電流を少なくして寄生トランジスタ動作を抑制し、ラッチアップ破壊を起こり難くした、制御回路を備える半導体装置を、チップサイズをそれほど大きくすることなく提供することができる。
以下、本発明にかかるＩＧＢＴについて、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
図１〜図５は、それぞれ、本発明にかかる実施例１〜５のＩＧＢＴの要部断面図である。図６は実施例１にかかるＩＧＢＴの製造工程を説明するための主要な製造ステップ毎の要部断面図である。図７は従来のイグナイタ用の制御回路を備えるＩＧＢＴの要部断面図である。図８はイグナイタ点火回路の基本回路図である。図９は従来のイグナイタ用ＩＧＢＴで、負コレクタサージによるＩＧＢＴの破壊について説明するための要部断面図である。図１０はオン時の正孔電流による制御回路部への影響を説明するための要部断面図である。図１１は本発明にかかる実施例１とは異なるＩＧＢＴの要部断面図である。
図１〜図５は、それぞれ、本発明にかかる実施例１〜５のＩＧＢＴの要部断面図である。図６は実施例１にかかるＩＧＢＴの製造工程を説明するための主要な製造ステップ毎の要部断面図である。図７は従来のイグナイタ用の制御回路を備えるＩＧＢＴの要部断面図である。図８はイグナイタ点火回路の基本回路図である。図９は従来のイグナイタ用ＩＧＢＴで、負コレクタサージによるＩＧＢＴの破壊について説明するための要部断面図である。図１０はオン時の正孔電流による制御回路部への影響を説明するための要部断面図である。図１１は本発明にかかる実施例１とは異なるＩＧＢＴの要部断面図である。
図１は、本発明の実施例１にかかるＩＧＢＴの基本構造を示す要部断面図である。ＦＺ−ｎ型半導体基板４の一方の主面（表面とする）側に、ＩＧＢＴ活性領域部２０として、よく知られた構造であるｐウエル６と、このｐウエル６表面領域内に設けられるｎ+エミッタ領域７と、このｎ+エミッタ領域７表面と前記半導体基板（ドリフト層）４の表面とに挟まれる前記ｐウエル６の表面上にゲート絶縁膜１３と、このゲート絶縁膜１３を介して積層されるゲート電極１４とを備える。
前記ｐウエル６内でｎ+エミッタ領域７表面とｐウエル６表面とに共通に接触するエミッタ電極３−１と、前記半導体基板（ドリフト層）４の他方の主面（裏面とする）に被覆されるコレクタ電極４０とを備える。前述のＩＧＢＴ活性領域部２０の周囲にガードリング６−１を含む耐圧構造部３９と、この耐圧構造部３９の外側の半導体基板表面に高濃度ｎ+領域１５とが取り巻く。この高濃度ｎ+領域１５は切断されたＩＧＢＴチップの切断部となる。図１の右端はＩＧＢＴチップの切断端部ではなく、ＩＧＢＴの活性領域内の任意の位置を端部として描かれている。これ以降説明する断面図についても同様である。
前記耐圧構造部３９に囲まれる内側領域には前記ＩＧＢＴ活性領域部２０の他に、回路部２１とこの回路部２１の周囲を取り巻き、且つ回路部２１内のｐウエル９に接するコンタクトｐ領域８を有する。このコンタクトｐ領域８の表面には前記エミッタ電極３−１が接触している。また、この回路部２１は、ｐウエル９の表面に形成されるｎ+型ドレイン１０−１とソース１０−２に挟まれるｐウエル９の表面上にゲート絶縁膜１１を介して積層されるゲート電極１２から構成されるｎチャネルＭＯＳＦＥＴを有し、前記ｎ+型ドレイン１０−１を前記エミッタ電極３−１に接続させることにより、前述のように、ＩＧＢＴが過電流や過電圧、また発熱による破壊を防止するため、動作状況を監視して異常時にはゲート信号を制御する機能を奏するようにされている。
前記ｐウエル６内でｎ+エミッタ領域７表面とｐウエル６表面とに共通に接触するエミッタ電極３−１と、前記半導体基板（ドリフト層）４の他方の主面（裏面とする）に被覆されるコレクタ電極４０とを備える。前述のＩＧＢＴ活性領域部２０の周囲にガードリング６−１を含む耐圧構造部３９と、この耐圧構造部３９の外側の半導体基板表面に高濃度ｎ+領域１５とが取り巻く。この高濃度ｎ+領域１５は切断されたＩＧＢＴチップの切断部となる。図１の右端はＩＧＢＴチップの切断端部ではなく、ＩＧＢＴの活性領域内の任意の位置を端部として描かれている。これ以降説明する断面図についても同様である。
前記耐圧構造部３９に囲まれる内側領域には前記ＩＧＢＴ活性領域部２０の他に、回路部２１とこの回路部２１の周囲を取り巻き、且つ回路部２１内のｐウエル９に接するコンタクトｐ領域８を有する。このコンタクトｐ領域８の表面には前記エミッタ電極３−１が接触している。また、この回路部２１は、ｐウエル９の表面に形成されるｎ+型ドレイン１０−１とソース１０−２に挟まれるｐウエル９の表面上にゲート絶縁膜１１を介して積層されるゲート電極１２から構成されるｎチャネルＭＯＳＦＥＴを有し、前記ｎ+型ドレイン１０−１を前記エミッタ電極３−１に接続させることにより、前述のように、ＩＧＢＴが過電流や過電圧、また発熱による破壊を防止するため、動作状況を監視して異常時にはゲート信号を制御する機能を奏するようにされている。
この実施例１ではＩＧＢＴ活性領域部２０直下に対応する裏面側には、コレクタ領域であるｐ領域５が配置され、そのほかの裏面側には半導体基板の領域であるドリフト層４の裏面と前記コレクタ電極４０とが直接接触しており、通常はショットキー接合が形成される。コレクタ電極４０の、特に一層目の金属材料としては、ｎ型のシリコン基板とのショットキー接合の障壁（バリア）高さの低い材料であるＴｉなどを用いるのが良い。
このような構成とすることで、コレクタ１とエミッタ３間に負コレクタサージが印加された場合に、このショットキー接合部分の低い耐圧によって逆方向の主電流を流すことができ、電流集中を抑え発熱を抑えることができる。また、ＩＧＢＴ導通時に、正孔電流はｐ領域５からのみ流れることから、回路部分２１へ正孔電流の回り込みは極端に少なくなり、回路部分２１とＩＧＢＴ活性領域部２０との間の距離を従来の数１００μｍ程度から１００μｍ以下にまで縮めることができ、チップサイズを縮小することができる。
以上の説明では、図１に示すＩＧＢＴのように、コレクタ領域５がＩＧＢＴ活性領域部２０に対応する領域の裏面側に形成される構成について説明したが、図１１のように、コレクタ領域５をＩＧＢＴ活性領域部２０とその外周を取り巻く耐圧構造部３９とに対応する領域に形成する構成としてもよい。
このような構成とすることで、コレクタ１とエミッタ３間に負コレクタサージが印加された場合に、このショットキー接合部分の低い耐圧によって逆方向の主電流を流すことができ、電流集中を抑え発熱を抑えることができる。また、ＩＧＢＴ導通時に、正孔電流はｐ領域５からのみ流れることから、回路部分２１へ正孔電流の回り込みは極端に少なくなり、回路部分２１とＩＧＢＴ活性領域部２０との間の距離を従来の数１００μｍ程度から１００μｍ以下にまで縮めることができ、チップサイズを縮小することができる。
以上の説明では、図１に示すＩＧＢＴのように、コレクタ領域５がＩＧＢＴ活性領域部２０に対応する領域の裏面側に形成される構成について説明したが、図１１のように、コレクタ領域５をＩＧＢＴ活性領域部２０とその外周を取り巻く耐圧構造部３９とに対応する領域に形成する構成としてもよい。
図６は前述の実施例１で説明したイグナイタ回路に用いられるＩＧＢＴを製造するための製造工程を示す工程ごとの半導体基板の要部断面図である。図６（ａ）では、従来のエピタキシャル層を堆積させた半導体基板ではなく、ＦＺあるいはＣＺ基板などで、抵抗率２０Ωｃｍ〜５０Ωｃｍの高抵抗基板を用意する。
図６（ｂ）では、回路部２１と最周辺部の高濃度ｎ+領域１５のパターン形成以外は通常のＩＧＢＴの製造工程と同様の工程により、表面ＭＯＳデバイス構造を製造する。図６（ｃ）では半導体基板の表側を保護フィルム３５で保護したのち、裏面側を点線３６で示す厚さを研削して基板を耐圧で決まる所定の厚さ（７０μｍ〜１２０μｍ）にする。図６（ｄ）では裏面側にフォト工程によって、レジストフィルムを開口し、ここにイオン注入３８などの方法でｐ型不純物、たとえばボロン３７を導入する。後述する構成のように、必要に応じて、高濃度ｎ+型領域２３（後述の図３、４、５）を形成する場合には同様にフォト工程で開口し、リンや砒素などの不純物を導入する。ウエハ全面に導入する場合にはフォト工程は不要である。
その後、４００℃程度の熱処理を行って、導入した不純物を熱的に活性化してコレクタ領域５を形成する。このとき、この温度では導入した不純物は１００％活性化できないことから、さらに濃度を高めるためには、たとえばレーザーアニール装置によれば、ほぼ１００％の活性化を達成することができる。その後、図６（ｅ）において裏面にＴｉ／Ｎｉ／Ａｕなどの積層金属膜からなるコレクタ電極４０を形成して完成する。このとき、裏面側の半導体表面と接触する金属はｎ型領域と良好な接触を得やすいＴｉあるいはＡｌなどを用いることが好ましい。さらに、ゲート２と高濃度ｎ+領域との間にはコレクタ１とゲート２間に加わる過電圧をクランプするためのツエナーダイオード１６が接続される。このツエナーダイオード１６は外付けでも、ＩＧＢＴのチップに内蔵させる構成であってもよい。
図６（ｂ）では、回路部２１と最周辺部の高濃度ｎ+領域１５のパターン形成以外は通常のＩＧＢＴの製造工程と同様の工程により、表面ＭＯＳデバイス構造を製造する。図６（ｃ）では半導体基板の表側を保護フィルム３５で保護したのち、裏面側を点線３６で示す厚さを研削して基板を耐圧で決まる所定の厚さ（７０μｍ〜１２０μｍ）にする。図６（ｄ）では裏面側にフォト工程によって、レジストフィルムを開口し、ここにイオン注入３８などの方法でｐ型不純物、たとえばボロン３７を導入する。後述する構成のように、必要に応じて、高濃度ｎ+型領域２３（後述の図３、４、５）を形成する場合には同様にフォト工程で開口し、リンや砒素などの不純物を導入する。ウエハ全面に導入する場合にはフォト工程は不要である。
その後、４００℃程度の熱処理を行って、導入した不純物を熱的に活性化してコレクタ領域５を形成する。このとき、この温度では導入した不純物は１００％活性化できないことから、さらに濃度を高めるためには、たとえばレーザーアニール装置によれば、ほぼ１００％の活性化を達成することができる。その後、図６（ｅ）において裏面にＴｉ／Ｎｉ／Ａｕなどの積層金属膜からなるコレクタ電極４０を形成して完成する。このとき、裏面側の半導体表面と接触する金属はｎ型領域と良好な接触を得やすいＴｉあるいはＡｌなどを用いることが好ましい。さらに、ゲート２と高濃度ｎ+領域との間にはコレクタ１とゲート２間に加わる過電圧をクランプするためのツエナーダイオード１６が接続される。このツエナーダイオード１６は外付けでも、ＩＧＢＴのチップに内蔵させる構成であってもよい。
図２は、本発明の実施例２にかかるＩＧＢＴの基本構造を示す要部断面図である。実施例２のＩＧＢＴは、前記実施例１のＩＧＢＴの特性を向上させるため、コレクタ領域であるｐ型領域５の周辺を、ドリフト層（半導体基板領域）４の不純物濃度より高濃度のｎバッファ層２２で取り囲む構造を示した。この構造は前述のフィールドストップ（ＦＳ）型ＩＧＢＴ構造と同様にドリフト層４の厚さを薄くしてオン抵抗を下げることができる効果があるが、それとは別に高温でのＩＧＢＴのリーク電流を抑える効果がある。すなわち、自動車などで１５０℃以上での動作が必要な用途においては、高温でのリーク電流が重要になることから、特にイグナイタ回路に用いられるＩＧＢＴにおいてはフィールドストップ層として利用するのではなく、リーク電流を抑える目的で使用することの利点が大きい。この場合は、低オン電圧化を特に意図させる必要がなければ、ドリフト層４の厚さは、オン電圧を目的とする通常のフィールドストップ層を設ける場合のドリフト層の厚さよりも厚くしてよい。
図３は、本発明の実施例３にかかるＩＧＢＴの基本構造を示す要部断面図である。回路部分２１の直下の裏面側に高濃度のｎ+型領域２３を形成して、コレクタ側金属電極４０とオーミック接触させるものである。基本的な効果は図１と同じであるが、金属電極４０とｎ+型領域２３との間のショットキーバリア高さが著しく小さくなり、Ａｌなどの金属でも十分に負コレクタサージを吸収することができるようになる。
図４は、本発明の実施例４にかかるＩＧＢＴの基本構造を示す要部断面図である。図４は図３と図２とを併せて適用した例で、ｎ型バッファ層２４が追加される構成とする。この構成によっても、高温でのＩＧＢＴのリーク電流を抑えることができるようになる。その他の構成は実施例３と同様である。
図５は、本発明の実施例５にかかるＩＧＢＴの基本構造を示す要部断面図である。図５はＩＧＢＴの周辺の耐圧構造部分の直下にも高濃度ｎ+型領域２３を設けたものである。このようにすることにより、ショットキー接触のバリアの高さを低くできるので、コレクタを負とするサージ電圧で生じるサージ電流を広い面積に分散させることができるようになり、さらに強いサージ吸収能力が得られる。
以上説明したように、本発明にかかる実施例１〜５によれば、オン状態からオフ状態に移る過渡期に負コレクタバイアスが印加される場合には、大きな電流は広い面積領域に分散して流れ、電流集中を防止でき、ＩＧＢＴの破壊を発生し難くすることができる。また、ＩＧＢＴがオン状態においては流れる正孔電流がＩＧＢＴ部に抑制されることから、寄生トランジスタの影響による制御回路部のラッチアップを抑えることができるので、制御回路部分とＩＧＢＴ部分の距離を縮めてＩＧＢＴのサイズを小さくすることができる。
以上説明したように、本発明にかかる実施例１〜５によれば、オン状態からオフ状態に移る過渡期に負コレクタバイアスが印加される場合には、大きな電流は広い面積領域に分散して流れ、電流集中を防止でき、ＩＧＢＴの破壊を発生し難くすることができる。また、ＩＧＢＴがオン状態においては流れる正孔電流がＩＧＢＴ部に抑制されることから、寄生トランジスタの影響による制御回路部のラッチアップを抑えることができるので、制御回路部分とＩＧＢＴ部分の距離を縮めてＩＧＢＴのサイズを小さくすることができる。
以上のように、本発明にかかる過電圧保護機能付きの、制御回路を備えるＩＧＢＴは、サージが頻繁に発生する自動車のイグナイタやリレー代替用のスイッチなど、さまざまなパワースイッチとして使用され有用である。
１ コレクタ
２ ゲート
３ エミッタ
４ 半導体基板、ドリフト層
５ コレクタ領域、ｐ領域
６ ｐウェル
７ ｎ+エミッタ領域
８ ｐ型領域、コンタクトｐ領域
９ ｐウェル
１０−１ ドレイン
１０−２ ソース
１１ ゲート絶縁膜
１２ ゲート電極
１３ ゲート絶縁膜
１４ ゲート電極
１５ 高濃度ｎ＋領域
１６ ツエナーダイオード
１７ ｐｎ接合
１９ ｐｎ接合
２０ ＩＧＢＴ活性領域部
２１ 回路部
２２ ｎバッファ層
２３ 高濃度ｎ+型領域
２４ 裏面全体に付加されたバッファ層
２５ 高濃度コレクタ層、低抵抗半導体基板
２６ エピタキシャル層、ｎ型ドリフト層
３０ 負コレクタサージ
３２ 切断終端部領域
３３ 矢印
３４ 矢印
３５ 表面保護フィルム
３６ 点線
３７ ボロン
３８ イオン注入
３９ 耐圧構造部
４０ コレクタ電極、金属電極。
２ ゲート
３ エミッタ
４ 半導体基板、ドリフト層
５ コレクタ領域、ｐ領域
６ ｐウェル
７ ｎ+エミッタ領域
８ ｐ型領域、コンタクトｐ領域
９ ｐウェル
１０−１ ドレイン
１０−２ ソース
１１ ゲート絶縁膜
１２ ゲート電極
１３ ゲート絶縁膜
１４ ゲート電極
１５ 高濃度ｎ＋領域
１６ ツエナーダイオード
１７ ｐｎ接合
１９ ｐｎ接合
２０ ＩＧＢＴ活性領域部
２１ 回路部
２２ ｎバッファ層
２３ 高濃度ｎ+型領域
２４ 裏面全体に付加されたバッファ層
２５ 高濃度コレクタ層、低抵抗半導体基板
２６ エピタキシャル層、ｎ型ドリフト層
３０ 負コレクタサージ
３２ 切断終端部領域
３３ 矢印
３４ 矢印
３５ 表面保護フィルム
３６ 点線
３７ ボロン
３８ イオン注入
３９ 耐圧構造部
４０ コレクタ電極、金属電極。
Claims (6)
- 一導電型半導体基板の一方の主面に、
他導電型ベース領域と、該ベース領域表面に形成される一導電型エミッタ領域と、該エミッタ領域表面と前記他導電型ベース領域表面とに共通に接触するエミッタ電極と、前記エミッタ領域表面と前記半導体基板の表面とに挟まれる前記他導電型ベース領域の表面にゲート絶縁膜を介して積層されるゲート電極とを含む活性領域と、
該活性領域をリング状に取り囲む耐圧構造部と、
少なくとも前記活性領域に対応する他方の主面側領域に選択的に形成される他導電型コレクタ領域と、
該他方の主面に接触するコレクタ電極とを有するＩＧＢＴ部と、
前記一方の主面側の耐圧構造部の外側に設けられ、前記半導体基板の不純物濃度より高濃度の一導電型領域を有し、該一導電型領域の表面と前記ゲート電極との間に該ゲート電極側をアノード側とする方向に接続されるツエナーダイオードを有している半導体装置において、
前記耐圧構造部の内側に配置され、前記ＩＧＢＴ部内の前記エミッタ電極と表面で接触する他導電型ウエルによりリング状に取り囲まれ、前記エミッタ電極から前記ＩＧＢＴ部の異常状態を検知して、ＩＧＢＴ部のゲート電圧を制御することによってＩＧＢＴ部の破壊を防止するように構成される制御回路部を備え、該制御回路部の前記コレクタ電極側が一導電型の領域のみであることを特徴とする制御回路を備える半導体装置。 - 前記他導電型コレクタ領域と前記一導電型半導体基板領域との間の接合面に一導電型半導体基板領域よりも高濃度の一導電型バッファ領域を介在させることを特徴とする請求項１記載の制御回路を備える半導体装置。
- 前記他導電型コレクタ領域の深さが１μｍ程度であることを特徴とする請求項１または２記載の制御回路を備える半導体装置。
- 前記他方の主面側の一導電型半導体基板領域表面の一部に該一導電型半導体基板領域の不純物濃度よりも高濃度の一導電型領域を備えていることを特徴とする請求項１または２記載の制御回路を備える半導体装置。
- 前記他方の主面側に、前記他導電型コレクタ領域と前記高濃度の一導電型領域のいずれよりも深く、不純物濃度が前記一導電型半導体基板領域と前記高濃度の一導電型領域の不純物濃度の中間の不純物濃度を有する一導電型層を備えることを特徴とする請求項４記載の制御回路を備える半導体装置。
- 前記他導電型コレクタ領域の深さが１μｍ程度であることを特徴とする請求項４記載の制御回路を備える半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007276453A JP5332175B2 (ja) | 2007-10-24 | 2007-10-24 | 制御回路を備える半導体装置 |
| CN2008101691637A CN101419970B (zh) | 2007-10-24 | 2008-10-23 | 具有控制电路的半导体器件 |
| US12/257,125 US8039879B2 (en) | 2007-10-24 | 2008-10-23 | Semiconductor device having a control circuit and method of its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007276453A JP5332175B2 (ja) | 2007-10-24 | 2007-10-24 | 制御回路を備える半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009105265A true JP2009105265A (ja) | 2009-05-14 |
| JP5332175B2 JP5332175B2 (ja) | 2013-11-06 |
Family
ID=40587215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007276453A Expired - Fee Related JP5332175B2 (ja) | 2007-10-24 | 2007-10-24 | 制御回路を備える半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8039879B2 (ja) |
| JP (1) | JP5332175B2 (ja) |
| CN (1) | CN101419970B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200098A (ja) * | 2008-02-19 | 2009-09-03 | Toyota Motor Corp | Ｉｇｂｔとその製造方法 |
| JP2011119542A (ja) * | 2009-12-04 | 2011-06-16 | Fuji Electric Systems Co Ltd | 内燃機関点火装置用半導体装置 |
| WO2013005304A1 (ja) * | 2011-07-05 | 2013-01-10 | 三菱電機株式会社 | 半導体装置 |
| US8686467B2 (en) | 2010-04-02 | 2014-04-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device comprising semiconductor substrate and having diode region and IGBT region |
| JP2014197699A (ja) * | 2010-09-17 | 2014-10-16 | 富士電機株式会社 | 半導体装置 |
| JPWO2015114747A1 (ja) * | 2014-01-29 | 2017-03-23 | 三菱電機株式会社 | 電力用半導体装置 |
| JPWO2016113841A1 (ja) * | 2015-01-13 | 2017-06-08 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153674B2 (en) * | 2009-04-09 | 2015-10-06 | Infineon Technologies Austria Ag | Insulated gate bipolar transistor |
| EP2560206A4 (en) * | 2010-04-15 | 2016-04-13 | Yoshitaka Sugawara | SEMICONDUCTOR COMPONENT |
| CN102142372B (zh) * | 2010-12-24 | 2012-10-24 | 江苏宏微科技有限公司 | 制备场阻断型绝缘栅双极晶体管的方法 |
| CN102184854B (zh) * | 2011-04-14 | 2013-05-08 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| CN103578981B (zh) * | 2012-07-19 | 2016-09-07 | 无锡华润上华半导体有限公司 | 场终止绝缘栅双极型晶体管的制备方法 |
| CN104321871B (zh) * | 2012-11-08 | 2017-10-10 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| CN104253154A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种具有内置二极管的igbt及其制造方法 |
| CN104347400A (zh) * | 2013-07-26 | 2015-02-11 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| CN103594466B (zh) * | 2013-11-27 | 2016-05-04 | 杭州士兰集成电路有限公司 | 集成续流二极管的功率半导体器件及其形成方法 |
| CN103594467B (zh) * | 2013-11-27 | 2016-06-22 | 杭州士兰集成电路有限公司 | 集成续流二极管的功率半导体器件及其形成方法 |
| CN105336568A (zh) * | 2014-07-10 | 2016-02-17 | 北大方正集团有限公司 | 功率器件快速退火方法和功率器件 |
| CN105895665A (zh) * | 2014-10-21 | 2016-08-24 | 南京励盛半导体科技有限公司 | 一种半导体功率器件的背面掺杂区的结构 |
| CN105895677B (zh) * | 2014-10-21 | 2019-08-06 | 南京励盛半导体科技有限公司 | 一种半导体器件的背面结构 |
| CN105990406A (zh) * | 2015-01-28 | 2016-10-05 | 南京励盛半导体科技有限公司 | 一种制造在外延硅片上功率器件的背面结构 |
| CN105161527B (zh) * | 2015-06-26 | 2018-03-02 | 成都成电知力微电子设计有限公司 | 利用一种表面耐压层结构的绝缘栅双极型器件 |
| JP6728638B2 (ja) | 2015-11-10 | 2020-07-22 | 富士電機株式会社 | 半導体デバイスの製造方法 |
| EP3176812A1 (en) * | 2015-12-02 | 2017-06-07 | ABB Schweiz AG | Semiconductor device and method for manufacturing such a semiconductor device |
| CN105551944B (zh) * | 2015-12-25 | 2018-09-04 | 深圳深爱半导体股份有限公司 | 功率晶体管的制造方法 |
| CN112310206B (zh) * | 2019-08-01 | 2024-06-14 | 广东美的白色家电技术创新中心有限公司 | 绝缘栅双极晶体管及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243200A (ja) * | 1998-02-26 | 1999-09-07 | Toshiba Corp | 半導体装置 |
| JPH11284175A (ja) * | 1998-01-27 | 1999-10-15 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JP2003338555A (ja) * | 1997-03-31 | 2003-11-28 | Matsushita Electric Ind Co Ltd | 電子スイッチ装置及びその製造方法 |
| JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007227806A (ja) * | 2006-02-24 | 2007-09-06 | Denso Corp | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115370A (ja) | 1984-06-30 | 1986-01-23 | Toshiba Corp | 半導体装置 |
| GB2150753B (en) | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
| JPS63209177A (ja) | 1987-02-26 | 1988-08-30 | Toshiba Corp | 高耐圧半導体装置 |
| JPH02309676A (ja) | 1989-05-24 | 1990-12-25 | Meidensha Corp | 逆導通形インシュレティッドゲートバイポーラトランジスタ |
| JP2959127B2 (ja) | 1989-08-31 | 1999-10-06 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| EP0450082B1 (en) | 1989-08-31 | 2004-04-28 | Denso Corporation | Insulated gate bipolar transistor |
| JPH05152574A (ja) | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
| US6448587B1 (en) * | 1997-11-28 | 2002-09-10 | Hitachi, Ltd. | Circuit incorporated IGBT and power conversion device using the same |
| EP1284014A4 (en) * | 2000-04-20 | 2006-09-13 | Digirad Corp | TECHNIQUE FOR SUPPRESSING THE DRIVING CURRENT IN SEMICONDUCTOR DEVICES |
| JP2002141357A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置 |
| DE102004030268B4 (de) * | 2003-06-24 | 2013-02-21 | Fuji Electric Co., Ltd | Verfahren zum Herstellen eines Halbleiterelements |
| JP5194359B2 (ja) | 2005-12-12 | 2013-05-08 | 富士電機株式会社 | イグナイタ用逆耐圧フィールドストップ型半導体装置 |
-
2007
- 2007-10-24 JP JP2007276453A patent/JP5332175B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-23 US US12/257,125 patent/US8039879B2/en not_active Expired - Fee Related
- 2008-10-23 CN CN2008101691637A patent/CN101419970B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338555A (ja) * | 1997-03-31 | 2003-11-28 | Matsushita Electric Ind Co Ltd | 電子スイッチ装置及びその製造方法 |
| JPH11284175A (ja) * | 1998-01-27 | 1999-10-15 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JPH11243200A (ja) * | 1998-02-26 | 1999-09-07 | Toshiba Corp | 半導体装置 |
| JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007227806A (ja) * | 2006-02-24 | 2007-09-06 | Denso Corp | 半導体装置 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544313B2 (ja) * | 2008-02-19 | 2010-09-15 | トヨタ自動車株式会社 | Ｉｇｂｔとその製造方法 |
| US8242535B2 (en) | 2008-02-19 | 2012-08-14 | Toyota Jidosha Kabushiki Kaisha | IGBT and method of producing the same |
| JP2009200098A (ja) * | 2008-02-19 | 2009-09-03 | Toyota Motor Corp | Ｉｇｂｔとその製造方法 |
| JP2011119542A (ja) * | 2009-12-04 | 2011-06-16 | Fuji Electric Systems Co Ltd | 内燃機関点火装置用半導体装置 |
| US8283697B2 (en) | 2009-12-04 | 2012-10-09 | Fuji Electric Co., Ltd. | Internal combustion engine igniter semiconductor device |
| US8686467B2 (en) | 2010-04-02 | 2014-04-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device comprising semiconductor substrate and having diode region and IGBT region |
| JP2014197699A (ja) * | 2010-09-17 | 2014-10-16 | 富士電機株式会社 | 半導体装置 |
| JPWO2013005304A1 (ja) * | 2011-07-05 | 2015-02-23 | 三菱電機株式会社 | 半導体装置 |
| WO2013005304A1 (ja) * | 2011-07-05 | 2013-01-10 | 三菱電機株式会社 | 半導体装置 |
| US9041051B2 (en) | 2011-07-05 | 2015-05-26 | Mitsubishi Electric Corporation | Semiconductor device |
| KR101534106B1 (ko) * | 2011-07-05 | 2015-07-06 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US9640643B2 (en) | 2011-07-05 | 2017-05-02 | Mitsubishi Electric Corporation | Semiconductor device |
| JPWO2015114747A1 (ja) * | 2014-01-29 | 2017-03-23 | 三菱電機株式会社 | 電力用半導体装置 |
| US10026832B2 (en) | 2014-01-29 | 2018-07-17 | Mitsubishi Electric Corporation | Power semiconductor device |
| KR101917485B1 (ko) * | 2014-01-29 | 2018-11-09 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체 장치 |
| JPWO2016113841A1 (ja) * | 2015-01-13 | 2017-06-08 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
| US10438947B2 (en) | 2015-01-13 | 2019-10-08 | Mitsubishi Electric Corporation | Semiconductor device, manufacturing method therefor and semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5332175B2 (ja) | 2013-11-06 |
| US8039879B2 (en) | 2011-10-18 |
| US20090114946A1 (en) | 2009-05-07 |
| CN101419970B (zh) | 2012-10-17 |
| CN101419970A (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5332175B2 (ja) | 制御回路を備える半導体装置 | |
| JP5609087B2 (ja) | 内燃機関点火装置用半導体装置 | |
| US11916069B2 (en) | Semiconductor device and semiconductor module | |
| US8237225B2 (en) | Semiconductor device for electrostatic discharge protection | |
| JP6341331B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5194359B2 (ja) | イグナイタ用逆耐圧フィールドストップ型半導体装置 | |
| JPH11145466A (ja) | Ｍｏｓ型半導体素子 | |
| JP2009188178A (ja) | 半導体装置 | |
| JP2009295641A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP6275282B2 (ja) | 半導体装置、その製造方法および半導体モジュール | |
| JP5773558B2 (ja) | 制御回路を備える半導体装置 | |
| JP6011136B2 (ja) | 半導体装置 | |
| JP2018137391A (ja) | 半導体装置 | |
| JP5943037B2 (ja) | 半導体装置 | |
| JP6048126B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005347771A (ja) | Ｍｏｓ型半導体装置 | |
| JP2008244487A (ja) | 複合型ｍｏｓｆｅｔ | |
| JP5529414B2 (ja) | 静電破壊保護回路 | |
| JP7521620B2 (ja) | 半導体装置 | |
| JP7528749B2 (ja) | 半導体装置 | |
| WO2021192800A1 (ja) | 半導体集積回路 | |
| JP2009141071A (ja) | 静電気保護用半導体素子 | |
| JP2015122442A (ja) | 半導体装置 | |
| JP2010141007A (ja) | 半導体装置、半導体装置の製造方法、静電放電保護素子 | |
| JPH06188410A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20101015 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5332175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |