JP5773558B2

JP5773558B2 - 制御回路を備える半導体装置

Info

Publication number: JP5773558B2
Application number: JP2007302905A
Authority: JP
Inventors: 上野　勝典; 勝典上野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-11-22
Filing date: 2007-11-22
Publication date: 2015-09-02
Anticipated expiration: 2027-11-22
Also published as: JP2009130096A

Description

本発明は、誘導負荷（Ｌ負荷）を含む回路に用いられる半導体装置に関し、特には内燃機関用点火装置（イグナイタ）に用いられる、制御回路を備える半導体装置に関する。

図５のイグナイタ点火回路図に示すように、誘導負荷４５，４２を含む回路において、電源４１から一次側コイル４５に流れる断続電流に対応して、二次側コイル４２に生じる高電圧により前記二次側コイル４２に接続された内燃機関用点火プラグ４４に発生する断続スパークを利用する内燃機関用点火装置がある。この内燃機関用点火装置では、前記一次側コイルに断続電流を流すために用いられるスイッチング手段４３として、従来はバイポーラトランジスタが用いられていたが、近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に置き換えられつつある（特許文献１、２）。
前記内燃機関用点火装置に用いられるスイッチング手段４３としてのＩＧＢＴに求められる電気特性については、特に低オン電圧特性と低スイッチング損失特性が重視される。
従来、内燃機関用点火装置に用いられるＩＧＢＴは、前者の低オン電圧特性を得るために、図４のＩＧＢＴの要部断面図に示すように、厚いｐ⁺型シリコン基板２５上にｎ⁺型バッファ層２４を介して薄いエピタキシャル層（ｎ型ドリフト層）２６を形成し、この薄いエピタキシャル層２６の表面層にＭＯＳゲート構造を形成するパンチスルー型ＩＧＢＴが用いられてきたが、エピタキシャル層を有しているため、高コストであり、また、後者の低スイッチング損失特性については必ずしも要求特性を充分には満足させるものとは言えなかった。そこで、前記高コストとスイッチング損失とをさらに改良するために、ＦＺ基板を用いたノンパンチスルー（以降、ＮＰＴと略記することもある）型ＩＧＢＴや、さらに特性改善できるフィールドストップ（ｎ⁺型バッファ層）型ＩＧＢＴが検討された（特許文献３）。

前記フィールドストップ（以降ＦＳと略すこともある）型ＩＧＢＴはパンチスルー型ＩＧＢＴの一種であるが、通常、パンチスルー型ＩＧＢＴとは高濃度シリコン基板上に薄いエピタキシャル層を有する構成のＩＧＢＴを言い、高コストであるのに対して、ノンパンチスルー型およびＦＳ型ＩＧＢＴ（ＦＳ−ＩＧＢＴとも記す）は安価なＦＺ−ｎ基板を用いることができ、安価で、低オン電圧特性、低スイッチング損失特性も得られるＩＧＢＴデバイスである。
また、図４に示す従来のイグナイタ用パンチスルー型ＩＧＢＴや、さらには前記ＮＰＴ−ＩＧＢＴ、ＦＳ−ＩＧＢＴにおいても、図４に示すように、ＩＧＢＴがエミッタ−コレクタ間の順バイアス時の過電流、過電圧あるいは発熱などにより破壊することを防止するため、ＩＧＢＴの動作状況を常時監視して異常を検知した時にはゲート信号を制御して異常を回避可能にするための制御回路２１を内蔵する構成のものがある。この制御回路２１はｐウエル９内の表層に形成され、ＩＧＢＴ２０のエミッタ電極２２と電気的に接続されるドレイン１０−１と、ソース１０−２と、このドレイン１０−１およびソース１０−２間のｐウエル９の表面にゲート絶縁膜１１を介して積層されるゲート電極１２とで構成されるｎチャネルＭＯＳＦＥＴを主たるトランジスタとして有する構造である。

前記図４のＩＧＢＴの説明については、一般的なＩＧＢＴと同様であるので、符号の説明にとどめ、詳細な機能、動作の説明は省略する。符号１、２、３はそれぞれＩＧＢＴのコレクタ、ゲート、エミッタの各端子である。符号６、７、１３、１４はそれぞれｐウエル、ｎ⁺型エミッタ領域、ゲート絶縁膜、ゲート電極などからなるＩＧＢＴのＭＯＳゲート構造である。符号２２、４０はＩＧＢＴの主電極となるエミッタ電極、コレクタ電極である。符号８、１５、２４、２５、２６は制御回路２１を取り巻くｐウエルコンタクト領域およびＩＧＢＴのそれぞれドレイン領域、ｎ⁺型バッファ層、ｐ⁺型半導体基板、ｎ型ドリフト層である。符号１６、１８、２０、２１はゲート−ドレイン間に接続されるツエナーダイオード、ＩＧＢＴの電界緩和構造、ＩＧＢＴ（の活性領域）部、ＩＧＢＴ部の異常を検知し回避するための制御回路である。
ところが、前記図５のイグナイタ用の誘導負荷回路では、スイッチング手段４３として採用されたＩＧＢＴがオン状態からオフ状態に移る際に、オン電流が急激に減少する過程（ｄｉ／ｄｔ）では、一次側コイルにはそのコイルインダクタンスＬとそのコイルに流れる電流の減少とに対応してその減少を抑制する方向の電圧（＝Ｌ×ｄｉ／ｄｔ（ＩＧＢＴのコレクタ側が正の方向））が急激に上昇し、オフ状態になると急激に前記電圧が下降する（サージ電圧）現象が生じる。この急激に発生するサージ電圧（数１００Ｖ）がＩＧＢＴのコレクタ−ゲート間にゲート側をアノード側とするように配置されるツエナーダイオード１６に予め設定された逆耐電圧によってクランプされると、前記一次側コイル４５の電圧が二次側コイル４２に誘起され、二次側コイル４２に逆方向の電圧が発生し、点火プラグにスパークが発生する。前述した一連の過程で、前記一次側の正のサージ電圧は下降時に負電圧（数１０〜１００Ｖ）に至ることがある。一次側コイルが逆方向の電圧になると、前記ＩＧＢＴのコレクタ１に逆バイアス（コレクタに負電圧）がかかることになるので、ＩＧＢＴが破壊されることがあった。

この破壊について図６を参照して説明する。エミッタ３−コレクタ１の端子間にコレクタを負とする逆バイアス３０が印加された場合、ＩＧＢＴの表面側を構成するｐウエル６とｎ型ドリフト層２６との間のｐｎ接合１７は順方向バイアスとなる。一方で、ＩＧＢＴのコレクタ層となるｐ⁺型シリコン基板２５とｎ型バッファ層２４との間のｐｎ接合１９は逆バイアスとなる。したがって、この逆バイアスでは、ｐｎ接合１９の阻止能力で耐圧が決まる。このｐｎ接合１９はウエハ段階でｐ⁺型シリコン基板２５の全面にｎ型バッファ層２４をエピタキシャル形成する際に形成されるので、大径ウエハから賽の目状のＩＧＢＴチップに切断する際に、前記ｐｎ接合１９も同時に切断されて、個別の各チップの四方の切断端面にｐｎ接合１９の終端部３２が露出する。また、この切断は通常、ダイシング装置などによる機械的切断がされるので、この四方の切断端面には多くの結晶ダメージが存在している。このため、前記四方の切断端面の全周囲に露出する前記ｐｎ接合１９の終端部３２は、場所によってｐｎ接合１９の逆耐圧が著しくばらついて、局部的に非常に耐圧の低い場所が存在する。その結果、ＩＧＢＴのコレクタに逆バイアスサージが印加されると、この耐圧の低い領域に大きな電流が局部的に集中して素子が破壊され易くなるということが知られている。

この逆バイアスによるＩＧＢＴの素子破壊は、前述の順バイアス時の異常を検知し、回避させるためにＩＧＢＴに内蔵される制御回路によっては防ぐことはできない。
この逆バイアスサージによる素子破壊は、前述したＮＰＴ−ＩＧＢＴやＦＳ−ＩＧＢＴにおいて特に顕著である。その理由は、ＮＰＴ−ＩＧＢＴやＦＳ−ＩＧＢＴではｐ型コレクタ層が１μｍ程度の極めて薄い層で形成されており、しかも、最も欠けなどの発生しやすい表面端部近傍にｐｎ接合が存在するからである。
これに対して、ＩＧＢＴチップの切断端面にｐｎ接合の終端部を露出させないようにｐｎ接合を前記切断端面に至る前の内側で湾曲させてｐｎ接合の終端部を基板表面の耐圧構造領域に出すようにして、エミッタ−コレクタ間にコレクタを負とする逆サージ電圧に対して十分な耐圧を維持できるようにする工夫が公知になっている（特許文献４）。また、別の方法として、表面側にコレクタと同電位のｎ型領域を設けて、これをワイヤボンディングでコレクタと接続することにより、前記素子破壊を回避する方法が公開されている（特許文献５）。またさらに、パンチスルー型ＩＧＢＴで、厚いｐ⁺コレクタ基板とｎ⁺バッファ層とのｐｎ接合の逆耐圧の調節を容易にできるようにすることにより、オン電圧、スイッチング損失、サージ耐量を最適に設定することのできるＩＧＢＴについて文献が公開されている（特許文献６）。
特開２０００−３１０１７３号公報特開２００２−４９９１号公報特開２００１−１５３０１１号公報特開２００７−１６５４２４号公報特許第２９５９１２７号公報特開２００６−１７３２９７号公報

しかしながら、前記特許文献４に記載の方法では、１００μｍ以上の深いｐ型の拡散領域を必要とし、同時に面方向にもｐ型の拡散領域が拡がるために広い面積領域を個々の半導体チップ周辺に確保する必要があること、およびそのためには１００時間以上の長い時間を要する熱処理工程が必要であることから、スループットが極めて悪く、また高温長時間の熱処理によって、シリコン半導体基板中に多くの結晶欠陥が導入されて、歩留まりが著しく低下し易くなるなどの問題がある。
また、前記特許文献５に記載の方法は本来、前述のイグナイタに用いられるＩＧＢＴのコレクタに負電圧がかかる逆サージ電圧への対策ではなく、インバータなどのＬ負荷駆動回路において、フライホイーリングダイオードを外付けで追加するのを回避するために設けられたものである。この方法では、コレクタに逆バイアスが印加されても、コレクタ側にｐｎ接合ではなく、オーミック部分があるため、そこを通して大きな電流が流れることから、電圧降下がほとんどなく、熱の発生が少なく、また電流が集中することが無い。しかしながら、半導体装置表面に大きなｎ型領域を形成する必要があり、このためチップサイズが増大するという問題がある。
この特許文献５については、さらに別の問題もある。自動車用の半導体デバイスなどでは、直流電源の電池が誤って逆に接続される場合がある。この場合でも、自動車用の半導体デバイスでは少なくとも１分は素子が破壊せずに耐えることが要求される。しかしながら、前記特許文献５にあるようなフライホイーリングダイオードを内蔵する方法では、電池を逆に接続した瞬間に素子の温度が上昇して破壊に至るため、このような注意が必要な自動車用デバイスとしては使えないという問題である。

前記特許文献６については、バッテリの端子が逆方向に誤接続されたとしても、ＩＧＢＴ部へ電流が流れないように、ＩＧＢＴのｐコレクタ−ｎバッファ層間のｐｎ接合の逆耐圧を利用する構造であるが、高濃度基板上に成長させるエピタキシャルシリコン基板を用いるので、高コストであることを免れない。さらに、オン電圧、スイッチング損失、サージ耐量の間にはオン電圧を良くしようとするとスイッチング損失やサージ耐量が低下するなどトレードオフの関係があり、最適化を計ったとしても一定の限界が見られる。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、長時間拡散に伴うチップサイズの拡大をせず、高価なエピタキシャル基板を用いることなく、安価なシリコン基板を用いて、ＩＧＢＴ部がオンからオフに移る際にコレクタ側を負電圧とする方向の逆サージ電圧が生じても破壊され難い、制御回路を備える半導体装置を提供することである。

特許請求の範囲に記載の発明によれば、一導電型半導体基板の一方の主面に、選択的に形成される他導電型ベース領域と、該ベース領域表面に選択的に形成される一導電型エミッタ領域と、該エミッタ領域表面と前記他導電型ベース領域表面とに共通に接触するエミッタ電極と、前記エミッタ領域表面と前記半導体基板の表面とに挟まれる前記他導電型ベース領域の表面にゲート絶縁膜を介して積層されるゲート電極と、前記一導電型半導体基板の他方の主面に形成される他導電型コレクタ層とを有するＩＧＢＴ部の活性領域と、該活性領域を環状に取り巻く耐圧構造部と、前記一方の主面側で前記環状の耐圧構造部の外側に設けられ、前記半導体基板の不純物濃度より高濃度の一導電型ドレイン領域と、該一導電型ドレイン領域の表面と前記ゲート電極との間に該ゲート電極側をアノード側とする方向に接続されるツエナーダイオードとを有し、前記環状の耐圧構造部の内側に配置され、前記ＩＧＢＴ部の活性領域内の前記エミッタ電極と表面で接触する他導電型ウエルにより環状に取り囲まれ、前記エミッタ電極からの信号により前記ＩＧＢＴ部の異常状態を検知して、ＩＧＢＴ部のゲート電圧を制御することによってＩＧＢＴ部の破壊を防止するように構成される制御回路を備える半導体装置において、前記他導電型コレクタ領域と前記一導電型半導体基板との界面の前記一導電型半導体基板側に、選択的に設けられ前記一導電型半導体基板の端部には接しない一導電型第一バッファ領域と、該第一バッファ領域以外の前記界面に設けられる一導電第二バッファ領域と、を備え、前記第二バッファ領域の不純物濃度は前記第一バッファ領域よりも低濃度であり、かつ前記一導電型半導体基板よりも高濃度であり、前記第一バッファ領域端部は前記半導体基板の端部から離間し、前記第一バッファ領域のコーナー部が曲率を有する形状である半導体装置とする。

前記第一バッファ領域の不純物濃度が１×１０¹⁶ｃｍ^-3〜５×１０¹⁶ｃｍ^-3であってもよい。
前記第二バッファ領域と前記コレクタ領域とのｐｎ接合の耐圧が、前記第一バッファ領域と前記コレクタ領域とのに形成されるｐｎ接合の耐圧よりも高くてもよい。
前記一導電型半導体基板の厚さは、前記コレクタ電極と前記エミッタ電極間に順方向耐圧の電圧が印加されたときに前記一導電型半導体基板に広がる空乏層が、前記第二バッファ領域に達しない厚さであってもよい。
前記第二バッファ領域の不純物濃度が５×１０¹⁴ｃｍ^-3よりも高くてもよい。
前記コレクタ領域、前記第一バッファ領域、前記第二バッファ領域がいずれもイオン注入によって導入された不純物によってドーピングされてなってもよい。
本発明は、半導体装置のｐ型コレクタ層に接するｎ型半導体基板側界面に選択的に設けられ、該ｎ型半導体基板の不純物濃度より高濃度のｎ型バッファ領域を備え、かつそのｐｎ接合の耐圧をバッテリ電圧よりわずかに大きくした構成のＩＧＢＴを含む制御回路を備える半導体装置とすることにより、前記本発明の目的を達成するものである。

本発明によれば、長時間拡散に伴うチップサイズの拡大をせず、高価なエピタキシャル基板を用いることなく、安価なシリコン基板を用いて、ＩＧＢＴ部がオンからオフに移る際にコレクタ側を負電圧とする方向の逆サージ電圧が生じても破壊され難い、制御回路を備える半導体装置を安価に提供することができる。

以下に添付図面を参照して、この発明にかかる制御回路を備える半導体装置の好適な実施の形態を詳細に説明する。なお、以下、実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

図１は、本発明の実施例１にかかる過電圧防止機能を有する制御回路を備えるＩＧＢＴの要部断面図である。この実施例１では、６００Ｖ耐圧のＩＧＢＴの場合、抵抗率３０Ωｃｍ（１．５×１０¹⁴ｃｍ^-3）のＦＺ−ｎ型半導体基板４を用い、図１に示すような周知の所定のＩＧＢＴ（の活性領域）部２０を形成する。コレクタ１−ゲート２間にゲート２をアノードとする方向に接続されるツエナーダイオードの構成と機能は前記図４と同様であるので、重複する説明を避けるために、ここでの説明を省略する。過電圧防止機能を有する制御回路２１についても、前記図４の制御回路２１と同様の構成および機能を有する。すなわち、制御回路２１の機能は、ＩＧＢＴが過電流や過電圧、また発熱による破壊を防止するため、動作状況を監視して異常時にはゲート信号を制御することである。この制御回路２１はｐウェル９内部に形成され、ドレイン１０−１がＩＧＢＴのエミッタ電極２２と接続されるｎチャネルＭＯＳＦＥＴを主たるトランジスタとして構成している。
この回路２１を内蔵するＩＧＢＴでは、ＩＧＢＴがオンして導通状態のとき、コレクタ端子１から正孔が表面のｐウエル６へ向かって流れ込む。この正孔による電流はＩＧＢＴの主電流となるが、それだけではなく、前述の制御回路２１を構成するｐウエル９へも流れ込む。この正孔による回路２１へと流れ込む電流は、回路部２１に存在する寄生トランジスタの動作を誘発することがあるため、その動作を抑制する目的で、前記ＩＧＢＴ（の活性領域）部２０と前記回路部２１との間に環状に前記回路２１を取り囲む形状のｐウエルコンタクト領域８を設け、大きなコンタクト面積でエミッタ電極と短絡することにより、前記ｐウエル９へ流れ込む電流をエミッタ電極へ逃がして回路部２１へ流れる電流を少なくする構成をとっている。

前述のＩＧＢＴ（の活性領域）２０を形成する際、ＩＧＢＴチップの裏面側、すなわち、ｐ型コレクタ層５とｎ型半導体基板（ｎ型ドリフト層）４間のコレクタｐｎ接合３１−１には、このコレクタｐｎ接合３１−１のｎ型ドリフト層４側であって、チップの切断端面３３には接しないように切断端面３３の内側に選択的に前記ｎ型ドリフト層４より高濃度のｎ型バッファ領域（第一バッファ領域）４６が付加されている。ｐ型コレクタ層５と付加したｎ型バッファ領域４６との間のコレクタｐｎ接合部分３１−２の耐圧は、ｎ型バッファ領域（第一バッファ領域）４６の不純物濃度が前記ｎ型ドリフト層４よりも高くされているので、前記コレクタｐｎ接合３１−１の耐圧より低くなるが、電池電圧よりも少しだけ高い電圧に設定される。具体的には１２Ｖ電池ではおおよそ２６Ｖ〜３０Ｖに設定する。このとき付加されるｎ型バッファ領域４６の不純物濃度は１×１０¹⁶ｃｍ^-3程度で深さは１μｍ程度である。一方のｐ型コレクタ層５の不純物濃度は１×１０¹⁷ｃｍ^-3程度である。このように設定することにより、電池が誤って逆方向に接続されても、前記コレクタｐｎ接合部分３１−２の耐圧により阻止されて過大な電流は素子には流れず破壊を防止することが可能となる。
その一方で、大きな逆コレクタサージ（コレクタを負とするコレクタ−エミッタ間バイアス）が印加された場合には、付加されたｎ型バッファ領域４６とｐ型コレクタ層５とで形成されるｐｎ接合部分３１−２の耐圧でクランプされた状態で、大きな電流がこの部分に流れる。そのため、コレクタ電圧はｐｎ接合部分３１−２の耐圧以上大きな負電圧にはならず、そのほかの領域での耐圧を超えることが無く、電界集中を防止することが可能になる。

ｎ型バッファ領域４６の平面パターンは、大径ウエハを機械的にダイシングして単体のＩＧＢＴチップに分割するときに、切断面にｎ型バッファ領域４６がかからないように、切断ラインから内側に（約５０μｍ程度の内側）ｎ型バッファ領域４６の端が来るように配置することが肝要である。ｎ型バッファ領域４６の面積はＩＧＢＴの表面側のエミッタ電極より大きくすることがサージを吸収する場合にはサージ電流密度の上昇が少なくなるのでよい。ｎ型バッファ領域４６のコレクタ領域全体に対する面積比率はオン電圧、スイッチング損失特性にも関係するので、それらの特性を勘案して必要に応じて適宜決めることができる。ｎ型バッファ領域４６は一つの領域ではなく、島状、ストライプ状、格子状に分割されていてもよい。また、ｎ型バッファ領域４６の周囲の形状は耐圧に関係するので、なるべく電界集中が緩和されるようにコーナー部の曲率半径を大きくするかまたは大きくでき難いパターンの場合は、碁盤目に島状のｎ型バッファ領域４６を規則正しく並べるパターンのように、電界集中箇所を均一に分散させるようなパターンとすることが好ましい。

図２は実施例２にかかるＩＧＢＴの要部断面図である。実施例２のＩＧＢＴではさらに特性を向上させるため、コレクタｐｎ接合のうち、前記第一バッファ領域４６が接する部分のｐｎ接合部分以外のｐｎ接合にも接する、第一バッファ領域４６より不純物濃度の低いｎ型バッファ領域（第二バッファ領域）４７を形成する構造とした。これはＦＳ−ＩＧＢＴ構造と同様にｎ型ドリフト層４の厚さを薄くしてオン抵抗を下げる効果があるが、それとは別に高温でのリーク電流を抑える効果がある。すなわち、自動車などで、１５０℃以上での動作が必要な用途においては、高温でのリーク電流が重要になるから、特にイグナイタ用途においてはフィールドストップとして利用するのではなく、リーク電流を抑えるのに使用する場合に、特に利点が生じる。このとき、ｎ型ドリフト層４の厚さは、最大耐圧印加時の空乏層がコレクタ側のｎ型第二バッファ層４７に達しない程度に厚くしておいてよい。具体的には６００Ｖ素子では９０〜１００μｍ程度となる。また、このｎ型バッファ領域（第二バッファ領域）４７の濃度は、前記付加されるｎ型バッファ領域４６よりも耐圧を高くしておく必要があるため、濃度が低い必要がある。具体的には１×１０¹⁶ｃｍ^-3程度かそれ以下が好ましい。ただし、この濃度が５×１０¹⁴ｃｍ^-3を下回るようになると、高温でのリーク電流を防止する効果がなくなってくるため、それ以上である必要がある。

（製造工程）
図３は以上説明した実施例１、２にかかるＩＧＢＴを製造するための主要な製造工程を示す要部断面図である。括弧内の数字は主要な製造工程ステップを示し、図３中の括弧内の数字に対応する。ステップ（１）ではエピタキシャルシリコン基板ではなく、ＦＺ型シリコン結晶あるいはＣＺ型シリコン結晶などの高抵抗シリコン基板４を用意する。ステップ（２）では通常のＩＧＢＴの製造工程により、基板４の表面にＭＯＳゲート構造を含むＩＧＢＴ（の活性領域）部２０や耐圧構造部１８および制御回路部２１などの表面デバイス構造を製造する。ステップ（３）では半導体基板４の表面側を保護フィルム３５で保護した後、裏面側の鎖線で示す部分を研削して所定の厚さにする。ステップ（４）では裏面側にフォト工程によって、フォトレジストフィルムを開口し、矢印で示すイオン注入などの方法でｎ型バッファ層４６を形成するためにｎ型不純物、たとえば、リンを導入する。次に、ステップ（５）ではウエハ裏面の全面にｐ型コレクタ層５を導入する場合にｐ型不純物としてボロンを、またｎ型バッファ層４７を付加する場合にはｎ型不純物のリンなどを全面にイオン注入する。この工程ではフォト工程は不要である。その後、４００℃程度の熱処理を行って、導入した不純物を熱的に活性化する。このとき、この温度では導入した不純物は１００％活性化できないことから、さらに濃度を高めるためには、たとえば、レーザーアニール装置によれば、ほぼ１００％の活性化を達成することができる。その後、ステップ（６）において裏面側コレクタ電極４０を形成して完成する。このとき、裏面側のシリコン基板面と直接接触する金属としては、シリコンと容易に電気的なオーミック接触がとれるようにＴｉやＡｌなどを用いるとよい。

以上のように、本発明にかかる過電圧保護機能を有する制御回路を備えるＭＯＳＦＥＴまたはＩＧＢＴは、サージが頻繁に発生する自動車のイグナイタやリレー代替用のスイッチなど、さまざまなパワースイッチング用半導体装置として使用され有用である。

本発明の実施例１にかかる制御回路を備えるＩＧＢＴの要部断面図である。本発明の実施例２にかかる制御回路を備えるＩＧＢＴの要部断面図である。本発明にかかる制御回路を備えるＩＧＢＴの製造工程ごとの制御回路を備えるＩＧＢＴの要部断面図である。従来のイグナイタ用制御回路を備えるＩＧＢＴの要部断面図である。一般的なイグナイタ点火回路図である。コレクタに負電圧をかける逆サージ電圧による制御回路を備えるＩＧＢＴの破壊を説明するためのＩＧＢＴの要部断面図である。

符号の説明

１コレクタ端子
２ゲート端子
３エミッタ端子
４ｎ型半導体基板、ｎ型ドリフト層
５ｐ型コレクタ層
６ｐウエル
７ｎ⁺型エミッタ領域
８ｐウエルコンタクト領域
９ｐウエル
１０−１ドレイン
１０−２ソース
１１ゲート絶縁膜
１２ゲート電極
１３ゲート絶縁膜
１４ゲート電極
１５ドレイン領域
１６ツエナーダイオード
１７ｐｎ接合
１８電界緩和構造
１９ｐｎ接合
２０ＩＧＢＴ（の活性領域）部、ＩＧＢＴ
２１制御回路部
２５ｐ⁺型シリコン基板
２６エピタキシャル層、ｎ型ドリフト層
３０逆バイアス
３１−１ｐｎ接合部分
３１−２ｐｎ接合
３２ｐｎ接合の終端部
３３切断端面３３
３５保護フィルム
４０コレクタ電極
４６ｎ型バッファ領域、第一バッファ領域
４７ｎ型バッファ領域、第二バッファ領域。

Claims

一導電型半導体基板の一方の主面に、選択的に形成される他導電型ベース領域と、
該ベース領域表面層に選択的に形成される一導電型エミッタ領域と、
該エミッタ領域表面と前記他導電型ベース領域表面とに共通に接触するエミッタ電極と、
前記エミッタ領域表面と前記半導体基板の表面とに挟まれる前記他導電型ベース領域の表面にゲート絶縁膜を介して積層されるゲート電極と、
前記一導電型半導体基板の他方の主面に形成される他導電型コレクタ領域とを有するＩＧＢＴ部の活性領域と、
該活性領域を環状に取り巻く耐圧構造部と、
前記一方の主面側で前記環状の耐圧構造部の外側に設けられ、前記半導体基板の不純物濃度より高濃度の一導電型ドレイン領域と、
該一導電型ドレイン領域の表面と前記ゲート電極との間に該ゲート電極側をアノード側とする方向に接続されるツエナーダイオードとを有し、
前記環状の耐圧構造部の内側に配置され、前記ＩＧＢＴ部の活性領域内の前記エミッタ電極に接続される他導電型ウエルにより環状に取り囲まれ、前記エミッタ電極からの信号により前記ＩＧＢＴ部の異常状態を検知して、ＩＧＢＴ部のゲート電圧を制御することによってＩＧＢＴ部の破壊を防止するように構成される制御回路を備える半導体装置において、
前記他導電型コレクタ領域と前記一導電型半導体基板との界面の前記一導電型半導体基板側に、選択的に設けられ前記一導電型半導体基板の端部には接しない一導電型第一バッファ領域と、該第一バッファ領域以外の前記界面に設けられる一導電第二バッファ領域と、を備え、
前記第二バッファ領域の不純物濃度は前記第一バッファ領域よりも低濃度であり、かつ前記一導電型半導体基板よりも高濃度であり、
前記第一バッファ領域端部は前記半導体基板の端部から離間し、
前記第一バッファ領域のコーナー部が曲率を有する形状であることを特徴とする制御回路を備える半導体装置。
前記第一バッファ領域の不純物濃度が１×１０ ¹⁶ ｃｍ ^-3 〜５×１０ ¹⁶ ｃｍ ^-3 であることを特徴とする請求項１に記載の制御回路を備える半導体装置。
前記第二バッファ領域と前記コレクタ領域とのｐｎ接合の耐圧が、前記第一バッファ領域と前記コレクタ領域とのｐｎ接合の耐圧よりも高いことを特徴とする請求項１または２に記載の制御回路を備える半導体装置。
前記一導電型半導体基板の厚さは、前記コレクタ電極と前記エミッタ電極間に順方向耐圧の電圧が印加されたときに前記一導電型半導体基板に広がる空乏層が、前記第二バッファ領域に達しない厚さであることを特徴とする請求項３に記載の制御回路を備える半導体装置。
前記第二バッファ領域の不純物濃度が５×１０ ¹⁴ ｃｍ ^-3 よりも高いことを特徴とする請求項３または４に記載の制御回路を備える半導体装置。
前記コレクタ領域、前記第一バッファ領域、前記第二バッファ領域がいずれもイオン注入によって導入された不純物によってドーピングされてなることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。