CN103346085B - 一种提高双极型晶体管BVcbo的生产工艺 - Google Patents
一种提高双极型晶体管BVcbo的生产工艺 Download PDFInfo
- Publication number
- CN103346085B CN103346085B CN201310273074.8A CN201310273074A CN103346085B CN 103346085 B CN103346085 B CN 103346085B CN 201310273074 A CN201310273074 A CN 201310273074A CN 103346085 B CN103346085 B CN 103346085B
- Authority
- CN
- China
- Prior art keywords
- groove
- silicon
- technology
- boron
- bvcbo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种提高双极型晶体管BVcbo的生产工艺。本发明通过将沟槽场氧化隔离工艺技术与结终端工艺技术结合起来,首先在通过干法刻蚀工艺技术形成沟槽之后、在沟槽的场氧化进行之前,加一步离子注入工艺将P-型元素硼(B)离子预反掺杂到沟槽场区硅中,然后将沟槽的场氧化过程分成两步,结终端硼离子注入安排在两步场氧化之间进行,使用该工艺技术方法制造的NPN硅双极型微波功率晶体管器件不但提高了BVcbo击穿电压50%以上,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
Description
技术领域
本发明涉及了一种生产工艺,尤其是涉及一种提高双极型晶体管BVcbo的生产工艺,属于电子技术领域。
背景技术
高频(RF和微波)功率晶体管器件广泛应用于通信系统和雷达系统中,微波功率晶体管器件的应用设计要求能够提供高的输出功率和高的增益,工作频率范围从几百MHz到几个GHz。为达到这样的高输出功率、高增益和高频要求,除对芯片器件的布局、工艺参数的选择以及封装进行优化外,对晶体管芯片制造工艺的改进有时更为重要。基于这个目的,发明“一种提高了BVcbo的双极型晶体管及其生产工艺”,申请号为:2013102552435的专利给出了解决方案:通过将沟槽场氧化隔离技术与结终端技术结合起来,并且将沟槽的场氧化过程分成两步,结终端P-型离子注入安排在两步场氧化之间进行。图1是利用该发明制造的NPN硅双极型微波功率器件其中的一个晶体管单元的剖面图,其中晶体管的集电极C位于晶片的背面,50为高浓度掺杂的N-型硅衬底作为晶体管的非本征集电区,在衬底50的顶部是N-型低浓度掺杂的外延硅52作为晶体管的本征集电区,62为沟槽场氧化层,66为浅结基区工艺形成的本征基区,68为浓硼离子注入工艺形成欧姆接触的非本征基区,70为浓砷离子注入工艺形成的发射区,点划线64所示的为P-型区(结终端、非本征基区和本征基区)与N-型本征集电区形成的冶金结,72为介质材料,金属布线工艺形成基极(B)和发射极(E)的金属连接线条76。
使用上述发明制造的NPN硅双极型微波功率晶体管器件虽然提高了BVcbo击穿电压40%以上,但是由于在场氧化高温热过程中,结终端离子注入的P-型掺杂元素硼倾向于被吸收(分凝)到沟槽场氧化层中,而外延层中的N-型掺杂元素砷或磷则倾向于被累积(分凝)在与沟槽场氧化层相邻的硅表面层中,使得在硅-氧化硅界面处硅中(如图1中的61所示)P-型净掺杂浓度降低,结终端结的曲率半径有所下降,且易受硅-氧化硅界面电荷的影响,限制了BVcbo击穿电压的更进一步提高和稳定。
发明内容
本发明所要解决的技术问题是提供一种提高双极型晶体管BVcbo的生产工艺,进一步提高了双极型晶体管的BVcbo,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
为了解决上述技术问题,本发明所采用的技术方案是:
一种提高双极型晶体管BVcbo的生产工艺,其特征在于:包括如下步骤:
(1)选择一种高浓度掺杂的N-型硅衬底作为NPN晶体管的非本征集电区,N-型硅衬底背面在晶体管生产工艺流程完成后,进行减薄、蒸金,用于形成晶体管的集电极;在N-型硅衬底的顶部是N-型低浓度掺杂的外延硅作为NPN晶体管的本征集电区;
(2)通过热氧化工艺在外延硅表面生产一层薄的二氧化硅,紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅,用光刻技术给出沟槽图形;用干法刻蚀技术依次局部刻蚀掉氮化硅、二氧化硅和外延硅以形成沟槽;
(3)通过离子注入工艺技术将杂质元素硼预掺杂到沟槽下方的沟槽场区硅中;
(4)通过高温热氧化工艺进行沟槽的第一步场氧化形成部分场氧化层;在沟槽的第一步场氧化热过程的同时,预掺杂到沟槽场区硅中的硼被向下推进到一定的深度,其浓度相应降低;然后在氮化硅的上方用光刻胶保护晶体管的有源区,并在氮化硅的两端露出结终端硼离子的注入窗口,通过注入窗口注入硼离子;
(5)结终端硼离子从注入窗口注入完成后,将光刻胶去除;进行沟槽的第二步场氧化形成场氧化层,在沟槽的第二步场氧化热过程的同时,注入的结终端硼离子被推进到1.0微米到5.0微米的深度,预掺杂到沟槽场区硅中的硼被向下推进到更进一步的深度,其浓度降低到低于N-型外延硅中的N-型掺杂浓度,并且由于预反掺杂的硼杂质横向扩散,结终端硼和预反掺杂硼两者交叠在一起,形成P-型结终端层与N-型外延层的冶金结;
(6)沟槽场氧化层形成后,用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅;为了有利于后面的各步光刻工艺,用返刻平坦化工艺技术将高出有源区硅平面的沟槽场氧化层刻蚀掉;
(7)采用传统的浅结基区工艺形成本征基区、浓硼离子注入工艺形成欧姆接触的非本征基区、浓砷离子注入工艺形成发射区;通过热过程杂质激活工艺后,就组成了P-型区与N-型本征集电区形成的PN冶金结;在淀积一层介质材料后,光刻和刻蚀以形成基极和发射极的接触孔,再进行硅化物工艺处理以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条;最后,运用钝化层工艺保护晶体管表面不受环境的影响。
前述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:所述N-型硅衬底的晶向可以是<111>或者<100>,优选为<111>晶向,N-型硅衬底的电阻率选为不大于0.003Wcm;外延硅的电阻率为0.1Wcm至3.5Wcm,厚度为2微米至20微米。
前述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:所述N-型硅衬底所掺的杂质元素可以是砷、磷或锑中的一种,优选为砷。
前述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:步骤(2)中所述的沟槽的深度为0.3微米至2.5微米。
前述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:步骤(3)中硼离子的注入剂量范围为5.0E11至5.0E13个离子每平方厘米,注入能量小于40KeV。
前述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:步骤(4)中对沟槽进行热氧化的温度为1050℃-1200℃,形成的部分场氧化层的厚度为0.5微米至3.0微米,其中对窗口中注入的硼离子剂量为5.0E12-5.0E14个离子每平方厘米。
前述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:所述步骤(5)中所述的场氧化层的总厚度为1.0微米到3.5微米。
本发明的有益效果是:通过将沟槽场氧化隔离工艺技术与结终端工艺技术结合起来,首先在通过干法刻蚀工艺技术形成沟槽之后、在沟槽的场氧化进行之前,加一步离子注入工艺将P-型元素硼(B)离子预反掺杂到沟槽场区硅中,然后将沟槽的场氧化过程分成两步,结终端硼离子注入安排在两步场氧化之间进行;这样由于采用了预反掺杂硼工艺技术,使得因为在场氧化高温热过程中,结终端离子注入的硼元素和外延层中的N-型掺杂元素砷(As)或磷(P)分别被分凝到沟槽场氧化层中和与沟槽场氧化层相邻的硅表面层中,从而造成的硅-氧化硅界面处硅中P-型净掺杂浓度降低的效应得到了补偿,并且由于预反掺杂的硼杂质的横向扩散,结终端硼和预掺杂硼两者交叠在一起,从而增加了结终端结的曲率半径;将沟槽场氧化隔离工艺技术与结终端工艺技术结合起来不但可以得到合理的结终端硼的结深,而且简化了工艺流程,并且由于结终端离子注入窗口与沟槽边缘无需对准,因此在结终端与沟槽的交界处可以得到较为固定的掺杂硼浓度,以致可以得到稳定的BVcbo击穿电压;使用该工艺技术方法制造的NPN硅双极型微波功率晶体管器件不但提高了BVcbo击穿电压50%以上,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
附图说明
图1是现有技术中一种NPN硅双极型微波功率器件其中的一个晶体管单元的剖面图;
图2是利用本发明制造的NPN硅双极型微波功率器件其中的一个晶体管单元的剖面图;
图3是本发明一种提高双极型晶体管BVcbo的生产工艺中与步骤(1)对应的晶体管结构示意图;
图4是本发明一种提高双极型晶体管BVcbo的生产工艺中与步骤(2)对应的晶体管结构示意图;
图5是本发明一种提高双极型晶体管BVcbo的生产工艺中与步骤(3)对应的晶体管结构示意图;
图6是本发明一种提高双极型晶体管BVcbo的生产工艺中与步骤(4)对应的晶体管结构示意图;
图7是本发明一种提高双极型晶体管BVcbo的生产工艺中与步骤(5)对应的晶体管结构示意图;
图8是本发明一种提高双极型晶体管BVcbo的生产工艺中与步骤(6)对应的晶体管结构示意图。
具体实施方式
下面将结合说明书附图,对本发明作进一步的说明。
如图下面详细描述上述利用本发明制造的NPN硅双极型微波功率晶体管的工艺流程。
一种提高双极型晶体管BVcbo的生产工艺,包括如下步骤:
步骤(1):请参看图3,首先,选择一种高浓度掺杂的N-型硅衬底50作为NPN晶体管的非本征集电区,衬底50背面在晶体管制造工艺流程完成后,进行减薄、蒸金,用于形成晶体管的集电极C;衬底50的晶向可以是<111>的、也可以是<100>的,但通常选择<111>晶向,所掺的杂质元素可以是砷(As)、也可以是磷(P)或是锑(Sb),但通常是砷,衬底50的电阻率选为不大于0.003Wcm;在衬底50的顶部是N-型低浓度掺杂的外延硅52作为NPN晶体管的本征集电区,外延硅52的掺杂元素可以是砷(As)、也可以是磷(P)或是锑(Sb),但通常是砷,外延硅52的电阻率为0.1至3.5Wcm,厚度为2至20微米。
步骤(2):请参看图4,利用本发明制造的NPN硅双极型微波功率晶体管的第一步工艺是通过热氧化工艺在外延硅52表面生产一层薄的二氧化硅53,紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅54,用光刻技术给出沟槽图形;用干法刻蚀技术依次局部刻蚀掉氮化硅54、二氧化硅53和外延硅52以形成深度为0.3至2.5微米的沟槽55。
步骤(3):请参看图5,通过离子注入工艺技术将杂质元素硼选择性地预掺杂到沟槽场区硅59中(注入剂量为5.0E11到5.0E13个离子每平方厘米),因为有源区硅的表面被一层二氧化硅53和一层氮化硅54覆盖,所以当选择小于40KeV的离子注入能量时,硼只能被注入到沟槽场区硅59中,因而无需任何光刻工艺。必须要说明的是,此时图5中预反掺杂区硅59中补偿后的净掺杂并不一定是P-型,相应的虚线也并不一定代表预反掺杂区硅59与N-型外延硅52形成了PN冶金结。
步骤(4):请参看图6,通过高温(如1050到1200摄氏度)热氧化工艺进行沟槽的第一步场氧化形成部分场氧化层51(厚度为0.5到3.0微米),在沟槽的第一步场氧化热过程的同时,如图5中的预掺杂到沟槽场区硅59中的硼被推进到如图6中63所示的深度,其浓度相应降低;接下来用光刻胶56保护晶体管的有源区,露出结终端B离子注入窗口57,由于沟槽的第一步场氧化层51的厚度可以阻挡硼离子注入到场区中,所以结终端离子注入窗口57与沟槽边缘无需对准,因此在结终端与沟槽的交界处可以得到较为固定的掺杂硼浓度,结终端注入硼离子(注入剂量为5.0E12到5.0E14个离子每平方厘米)。必须要说明的是,此时图6中预反掺杂区硅63中补偿后的净掺杂并不一定是P-型,相应地虚线也并不一定代表预反掺杂区硅63与N-型外延硅52形成了PN冶金结。
步骤(5):请参看图7,结终端硼离子注入完成后,将光刻胶去除;进行沟槽的第二步场氧化形成场氧化层58(场氧化层总厚度为1.0到3.5微米),在沟槽的第二步场氧化热过程的同时,注入的结终端硼离子被推进到1.0到5.0微米的深度,预反掺杂到沟槽场区硅中的硼被推进到更进一步的深度,其浓度进一步被降低到了低于N-型外延硅52中的N-型掺杂浓度,并且由于预反掺杂的硼杂质的横向扩散,结终端硼和预反掺杂硼两者交叠在一起,形成如图7中60所示的P-型结终端层与N-型外延层的冶金结。为清晰不与各图中所示的PN冶金结界面混淆,从图7起,预反掺杂区硅63将不再标示在图中。
步骤(6):请参看图8,沟槽场氧化层形成后,用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅(图7中的54);为了有利于后面的各步光刻工艺,用返刻平坦化工艺技术将高出有源区硅平面的沟槽场氧化层刻蚀掉,这样就形成了图8所示的外形,其中62为平坦化后的沟槽场氧化层。
步骤(7):请参看图2,接下来便是传统的浅结基区工艺形成本征基区66、浓硼离子注入工艺形成欧姆接触的非本征基区68、浓砷离子注入工艺形成发射区70;适当的热过程杂质激活工艺后,就组成了图中点划线65所示的P-型区(预掺杂、结终端、非本征基区和本征基区)与N-型本征集电区形成的PN冶金结;在淀积一层介质材料72后,光刻和刻蚀以形成基极(B)和发射极(E)的接触孔,再进行硅化物工艺处理(图中没有显示)以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条76;最后,运用钝化层工艺保护晶体管表面不受环境的影响(图中没有显示)。
利用本发明制造的NPN硅双极型微波功率器件其中的一个晶体管单元的剖面图如图2所示,因为晶片的背面是用于形成NPN晶体管的集电极C,所以为了减小集电极的串联电阻,我们选择高浓度掺杂的N-型硅衬底50作为晶体管的非本征集电区,在衬底50的顶部是N-型低浓度掺杂的外延硅52作为晶体管的本征集电区;通过热氧化工艺在N-型外延硅52表面生产一层薄的二氧化硅,紧接着再通过LPCVD工艺淀积一层氮化硅,用光刻技术给出沟槽图形,用干法刻蚀技术依次刻蚀掉氮化硅、二氧化硅和硅以形成沟槽;通过离子注入工艺技术将杂质元素硼预反掺杂到沟槽场区硅中;通过热氧化工艺进行沟槽第一步场氧化,在第一步沟槽场氧化热过程的同时,预掺杂到沟槽场区硅中的硼被推进到一定的深度,其浓度相应降低;用光刻技术形成结终端硼离子注入窗口,注入硼离子;第二步沟槽场氧化,在第二步沟槽场氧化热过程的同时,注入的结终端硼离子被推进到一定的深度、预掺杂到沟槽场区硅中的硼被推进到更进一步的深度且其浓度进一步降低到了低于N-型外延硅52中的N-型杂质的掺杂浓度,并且由于预反掺杂的硼杂质的横向扩散,结终端硼和预反掺杂硼两者交叠在一起,从而增加了结终端结的曲率半径;用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅,用返刻平坦化工艺技术将高出有源区硅平面的沟槽场氧化层刻蚀掉,这些一系列工艺步骤完成后,就形成了图2中的沟槽场氧化层62,同时预反掺杂和结终端形成的P-型半导体与N-型外延半导体的PN冶金结界面大体在图2中的65所示(因为后面的一些热过程还会使这个界面稍微往下面移动);接下来便是传统的浅结基区工艺形成本征基区66、浓硼离子注入工艺形成欧姆接触的非本征基区68、浓砷离子注入工艺形成发射区70;适当的热过程杂质激活工艺后,就组成了图中点划线65所示的P-型区(预反掺杂杂质的横向扩散、结终端、非本征基区和本征基区)与N-型本征集电区形成的冶金结;在淀积一层介质材料72后,光刻和刻蚀以形成基极(B)和发射极(E)的接触孔,再进行硅化物工艺处理(图2中没有显示)以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条76;最后,运用钝化层工艺保护晶体管表面不受环境的影响(图2中没有显示)。
综上所述,本发明提供的一种提高双极型晶体管BVcbo的生产工艺,进一步提高了双极型晶体管的BVcbo,能够提供高的输出功率,而且减小了集电结寄生电容,保证了器件的高频性能。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界。
Claims (7)
1.一种提高双极型晶体管BVcbo的生产工艺,其特征在于:包括如下步骤:
(1)选择一种高浓度掺杂的N-型硅衬底(50)作为NPN晶体管的非本征集电区,N-型硅衬底(50)背面在晶体管生产工艺流程完成后,进行减薄、蒸金,用于形成晶体管的集电极(C);在N-型硅衬底(50)的顶部是N-型低浓度掺杂的外延硅(52)作为NPN晶体管的本征集电区;
(2)通过热氧化工艺在外延硅(52)表面生产一层薄的二氧化硅(53),紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅(54),用光刻技术给出沟槽图形;用干法刻蚀技术依次局部刻蚀掉氮化硅(54)、二氧化硅(53)和外延硅(52)以形成沟槽(55);
(3)通过离子注入工艺技术将杂质元素硼预掺杂到沟槽(55)下方的沟槽场区硅(59)中;
(4)通过高温热氧化工艺进行沟槽(55)的第一步场氧化形成部分场氧化层(51);在沟槽(55)的第一步场氧化热过程的同时,预掺杂到沟槽场区硅(59)中的硼被向下推进到2.5微米到5.5微米的深度,其浓度相应降低;然后在氮化硅(54)的上方用光刻胶(56)保护晶体管的有源区,并在氮化硅(54)的两端露出结终端硼离子的注入窗口(57),通过注入窗口(57)注入硼离子;
(5)结终端硼离子从注入窗口(57)注入完成后,将光刻胶(56)去除;进行沟槽(55)的第二步场氧化形成场氧化层(58),在沟槽(55)的第二步场氧化热过程的同时,注入的结终端硼离子被推进到1.0微米到5.0微米的深度,预掺杂到沟槽场区硅(59)中的硼被向下推进到3.5微米到6.5微米的深度,其浓度降低到低于N-型外延硅(52)中的N-型掺杂浓度,并且由于预反掺杂的硼杂质横向扩散,结终端硼和预反掺杂硼两者交叠在一起,形成P-型结终端层与N-型外延层的冶金结;
(6)沟槽(55)场氧化层形成后,用热磷酸腐蚀去除掉保护晶体管有源区的氮化硅(54);为了有利于后面的各步光刻工艺,用返刻平坦化工艺技术将高出有源区硅平面的沟槽(55)场氧化层刻蚀掉;
(7)采用传统的浅结基区工艺形成本征基区(66)、浓硼离子注入工艺形成欧姆接触的非本征基区(68)、浓砷离子注入工艺形成发射区(70);通过热过程杂质激活工艺后,就组成了P-型区与N-型本征集电区形成的PN冶金结(65);在淀积一层介质材料(72)后,光刻和刻蚀以形成基极(B)和发射极(E)的接触孔,再进行硅化物工艺处理以降低电极的接触电阻,金属布线工艺形成各电极的金属连接线条(76);最后,运用钝化层工艺保护晶体管表面不受环境的影响。
2.根据权利要求1所述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:所述N-型硅衬底(50)的晶向可以是<111>或者<100>,N-型硅衬底(50)的电阻率选为不大于0.003wcm;外延硅(52)的电阻率为0.1wcm至3.5wcm,厚度为2微米至20微米。
3.根据权利要求2所述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:所述N-型硅衬底(50)所掺的杂质元素可以是砷、磷或锑中的一种。
4.根据权利要求3所述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:步骤(2)中所述的沟槽(55)的深度为0.3微米至2.5微米。
5.根据权利要求4所述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:步骤(3)中硼离子的注入剂量范围为5.0E11至5.0E13个离子每平方厘米,注入能量小于40KeV。
6.根据权利要求5所述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:步骤(4)中对沟槽(55)进行热氧化的温度为1050℃-1200℃,形成的部分场氧化层(51)的厚度为0.5微米至3.0微米,其中对窗口(57)中注入的硼离子剂量为5.0E12-5.0E14个离子每平方厘米。
7.根据权利要求6所述的一种提高双极型晶体管BVcbo的生产工艺,其特征在于:所述步骤(5)中所述的场氧化层(58)的总厚度为1.0微米到3.5微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310273074.8A CN103346085B (zh) | 2013-07-02 | 2013-07-02 | 一种提高双极型晶体管BVcbo的生产工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310273074.8A CN103346085B (zh) | 2013-07-02 | 2013-07-02 | 一种提高双极型晶体管BVcbo的生产工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103346085A CN103346085A (zh) | 2013-10-09 |
CN103346085B true CN103346085B (zh) | 2016-02-24 |
Family
ID=49280873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310273074.8A Active CN103346085B (zh) | 2013-07-02 | 2013-07-02 | 一种提高双极型晶体管BVcbo的生产工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103346085B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637812B (zh) * | 2013-11-13 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 成长高可靠性igbt终端保护环的方法 |
CN103606554A (zh) * | 2013-11-13 | 2014-02-26 | 江苏博普电子科技有限责任公司 | 一种提高了BVceo的双极型晶体管及其生产工艺 |
CN104022025B (zh) * | 2014-06-06 | 2017-04-26 | 天水天光半导体有限责任公司 | 一种耐高压脉宽调制控制器终端制造方法 |
CN117936461A (zh) * | 2022-10-13 | 2024-04-26 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276339A (en) * | 1991-03-29 | 1994-01-04 | Fuji Electric Co., Ltd. | Semiconductor with a conductivity modulating-type MISFET |
CN102637724A (zh) * | 2012-03-31 | 2012-08-15 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734497B2 (en) * | 2001-02-02 | 2004-05-11 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor, semiconductor device, method of manufacturing insulated-gate bipolar transistor, and method of manufacturing semiconductor device |
JP5773558B2 (ja) * | 2007-11-22 | 2015-09-02 | 富士電機株式会社 | 制御回路を備える半導体装置 |
-
2013
- 2013-07-02 CN CN201310273074.8A patent/CN103346085B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276339A (en) * | 1991-03-29 | 1994-01-04 | Fuji Electric Co., Ltd. | Semiconductor with a conductivity modulating-type MISFET |
CN102637724A (zh) * | 2012-03-31 | 2012-08-15 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管 |
Also Published As
Publication number | Publication date |
---|---|
CN103346085A (zh) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100570886C (zh) | 减小晶体管延伸电极电容的结构及制作方法 | |
US7456069B2 (en) | Method in the fabrication of an integrated injection logic circuit | |
CN102171826A (zh) | 分立半导体器件和形成密封沟槽结终端的方法 | |
CN103346085B (zh) | 一种提高双极型晶体管BVcbo的生产工艺 | |
CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
CN102842610A (zh) | Igbt芯片及其制作方法 | |
CN108520896B (zh) | 一种耐压双极晶体管及其制作方法 | |
CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
CN103296072B (zh) | 一种提高了BVcbo的双极型晶体管及其生产工艺 | |
US5274267A (en) | Bipolar transistor with low extrinsic base resistance and low noise | |
CN108109916B (zh) | 双极晶体管及其制作方法 | |
CN102856192B (zh) | Igbt器件及其制作方法 | |
CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
CN108231583B (zh) | 双极晶体管及其制作方法 | |
CN203536442U (zh) | 一种提高了BVceo的双极型晶体管 | |
US8637959B2 (en) | Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same | |
CN103606554A (zh) | 一种提高了BVceo的双极型晶体管及其生产工艺 | |
CN210296386U (zh) | 整流二极管 | |
US4992848A (en) | Self-aligned contact technology | |
CN203406288U (zh) | 一种提高了BVcbo的双极型晶体管 | |
CN108155098B (zh) | 双极晶体管的制作方法 | |
CN103165443A (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
CN107689370B (zh) | 高对称性能双向瞬态电压抑制器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |