CN103700590B - 实现肖特基二极管的双极ic结构的制造方法及双极ic结构 - Google Patents
实现肖特基二极管的双极ic结构的制造方法及双极ic结构 Download PDFInfo
- Publication number
- CN103700590B CN103700590B CN201210369046.1A CN201210369046A CN103700590B CN 103700590 B CN103700590 B CN 103700590B CN 201210369046 A CN201210369046 A CN 201210369046A CN 103700590 B CN103700590 B CN 103700590B
- Authority
- CN
- China
- Prior art keywords
- layer
- schottky
- carry out
- integrated circuit
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000001259 photo etching Methods 0.000 claims abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000001704 evaporation Methods 0.000 claims abstract description 19
- 230000008020 evaporation Effects 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 18
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 25
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 19
- 239000003292 glue Substances 0.000 claims description 18
- 238000005260 corrosion Methods 0.000 claims description 17
- 230000007797 corrosion Effects 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000004411 aluminium Substances 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 28
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 abstract description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052697 platinum Inorganic materials 0.000 abstract description 14
- 239000010936 titanium Substances 0.000 abstract description 14
- 229910052719 titanium Inorganic materials 0.000 abstract description 14
- 229910052763 palladium Inorganic materials 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 8
- 229910000510 noble metal Inorganic materials 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 5
- -1 aluminum copper silicon Chemical compound 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构。属于半导体技术领域。本发明的方法中，利用准等平面工艺形成所述外延层内的N阱、基区和P‑层；并通过一次蚀刻形成肖特基接触孔；最后蒸发铝，以在肖特基接触孔内形成硅化合物肖特基势垒层。从而保证该工艺无需额外的肖特基接触光刻，也无需采用钛、铂和钯等贵金属，同时保持由钛、铂和钯等贵金属形成的肖特基势垒所具有的稳定性和重复性，与通用的双极集成电路生产工艺兼容，且有效简化了工艺流程，降低了生产成本，且本发明的实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构的应用范围也较为广泛。
Description
技术领域
本发明涉及半导体技术领域，特别涉及双极集成电路生产工艺技术领域，具体是指一种实现肖特基二极管的双极IC结构的制造方法及双极IC结构。
背景技术
利用金属和半导体整流接触特性制成的二极管称为肖特基势垒二极管，它和PN结二极管具有类似的电流和电压关系，即它们都有单向导电性。一般采用金属与轻掺杂的N型硅接触来制作肖特基二极管。该肖特基二极管的特性取决于几个因素，包括金属组成、硅掺杂、边缘效应、退火条件以及是否存在表面污染物等。
在双极集成电路设计中，为了节省成本，需要把一般外接的肖特基二极管集成在电路内部，这需要肖特基二极管的制造工艺与双极集成电路工艺兼容。在现有技术中，通常采用在N型外延淀积特殊金属(如钛，铂和钯等)的方法来形成肖特基势垒，因为在保持低接触电阻的同时确保了足够的势垒高度，且具有稳定性高和重复性好的特点。N型硅构成肖特基二极管的阴极，而金属构成阳极。此外，肖特基二极管需要形成通过厚场氧化层的接触，而穿透厚场氧化层的接触刻蚀会使基区接触和发射区接触出现过腐蚀。因此，一般需要执行两步连续的氧化层去除工艺避免出现过腐蚀现象：首先减薄肖特基接触上的场氧化层厚度，然后再形成实际的接触孔。这样制造的肖特基二极管需要增加一次光刻。
因此，一般双极工艺制作高性能的肖特基二极管的方法是：首先，在刻蚀孔时增加一次肖特基接触的光刻；然后，在淀积金属布线时把常用的铝硅铜溅射换成钛、铂和钯等特殊金属的溅射。增加光刻次数会带来芯片成本的上升，而钛，铂和钯等特殊金属也是价格昂贵。用该方法来制作肖特基二极管，工序复杂，制作的工艺成本高昂。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种无需额外的肖特基接触光刻，也无需采用钛、铂和钯等贵金属，同时保持这些特殊金属形成的肖特基势垒所具有的稳定性和重复性，制造工艺简单，生产成本低廉，应用范围较为广泛的实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构。
为了实现上述的目的，本发明的实现肖特基二极管功能的双极集成电路结构的制造方法包括以下步骤：
(1)生成衬底、衬底内的N埋层和P埋层、衬底上的外延层以及外延层内的上隔离层和深磷层；
(2)利用准等平面工艺形成所述外延层内的N阱、基区和P-层，并退火；
(3)通过预淀积和再扩散生成深磷层上的发射区；
(4)通过一次蚀刻形成位于所述的基区内的肖特基接触孔；
(5)蒸发铝，在所述的肖特基接触孔内形成硅化合物肖特基势垒层。
该实现肖特基二极管功能的双极集成电路结构的制造方法中，所述的步骤(1)具体包括以下步骤：
(11)选用P型硅制备衬底，所述衬底的晶向为〈111〉，电阻率为25Ω·cm～50Ω·cm；
(12)在衬底上生长一层厚度的氧化层，然后进行N埋层光刻、腐蚀，再进行磷淀积扩散，形成N埋层，所选用的磷的方块电阻ρS为18～25Ω/□，结深XjN+为4μm；
(13)在衬底上生长一层厚度的薄氧化层，然后带胶进行硼注入，注入能量为80kev，注入剂量为2.4E14，去胶，退火形成P埋层；
(14)在衬底上生长一层厚度为15μm的外延层，所述的外延层电阻率为4Ω·cm～5Ω·cm；
(15)在衬底上生长一层厚度为的氧化层，然后进行深磷光刻、腐蚀，再进行深磷预淀积和扩散，形成深磷层；
(16)在衬底上生长一层厚度为的氧化层，然后进行隔离光刻、腐蚀，再进行隔离CVD和再扩散形成上隔离层，所述的隔离CVD方块电阻ρs为3～5.5Ω/□。
该实现肖特基二极管功能的双极集成电路结构的制造方法中，所述的步骤(2)具体包括以下步骤：
(21)去除所述的步骤(12)～(16)中生成的氧化层；
(22)在所述的衬底上生长一层厚度为的薄氧化层用作注入遮挡层；
(23)进行N阱光刻，而后进行N阱带胶注入；
(24)进行基区光刻，而后进行基区带胶注入；
(25)进行P-层光刻，而后进行P-层带胶注入；
(26)去胶；
(27)二氧化硅CVD；
(28)达到1200℃后，退火30分钟。
该实现肖特基二极管功能的双极集成电路结构的制造方法中，所述的步骤(3)具体包括以下步骤：
(31)在所述的深磷层上进行光刻和腐蚀；
(32)进行预淀积；
(33)再扩散形成N+发射区，作为肖特基二极管阴极欧姆接触区域。
该实现肖特基二极管功能的双极集成电路结构的制造方法中，所述的步骤(5)具体包括以下步骤：
(51)在所述的肖特基接触孔内，蒸发形成厚度为2.5μm厚的铝层；
(53)进行铝光刻；
(54)干法腐蚀形成芯片器件连接布线，并作为肖特基二极管的阳极；
(55)进行合金和钝化工序，形成肖特基二极管。
本发明还提供一种利用所述的方法制造的实现肖特基二极管功能的双极集成电路结构，该双极集成电路结构包括：衬底；分别生成于所述的衬底内的N埋层和P埋层；生成于所述的衬底上的外延层；分别生成于所述的外延层内的上隔离层和深磷层；分别生成于所述的外延层内N阱、基区和P-层；生成于所述的深磷层上的发射区；通过一次蚀刻形成于所述的基区内的肖特基接触孔；以及通过蒸发铝形成于所述的肖特基接触孔内的硅化合物肖特基势垒层。
采用了该发明的实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构，其制造方法中，利用准等平面工艺形成所述外延层内的N阱、基区和P-层；并通过一次蚀刻形成肖特基接触孔；最后蒸发铝，以在肖特基接触孔内形成硅化合物肖特基势垒层。从而保证该工艺无需额外的肖特基接触光刻，也无需采用钛、铂和钯等贵金属，同时保持由钛、铂和钯等贵金属形成的肖特基势垒所具有的稳定性和重复性，与通用的双极集成电路生产工艺兼容，且有效简化了工艺流程，降低了生产成本，且本发明的实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构的应用范围也较为广泛。
附图说明
图1为本发明的实现肖特基二极管功能的双极集成电路结构的制造方法的步骤流程图。
图2为采用本发明的方法制造的实现肖特基二极管功能的双极集成电路结构的截面图。
图3为本发明的制造方法在实际应用中的的步骤流程示意图。
具体实施方式
为了能够更清楚地理解本发明的技术页面，特举以下实施例详细说明。
请参阅图1所示，为本发明的实现肖特基二极管功能的双极集成电路结构的制造方法的步骤流程图。
在一种实施方式中，所述的方法包括以下步骤：
(1)生成衬底、衬底内的N埋层和P埋层、衬底上的外延层以及外延层内的上隔离层和深磷层；
(2)利用准等平面工艺形成所述外延层内的N阱、基区和P-层，并退火；
(3)通过预淀积和再扩散生成深磷层上的发射区；
(4)通过一次蚀刻形成位于所述的基区内的肖特基接触孔；
(5)蒸发铝，在所述的肖特基接触孔内形成硅化合物肖特基势垒层。
在一种较优选的实施方式中，所述的步骤(1)具体包括以下步骤：
(11)选用P型硅制备衬底，所述衬底的晶向为〈111〉，电阻率为25Ω·cm～50Ω·cm；
(12)在衬底上生长一层厚度的氧化层，然后进行N埋层光刻、腐蚀，再进行磷淀积扩散，形成N埋层，所选用的磷的方块电阻ρS为18～25Ω/□，结深XjN+为4μm；
(13)在衬底上生长一层厚度的薄氧化层，然后带胶进行硼注入，注入能量为80kev，注入剂量为2.4E14，去胶，退火形成P埋层；
(14)在衬底上生长一层厚度为15μm的外延层，所述的外延层电阻率为4Ω·cm～5Ω·cm；
(15)在衬底上生长一层厚度为的氧化层，然后进行深磷光刻、腐蚀，再进行深磷预淀积和扩散，形成深磷层；
(16)在衬底上生长一层厚度为的氧化层，然后进行隔离光刻、腐蚀，再进行隔离CVD和再扩散形成上隔离层，所述的隔离CVD方块电阻ρs为3～5.5Ω/□。
在一种进一步优选的实施方式中，所述的步骤(2)具体包括以下步骤：
(21)去除所述的步骤(12)～(16)中生成的氧化层；
(22)在所述的衬底上生长一层厚度为的薄氧化层用作注入遮挡层；
(23)进行N阱光刻，而后进行N阱带胶注入；
(24)进行基区光刻，而后进行基区带胶注入；
(25)进行P-层光刻，而后进行P-层带胶注入；
(26)去胶；
(27)二氧化硅CVD；
(28)达到1200℃后，退火30分钟。
在一种更进一步优选的实施方式中，所述的步骤(3)具体包括以下步骤：
(31)在所述的深磷层上进行光刻和腐蚀；
(32)进行预淀积；
(33)再扩散形成N+发射区，作为肖特基二极管阴极欧姆接触区域。
在一种更优选的实施方式中，所述的步骤(5)具体包括以下步骤：
(51)在所述的肖特基接触孔内，蒸发形成厚度为2.5μm厚的铝层；
(53)进行铝光刻；
(54)干法腐蚀形成芯片器件连接布线，并作为肖特基二极管的阳极；
(55)进行合金和钝化工序，形成肖特基二极管。
本发明还提供一种利用的方法制造的实现肖特基二极管功能的双极集成电路结构，该双极集成电路结构，如图2所示，包括：衬底；分别生成于所述的衬底内的N埋层和P埋层；生成于所述的衬底上的外延层；分别生成于所述的外延层内的上隔离层和深磷层；分别生成于所述的外延层内N阱、基区和P-层；生成于所述的深磷层上的发射区；通过一次蚀刻形成于所述的基区内的肖特基接触孔；以及通过蒸发铝形成于所述的肖特基接触孔内的硅化合物肖特基势垒层。
在实际应用中，本发明制作肖特基二极管时对双极工艺的改进思路是：首先，采用准等平面技术，尽可能的减小氧化层台阶和厚度，这样在刻蚀氧化层时，即使没有额外的肖特基接触光刻也能保证基区接触和发射区接触不会过腐蚀，因此仅需一次孔刻蚀就可以达到一般需两次刻蚀的效果。其次，采用纯铝蒸发工艺，而非铝硅铜溅射工艺，通过铝与轻掺杂N型硅形成肖特基势垒。由于铝层较厚，同时是通过高温蒸发工艺形成的，保证了铝与硅接触形成的肖特基势垒的稳定性和重复性。具体如图3所示，包括以下步骤：
第一步，使用常规双极工艺形成N埋、P埋、外延、上隔离和深磷等工艺层次。
第二步，使用准等平面技术，带胶注入N阱、基区和P-等层次，并退火。
第三步，发射区预淀积和再扩散。
第四步，孔和肖特基接触刻蚀。
第五步，纯铝蒸发，形成硅化合物的肖特基势垒。
本发明的进一步改进是：第二步在去除氧化层后不先生长厚的场氧化层，而是生长一层的薄氧化层，然后带胶注入N阱，P+，P-和基区等层次，这一过程为准等平面技术，具有氧化层台阶小，工序简单的特点。由于第二步的工艺改进，在第四步孔刻蚀时就仅需有一次刻蚀就能将肖特基接触刻蚀出来。第五步中采用纯铝蒸发而非常规双极工艺中的铝硅铜溅射。
实际的生产流程包括以下步骤
(1)硅衬底制备：选用P型硅，晶向〈111〉，电阻率为25～50Ω.cm。
(2)N埋层形成：先生长一层的氧化层，然后进行N埋层光刻、腐蚀，再进行磷淀积扩散，选用的磷方块电阻ρS为18～25Ω/□，结深XjN+为4μm。
(3)P埋形成：薄氧氧化生成的氧化层，然后带胶进行硼注入，注入能量为80kev，注入剂量为2.4E14，随后去胶，退火形成P埋层次。
(4)外延：生长一层厚度为15μm，电阻率约4～5Ω·cm的外延层。
(5)深磷形成：先生长一层的氧化层，然后进行深磷光刻、腐蚀，再进行深磷预淀积和扩散形成深磷层次。
(6)隔离形成：先生长一层的氧化层，然后进行隔离光刻、腐蚀，再进行隔离CVD和再扩散形成隔离。隔离CVD方块电阻ρs：3～5.5Ω/□。
(7)准等平面技术：先去除以上层次形成的氧化层，再升长一层的薄氧化层用作注入遮挡层，然后进行N阱、基区和P-等层次的带胶注入，然后进行退火，退火条件是1200℃，30分钟。具体实施步骤如下：薄氧化层—>N阱光刻—>N阱注入—>基区光刻—>基区注入—>P-光刻—>P-注入—>去胶—>SiO2CVD—>退火。
(8)发射区形成：通过发射区光刻、腐蚀，然后发射区预淀积，发射区再扩散形成发射区N+区域。也是肖特基二极管阴极欧姆接触区域。
(9)孔和肖特基接触形成：由于前面的准等平面工艺，使场氧化层的台阶有了明显改善，这样在刻蚀孔时只要刻蚀一次就可以把肖特基接触也很好的刻蚀出来，而如果常规双极工艺，则肯定需要两次光刻才可以把肖特基接触高质量的刻蚀出来。
(10)金属铝形成：采用铝蒸发工艺，蒸发一层2.5μm厚的铝层。随后进行铝光刻、干法腐蚀形成芯片器件连接的布线，同时也是肖特基二极管的阳极。最后经合金和钝化工序后，整个高性能的肖特基二极管就制作完成。
本发明制作肖特基二极管的工艺是在标准双极工艺上进行了改进，因此也是制作双极集成电路的工艺。与一般的双极工艺制作肖特基二极管的主要区别是：进行N阱，基区，P-等有源区形成是通过准等平面技术实现的，主要是通过薄氧化层做遮挡层，进行一次带胶注入。而一般工艺都是通过先长厚场氧化层，通过场氧化层做遮蔽层，非带胶注入。因此，本发明的氧化层台阶小(基本没有)，故在刻蚀孔时(即刻蚀氧化层)可以一次刻蚀就把肖特基接触也刻蚀的很完美，也就是可以把肖特基接触刻蚀等同于孔刻蚀。
本发明在制作肖特基二极管的势垒时，采用纯铝蒸发工艺，通过这层2.5μm厚的铝与硅表面反应，形成铝硅化合物。这种铝硅化合物用作肖特基势垒，替代钛，铂和钯等特殊金属与硅形成的硅化物作的肖特基势垒。一般情况下，如果采用铝硅铜溅射形成的硅化物作肖特基势垒的特性比钛，铂和钯等特殊金属与硅形成的硅化物作的肖特基势垒的特性差很多，主要是溅射铝与硅反应一致性差，覆盖肖特基接触表面致密性差，硅表面容易有污染物，让肖特基接触的有效面积大为减小。故这种工艺制作的肖特基二极管正向压降大，与钛，铂和钯等特殊金属制作的有明显差距。但本发明采用2.5μm厚的纯铝蒸发工艺，杂质少，铝与硅反应稳定，形成的硅化物均匀覆盖住肖特基接触孔，性能十分接近钛，铂和钯等特殊金属制作的肖特基二极管。
采用了该发明的实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构，其制造方法中，利用准等平面工艺形成所述外延层内的N阱、基区和P-层；并通过一次蚀刻形成肖特基接触孔；最后蒸发铝，以在肖特基接触孔内形成硅化合物肖特基势垒层。从而保证该工艺无需额外的肖特基接触光刻，也无需采用钛、铂和钯等贵金属，同时保持由钛、铂和钯等贵金属形成的肖特基势垒所具有的稳定性和重复性，与通用的双极集成电路生产工艺兼容，且有效简化了工艺流程，降低了生产成本，且本发明的实现肖特基二极管的双极集成电路结构的制造方法及双极集成电路结构的应用范围也较为广泛。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (6)
1.一种实现肖特基二极管功能的双极集成电路结构的制造方法，其特征在于，所述的方法包括以下步骤：
(1)生成衬底、衬底内的N埋层和P埋层、衬底上的外延层以及外延层内的上隔离层和深磷层；
(2)利用准等平面工艺形成所述外延层内的N阱、基区和P-层，并退火；
(3)通过预淀积和再扩散生成深磷层上的发射区；
(4)通过一次蚀刻形成位于所述的基区内的肖特基接触孔；
(5)蒸发铝，在所述的肖特基接触孔内形成硅化合物肖特基势垒层。
2.根据权利要求1所述的实现肖特基二极管功能的双极集成电路结构的制造方法，其特征在于，所述的步骤(1)具体包括以下步骤：
(11)选用P型硅制备衬底，所述衬底的晶向为〈111〉，电阻率为25Ω·cm～50Ω·cm；
(12)在衬底上生长一层厚度的氧化层，然后进行N埋层光刻、腐蚀，再进行磷淀积扩散，形成N埋层，所选用的磷的方块电阻为18～25Ω/□，结深XjN+为4μm；
(13)在衬底上生长一层厚度的薄氧化层，然后带胶进行硼注入，注入能量为80kev，注入剂量为2.4E14，去胶，退火形成P埋层；
(14)在衬底上生长一层厚度为15μm的外延层，所述的外延层电阻率为4Ω·cm～5Ω·cm；
(15)在衬底上生长一层厚度为的氧化层，然后进行深磷光刻、腐蚀，再进行深磷预淀积和扩散，形成深磷层；
(16)在衬底上生长一层厚度为的氧化层，然后进行隔离光刻、腐蚀，再进行隔离CVD和再扩散形成上隔离层，所述的隔离CVD方块电阻为3～5.5Ω/□。
3.根据权利要求2所述的实现肖特基二极管功能的双极集成电路结构的制造方法，其特征在于，所述的步骤(2)具体包括以下步骤：
(21)去除所述的步骤(12)～(16)中生成的氧化层；
(22)在所述的衬底上生长一层厚度为的薄氧化层用作注入遮挡层；
(23)进行N阱光刻，而后进行N阱带胶注入；
(24)进行基区光刻，而后进行基区带胶注入；
(25)进行P-层光刻，而后进行P-层带胶注入；
(26)去胶；
(27)二氧化硅CVD；
(28)达到1200℃后，退火30分钟。
4.根据权利要求3所述的实现肖特基二极管功能的双极集成电路结构的制造方法，其特征在于，所述的步骤(3)具体包括以下步骤：
(31)在所述的深磷层上进行光刻和腐蚀；
(32)进行预淀积；
(33)再扩散形成N+发射区，作为肖特基二极管阴极欧姆接触区域。
5.根据权利要求4所述的实现肖特基二极管功能的双极集成电路结构的制造方法，其特征在于，所述的步骤(5)具体包括以下步骤：
(51)在所述的肖特基接触孔内，蒸发形成厚度为2.5μm厚的铝层；
(53)进行铝光刻；
(54)干法腐蚀形成芯片器件连接布线，并作为肖特基二极管的阳极；
(55)进行合金和钝化工序，形成肖特基二极管。
6.一种利用权利要求1所述的方法制造的实现肖特基二极管功能的双极集成电路结构，其特征在于，所述的双极集成电路结构包括：
衬底；
N埋层和P埋层，分别生成于所述的衬底内；
外延层，生成于所述的衬底上；
上隔离层和深磷层，分别生成于所述的外延层内；
N阱、基区和P-层，分别生成于所述的外延层内；
发射区，生成于所述的深磷层上；
肖特基接触孔，通过一次蚀刻形成于所述的基区内；以及
硅化合物肖特基势垒层，通过蒸发铝形成于所述的肖特基接触孔内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210369046.1A CN103700590B (zh) | 2012-09-27 | 2012-09-27 | 实现肖特基二极管的双极ic结构的制造方法及双极ic结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210369046.1A CN103700590B (zh) | 2012-09-27 | 2012-09-27 | 实现肖特基二极管的双极ic结构的制造方法及双极ic结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103700590A CN103700590A (zh) | 2014-04-02 |
| CN103700590B true CN103700590B (zh) | 2016-11-23 |
Family
ID=50362080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210369046.1A Active CN103700590B (zh) | 2012-09-27 | 2012-09-27 | 实现肖特基二极管的双极ic结构的制造方法及双极ic结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103700590B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244037B (zh) * | 2020-03-11 | 2023-06-02 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
| CN113013259A (zh) * | 2021-02-26 | 2021-06-22 | 西安微电子技术研究所 | 一种低导通压降肖特基二极管结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0255585A3 (en) * | 1986-08-08 | 1988-07-20 | International Business Machines Corporation | Schottky diode and ohmic contact metallurgy |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| CN101740381A (zh) * | 2008-11-25 | 2010-06-16 | 上海华虹Nec电子有限公司 | 肖特基二极管的制备方法 |
-
2012
- 2012-09-27 CN CN201210369046.1A patent/CN103700590B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0255585A3 (en) * | 1986-08-08 | 1988-07-20 | International Business Machines Corporation | Schottky diode and ohmic contact metallurgy |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| CN101740381A (zh) * | 2008-11-25 | 2010-06-16 | 上海华虹Nec电子有限公司 | 肖特基二极管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103700590A (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN103035746B (zh) | 一种恒流二极管及其制造方法 | |
| CN105870194A (zh) | 一种沟槽型CoolMOS及其制作方法 | |
| CN102916042B (zh) | 逆导igbt器件结构及制造方法 | |
| CN103811572B (zh) | 光电装置及其制造方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN108074809B (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| CN103700590B (zh) | 实现肖特基二极管的双极ic结构的制造方法及双极ic结构 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN103050545A (zh) | Tvs二极管及其制作方法 | |
| JP2005079232A (ja) | 高速スイッチングダイオードおよびその製造法 | |
| CN207602570U (zh) | 半导体器件结构 | |
| CN101789400A (zh) | 一种半导体整流器件的制造方法及所得器件 | |
| CN106558624B (zh) | 一种快速恢复二极管及其制造方法 | |
| CN105576014B (zh) | 肖特基二极管及其制造方法 | |
| CN104124283A (zh) | 一种掺杂的肖特基势垒器件及其制备方法 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN202772141U (zh) | 实现肖特基二极管功能的双极集成电路结构 | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| CN104517832B (zh) | 功率二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180 Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd Address before: No.180-22, Linghu Avenue, Wuxi, Jiangsu 214000 Patentee before: WUXI CHINA RESOURCES SEMICO Co.,Ltd. |
|
| CP03 | Change of name, title or address |