CN101419970A - 具有控制电路的半导体器件 - Google Patents

具有控制电路的半导体器件 Download PDF

Info

Publication number
CN101419970A
CN101419970A CNA2008101691637A CN200810169163A CN101419970A CN 101419970 A CN101419970 A CN 101419970A CN A2008101691637 A CNA2008101691637 A CN A2008101691637A CN 200810169163 A CN200810169163 A CN 200810169163A CN 101419970 A CN101419970 A CN 101419970A
Authority
CN
China
Prior art keywords
igbt
conduction type
region
control circuit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101691637A
Other languages
English (en)
Other versions
CN101419970B (zh
Inventor
上野胜典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of CN101419970A publication Critical patent/CN101419970A/zh
Application granted granted Critical
Publication of CN101419970B publication Critical patent/CN101419970B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体配备有IGBT有源部分和用于检测IGBT异常状态的控制电路部分。集电极区以选择性方式在背表面一侧(即在IGBT集电极一侧)形成，也就是说在IGBT有源部分的正下方形成。

Description

具有控制电路的半导体器件
技术邻域
本发明涉及用于包括电感负载(L负载)的电路的半导体器件，尤其涉及具有用于内燃机点火器的控制电路的绝缘栅双极晶体管(以下缩写为IGBT)。
背景技术
如图8所示，已知一种包括电感负载42和45的内燃机的点火器。该点火器使用在连接到次级线圈42的火花塞44中发生的断续火花，该断续火花是由断续电流从电源41流经初级线圈45时在次级线圈42上生成的高电压引起的。在此类内燃机的点火器中，双极晶体管已被用作电路中的开关装置43，以使断续电流流经初级线圈42。然而，近年来双极晶体管已开始被IGBT代替。
低导通电压和低开关损耗是用作上述内燃机的点火器的开关装置43的IGBT应当满足的重要电气特性。为获得低导通电压，具有薄外延层(n型漂移层)26的穿通IGBT(参见附图7)已被用作用于上述内燃机的点火器的IGBT。现在，考虑以上电气特性，对使用悬浮区(FZ)衬底的非穿通(以下可缩写为NPT)IGBT和期望获得特性的进一步改进的场截止(缓冲层)IGBT进行研究。上述场截止(以下可缩写为FS)IGBT是一种穿通IGBT。如作为重要部分的截面图的图7所示，普通的穿通IGBT是用使得诸如MOS栅极结构之类的半导体功能结构在外延层26中形成，而该外延层26在低电阻率的半导体衬底25上形成的方式构造的。因为需要外延层26，所以普通的穿通IGBT是昂贵的。
如图7所示，结合用于对运行状况进行监控并且如果发生异常则对栅极信号进行控制以防止IGBT由于过电流、过电压、或过热被毁的电路21的构造是已知的。在该电路21中，在p阱9中形成且其漏极10-1与IGBT的发射极3-1连接的n沟道MOSFET充当主晶体管。
在结合电路21的IGBT中，在该IGBT导通(即处于导电状态)时，空穴如由图10中箭头33所指示地从集电极1流向p阱6(形成于正面侧)。此空穴电流不仅充当IGBT的主电流，而且还流入作为电路部分21的一部分的p型区9。流入电路部分21的空穴电流(由图10中箭头34所指示)可使存在于该电路部分21中的寄生晶体管运行。为抑制这种运行，p型区(接触p型区)8在IGBT有源部分20和电路部分21之间形成，且通过大面积的接触与发射极3-1短路。要流入p型区9的电流的大部分因而转入发射极3-1，籍此只有小部分电流流入电路部分21。
然而，在L负载点火器电路中，在IGBT进行导通-到-截止转换时(电流迅速减小)，迅速增大的电压在初级线圈45上形成为阻遏流经它的电流i的迅速减小，该电压由L×di/dt表示(正侧是IGBT的集电极侧)，其中L是初级线圈45的电感。在已建立截止状态时，电压迅速下降。此浪涌电压(几百伏特)被齐纳二极管16的齐纳电压钳位，因此在次级线圈42上感应出反向电压，该齐纳二极管以其阳极位于IGBT栅极侧的方式在IGBT的集电极和栅极之间连接。在以上过程中，初级侧的正浪涌电压可随其降低变成负电压(几十伏特到100V)。如果负电压出现在初级侧，则反偏压被施加到IGBT的集电极1，在此情况下IGBT可被损坏。
以下将参考图9对IGBT的此类毁坏进行描述。在负偏压30被施加到集电极1时，IGBT的集电极区25和缓冲区24之间的pn结19反向偏置，而漂移层26和位于该IGBT的正面侧上的p阱6之间的pn结17正向偏置。因此，在集电极1反向偏置时，击穿电压由该pn结19确定。然而，pn结19是以平面形式存在的，且该pn结19的一端暴露于芯片的周边切割面中。因为芯片形IGBT是以格子状从大尺寸晶片中机械切割下来的，所以各个晶片的周边切割面具有许多晶格缺陷(损伤)。因此，在集电极侧pn结19的周边切割面32内，反向击穿电压依赖于位置而大范围地变化，且存在击穿电压极低的局部区域。在施加负偏压浪涌时，大电流集中在低击穿电压局部区域；器件易于损坏。
另一方面，如上所述，穿通IGBT因其需要外延层而具有高成本的问题。相反，因为能使用便宜的FZ n型衬底，所以NPT型IGBT和FS型IGBT可低成本地制造，并展示出低导通电压。因而，对将IGBT用作内燃机点火器的用途进行研究。
然而，在施加负偏压浪涌时器件因大电流集中在低击穿电压局部区域而易于损坏的上述问题在NPT-IGBT和FS-IGBT中特别显著。这是因为在NPT-IGBT和FS-IGBT中，集电极区是约1μm的非常薄的层，且pn结19的一端接近最容易发生芯片分割等的背表面的侧端。已知解决此问题的是反向阻断IGBT，该IGBT中pn结的一端不暴露于芯片切割面内从而保证有充足的对负集电极电压的击穿电阻(JP-A-2007-165424)。
已发明采用另一方法的反向导电IGBT，该IGBT中被施加与集电极相同电势的n型区在IGBT芯片的正面侧上形成并通过接合线与集电极连接(美国专利No.5,519,245(日本专利No.2,959,127))。并且已提出许多种结合有续流二极管(FWD)的反向导电IGBT(美国专利No.4,689,647(JP-A-61-15370)、JP-A-63-209177、JP-A-2-309676、以及美国专利No.5,360,984(JP-A-5-152574))。
然而，在JP-A-2007-165424中公开的反向阻断IGBT中，必须形成100μm或更深的深p型扩散区。此外，也必须保证接近IGBT芯片的外围有形成这种深扩散区的较宽区域。这需要例如非常长时间的热处理工艺，导致非常低的产量(生产效率)。此外，高温、长时间热处理引起各种问题；例如，许多晶格缺陷被引入硅半导体且成品率因此大幅度降低。
美国专利No.5,519,245的相关陈述不涉及对抗所讨论的负集电极电压的措施，但涉及将通常外部附连的FWD结合到用于诸如逆变器之类的L负载驱动电路的IGBT内的技术。
在美国专利No.5,519,245中公开的结构中，因为被施加与集电极相同电势的金属电极与形成于邻近发射极侧(正电势侧)表面的外围部分的n型区域欧姆接触，所以即使施加了负的集电极偏压，大电流也流经与发射极电极接触的p阱。因此，几乎没有发生电压下降，热生成的程度是低的，且没有发生电流集中。然而，必须在半导体芯片的正面侧(发射极侧)上的外围部分中形成大面积的n型区。这表示芯片尺寸增大的问题。
在美国专利No.4,689,647、JP-A-63-209177、JP-A-2-309676、及美国专利No.5,360,984中公开的反向导电IGBT具有类似的问题。
此外，如上所述，为了在结合有电路部分21(参见图10)的IGBT导通时防止异常闩锁运行，必须在IGBT有源部分20和电路部分21之间形成大的接触区。这引起了IGBT的芯片大小变大的问题。
发明内容
已作出本发明来解决以上问题，且本发明的目的因此是在不增大芯片大小很多的情况下提供具有控制电路的半导体器件，该半导体器件即使在IGBT部分进行导通-到-截止转换时负电压出现在集电极侧的情况下也不易于被损坏，且其中IGBT部分在导通状态不易于闩锁毁坏，因为从集电极侧流到控制电路部分的电流被减小，从而抑制了在该控制电路部分中的寄生晶体管运行。
为了达到以上目的，本发明提供一种半导体器件，该半导体器件包括IGBT有源部分、用于检测IGBT异常状态的控制电路部分、以及以选择性方式邻近背表面形成(即在IGBT集电极侧上)，即在IGBT有源部分正下方的p型集电极区。控制电路部分只设置有背表面侧的n型区。高浓度的n型区邻近该背表面的另一部分形成是优选的，从而可更容易地实现与集电电极的欧姆接触。杂质浓度比半导体衬底的n型漂移层的杂质浓度高的n型区在该漂移层和p型集电极区之间形成是优选的。集电极区的深度约为1μm也是优选的。
本发明可在不增大芯片大小很多的情况下提供具有控制电路的半导体器件，该半导体器件即使在IGBT部分进行导通-到-截止转换时负电压出现在集电极侧的情况下也不易于被损坏，且其中IGBT部分在导通状态不易于闩锁毁坏，因为从集电极侧流到控制电路部分的电流被减小，从而抑制了在该控制电路部分中的寄生晶体管运行。
附图说明
图1是根据本发明第一实施例的IGBT的重要部分的截面图；
图2是根据本发明第二实施例的IGBT的重要部分的截面图；
图3是根据本发明第三实施例的IGBT的重要部分的截面图；
图4是根据本发明第四实施例的IGBT的重要部分的截面图；
图5是根据本发明第五实施例的IGBT的重要部分的截面图；
图6A～图6E是示出根据第一实施例的IGBT的制造工艺的重要部分的截面图；
图7是用于点火器的常规IGBT的重要部分的截面图；
图8是点火器的基本电路图；
图9是图7的常规IGBT的重要部分的截面图，并示出其如何因负集电极浪涌而被破坏；
图10是图7的常规IGBT的重要部分的截面图，并示出导通时空穴电流是如何影响控制电路部分的；以及
图11是根据第一实施例的变体的IGBT的重要部分的截面图。
具体实施方式
以下将参考附图对根据本发明各实施例的IGBT作详细描述。本发明不限于以下各实施例，且各种变体在不背离本发明的精神和范围的情况下是可能的。在以下各实施例和各附图的说明中，将给予相同的各层、区域等相同的附图标记，并将不作赘述。
实施例1
图1是根据本发明第一实施例的IGBT的重要部分的截面图，并示出其基本构造。设置于FZ n型半导体衬底4的一个主表面(正面)一侧上的IGBT有源部分20具有众所周知的结构，该结构包括p阱6(可相互连接)、形成为各个p阱6的表面区的n+发射极区7、在p阱6的位于n+发射极区7之间的部分和半导体衬底(漂移层)4的邻近其表面的部分上形成的栅极绝缘膜13、以及置于该栅极绝缘膜13上的栅电极14。
各个发射电极3-1的触点与相关联的n+发射极区7和p阱6两者都接触，且半导体衬底(漂移层)4的另一主表面(背表面)用集电电极40覆盖。包括各保护环6-1的抗击穿结构39和作为半导体衬底4的表面区并位于该抗击穿电阻结构39之外的高浓度n+区15围绕IGBT有源部分20。通过在高浓度n+区15切割晶片来切割出IGBT芯片。图1的右手侧端线不是IGBT芯片的切割端，而是IGBT中的任意位置。这也适用于之后要提到的各个截面图。
抗击穿结构39所围绕的内部区除IGBT有源部分20之外，还具有电路部分21和接触p型区8，该接触p型区8围绕电路部分21并与该电路部分21的p阱9接触。发射电极3-1与接触p区8接触。该电路部分21具有n沟道MOSFET，在该n沟道MOSFET中n+漏极区10-1和n+源极区10-2形成为p阱9的表面区，且栅电极12被置于该p阱9的位于漏极区10-1和源极区10-2之间的部分之上，且栅极绝缘膜11介于它们之间。n+漏极区10-1与发射电极3-1连接。如上所述，为了防止由过电流、过电压、或过热引起的IGBT的毁坏，电路部分21具有对运行状况进行监控、并且如果发生异常则对栅极信号进行控制的功能。
在第一实施例中，p型区5(集电极区)在IGBT有源部分20正下方的背表面侧上形成。在该背表面侧的其他区域中，漂移层(半导体衬底)4的背表面与集电电极40直接接触(通常肖特基结形成)。优选使用在其接合到n型硅衬底时提供低肖特基势垒高度的钛(Ti)等作为集电电极40的具体第一层的金属材料。
有了以上构造，在将负集电极浪涌施加到集电极1和发射极3之间时，反向主电流可依靠肖特基结的低击穿电压来流动，籍此可抑制电流集中且因此可降低产热程度。在IGBT导电时，因为空穴电流只从p型区5流出，所以该空穴电流只有很小一部分四处流动到达电路部分21。所以，电路部分21和IGBT有源部分20之间的距离可从几百微米的常规值缩短到100μm或更小，这使得减小芯片大小成为可能。
以上描述涉及IGBT，其中如图1所示集电极区5在背表面侧上与IGBT有源部分20相对的区域中形成。或者，如图11所示集电极区5可在与IGBT有源部分20和围绕该IGBT有源区20的抗击穿结构39相对的区域中形成。
图6A～6E是半导体衬底的重要部分的截面图，并示出用于图1的点火器电路的IGBT的制造工艺的各个步骤。
首先，如图6A所示，制备是高电阻率衬底(电阻率：20到50Ω·cm)的FZ衬底、CZ衬底等，而非通过沉积外延层形成的常规半导体衬底。
然后，如图6B所示，通过与普通IGBT制造工艺的对应部分类似的工艺生产出表面MOS器件结构，两工艺的不同之处在于电路部分21的图案和最外面的高浓度n+区15不同。然后，如图6C所示，在半导体衬底的正面侧受保护膜35保护之后，背表面侧被研磨(由虚线36指示的部分被磨去)以便于获得由击穿电压确定的厚度(70到120μm)。然后，如图6D所示，在背表面上形成抗蚀膜并通过光刻穿过抗蚀膜形成开口，且通过离子注入38等引入诸如硼之类的p型杂质37。如在第三实施例到第五实施例中(参见图3到图5，下文中描述)当形成高浓度n+区23时，通过光刻同样地形成另一开口，并引入如磷或砷之类的杂质。在整个晶片内引入杂质时，不必执行光刻。
随后，通过执行约400℃的热处理以热激活所引入杂质来形成集电极区5。在此温度，所引入杂质不能被完全激活。为进一步增大浓度，可使用激光退火装置，在此情况下可获得几乎100％的激活。最后，如图6E所示，在背表面上形成例如是钛/镍/金(Ti/Ni/Au)叠层金属膜的集电电极40。因而完成IGBT。与背面半导体表面接触的金属膜由易于获得与n型区的良好接触的Ti或铝(Al)制成是优选的。此外，用于钳位施加到集电极1和栅极2之间的过电压的齐纳二极管16在栅极2和高浓度n+区15之间连接。该齐纳二极管16可外部附连或结合在IGBT芯片中。
实施例2
图2是根据本发明第二实施例的IGBT的重要部分的截面图，并示出其基本构造。为获得比根据第一实施例的IGBT更好的特性，根据第二实施例的IGBT是用使p型区5(集电极区)被杂质浓度高于漂移层(半导体衬底)4的高浓度n型缓冲层22围绕的方式构造的。与上述场截止(FS)IGBT结构类似，此结构提供可通过减小漂移层4的厚度来减小导通电阻的效果。除此效果之外，此结构提供高温下抑制IGBT的泄漏电流的效果。高温泄漏电流特性在诸如汽车用途的需要在150℃或更高温度下运行的用途中是重要的。因此，尤其在用于点火器电路的IGBT中，将此结构用于抑制泄漏电流目的相比将其用作场截止层能提供更大的优势。在此情况下，如果没有降低导通电压的特定理由，则可将漂移层4设成比设置普通场截止层的情况中的厚度厚以降低导通电压。
实施例3
图3是根据本发明第三实施例的IGBT的重要部分的截面图，并示出其基本构造。高浓度n+区23在电路部分21正下方的背表面侧上形成，以便于与集电极侧金属电极40欧姆接触。该第三实施例提供与第一实施例(图1)相同的基本优点。此外，金属电极40和n+区23之间的肖特基势垒高度是非常低的，这使得即使诸如Al之类的金属也能充分吸收负集电极浪涌。
实施例4
图4是根据本发明第四实施例的IGBT的重要部分的截面图，并示出其基本构造。该第四实施例是第二实施例(图2)和第三实施例(图3)的组合。即，将n型缓冲层24添加到图3的构造中。图4的构造还可抑制高温下的IGBT的泄漏电流。
实施例5
图5是根据本发明第五实施例的IGBT的重要部分的截面图，并示出其基本构造。如图5所示，另一高浓度n+区23在设置于IGBT有源部分20周围的抗击穿结构39的正下方形成。此结构降低了肖特基势垒的高度，籍此由负集电极浪涌导致的浪涌电流可在较宽区域内分布。因而获得更高的浪涌吸收能力。
如上所述，根据本发明第一到第五实施例，在将负集电极偏压应用到导通-到-截止转换期间时，大电流在较宽区域内分布，即防止电流集中。因而使得IGBT较不易于被毁坏。在IGBT导通时，空穴电流的流动在流向IGBT有源部分20中受限，籍此由寄生晶体管引起的控制电路部分21的闩锁运行可被抑制。因此，可通过缩短IGBT有源部分20和控制电路部分21之间的距离来减小IGBT的大小。
如上所述，根据本发明的具有控制电路(过电压保护功能)的IGBT是有用的，因为它可用作诸如继电器替换开关和用于其中浪涌重复发生的汽车点火器的开关之类的各种电源开关。

Claims (6)

1.一种具有控制电路的半导体器件，包括：
第一导电类型的半导体衬底；
IGBT部分，其包括：
设置于所述半导体衬底的一个主表面一侧的有源部分，所述有源部分包括第二导电类型的基极区，形成为所述基极区的表面区的第一导电类型的发射极区，与所述发射极区和所述基极区两者都接触的发射电极，以及栅电极，所述栅电极形成于所述基极区的位于所述发射极区和所述半导体衬底的邻近其一个主表面的部分之间的一部分之上、且栅极绝缘膜介于它们之间；
以类似环状方式围绕所述有源部分的抗击穿结构；
第二导电类型发射极区，所述第二导电类型发射极区邻近所述半导体衬底的另一主表面的一部分形成以便于至少与所述有源部分相对；以及
与所述半导体衬底的另一主表面接触的集电电极；
第一导电类型的第一高浓度区，所述第一导电类型的第一高浓度区形成于所述抗击穿结构之外且其杂质浓度高于所述半导体衬底的杂质浓度；
齐纳二极管，所述齐纳二极管在所述高浓度区和所述栅极电极之间连接、且其阳极位于所述栅极电极一侧；以及
控制电路部分，所述控制电路部分被置于所述抗击穿结构之内、且被与所述IGBT部分中的发射电极接触的第二导电类型的阱以类似环状方式围绕，其通过所述发射电极检测所述IGBT部分的异常状态并控制所述IGBT部分的栅极电压来防止IGBT的毁坏，且其仅设置有所述集电电极一侧的第一导电类型的区域。
2.如权利要求1所述的具有控制电路的半导体器件，其特征在于，进一步包括第一导电类型的缓冲区，所述第一导电类型的缓冲区位于所述集电极区和半导体衬底的漂移层之间且其杂质浓度高于所述漂移层的杂质浓度。
3.如权利要求1或2所述的具有控制电路的半导体器件，其特征在于，所述集电极区的深度为约1μm。
4.如权利要求1或2所述的具有控制电路的半导体器件，其特征在于，进一步包括第一导电类型的第二高浓度区，所述第一导电类型的第二高浓度区邻近所述半导体衬底的另一主表面的另一部分且其杂质浓度高于所述半导体衬底的杂质浓度。
5.如权利要求4所述的具有控制电路的半导体器件，其特征在于，进一步包括第一导电类型的中间浓度层，所述第一导电类型的中间浓度层设置于所述另一主表面一侧的比所述集电极区和所述第二高浓度区的位置更深之处，且其杂质浓度在所述半导体衬底和所述第二高浓度区之间。
6.如权利要求4所述的具有控制电路的半导体器件，其特征在于，所述集电极区的深度是约1μm。
CN2008101691637A 2007-10-24 2008-10-23 具有控制电路的半导体器件 Expired - Fee Related CN101419970B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007276453 2007-10-24
JP2007276453A JP5332175B2 (ja) 2007-10-24 2007-10-24 制御回路を備える半導体装置
JP2007-276453 2007-10-24

Publications (2)

Publication Number Publication Date
CN101419970A true CN101419970A (zh) 2009-04-29
CN101419970B CN101419970B (zh) 2012-10-17

Family

ID=40587215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101691637A Expired - Fee Related CN101419970B (zh) 2007-10-24 2008-10-23 具有控制电路的半导体器件

Country Status (3)

Country Link
US (1) US8039879B2 (zh)
JP (1) JP5332175B2 (zh)
CN (1) CN101419970B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184854A (zh) * 2011-04-14 2011-09-14 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
CN102782845A (zh) * 2010-04-15 2012-11-14 菅原良孝 半导体装置
CN103594466A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN103594467A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN103650147A (zh) * 2011-07-05 2014-03-19 三菱电机株式会社 半导体装置
CN104321871A (zh) * 2012-11-08 2015-01-28 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2015010656A1 (zh) * 2013-07-26 2015-01-29 无锡华润上华半导体有限公司 非穿通型绝缘栅双极晶体管的制造方法
CN105336568A (zh) * 2014-07-10 2016-02-17 北大方正集团有限公司 功率器件快速退火方法和功率器件
CN105895677A (zh) * 2014-10-21 2016-08-24 南京励盛半导体科技有限公司 一种半导体器件的背面结构
CN105895665A (zh) * 2014-10-21 2016-08-24 南京励盛半导体科技有限公司 一种半导体功率器件的背面掺杂区的结构
CN103578981B (zh) * 2012-07-19 2016-09-07 无锡华润上华半导体有限公司 场终止绝缘栅双极型晶体管的制备方法
CN105940496A (zh) * 2014-01-29 2016-09-14 三菱电机株式会社 电力用半导体装置
CN105990406A (zh) * 2015-01-28 2016-10-05 南京励盛半导体科技有限公司 一种制造在外延硅片上功率器件的背面结构
CN108604552A (zh) * 2015-12-02 2018-09-28 Abb瑞士股份有限公司 半导体装置以及用于制造这种半导体装置的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
US9153674B2 (en) * 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
JP5083468B2 (ja) 2010-04-02 2012-11-28 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
WO2012036247A1 (ja) * 2010-09-17 2012-03-22 富士電機株式会社 半導体装置
CN102142372B (zh) * 2010-12-24 2012-10-24 江苏宏微科技有限公司 制备场阻断型绝缘栅双极晶体管的方法
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP6275282B2 (ja) * 2015-01-13 2018-02-07 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
CN105161527B (zh) * 2015-06-26 2018-03-02 成都成电知力微电子设计有限公司 利用一种表面耐压层结构的绝缘栅双极型器件
JP6728638B2 (ja) 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法
CN105551944B (zh) * 2015-12-25 2018-09-04 深圳深爱半导体股份有限公司 功率晶体管的制造方法
CN112310206A (zh) * 2019-08-01 2021-02-02 广东美的白色家电技术创新中心有限公司 绝缘栅双极晶体管及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150753B (en) 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device
JPS6115370A (ja) 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JPS63209177A (ja) 1987-02-26 1988-08-30 Toshiba Corp 高耐圧半導体装置
JPH02309676A (ja) 1989-05-24 1990-12-25 Meidensha Corp 逆導通形インシュレティッドゲートバイポーラトランジスタ
JP2959127B2 (ja) 1989-08-31 1999-10-06 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE69034136T2 (de) 1989-08-31 2005-01-20 Denso Corp., Kariya Bipolarer transistor mit isolierter steuerelektrode
JPH05152574A (ja) 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
US5798538A (en) * 1995-11-17 1998-08-25 International Rectifier Corporation IGBT with integrated control
JP2003338555A (ja) * 1997-03-31 2003-11-28 Matsushita Electric Ind Co Ltd 電子スイッチ装置及びその製造方法
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体装置
JPH11243200A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
JP4180827B2 (ja) * 2000-04-20 2008-11-12 ディジラッド・コーポレーション 半導体装置のエッジ電流の抑制方法
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP5194359B2 (ja) 2005-12-12 2013-05-08 富士電機株式会社 イグナイタ用逆耐圧フィールドストップ型半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782845A (zh) * 2010-04-15 2012-11-14 菅原良孝 半导体装置
CN102782845B (zh) * 2010-04-15 2015-04-15 菅原良孝 半导体装置
CN102184854B (zh) * 2011-04-14 2013-05-08 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
CN102184854A (zh) * 2011-04-14 2011-09-14 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
US9640643B2 (en) 2011-07-05 2017-05-02 Mitsubishi Electric Corporation Semiconductor device
CN103650147A (zh) * 2011-07-05 2014-03-19 三菱电机株式会社 半导体装置
CN103578981B (zh) * 2012-07-19 2016-09-07 无锡华润上华半导体有限公司 场终止绝缘栅双极型晶体管的制备方法
CN104321871B (zh) * 2012-11-08 2017-10-10 富士电机株式会社 半导体装置和半导体装置的制造方法
CN104321871A (zh) * 2012-11-08 2015-01-28 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2015010656A1 (zh) * 2013-07-26 2015-01-29 无锡华润上华半导体有限公司 非穿通型绝缘栅双极晶体管的制造方法
CN103594466B (zh) * 2013-11-27 2016-05-04 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN103594467A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN103594466A (zh) * 2013-11-27 2014-02-19 杭州士兰集成电路有限公司 集成续流二极管的功率半导体器件及其形成方法
CN105940496A (zh) * 2014-01-29 2016-09-14 三菱电机株式会社 电力用半导体装置
CN105940496B (zh) * 2014-01-29 2019-06-18 三菱电机株式会社 电力用半导体装置
CN105336568A (zh) * 2014-07-10 2016-02-17 北大方正集团有限公司 功率器件快速退火方法和功率器件
CN105895677A (zh) * 2014-10-21 2016-08-24 南京励盛半导体科技有限公司 一种半导体器件的背面结构
CN105895665A (zh) * 2014-10-21 2016-08-24 南京励盛半导体科技有限公司 一种半导体功率器件的背面掺杂区的结构
CN105895677B (zh) * 2014-10-21 2019-08-06 南京励盛半导体科技有限公司 一种半导体器件的背面结构
CN105990406A (zh) * 2015-01-28 2016-10-05 南京励盛半导体科技有限公司 一种制造在外延硅片上功率器件的背面结构
CN108604552A (zh) * 2015-12-02 2018-09-28 Abb瑞士股份有限公司 半导体装置以及用于制造这种半导体装置的方法
CN108604552B (zh) * 2015-12-02 2022-03-22 日立能源瑞士股份公司 半导体装置以及用于制造这种半导体装置的方法

Also Published As

Publication number Publication date
JP2009105265A (ja) 2009-05-14
CN101419970B (zh) 2012-10-17
US8039879B2 (en) 2011-10-18
JP5332175B2 (ja) 2013-11-06
US20090114946A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
CN101419970B (zh) 具有控制电路的半导体器件
JP5528424B2 (ja) 炭化珪素半導体装置
US10128370B2 (en) Semiconductor device
CN204257660U (zh) Igbt和半导体器件
TWI412131B (zh) Diversion gate type semiconductor device and manufacturing method thereof
US11916069B2 (en) Semiconductor device and semiconductor module
JP5539355B2 (ja) 電力用半導体装置およびその製造方法
JP6275282B2 (ja) 半導体装置、その製造方法および半導体モジュール
CN111466031B (zh) 碳化硅半导体装置以及电力变换装置
JP5194359B2 (ja) イグナイタ用逆耐圧フィールドストップ型半導体装置
KR101672689B1 (ko) 반도체장치 및 그 제조방법
JPH11145466A (ja) Ｍｏｓ型半導体素子
EP2302683A1 (en) Field effect semiconductor device and manufacturing method thereof
CN101223647A (zh) 具有抑制的少数载流子注入的碳化硅结势垒肖特基二极管
CN104835839A (zh) 半导体器件,制造其的方法及发射极与杂质区电连接的igbt
JP6641488B2 (ja) 半導体装置
JP2009295641A5 (zh)
WO2013058191A1 (ja) 半導体装置およびその製造方法
CN109755293A (zh) 半导体装置
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN103531450A (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
JP5773558B2 (ja) 制御回路を備える半導体装置
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
CN104637942B (zh) 快速恢复整流器
JP4030187B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100527

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100527

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Device Technology Co.,Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121017