CN112310206A - 绝缘栅双极晶体管及其制作方法 - Google Patents

绝缘栅双极晶体管及其制作方法 Download PDF

Info

Publication number
CN112310206A
CN112310206A CN201910708579.XA CN201910708579A CN112310206A CN 112310206 A CN112310206 A CN 112310206A CN 201910708579 A CN201910708579 A CN 201910708579A CN 112310206 A CN112310206 A CN 112310206A
Authority
CN
China
Prior art keywords
region
type
doping
bipolar transistor
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910708579.XA
Other languages
English (en)
Other versions
CN112310206B (zh
Inventor
刘利书
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201910708579.XA priority Critical patent/CN112310206B/zh
Publication of CN112310206A publication Critical patent/CN112310206A/zh
Application granted granted Critical
Publication of CN112310206B publication Critical patent/CN112310206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开一种绝缘栅双极型晶体管及其制作方法，该绝缘栅双极型晶体管包括：集电极区，所述集电极区包括第一类掺杂区和第二类掺杂区；其中，所述第一类掺杂区的掺杂浓度大于所述第二类掺杂区的掺杂浓度；缓冲区，所述缓冲区位于所述第一类掺杂区上方；其中，所述缓冲区的掺杂类型与所述第一类掺杂区的掺杂类型不同；漂移区，所述漂移区位于所述缓冲区与所述第二类掺杂区的上方；其中，所述漂移区的掺杂浓度小于所述缓冲区的掺杂浓度。

Description

绝缘栅双极晶体管及其制作方法
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种绝缘栅双极晶体管及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，且驱动功率小而饱和压降低，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
绝缘栅双极性晶体管的集电极载流子注入效率和抽取效率很大程度上决定着导通压降和开关特性。目前，仍没有合适的方法可以在降低导通压降的同时不增加关断时间，或在降低关断时间的同时不增加导通压降。
发明内容
有鉴于此，本发明实施例提供一种绝缘栅双极型晶体管及其制作方法。
本发明实施例的第一方面提供一种绝缘栅双极型晶体管，包括：
集电极区，所述集电极区包括第一类掺杂区和第二类掺杂区；其中，所述第一类掺杂区的掺杂浓度大于所述第二类掺杂区的掺杂浓度；
缓冲区，所述缓冲区位于所述第一类掺杂区上方；其中，所述缓冲区的掺杂类型与所述第一类掺杂区的掺杂类型不同；
漂移区，所述漂移区位于所述缓冲区与所述第二类掺杂区的上方；其中，所述漂移区的掺杂浓度小于所述缓冲区的掺杂浓度。
根据一种实施例，当所述绝缘栅双极型晶体管导通时，所述缓冲区的第二类载流子与所述第一类掺杂区的第一类载流子复合；
和/或，
当所述绝缘栅双极型晶体管关断时，所述缓冲区的第二类载流子与所述漂移区中的第一类载流子复合。
根据一种实施例，所述绝缘栅双极型晶体管包括：
所述第一类掺杂区和所述第二类掺杂区在同一平面交替设置；
和/或，
所述第二类掺杂区的第一部分位于所述第一类掺杂区与所述缓冲区之间，所述第二类掺杂区的第二部分位于两个所述第一类掺杂区之间。
根据一种实施例，所述绝缘栅双极型晶体管包括：
发射极区，所述发射极区位于所述缓冲区上方，所述发射极区的宽度小于或等于所述缓冲区的宽度。
根据一种实施例，所述第一类掺杂区包括单个单一浓度掺杂区域或多个不同掺杂浓度的掺杂区域；
和/或，
所述第二类掺杂区包括单个单一浓度掺杂区域或多个不同掺杂浓度的掺杂区域。
根据一种实施例，所述第一类掺杂区域的掺杂浓度与所述第二类掺杂区域的掺杂浓度的比值大于或等于10。
根据一种实施例，所述集电极区的厚度为0.5μm至5μm。
根据一种实施例，所述第一类掺杂区的掺杂浓度为1*1018cm-3至1*1020cm-3；所述第二类掺杂区的掺杂浓度为1*1017cm-3至1*1019cm-3。
本发明实施例第二方面提供一种绝缘栅双极型晶体管的制作方法，包括：
形成第一类掺杂区；
形成掺杂浓度小于所述第一类掺杂区的第二类掺杂区，形成集电极区；
至少在所述第一类掺杂区的上方形成与所述第一类掺杂区掺杂类型不同的缓冲区；
在所述缓冲区和所述第二类掺杂区的上方形成与所述缓冲区掺杂类型相同的漂移区。
根据一种实施例，所述方法还包括：
在所述缓冲区上方形成发射极区；所述发射极区的宽度小于或等于所述缓冲区的宽度。
通过本发明实施例提供的上述绝缘栅双极型晶体管及其制作方法，所述绝缘栅双极型晶体管包括集电极区，所述集电极区包括第一类掺杂区和第二类掺杂区；其中，所述第一类掺杂区的掺杂浓度大于所述第二类掺杂区的掺杂浓度；所述位于所述第一类掺杂区上方的缓冲区；其中，所述缓冲区的掺杂类型与所述第一类掺杂区的掺杂类型不同；位于所述缓冲区与所述第二类掺杂区的上方的漂移区；其中，所述漂移区的掺杂浓度小于所述缓冲区的掺杂浓度，因为集电极区中的第一类掺杂区掺杂浓度较高，增加了集电极区向漂移区的载流子注入效率，增加漂移区的电导，减小绝缘栅双极型晶体管的导通压降；设置在至少位于第一类掺杂区上方的缓冲区提高了关断时的载流子复合效率，缩短了关断时间；在集电极区中设置的第二类掺杂区，保证了集电极整体掺杂浓度不会过高，进一步保证了较短的关断时间，因此，本发明实施例提供的绝缘栅双极型晶体管获得了很好的导通压降和关断时间的折中关系，使得绝缘栅双极型晶体管的导通压降和关断时间均较低。
附图说明
图1为本发明实施例提供的一种绝缘栅双极型晶体管的示意图；
图2为本发明实施例提供的一种绝缘栅双极型晶体管的结构示意图；
图3为本发明实施例提供的另一种绝缘栅双极型晶体管的结构示意图；
图4为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图；
图5为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图；
图6为本发明实施例提供的又一种绝缘栅双极型晶体管的结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。除非特别说明或者指出，否则本发明中的术语“第一”、“第二”等描述仅用于区分本发明中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
若本发明实施例中涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(诸如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变，则该方向性指示也相应的随之改变。
在本发明实施例中，术语“A在B之上/下”意味着包含A、B两者相互接触地一者在另一者之上/下的情形，或者A、B两者之间还间插有其他部件而一者非接触地位于另一者之上/下的情形。
如图1所示，本发明实施例提供一种绝缘栅双极型晶体管，包括：
集电极区，所述集电极区包括第一类掺杂区1和第二类掺杂区2；其中，所述第一类掺杂区1的掺杂浓度大于所述第二类掺杂区2的掺杂浓度；
缓冲区3，所述缓冲区3位于所述第一类掺杂区1上方；其中，所述缓冲区3的掺杂类型与所述第一类掺杂区1的掺杂类型不同；
漂移区4，所述漂移区4位于所述缓冲区3与所述第二类掺杂区2的上方；其中，所述漂移区4的掺杂浓度小于所述缓冲区3的掺杂浓度。
在本发明实施例中，所述集电极区的掺杂类型可为受主掺杂或施主掺杂。当集电极区为受主掺杂时，集电极区的多数载流子为空穴，缓冲区和漂移区的掺杂类型为施主掺杂，缓冲区与漂移区的多数载流子为电子。当集电极区为施主掺杂时，集电极区的多数载流子为电子，缓冲区和漂移区的掺杂类型为受主掺杂，缓冲区与漂移区的多数载流子为空穴。此处的多数载流子为：单位体积内数量更多的载流子。
在本发明实施例中，所述缓冲区可以仅位于第一类掺杂区的上方，也可位于第二类掺杂区的部分子区域和第一类掺杂区上方。
在绝缘栅双极型晶体管导通时，集电极区的载流子需要通过漂移区向栅极层运动。由于缓冲区的存在会阻碍第一类掺杂区与漂移区接触，因此为了保证集电极区的载流子可以向栅极层运动，缓冲区仅可位于第二类掺杂区的部分子区域上方，第二类掺杂区中除去该部分子区域外的剩余子区域依旧与漂移区直接接触，为集电极区的载流子提供了从集电极区注入漂移区的通道，为绝缘栅双极型晶体管的导通提供了充分条件。
当缓冲区同时位于第二类掺杂区的部分子区域和第一类掺杂区上方时，缓冲区与漂移区的接触面积增大，当绝缘双极型晶体管关断时，可增加缓冲区复合漂移区中载流子的速度，提高晶体管的关断速度，进一步降低关断时间和关断损耗。
在一些实施例中，当所述绝缘栅双极型晶体管导通时，所述缓冲区的第二类载流子与所述第一类掺杂区的第一类载流子复合；
和/或，
当所述绝缘栅双极型晶体管关断时，所述缓冲区的第二类载流子与所述漂移区中的第一类载流子复合。
在本发明实施例中，当第一类载流子为空穴时，第二类载流子可为电子；当第一类载流子为电子时，第二类载流子可为空穴。
下面以集电极区的掺杂类型为受主掺杂，缓冲区和漂移区的掺杂类型为施主掺杂为例，具体说明绝缘栅双极型晶体管的工作过程。
给绝缘栅双极型晶体管的栅极加正向电压，电子从发射极区流出，流入漂移区，在靠近栅极边界区域形成沟道，同时集电极区也会在正向电压的作用下向漂移区注入空穴，随着导通电流的增大，注入漂移区的电子浓度增大。为了维持漂移区的电中性，由集电极区注入到漂移区的空穴载流子浓度也会增大，使原本电阻值较高的漂移区内聚集了大量的电子和空穴导电载流子，增加了漂移区的电导率，降低了绝缘栅双极型晶体管的正向导通压降。
绝缘栅双极型晶体管在关断时，栅极电压由正值下降为零或负值，因此由发射极区向漂移区注入电子的路径被切断，绝缘栅双极型晶体管中电子电流迅速减小；而正向导通状态时存储在漂移区中的空穴却难以被快速抽取走，且当注入漂移区的空穴浓度较大时，会使得绝缘栅双极型晶体管在关断过程中拖尾电流存在时间较长，延长了绝缘栅双极型晶体管的关断时间，增大了器件的关断损耗。
因此，采用提高集电极的掺杂浓度的方法可以降低导通压降，但集电极区掺杂浓度过高会增大器件的关断时间。
为了实现较低导通压降和较低关断时间的折中，本发明实施例通过在绝缘栅双极型晶体管的集电极区设置掺杂浓度较高的第一类掺杂区，提高了在正向导通时，集电极区向漂移区的空穴注入效率，增强电导调制效应，减小绝缘栅双极型晶体管的导通压降，保证其导通损耗较低；并且由于第二类掺杂区的存在，使得集电极区的整体掺杂浓度不会很高，不会因为集电极区掺杂浓度高而导致绝缘栅双极型晶体管的关断时间延长，因此，能够保证绝缘栅双极型晶体管具有较低的关断时间和关断损耗。此外，通过在第一类掺杂区上方设置与其接触的缓冲区，在关断时，缓冲区提供的电子能迅速与空穴复合，增加了空穴与电子的复合速度，降低了绝缘栅双极型晶体管的关断时间和关断损耗。
在一些实施例中，所述第一类掺杂区和所述第二类掺杂区在同一平面交替设置。
在本发明实施例中，集电极区可包括多个第一类掺杂区和多个第二类掺杂区，其中，多个第一类掺杂区和多个第二类掺杂区可在同一平面内循环交替设置，例如，如图2所示，在同一平面内，从左至右依次设置第一个第一类掺杂区、第一个第二类掺杂区、第二个第一类掺杂区、第二个第二类掺杂区、第三个第一类掺杂区。
在另一些实施例中，所述第二类掺杂区的第一部分位于所述第一类掺杂区与所述缓冲区之间，所述第二类掺杂区的第二部分位于两个所述第一类掺杂区之间。
在本发明实施例中，第二类掺杂区可包括第一部分和第二部分，所述第一部分位于第一类掺杂区与缓冲区之间，所述第二部分可与第一类掺杂区在同一平面内循环交替设置。例如，如图3所示，第二类掺杂区的第一部分21位于缓冲区与第一类掺杂区之间，第二类掺杂区的第二部分22位于两个第一类掺杂区之间。
在一些实施例中，所述的绝缘栅双极型晶体管包括：
发射极区6，所述发射极区6位于所述缓冲区4上方，所述发射极区的宽度小于或等于所述缓冲区的宽度。
在本发明实施例中，所述绝缘栅双极型晶体管还可包括：体区5，所述发射极区6嵌入设置在所述体区5中，所述体区5的掺杂类型与所述发射极区6的掺杂类型不同。
在绝缘栅双极型晶体管处于正向导通状态时，由于体区与漂移区之间掺杂类型不同，在体区与漂移区的界面处形成势垒，阻止从集电极区注入到漂移区中的空穴通过所述界面移动到发射极区，使得在所述界面处的漂移区中聚集了较多的空穴，减少了向栅极附近的运动的空穴数量，降低了栅极附近的空穴浓度，进而减小了绝缘栅双极型晶体管的电流能力；此外，在关断时，由于所述界面处的电子浓度较低，聚集的空穴难以被迅速复合，延长了关断时间，增加了关断损耗。
本发明实施例通过在发射极区和第一类掺杂区之间设置缓冲区，且缓冲区的宽度大于发射极区的宽度，可以阻止第一类掺杂区的空穴运动到发射极下方，避免了发射极区下方的空穴聚集，缩短了绝缘栅双极型晶体管的关断时间，减小了关断损耗；并且可使得更多的空穴运动到栅极下方，提高了栅极附近的载流子浓度，进而提高了绝缘栅双极型晶体管的电流能力。
在一些实施例中，所述第一类掺杂区包括单个单一浓度掺杂区域或多个不同掺杂浓度的掺杂区域。
在本发明实施例中，如图4所示，可在第一类掺杂区1设置三个不同掺杂浓度的掺杂区域，分别为掺杂区域101、掺杂区域102与掺杂区域103，其中，掺杂区域101的掺杂浓度大于掺杂区域102的掺杂浓度，掺杂区域102的掺杂浓度大于掺杂区域103的掺杂浓度，在浓度差的作用下，促进了掺杂区域101的空穴向掺杂区域103扩散，并通过第二类掺杂区进入漂移区，提高了导通使得空穴注入效率，有助于降低导通压降。
在另一些发明实施例中，所述第二类掺杂区包括单个单一浓度掺杂区域或多个不同掺杂浓度的掺杂区域。
在本发明实施例中，如图5所示，可在第二类掺杂区设置四个不同掺杂浓度的掺杂区域，分别为掺杂区域201、掺杂区域202、掺杂区域203、掺杂区域204，其中，掺杂区域201和掺杂区域204的掺杂浓度可小于掺杂区域202和掺杂区域203，由于第二类掺杂区的掺杂浓度小于第一类掺杂区，因此可进一步扩大掺杂区域201与第一类掺杂区之间的浓度差，促进第一类掺杂区中的空穴向第二类掺杂区中扩散，进而提高了正向导通时集电极区向漂移区注入空穴的效率，有助于降低导通压降。
优选地，为了便于在生产过程中准确控制集电极区的整体掺杂浓度，第一类掺杂区中多个不同掺杂浓度的掺杂区域体积相同，第二类掺杂区中多个不同掺杂浓度的掺杂区域体积相同。
在一些实施例中，所述第一类掺杂区域的掺杂浓度与所述第二类掺杂区域的掺杂浓度的比值大于或等于10。
当第二类掺杂区的掺杂浓度过高时，会使得集电极区的整体掺杂浓度过高，从而增加了集电极区注入到漂移区的空穴量，导致关断时间延长。
在本发明实施例中，可以通过调节第一类掺杂区和第二类掺杂区的体积比例、掺杂浓度大小等，进一步优化绝缘栅双极型晶体管的导通压降和关断时间。
在一些实施例中，所述集电极区的厚度为0.5μm至5μm。
在本发明实施例中，较薄的集电极区厚度可以在关断时，加速载流子流出漂移区，缩短绝缘栅双极型晶体管的关断时间。
在一些实施例中，所述第一类掺杂区的掺杂浓度为1*1018cm-3至1*1020cm-3；所述第二类掺杂区的掺杂浓度为1*1017cm-3至1*1019cm-3。
本发明实施例提供一种绝缘栅双极型晶体管的制作方法，包括：
形成第一类掺杂区；
形成掺杂浓度小于所述第一类掺杂区的第二类掺杂区，形成集电极区；
至少在所述第一类掺杂区的上方形成与所述第一类掺杂区掺杂类型不同的缓冲区；
在所述缓冲区和所述第二类掺杂区的上方形成与所述缓冲区掺杂类型相同的漂移区。
在本发明实施例中，所述形成集电极区的方法可包括：在半导体衬底的一个表面通过离子注入形成集电极区，并通过注入不同浓度的离子，在集电极区形成第一类掺杂区和第二类掺杂区；其中，第一类掺杂区的掺杂浓度大于第二类掺杂区的掺杂浓度。
在一些实施例中，所述制作方法还包括：在所述缓冲区上方形成发射极区；所述发射极区的宽度小于或等于所述缓冲区的宽度。
在一些实施例中，所述方法还包括：在集电极区上沉积金属，以形成集电极，从而便于将所述集电极区与其他部件或结构进行连接。
以下结合上述任意实施例提供几个具体示例：
示例1
图6示出了一种绝缘栅双极型晶体管的结构示意图。所述绝缘栅双极型晶体管包括：P+集电极区1，P-集电极区2，N+缓冲层3，N-型漂移区4，P型体区5，N+发射极区6，发射极金属7，栅极层8，栅极金属9，集电极金属10。其中，P+集电极区1的掺杂浓度高于P-集电极区2的掺杂浓度；正号(+)表示掺杂浓度较高，负号(-)表示掺杂浓度较低。
在本示例中，集电极区中P+集电极区1和P-集电极区2重复循环设置，在相应的P+集电极区1上面制作N+缓冲层3；P-集电极区2上为N-漂移区4。N+缓冲层能有效地增加空穴的复合速率，减少关断时间，从而降低关断损耗。同时，本发明也保证了导通时的导电沟道，保证了较低的导通损耗。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种绝缘栅双极型晶体管，其特征在于，包括：
集电极区，所述集电极区包括第一类掺杂区和第二类掺杂区；其中，所述第一类掺杂区的掺杂浓度大于所述第二类掺杂区的掺杂浓度；
缓冲区，所述缓冲区位于所述第一类掺杂区上方；其中，所述缓冲区的掺杂类型与所述第一类掺杂区的掺杂类型不同；
漂移区，所述漂移区位于所述缓冲区与所述第二类掺杂区的上方；其中，所述漂移区的掺杂浓度小于所述缓冲区的掺杂浓度。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
当所述绝缘栅双极型晶体管导通时，所述缓冲区的第二类载流子与所述第一类掺杂区的第一类载流子复合；
和/或，
当所述绝缘栅双极型晶体管关断时，所述缓冲区的第二类载流子与所述漂移区中的第一类载流子复合。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，包括：
所述第一类掺杂区和所述第二类掺杂区在同一平面交替设置；
和/或，
所述第二类掺杂区的第一部分位于所述第一类掺杂区与所述缓冲区之间，所述第二类掺杂区的第二部分位于两个所述第一类掺杂区之间。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，包括：
发射极区，所述发射极区位于所述缓冲区上方，所述发射极区的宽度小于或等于所述缓冲区的宽度。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
所述第一类掺杂区包括单个单一浓度掺杂区域或多个不同掺杂浓度的掺杂区域；
和/或，
所述第二类掺杂区包括单个单一浓度掺杂区域或多个不同掺杂浓度的掺杂区域。
6.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，
所述第一类掺杂区域的掺杂浓度与所述第二类掺杂区域的掺杂浓度的比值大于或等于10。
7.根据权利要求1至6任一项所述的绝缘栅双极型晶体管，其特征在于，
所述集电极区的厚度为0.5μm至5μm。
8.根据权利要求1至6任一项所述的绝缘栅双极型晶体管，其特征在于，
所述第一类掺杂区的掺杂浓度为1*1018cm-3至1*1020cm-3；
所述第二类掺杂区的掺杂浓度为1*1017cm-3至1*1019cm-3。
9.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括：
形成第一类掺杂区；
形成掺杂浓度小于所述第一类掺杂区的第二类掺杂区，形成集电极区；
至少在所述第一类掺杂区的上方形成与所述第一类掺杂区掺杂类型不同的缓冲区；
在所述缓冲区和所述第二类掺杂区的上方形成与所述缓冲区掺杂类型相同的漂移区。
10.根据权利要求9所述的制作方法，其特征在于，所述方法还包括：
在所述缓冲区上方形成发射极区；所述发射极区的宽度小于或等于所述缓冲区的宽度。
CN201910708579.XA 2019-08-01 2019-08-01 绝缘栅双极晶体管及其制作方法 Active CN112310206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910708579.XA CN112310206B (zh) 2019-08-01 2019-08-01 绝缘栅双极晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910708579.XA CN112310206B (zh) 2019-08-01 2019-08-01 绝缘栅双极晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN112310206A true CN112310206A (zh) 2021-02-02
CN112310206B CN112310206B (zh) 2024-06-14

Family

ID=74486460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910708579.XA Active CN112310206B (zh) 2019-08-01 2019-08-01 绝缘栅双极晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112310206B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132825A (zh) * 2022-07-04 2022-09-30 深圳市千屹芯科技有限公司 绝缘栅双极型晶体管

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264378A (en) * 1990-04-20 1993-11-23 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
US5729031A (en) * 1996-01-16 1998-03-17 Mitsubishi Denki Kabushiki Kaisha High breakdown voltage semiconductor device
US6323509B1 (en) * 1999-01-07 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device including a free wheeling diode and method of manufacturing for same
US20090114946A1 (en) * 2007-10-24 2009-05-07 Fuji Electric Device Technology Co., Ltd. Semiconductor device having a control circuit and method of its manufacture
US20110006339A1 (en) * 2009-07-09 2011-01-13 Panasonic Corporation Semiconductor device and method of manufacturing the same
CN102479788A (zh) * 2010-11-25 2012-05-30 株式会社电装 半导体器件
CN102637733A (zh) * 2012-04-24 2012-08-15 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构
CN105529359A (zh) * 2014-10-21 2016-04-27 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264378A (en) * 1990-04-20 1993-11-23 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
US5729031A (en) * 1996-01-16 1998-03-17 Mitsubishi Denki Kabushiki Kaisha High breakdown voltage semiconductor device
US6323509B1 (en) * 1999-01-07 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device including a free wheeling diode and method of manufacturing for same
US20090114946A1 (en) * 2007-10-24 2009-05-07 Fuji Electric Device Technology Co., Ltd. Semiconductor device having a control circuit and method of its manufacture
US20110006339A1 (en) * 2009-07-09 2011-01-13 Panasonic Corporation Semiconductor device and method of manufacturing the same
CN102479788A (zh) * 2010-11-25 2012-05-30 株式会社电装 半导体器件
CN102637733A (zh) * 2012-04-24 2012-08-15 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构
CN105529359A (zh) * 2014-10-21 2016-04-27 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132825A (zh) * 2022-07-04 2022-09-30 深圳市千屹芯科技有限公司 绝缘栅双极型晶体管

Also Published As

Publication number Publication date
CN112310206B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
US10418470B2 (en) Semiconductor device having IGBT portion and diode portion
US10797131B2 (en) Enhancements to cell layout and fabrication techniques for MOS-gated devices
CN108365007B (zh) 绝缘栅双极型晶体管
CN111146274A (zh) 一种碳化硅沟槽igbt结构及其制造方法
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
JPH098301A (ja) 電力用半導体装置
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
CN112310206B (zh) 绝缘栅双极晶体管及其制作方法
US9252212B2 (en) Power semiconductor device
CN112768517B (zh) 绝缘栅双极型晶体管
JP4415767B2 (ja) 絶縁ゲート型半導体素子、及びその製造方法
CN111326576A (zh) 一种具有纵向分离阳极的sa-ligbt器件
US20150187922A1 (en) Power semiconductor device
CN112310205B (zh) 绝缘栅双极型晶体管及其制作方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN112397580B (zh) 绝缘栅双极型晶体管及其制作方法
CN108155228B (zh) 绝缘栅双极晶体管、ipm模块及空调器
US10224404B2 (en) Insulated gate turn-off device with hole injector for faster turn off
CN107017282B (zh) 一种soi-ligbt器件及其制备方法
CN106601800A (zh) 一种沟槽绝缘栅双极型晶体管
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
JP5292157B2 (ja) 横型絶縁ゲートバイポーラトランジスタおよびその製造方法
JP3840158B2 (ja) 電力用半導体装置
CN112331715B (zh) 绝缘栅双极型晶体管及其制作方法
CN114864573B (zh) Igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant