CN104347400A - 非穿通型绝缘栅双极晶体管的制造方法 - Google Patents
非穿通型绝缘栅双极晶体管的制造方法 Download PDFInfo
- Publication number
- CN104347400A CN104347400A CN201310321483.0A CN201310321483A CN104347400A CN 104347400 A CN104347400 A CN 104347400A CN 201310321483 A CN201310321483 A CN 201310321483A CN 104347400 A CN104347400 A CN 104347400A
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- gate bipolar
- insulated
- silicon chip
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract 6
- 239000011229 interlayer Substances 0.000 abstract 3
- 239000000758 substrate Substances 0.000 description 9
- 229940090044 injection Drugs 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种非穿通型绝缘栅双极晶体管的制造方法,包括如下步骤:在硅片正面形成绝缘栅双极晶体管结构至积淀完层间介质;在所述层间介质上覆盖保护膜;自所述硅片背面开始将所述硅片进行减薄处理,并在减薄后的硅片背面形成P型层;去掉所述保护膜,并对所述硅片进行退火处理;其中退火温度大于500摄氏度;在所述P型层和层间介质表面形成金属层。上述方法中,由于是在金属层形成之前进行P型层的退火处理,因此P型层的退火处理温度不会受到金属熔化温度的限制,可以采用较高的温度进行退火处理,从而形成的NPT IGBT的性能更高。同时,该方法也与传统工艺兼容,因此效率较高。
Description
技术领域
本发明涉及半导体制造工艺,特别是涉及一种非穿通型绝缘栅双极晶体管的制造方法。
背景技术
传统的非穿通型绝缘栅双极晶体管(Non Punch Through Insulated GateBipolar Transistor,NPT IGBT)的背面P型层的制造方法主要是,在正面作业完成后,再给圆片正面贴保护膜,然后进行背面减薄以及注入离子。
受限于正面金属熔化温度,背面P型层的退火温度不能高于500度。这使得NPT IGBT背面P型层的注入效率很低,导致NPT IGBT的正向导通压降Vce不能减小到理想值,在很大程度上限制了NPT IGBT的性能。
发明内容
基于此,有必要提供一种能够提升性能的非穿通型绝缘栅双极晶体管的制造方法。
一种非穿通型绝缘栅双极晶体管的制造方法,包括如下步骤:在硅片正面形成绝缘栅双极晶体管结构至积淀完层间介质;在所述层间介质上覆盖保护膜;自所述硅片背面开始将所述硅片进行减薄处理,并在减薄后的硅片背面形成P型层;去掉所述保护膜,并对所述硅片进行退火处理;其中退火温度大于500摄氏度;在所述P型层和层间介质表面形成金属层。
在其中一个实施例中,所述保护膜是蓝膜。
在其中一个实施例中,所述P型层采用离子注入方式形成。
在其中一个实施例中,注入离子为硼。
在其中一个实施例中,所述离子注入采用正面注入机台处理。
在其中一个实施例中,所述退火温度大于800摄氏度。
在其中一个实施例中,所述减薄处理将硅片减薄至300~500微米。
在其中一个实施例中,所述减薄处理采用化学机械研磨。
上述方法中,由于是在金属层形成之前进行P型层的退火处理,因此P型层的退火处理温度不会受到金属熔化温度的限制,可以采用较高的温度进行退火处理,从而形成的NPT IGBT的性能更高。同时,该方法也与传统工艺兼容,因此效率较高。
附图说明
图1为一实施例的非穿通型绝缘栅双极晶体管的制造方法流程图;
图2至图10为图1流程中各个步骤对应的中间结构的断面示意图。
具体实施方式
以下结合实施例以及附图对本发明进行进一步说明。
如图1所示,是一实施例的非穿通型绝缘栅双极晶体管的制造方法流程图。该方法包括如下步骤。
步骤S101:在硅片正面形成绝缘栅双极晶体管结构至积淀完层间介质。本步骤与传统的制造绝缘栅双极晶体管的工艺相同。
本步骤主要包括:
步骤S111:在N型衬底上形成场氧层,并进行光刻形成注入区域。参考图2,N型衬底100是轻掺杂N型杂质的硅片。通过对N型衬底100表面进行氧化即可得到场氧层200。通过对场氧层200进行光刻,将场氧层200上与N型衬底100需要形成P型区的对应部分刻蚀,在场氧层200上形成注入区域。
步骤S112:对注入区域进行离子注入,形成重掺杂的P型区。参考图3,在场氧层200刻蚀的部分,也即注入区域部分,通过注入离子,在N型衬底100上形成重掺杂的P型区112。然后对P型区112上方进行氧化处理。
步骤S113:进行栅氧处理和多晶硅淀积,并进行光刻得到栅极结构。参考图4,对N型衬底100表面再次进行氧化,形成栅氧层300。并在栅氧层300上淀积形成多晶硅层400。对所述多晶硅层400进行光刻,得到栅极结构402。其中,在多晶硅淀积时,是对整个硅片进行淀积处理,因此在硅片的背面,也即N型衬底100的背面也形成有该多晶硅层400。
步骤S114:进行离子注入,形成轻掺杂的P型区。参考图5,在栅极结构402两侧进行离子注入,形成轻掺杂的P型区114。该轻掺杂的P型区114与之前形成的重掺杂的P型区112相互扩散融合。然后去除轻掺杂的P型区114上方的栅氧层300。
步骤S115:在去除所述栅氧层的位置进行离子注入,形成重掺杂的N型区。参考图6,也即在轻掺杂的P型区114上进行离子注入形成重掺杂的N型区116。
步骤S116:积淀层间介质。参考图7,在整个硅片上形成层间介质500。层间介质500半导体制造工艺中是用来绝缘和隔离导电层的。在传统的工艺中,积淀完层间介质之后即制造金属层,进行金属连线工艺。
上述步骤S111~S116即步骤S101中的在硅片正面形成绝缘栅双极晶体管结构至积淀完层间介质的步骤中所包含的具体步骤。至此IGBT的正面结构并未完全形成。
上述步骤完成后,继续执行如下步骤。
步骤S102:在所述层间介质上覆盖保护膜。参考图8,在层间介质500之上形成保护膜600。保护膜600是业内所称为蓝膜的物质。在层间介质500上覆盖保护膜600可以采用自动贴膜机贴膜的方式。本步骤还通过干法刻蚀去除N型衬底100背面的多晶硅层400。
步骤S103:自所述硅片背面开始将所述硅片进行减薄处理,并在减薄后的硅片背面形成P型层。参考图9,P型层700形成于N型衬底100的背面。所述P型层700采用离子注入方式形成,注入离子为硼。可以直接采用正面注入机台进行该离子注入,与传统的工艺兼容。离子注入之后采用高温推阱即可形成所述P型层700。所述减薄处理可以采用机械研磨或者化学腐蚀等方式进行减薄处理。硅片整体减薄至300~500微米。
步骤S104:去掉所述保护膜,并对所述硅片进行退火处理;其中退火温度大于500摄氏度。去掉所述保护膜600可以采用手动揭膜或自动贴膜机揭膜方式。由于此时金属层还未形成,可以使用较高的温度(大于500摄氏度)进行退火处理。为使退火效果更佳,所述退火温度大于800摄氏度。
步骤S105:在所述P型层和层间介质表面形成金属层。参考图10,在层间介质500上形成金属层800,在P型层700上形成金属层900。其中,在层间介质500上形成金属层800是先在层间介质500上形成通孔(接触孔),然后再形成金属层800。在形成金属层800和900后,分别引出栅极、集电极以及源极的电极,最终形成NPT IGBT的完整结构。
上述方法中,由于是在金属层形成之前进行P型层的退火处理,因此P型层的退火处理温度不会受到金属熔化温度的限制,可以采用较高的温度进行退火处理,从而形成的NPT IGBT的性能更高。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种非穿通型绝缘栅双极晶体管的制造方法,包括如下步骤:
在硅片正面形成绝缘栅双极晶体管结构至积淀完层间介质;
在所述层间介质上覆盖保护膜;
自所述硅片背面开始将所述硅片进行减薄处理,并在减薄后的硅片背面形成P型层;
去掉所述保护膜,并对所述硅片进行退火处理;其中退火温度大于500摄氏度;
在所述P型层和层间介质表面形成金属层。
2.根据权利要求1所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,所述保护膜是蓝膜。
3.根据权利要求1所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,所述P型层采用离子注入方式形成。
4.根据权利要求3所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,注入离子为硼。
5.根据权利要求3所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,所述离子注入采用正面注入机台处理。
6.根据权利要求1所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,所述退火温度大于800摄氏度。
7.根据权利要求1所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,所述减薄处理将硅片减薄至300~500微米。
8.根据权利要求1所述的非穿通型绝缘栅双极晶体管的制造方法,其特征在于,所述减薄处理采用化学机械研磨。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310321483.0A CN104347400A (zh) | 2013-07-26 | 2013-07-26 | 非穿通型绝缘栅双极晶体管的制造方法 |
PCT/CN2014/083067 WO2015010656A1 (zh) | 2013-07-26 | 2014-07-25 | 非穿通型绝缘栅双极晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310321483.0A CN104347400A (zh) | 2013-07-26 | 2013-07-26 | 非穿通型绝缘栅双极晶体管的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104347400A true CN104347400A (zh) | 2015-02-11 |
Family
ID=52392758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310321483.0A Pending CN104347400A (zh) | 2013-07-26 | 2013-07-26 | 非穿通型绝缘栅双极晶体管的制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104347400A (zh) |
WO (1) | WO2015010656A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810261A (zh) * | 2014-01-29 | 2015-07-29 | 上海微电子装备有限公司 | 一种半导体硅片双面退火方法及装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
CN101982870A (zh) * | 2010-09-21 | 2011-03-02 | 扬州晶新微电子有限公司 | 芯片减薄工艺中芯片的保护方法 |
CN102097288A (zh) * | 2009-12-14 | 2011-06-15 | 北大方正集团有限公司 | 一种背面金属工艺的返工方法 |
CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
CN102423872A (zh) * | 2011-12-07 | 2012-04-25 | 深圳深爱半导体股份有限公司 | 硅片的抛光方法 |
CN103035489A (zh) * | 2012-11-19 | 2013-04-10 | 上海华虹Nec电子有限公司 | 精确控制晶圆减薄厚度的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5332175B2 (ja) * | 2007-10-24 | 2013-11-06 | 富士電機株式会社 | 制御回路を備える半導体装置 |
JP2009135224A (ja) * | 2007-11-29 | 2009-06-18 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP5428362B2 (ja) * | 2009-02-04 | 2014-02-26 | 富士電機株式会社 | 半導体装置の製造方法 |
CN202473930U (zh) * | 2012-03-08 | 2012-10-03 | 无锡新洁能功率半导体有限公司 | 一种具有低导通饱和压降的igbt |
-
2013
- 2013-07-26 CN CN201310321483.0A patent/CN104347400A/zh active Pending
-
2014
- 2014-07-25 WO PCT/CN2014/083067 patent/WO2015010656A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
CN102097288A (zh) * | 2009-12-14 | 2011-06-15 | 北大方正集团有限公司 | 一种背面金属工艺的返工方法 |
CN101982870A (zh) * | 2010-09-21 | 2011-03-02 | 扬州晶新微电子有限公司 | 芯片减薄工艺中芯片的保护方法 |
CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
CN102423872A (zh) * | 2011-12-07 | 2012-04-25 | 深圳深爱半导体股份有限公司 | 硅片的抛光方法 |
CN103035489A (zh) * | 2012-11-19 | 2013-04-10 | 上海华虹Nec电子有限公司 | 精确控制晶圆减薄厚度的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810261A (zh) * | 2014-01-29 | 2015-07-29 | 上海微电子装备有限公司 | 一种半导体硅片双面退火方法及装置 |
CN104810261B (zh) * | 2014-01-29 | 2019-02-05 | 上海微电子装备(集团)股份有限公司 | 一种半导体硅片双面退火方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2015010656A1 (zh) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8685788B2 (en) | Nanowire tunneling field effect transistor with vertical structure and a manufacturing method thereof | |
US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
CN109216470A (zh) | 半导体结构及其形成方法 | |
CN104576347A (zh) | Igbt背面金属化的改善方法 | |
CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
CN108109916B (zh) | 双极晶体管及其制作方法 | |
CN104282741B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
TWI534911B (zh) | 高效能絕緣柵雙極電晶體及其製作方法 | |
CN104425258B (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
CN104425255A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
CN104347400A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
WO2014125565A1 (ja) | 半導体装置とその製造方法 | |
CN104425251A (zh) | 一种反向导通场截止型绝缘栅双极型晶体管的制造方法 | |
CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
CN207250522U (zh) | 一种逆向阻断型igbt | |
CN102420172B (zh) | 用于提高半导体器件性能的在浅沟槽上形成接触孔的方法 | |
CN103855089A (zh) | 逆导型绝缘栅双极晶体管及其制作方法 | |
CN104835787A (zh) | 双栅氧器件的制造方法和双栅氧器件 | |
CN109830441A (zh) | 一种cfet工艺mosfet的制备方法 | |
CN104779157B (zh) | 一种场阻型igbt的制备方法 | |
CN104008976A (zh) | 一种沟槽功率器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150211 |
|
RJ01 | Rejection of invention patent application after publication |