CN101946325B - Igbt以及制造igbt的方法 - Google Patents

Igbt以及制造igbt的方法 Download PDF

Info

Publication number
CN101946325B
CN101946325B CN2009801057822A CN200980105782A CN101946325B CN 101946325 B CN101946325 B CN 101946325B CN 2009801057822 A CN2009801057822 A CN 2009801057822A CN 200980105782 A CN200980105782 A CN 200980105782A CN 101946325 B CN101946325 B CN 101946325B
Authority
CN
China
Prior art keywords
semiconductor substrate
region
collector
igbt
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801057822A
Other languages
English (en)
Other versions
CN101946325A (zh
Inventor
妹尾贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101946325A publication Critical patent/CN101946325A/zh
Application granted granted Critical
Publication of CN101946325B publication Critical patent/CN101946325B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在非有效区(32)的至少一部分中未形成有集电区(44)，在非有效区(32)中绝缘膜(64)形成在IGBT(2)的正面上。在未形成有集电区(44)的该部分中，集电极(42)和缓冲层(45)彼此接触。由于缓冲层(45)和集电区(44)的导电类型彼此不同，没有电荷从集电极(42)进入缓冲层(45)。从而，抑制了电荷进入在非有效区(32)中的部分处的漂移区(46)，这缓解了在半导体基板(4)中的电场集中。另外，在IGBT(2)中，半导体基板(4)和集电极(42)彼此接触，并且即使在未形成有集电区(44)的范围内的也不阻碍到集电极(42)的传热。因此，缓解了在半导体基板(4)中的发热的集中。

Description

IGBT以及制造IGBT的方法
技术领域
本发明主要涉及一种绝缘栅双极性晶体管(在下文中，被称作“IGBT”)，以及一种制造IGBT的方法。更特别地，本发明涉及一种具有缓解的电场集中、提高的闩锁效应容限以及提高的热耗散特性的IGBT，以及涉及一种制造所述IGBT的方法。
背景技术
IGBT通过电导调制现象能够获得低导通电压特性，并且能够获得高耐电压和低导通电压两个特性。
图10为示出在公开号为2005-142288的日本专利申请(JP-A-2005-142288)中描述的IGBT 602的截面图。发射极620形成在半导体基板604的正面上，并且集电极642形成在半导体基板604的背面上。IGBT 602为纵型IGBT。在半导体基板604的平面图中，IGBT 602具有有效区630和非有效区632。非有效区632围绕有效区630，且有助于增加IGBT 602的耐电压。发射区650、体区648、包括漂移区646和645的漂移区、以及集电区644形成在半导体基板604的有效区630中。n型的发射区650在邻近于半导体基板604的正面的范围内形成，并且与发射极620接触。p型的集电区644在邻近于半导体基板604的背面的范围内形成，并且与集电极642接触。包括漂移区646和645的漂移区为n型，并且与集电区644接触。漂移区包括n型掺杂剂的浓度低的狭义的漂移区646，以及n型掺杂剂的浓度高的缓冲层645。这里要注意的是，狭义的漂移区646和缓冲层645共同地称作漂移区。也可形成无缓冲层的漂移区。体区648为p型，并且将发射区650与包括漂移区646和645的漂移区分隔开。通过使栅绝缘膜660和栅电极658叠压而形成的结构以如下方式布置在半导体基板604的正面上：使得这种结构面向将发射区650与漂移区646分隔开的体区648的一部分。栅电极658通过层间绝缘膜652与发射极620绝缘。在有效区630中，发射极620与半导体基板604的正面接触。在半导体基板604的在非有效区632中的部分处形成有场限环(在下文中，被称作“FLR”)676。在该示例中，3个FLR 676被形成。FLR 676是浮空(floated)的，并且与发射极620绝缘。在非有效区632中，半导体基板604的正面覆盖有绝缘膜664。在非有效区632中，半导体基板604的正面与发射极620不接触。在有效区630中和在非有效区632中都形成有集电区644以及漂移区646和645。
通过将集电极642连接到直流电源的正极并且将发射极620接地的方式使用IGBT 602。在这种状态下，当施加正电压到栅电极658上时，体区648面向栅电极658的一部分的极性反向，这产生了在发射区650和漂移区646之间建立导通的沟道。于是，电子通过发射区650和沟道从发射极620进入漂移区646。结果，这些电子停留在漂移区646中。然后电子空穴通过集电区644从集电极642引入漂移区646。在漂移区646中发生有效的电导调制现象，并且建立发射极620和集电极642之间的导通。IGBT 602利用电导调制现象因此导通电压低。
在IGBT中，可能发生闩锁效应现象，并且需要针对这种现象采取措施。当IGBT导通时，在非有效区632内从集电区644进入漂移区646的电子空穴朝向形成在有效区630内的发射极620移动。因此，电子空穴倾向于集中在体区648和漂移区646之间的边界面的一部分的附近的区域中，该部分最接近于非有效区632。高电场倾向于在边界面的上述部分的附近的区域中产生。如果高电场在体区648和漂移区646之间的边界面的附近产生，则等于或高于由p型体区648和n型漂移区646形成的寄生二极管的阈电压的电压可能由于高电场而产生。如果这种现象发生，即使在暂停施加正电压到栅电极658之后电流在发射极620和集电极642之间也继续流动。就是说，发生闩锁效应现象。
根据公开号为2005-142288的日本专利申请(JP-A-2005-142288)，为了避免闩锁效应现象的发生，在非有效区632内的外侧范围内形成有绝缘层643，而不是集电区644。根据在公开号为2005-142288的日本专利申请(JP-A-2005-142288)中描述的技术，阻止电子空穴从集电极642进入在非有效区632内的外侧范围内的漂移区646。因此，可缓解发生在体区648和漂移区646之间的边界面的一部分的附近的区域中的电场集中，该部分最接近于非有效区632。因此，抑制了闩锁效应现象的发生。
在工作期间IGBT发热，因此需要显示出充分的热耗散特性。集电极通常在固定到基板上后使用，并且集电极既执行确保足够的导电的功能又执行确保足够的导热的功能。在图10示出的IGBT 602中，在半导体基板604中产生的热量借助于在有效区630中的一部分处的集电极642和在非有效区632中的一部分处的集电极642两者可转移到基板上。然而，当为抑制闩锁效应现象的发生而使集电区644的一部分以在图11中所示的绝缘层643代替时，在非有效区632内的漂移区646和集电区642之间的热阻增加，并且借助于在非有效区632中的部分处的集电区642转移热量到基板的性能而恶化。而且，当图11中示出的IGBT 702导通时，电子从发射区650进入漂移区646。进入漂移区646的电子同样散开到非有效区632中。如果绝缘层643形成在非有效区632中，已同样散开到非有效区632中的电子在流向集电区642的同时，集中在绝缘层643的附近。由于电子电流的局部集中，热量倾向于局部地产生。当以绝缘层643代替集电区644的部分时，热量倾向于局部地产生。
发明内容
本发明提供一种IGBT，其中闩锁效应现象的发生被抑制，热耗散性能不恶化，并且不出现局部的发热，本发明还提供一种制造具有这种特性的IGBT的方法。
本发明的第一种方案涉及一种纵型绝缘栅双极性晶体管(IGBT)，其包括：半导体基板，其中至少形成有发射区、体区、漂移区以及集电区；发射极，其形成在半导体基板的正面上；以及集电极，其形成在半导体基板的背面上。发射区为第一导电型，在邻近于半导体基板的正面的范围内形成，并且与发射极接触。集电区为第二导电型，在邻近于半导体基板的背面的范围内形成，并且与集电极接触。漂移区为第一导电型，并且与集电区接触。体区为第二导电型，并且使发射区和漂移区彼此分离。在半导体基板的平面图中，在围绕有效区的非有效区的至少一部分中未形成有集电区，并且漂移区和集电极在非有效区中的未形成有集电区的部分处彼此直接接触，在有效区中，半导体基板的正面和发射极彼此接触。漂移区可只由狭义的漂移区形成，其中第一导电型的掺杂剂的浓度低。选择性地，漂移区可由狭义的漂移区和缓冲层形成，在狭义的漂移区中，第一导电型的掺杂剂的浓度低，在缓冲层中，第一导电型的掺杂剂的浓度高。在这种情况下，缓冲层形成在集电区一侧。
在根据本发明的第一种方案的IGBT中，在非有效区的至少一部分处未形成有集电区。因此，在非有效区内从集电极进入漂移区的载流子的数量减少。如果集电区为p型，则在非有效区内从集电极进入漂移区的电子空穴的数量减少。从而，可解决载流子倾向于集中因此高电场倾向于产生在体区和漂移区之间的边界面的一部分的附近的问题，该部分最接近于非有效区。可采取措施使得IGBT不会容易地被锁定。同时，漂移区也在非有效区内与集电极接触。没有使传热特性恶化的绝缘层置于漂移区和集电极之间。因此可在集电极保持充分的传热特性。另外，没有阻碍从发射极进入漂移区的载流子的流动的层置于漂移区和集电极之间。因此可防止从发射极进入漂移区的载流子在向集电极流动的过程中局部地集中。局部的发热也被抑制。
在发射区和发射极之间不导通的非有效区包括，例如，栅导线经过的范围以及形成FLR的范围。优选在形成与发射极不导通的FLR的范围内未形成有集电区。就是说，优选漂移区和集电极在形成与发射极不导通的FLR的范围内彼此直接接触。如果在形成与发射极不导通的FLR的范围内抑制载流子从集电极进入漂移区，能有效地抑制可引起闩锁效应现象的电场集中的发生。
集电极可均匀地形成，并且均匀地形成的集电极可从有效区延伸到非有效区。选择性地，集电极可由与集电区接触的一部分和与漂移区接触的一部分形成。就是说，集电极可由与集电区接触的第一部分和与漂移区接触的第二部分形成。在这种情况下，优选第二部分显示出比第一部分更低的热阻。当集电极由多个叠层形成时，优选由集电极的整个厚度获得的热阻在第二部分处比在第一部分处低。与漂移区接触的第二部分不需具有高电导性能。因此，可主要基于传热效率来选择用于在接触漂移区的部分处的集电极的材料。如果集电极在接触漂移区的部分处的热阻降低，会增强整个IGBT的热耗散能力。
半导体基板可在形成有集电区的范围内的部分处厚，并且可在未形成有集电区的范围内的部分处薄。在没有集电区形成的范围内的部分处所需要的半导体基板的厚度小于在形成集电区的范围内的部分处所需要的半导体基板的厚度。因此，半导体基板可在没有集电区形成的范围内的部分处制造得薄。如果半导体基板被制造得薄，会增强IGBT的热耗散能力。
本发明的第二种方案涉及一种制造包括具有不均匀厚度的半导体基板的IGBT的方法。该方法包括：1)将包括具有大厚度的大厚度部和具有厚度小于大厚度部的厚度的小厚度部的带以如下方式粘贴在半导体基板的正面上：在未形成有集电区的范围内的部分处，将大厚度部粘贴在半导体基板的正面上，并且在形成有集电区的范围内的部分处，将小厚度部粘贴在半导体基板的正面上；2)在带粘贴在半导体基板的正面上的同时，抛光半导体基板的背面；以及3)在形成有集电区的范围内的部分处，对已被抛光的半导体基板的背面掺杂第二导电型掺杂剂。根据这种方法，半导体基板的在其上粘贴带的大厚度部并且未形成有集电区的一部分比半导体基板的在其上粘贴带的小厚度部并且形成有集电区的一部分在背面侧所弯曲的量更大。在这种状态下，抛光半导体基板的背面，使得半导体基板的背面变得平坦。这样，半导体基板的背面在没有集电区形成的部分处比在形成集电区的部分处抛光得更多。当在抛光半导体基板的背面后取消施加的外力时，半导体基板回到其自然形状。因此，可获得具有平坦正面并且在形成集电区的部分处具有大厚度而在没有集电区形成的部分处具有小厚度的半导体基板。根据这种方法，在单独的抛光步骤中制造具有厚部和薄部的半导体基板。因此，可制造具有不均匀厚度的IGBT。
根据如上所述的本发明的方案，通过缓解在半导体基板中的电场集中可防止闩锁效应现象的发生，并且可增强热耗散的性能。从而，提高了IGBT的电特性和温度特性，这改善了IGBT的品质。
附图说明
本发明上述和进一步的特征和优点通过下面结合附图对优选实施例的描述将变得更加清晰，其中相同的附图标记用于表示相同的元件，并且其中：
图1为示出根据本发明的第一实施例的IGBT 2的平面图；
图2为示出根据本发明的第一实施例的IGBT 2的截面图；
图3为示出IGBT 102的截面图；
图4为示出IGBT 102的平面图；
图5为示出IGBT 202的平面图；
图6为示出根据本发明的第二实施例的IGBT 302的截面图；
图7为示出IGBT 302的集电极的叠层结构的图；
图8为示出根据本发明的第三实施例的IGBT 402的截面图；
图9为示出制造IGBT 2的过程的图；
图10为示出在公开号为2005-142288的日本专利申请(JP-A-2005-142288)中描述的IGBT 602的截面图；以及
图11为示出在公开号为2005-142288的日本专利申请(JP-A-2005-142288)中描述的IGBT 702的截面图。
具体实施方式
在下文中，将描述本发明的第一实施例。图1示出根据本发明的第一实施例的绝缘栅双极性晶体管(在下文中被称作“IGBT”)2。在IGBT 2中，周边耐电压区6形成在半导体基板4的外周的内侧上并且沿着外周延伸，元件区(cell region)10形成在周边耐电压区6的内侧。在周边耐电压区6中形成有场限环(在下文中，被称作“FLR”)8b和等位环(在下文中，被称作“EQR”)84。发射极20a、20b、20c、20d和20e以及小信号焊盘22a、22b和22c暴露在IGBT 2的在元件区10中的部分处的正面处。使IGBT 2起IGBT作用的半导体结构形成在半导体基板的在形成有发射极20的范围内的部分处。小信号焊盘22例如为栅电极焊盘。栅电极焊盘通过导线24电连接到后面描述的沟槽栅电极58上。图1也示出了由于发射极20a、20b、20c、20d和20e而实际上不能被观测到的沟槽栅电极58的部分。另外，在元件区10中形成有FLR 8a。
图2示出沿着图1中的线Ⅱ-Ⅱ所截取的截面。使IGBT 2起IGBT作用所必需的半导体结构形成在IGBT 2的元件区10中。未被加工的半导体基板4由包含低浓度的n型掺杂剂的硅片形成，并且漂移区46由半导体基板4的未被加工的一部分形成。包含p型掺杂剂的体区48形成在漂移区46的正面上。包含高浓度的p型掺杂剂的体接触区49形成在邻近体区48的正面的位置处。包含高浓度的n型掺杂剂的发射区50形成在邻近体区48的正面并且也邻近体接触区49的位置处。体区48将发射区50与漂移区46分隔开。从发射区50的正面延伸出、穿过发射区50和体区48并且到达漂移区46的沟槽56被形成。沟槽56的底面和侧面覆盖有绝缘膜60，并且沟槽栅电极58装配在沟槽56中。沟槽栅电极58的顶面覆盖有层间绝缘膜52。发射极20形成在IGBT2的在元件区10中的部分处的正面上。发射极20通过形成在层间绝缘膜52中的接触孔62与发射区50导通。发射极20通过接触孔62和体接触区49也与体区48导通。层间绝缘膜52使发射极20与沟槽栅电极58绝缘。
绝缘膜64形成在IGBT 2的包括周边耐电压区6和部分元件区10的部分处的正面上。在根据本发明的第一实施例的IGBT 2中，形成有绝缘膜64的范围被称作非有效区32，并且未形成有绝缘膜64的范围被称作有效区30。非有效区32比周边耐电压区6宽。在非有效区32中，发射极20不与半导体基板4接触。在有效区30中，发射极20与半导体基板4的正面接触。使小信号焊盘之一，即栅电极焊盘，和沟槽栅电极58互相连接的导线24形成在有效区30的外侧。形成有导线24的区域被称作导线形成范围34。发射极20未形成在导线形成范围34中。在导线形成范围34中，由于接触孔68的存在导线24和内导线66互相连接。内导线66在截面上与沟槽栅电极58导通(未示出)。另外，发射极20也未形成在形成小信号焊盘22的范围内。导线形成范围34和小信号焊盘22形成在元件区10内的部分处的非有效区32中。在元件区10内的部分处的非有效区32中，发射极20与半导体基板4不导通。
包含高浓度的p型掺杂剂的p型扩散区74和保护环76形成在邻近漂移区46的正面并且在元件区10和周边耐电压区6之间的边界9的附近的区域内。p型扩散区74通过体区48与发射极20导通。形成在p型扩散区74的外侧上的保护环76与发射极20绝缘。导电的场板72a和72b形成在绝缘膜64的在边界9的附近的位置处的正面上。p型扩散区74和场板72a通过形成在绝缘膜64中的接触孔70a彼此导通。最内部的FLR，其为FLR 8a，由p型扩散区74和场板72a形成。保护环76和场板72b通过形成在绝缘膜64中的接触孔70b彼此导通。外部的FLR，其为FLR 8b，由保护环76和场板72b形成。FLR 8a和FLR 8b具有阻止IGBT 2的耐电压特性由于在半导体基板4的终端区域中的电场集中而恶化的作用。与发射极20绝缘的FLR的数目基于IGBT 2的需要的耐电压性能而确定。如图2所示，可只形成一个与发射极20绝缘的FLR，其为FLR 8b，或者可形成多个与发射极20绝缘的FLR。
包含高浓度的n型掺杂剂的沟道截断区78形成在IGBT 2的在邻近半导体基板4的正面的位置处的终端部。沟道截断区78具有阻止当断开IGBT时伸展的耗尽层到达半导体基板4的侧面的作用。场板80形成在绝缘膜64在终端部处的正面上。沟道截断区78和场板80通过形成在绝缘膜64中的接触孔82彼此导通。EQR 84由沟道截断区78和场板80形成。
包含高浓度的n型掺杂剂的缓冲层45形成在漂移区46的背面上。包含高浓度的p型掺杂剂的集电区44形成在缓冲层45的背面上。集电极42形成在IGBT 2的背面上。在根据本发明的第一实施例的IGBT 2中，集电区44只形成在元件区10中。因此，集电极42与元件区10中的p型集电区44接触，并且与在周边耐电压区6中的n型缓冲层45接触。在图2示出的本发明的第一实施例中，在形成与发射极20绝缘的FLR 8b的范围内未形成有集电区44。在形成与发射极20绝缘的FLR 8b的范围内，集电极42与缓冲层45直接接触。
如图2所示，根据本发明的第一实施例的半导体基板4在形成集电区44的范围内厚，并且在未形成集电区44的范围内薄。台阶部A形成在半导体基板4的背面上。将参照图9描述在半导体基板4的背面上形成台阶部A的方法。在制造IGBT 2的过程中，在形成正面结构后将带90粘贴在半导体基板4的正面上。带90包括具有大厚度的大厚度部92和具有比大厚度部92的厚度小厚度差A的厚度的小厚度部94。带90以如下方式布置：在未形成有IGBT2的集电区44的范围内的部分处(相当于本发明的第一实施例中的周边耐电压区6)，将大厚度部92粘贴在半导体基板4的正面上，并且在形成有IGBT 2的集电区44的范围内的部分处(相当于本发明的第一实施例中的元件区10)，将小厚度部94粘贴在半导体基板4的正面上。因此，在将带90粘贴在半导体基板4的正面上后，带90在IGBT 2的周边耐电压区6中的部分处的正面比在IGBT 2的元件区10中的部分处的正面高出厚度差A。在这种制造方法中，在将带90粘贴在半导体基板4的正面上后，抛光半导体基板4的背面。在这种情况下，以使得带90的正面变得大致平坦的方式，在半导体基板4被弯曲的状态下抛光半导体基板4的背面。因此，半导体基板4在周边耐电压区6中的粘贴有带90的大厚度部92的部分处比半导体基板4在元件区10中的粘贴有带90的小厚度部94的部分处在背面侧的变形量更大。当弯曲的半导体基板4被抛光使得其背面变得平坦时，半导体基板4在周边耐电压区6中的部分比在元件区10中的部分被抛光得更多。在抛光半导体基板4的背面后取消施加到半导体基板4上的外力时，半导体基板4回到其自然形状。就是说，半导体基板4的正面再次变得平坦。因此，具有等于厚度差A的深度的台阶部A形成在半导体基板4的在周边耐电压区6和元件区10之间的边界处的背面上。在本发明的第一实施例中，在半导体基板4的背面被抛光后，在待形成有集电区44的范围内的部分处，对半导体基板4的背面掺杂p型掺杂剂。因而，对位于台阶部A的内侧的元件区10掺杂p型掺杂剂，并且从而形成集电区44。
当使用根据本发明的第一实施例的IGBT 2时，集电极42被连接到直流电源的正极上，并且发射极20接地。在IGBT 2的元件区10中，包含p型掺杂剂的集电区44与集电极42接触，并且电子空穴通过集电区44从集电极42进入漂移区46。与此相反，在IGBT 2的周边耐电压区6中，包含n型掺杂剂的缓冲层45与集电极42接触。因此，在周边耐电压区6中，没有电子空穴从集电极42进入漂移区46。
在诸如IGBT的功率半导体器件中，在集电极42和发射极20之间施加的电压为高电压，并且为了提高半导体的元件的耐电压特性，在宽的范围上形成周边耐电压区6。当电子空穴在宽的周边耐电压区6内从集电极42进入漂移区46时，进入的电子空穴在向发射极20流动的同时集中在P型扩散区74和靠近保护环76的部分处的漂移区46中。尤其是，在半导体基板4的平面图中，电子空穴倾向于集中在边界9被弯曲的拐角部。如果电子空穴集中在半导体基板4中，由于如此集中的电子空穴而产生局部的高电场E，并且IGBT易受闩锁效应影响。在例如施加浪涌电压于这种IGBT上的情况下，IGBT容易被锁定。与此相反，在根据本发明的第一实施例的IGBT 2中，没有电子空穴进入在周边耐电压区6中的部分处的漂移区46中。因此，在半导体基板4中没有电子空穴集中的特定区域。没有产生局部的高电场。从而，电场集中被缓解，并且IGBT 2被赋予良好的电特性。
在根据本发明的第一实施例的IGBT 2中，没有电子空穴进入在周边耐电压区6中的部分处的漂移区46中，并且，同时，在周边耐电压区6中的传热性能也没有恶化。在根据本发明的第一实施例的IGBT 2中，在周边耐电压区6中的半导体基板4和集电极42之间未形成例如参考图11所描述的绝缘层643的阻碍传热的层。因此，在半导体基板4内产生的热量不集中在元件区10中。IGBT 2的热耗散特性保持在足够的程度，并且IGBT 2被赋予良好的温度特性。另外，阻碍从发射极20进入漂移区46的电子的流动的层未置于在周边耐电压区6中的漂移区46和集电极42之间。从发射极20进入漂移区46的电子向集电极42流动的同时未局部地集中。同样抑制了由电子电流产生的局部的发热。
在本发明的第一实施例中，IGBT 2的集电区44形成在元件区10中，但形成集电区44的范围不限于元件区10。虽然优选的至少在整个有效区30中形成集电区44，但不是必需从整个非有效区中省略集电区44。例如，在图2示出的情况下，集电区44形成在导线形成范围34和形成作为FLR 8a的最内部的FLR的范围中，即使这些范围在非有效区32中。代替这种布置方式，在导线形成范围34和形成最内部的FLR的范围中可省略集电区44的形成，其中最内部的FLR为FLR 8a。选择性地，如在图3中的本发明的第一实施例的改进例中所示，集电区144可延伸到正好在FLR 8b下方的位置处。可产生本发明的效果，除非集电区144形成在FLR 8b的外侧的范围内。图4为示出IGBT 102的平面图，其中集电区144延伸到正好在FLR 8b下方的位置处。在图4中，为了更好理解，未形成集电区144的范围以画阴影线的区域表示。图5为示出根据本发明的第一实施例的另一种改进例的IGBT 202的平面图。在这种改进中，只有半导体基板204的每个拐角部具有未形成集电区的范围。因为电子空穴倾向于集中在拐角部，因此如果每个拐角部具有未形成集电区的范围，则能产生本发明的效果。
此后，将描述本发明的第二实施例。图6示出根据本发明的第二实施例的IGBT 302。在IGBT 302中，集电极342包括与p型集电区接触的第一集电极342b，以及与n型缓冲层45接触的第二集电极342a。图7示出第一集电极342a的叠层结构和第二集电极342a的叠层结构。第一集电极342b和第二集电极342a各自都通过叠压四个不同的层形成。在第一集电极342b中，从与半导体基板4接触的层起以如下顺序叠压：包含铝硅合金的第一层、包含钛的第二层、包含镍的第三层以及包含金的第四层。在第二集电极342a中，从与半导体基板4接触的层起以如下顺序叠压：包含银的第一层、包含钛的第二层、包含镍的第三层以及包含银的第四层。银比铝硅合金显示出更低的热阻系数。因此，第二集电极342a比第一集电极342b显示出更低的热阻系数。在本发明的第二实施例中，第一集电极342b和第二集电极342a具有如上所述的关系。因此，在形成第二集电极342a的范围内的热耗散量增加，并且IGBT 302被赋予良好的温度特性。
第一集电极342b和第二集电极342a的层压结构不限于在图7中示出的那些。只要第二集电极342a比第一集电极342b显示出更低的热阻系数，不限制第一集电极342b和第二集电极342a的材料和厚度以及其叠层的数量。例如，第一集电极342b和第二集电极342a各自可由单层形成。第一集电极342b的叠层数量和第二集电极342a的叠层数量彼此不需要相等。第一集电极342b和第二集电极342a中的哪一个更厚并不重要。另外，只要整个的第二集电极342a比整个的第一集电极342b显示出更低的热阻系数，与半导体基板4接触的第一层在接触集电区的部分处可显示出低热阻系数，并且在不接触集电区的部分处可显示出高热阻系数。
此后，将描述本发明的第三实施例。图8示出根据本发明的第三实施例的IGBT 402。在半导体基板404上，如根据本发明的第一实施例的IGBT 2的情况，台阶部A形成在元件区10和周边耐电压区6之间的边界。在IGBT 402中，集电极442包括上集电极442c和下集电极442d。上集电极442c以厚度A形成在周边耐电压区6中的部分处的半导体基板404的背面上，从而消除相当于台阶部A的深度的高度差。另外，下集电极442d以均匀厚度形成在包括元件区10和周边耐电压区6的区域中的部分处的半导体基板404的背面上。在本发明的第三实施例中，比下集电极442d的材料显示出更低热阻系数的材料被用来形成上集电极442c。因此，在包括半导体基板404和集电极442的范围内，在未形成集电区44的范围内的热阻系数低于在形成集电区44的范围内的热阻系数。在本发明的第三实施例中，由于上述的关系，热耗散量在未形成集电区44的范围内增加，并且IGBT 402被赋予良好的温度特性。图8示出形成在半导体基板404的背面上的台阶部A的深度和集电区44的厚度彼此相等的情况。然而，集电区44的厚度不限于在图8中示出的结构的厚度。
当半导体基板404厚度减小时，优选在形成在半导体基板404中的耗尽层未到达集电极442的条件下减小半导体基板404的厚度。如果半导体基板404在这种条件下厚度被减小，可在保证IGBT 402的足够的耐电压的同时改善温度特性。当缓冲层形成在狭义的漂移区和集电区之间时。在这种情况下，当观察到在缓冲层中的掺杂剂浓度的分布图时，优选让缓冲层留有缓冲层获得最高的掺杂剂浓度的厚度。就是说，在抛光背面以减小缓冲层的厚度的情况下，优选在缓冲层的厚度变成等于获得最高的掺杂剂浓度的厚度以前，停止厚度的减小。因此，可在保证IGBT的耐电压的同时改善温度特性。
上文已描述了本发明的示例性实施例。然而，这些示例性实施例只是示例并且不限制本发明的权利要求的范围。在权利要求中描述的本技术包括上述示例性实施例的各种改进和变化。例如，在本发明中，不必形成缓冲层45。当缓冲层45不形成时，漂移区46和集电极42在IGBT 2中未形成集电区44的范围内的部分处彼此接触。漂移区46和集电区44在导电类型上彼此不同。因此，抑制了电荷从未形成集电区44的范围进入。在狭义的漂移区和缓冲层共同存在的情况下，如在本发明中所提到的漂移区表示狭义的漂移区和缓冲层的集合。
用来制造IGBT 2的带90的形状不限于某个特定的形状。带90可采用任何形状，只要大厚度部92和小厚度部94之间存在厚度差A。例如，带90可以如下方式形成：使得在接触半导体基板4的背面处在大厚度部92和小厚度部94之间没有高度差并且在正面处在大厚度部92和小厚度部94之间有高度差A。选择性地，带90可以如下方式形成：使得在正面和背面两者之中的每一个在大厚度部92和小厚度部94之间有高度差A/2。
在本说明书或附图中描述的技术元件或者单独或者以各种组合发挥它们的技术效用，并且本发明不限于在申请时的权利要求中描述的组合。另外，在本说明书或附图中示例的本技术同时实现了多个目的，并且通过实现这些目的之一而具有其技术效用。

Claims (4)

1.一种纵型绝缘栅双极性晶体管(302)，其特征在于，包括：
半导体基板(4)，其中至少形成有发射区(50)、体区(48)、漂移区(46)以及集电区(44)；
发射极(20a，20b，20c，20d，20e)，其形成在所述半导体基板(4)的正面上；以及
集电极(342)，其形成在所述半导体基板(4)的背面上，其中
所述发射区(50)为第一导电型，其在邻近于所述半导体基板(4)的所述正面的范围内形成，并且与所述发射极(20a，20b，20c，20d，20e)接触，
所述集电区(44)为第二导电型，其在邻近于所述半导体基板(4)的所述背面的范围内形成，并且与所述集电极(342)接触，
所述漂移区(46)为所述第一导电型，并且与所述集电区(44)接触，
所述体区(48)为所述第二导电型，并且使所述发射区(50)和所述漂移区(46)彼此分离，
在所述半导体基板(4)的平面图中，在围绕有效区(30)的非有效区(32)的至少一部分中未形成有所述集电区(44)，并且所述漂移区(46)和所述集电极(342)在所述非有效区(32)中的未形成有所述集电区(44)的所述部分处彼此直接接触，在所述有效区(30)中，所述半导体基板(4)的所述正面和所述发射极(20a，20b，20c，20d，20e)彼此接触，
所述集电极(342)包括与所述集电区(44)接触的第一部分(342b)和与所述漂移区(46)接触的第二部分(342a)，并且
所述第二部分(342a)的热阻低于所述第一部分(342b)的热阻。
2.根据权利要求1所述的绝缘栅双极性晶体管(302)，其中
在所述非有效区(32)中形成有与所述发射极(20a，20b，20c，20d，20e)不导通的场限环(8b)，并且
在所述非有效区(32)中的形成有所述场限环(8b)的范围内的部分处，未形成有所述集电区(44)并且所述漂移区(46)和所述集电极(342)彼此直接接触。
3.根据权利要求1或2所述的绝缘栅双极性晶体管(302)，其中
所述半导体基板(4)在形成有所述集电区(44)的范围内的部分处厚，并且在未形成有所述集电区(44)的范围内的部分处薄。
4.一种制造根据权利要求3所述的绝缘栅双极性晶体管(302)的方法，其特征在于，包括：
将包括具有大厚度的大厚度部(92)和具有厚度小于所述大厚度部(92)的厚度的小厚度部(94)的带(90)以如下方式粘贴在所述半导体基板(4)的所述正面上：在未形成有所述集电区(44)的所述范围内的所述部分处，将所述大厚度部(92)粘贴在所述半导体基板(4)的所述正面上，并且在形成有所述集电区(44)的所述范围内的所述部分处，将所述小厚度部(94)粘贴在所述半导体基板(4)的所述正面上；
在所述带粘贴在所述半导体基板(4)的所述正面上的同时，抛光所述半导体基板(4)的所述背面；以及
在形成有所述集电区(44)的所述范围内的所述部分处，对已被抛光的所述半导体基板(4)的所述背面掺杂第二导电型掺杂剂，其中
以使得所述带(90)的正面大致平坦的方式，在所述半导体基板(4)被弯曲的状态下，抛光所述半导体基板(4)的所述背面。
CN2009801057822A 2008-02-19 2009-02-17 Igbt以及制造igbt的方法 Expired - Fee Related CN101946325B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-037324 2008-02-19
JP2008037324A JP4544313B2 (ja) 2008-02-19 2008-02-19 Ｉｇｂｔとその製造方法
PCT/IB2009/000278 WO2009104068A1 (en) 2008-02-19 2009-02-17 Igbt and method of producing the same

Publications (2)

Publication Number Publication Date
CN101946325A CN101946325A (zh) 2011-01-12
CN101946325B true CN101946325B (zh) 2012-05-16

Family

ID=40552064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801057822A Expired - Fee Related CN101946325B (zh) 2008-02-19 2009-02-17 Igbt以及制造igbt的方法

Country Status (5)

Country Link
US (1) US8242535B2 (zh)
EP (1) EP2243163B1 (zh)
JP (1) JP4544313B2 (zh)
CN (1) CN101946325B (zh)
WO (1) WO2009104068A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177587B (zh) * 2008-12-10 2013-08-14 丰田自动车株式会社 半导体装置
JP5621703B2 (ja) * 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
CN104205334B (zh) 2012-03-05 2017-09-01 三菱电机株式会社 半导体装置
JP5696715B2 (ja) * 2012-11-14 2015-04-08 株式会社デンソー 半導体装置
CN103839993A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 用于绝缘栅双极晶体管的防闩锁终端区
CN103094332B (zh) * 2013-01-30 2016-03-30 华为技术有限公司 一种绝缘栅双极晶体管
WO2015004716A1 (ja) 2013-07-08 2015-01-15 三菱電機株式会社 半導体装置
KR101917485B1 (ko) * 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6460016B2 (ja) * 2016-03-09 2019-01-30 トヨタ自動車株式会社 スイッチング素子
JP6299789B2 (ja) 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP6588363B2 (ja) 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6602700B2 (ja) * 2016-03-14 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7316746B2 (ja) * 2017-03-14 2023-07-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
CN107578998B (zh) * 2017-07-24 2021-02-09 全球能源互联网研究院有限公司 Igbt芯片制造方法及igbt芯片
JP7024277B2 (ja) * 2017-09-20 2022-02-24 株式会社デンソー 半導体装置
US10600897B2 (en) 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
CN112768503B (zh) * 2019-10-21 2022-08-19 珠海格力电器股份有限公司 Igbt芯片、其制造方法及功率模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054748A (en) * 1997-03-18 2000-04-25 Kabushiki Kaisha Toshiba High voltage semiconductor power device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5493134A (en) * 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control
JP2002094046A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 半導体装置
JP3907174B2 (ja) * 2002-02-26 2007-04-18 新電元工業株式会社 半導体装置
JP4185704B2 (ja) 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4231387B2 (ja) 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
DE102005023668B3 (de) 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054748A (en) * 1997-03-18 2000-04-25 Kabushiki Kaisha Toshiba High voltage semiconductor power device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-142288A 2005.06.02

Also Published As

Publication number Publication date
US8242535B2 (en) 2012-08-14
EP2243163A1 (en) 2010-10-27
US20110006338A1 (en) 2011-01-13
WO2009104068A1 (en) 2009-08-27
EP2243163B1 (en) 2012-08-29
CN101946325A (zh) 2011-01-12
JP4544313B2 (ja) 2010-09-15
JP2009200098A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
CN101946325B (zh) Igbt以及制造igbt的方法
CN102376709B (zh) 半导体器件
JP3721172B2 (ja) 半導体装置
CN109638069A (zh) 半导体装置
JP7272775B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2000260984A (ja) 高耐圧半導体素子
CN108447903A (zh) 半导体装置
CN109962111A (zh) 半导体器件及其制造方法
CN104600046A (zh) 半导体器件
JP5510404B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2016502270A (ja) 改善されたトレンチ保護を有するトレンチベースデバイス
JP2020065000A (ja) 半導体装置
US10068972B2 (en) Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
TWI224871B (en) Semiconductor device
US10056374B2 (en) Switching device
JP2018056304A (ja) スイッチング装置とその製造方法
JP5145665B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN104716186A (zh) 平面型场效应晶体管及制造方法、电荷保持
CN110140220A (zh) 半导体装置
US20110156093A1 (en) High-voltage power transistor using soi technology
KR20110127920A (ko) 초접합 구조를 갖는 전력 반도체 소자
CN108336129A (zh) 超级结肖特基二极管与其制作方法
JP5564798B2 (ja) 半導体装置およびその製造方法
CN110249431A (zh) 半导体装置
JP7158317B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120516

Termination date: 20160217

CF01 Termination of patent right due to non-payment of annual fee