JP2013062551A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013062551A
JP2013062551A JP2013001634A JP2013001634A JP2013062551A JP 2013062551 A JP2013062551 A JP 2013062551A JP 2013001634 A JP2013001634 A JP 2013001634A JP 2013001634 A JP2013001634 A JP 2013001634A JP 2013062551 A JP2013062551 A JP 2013062551A
Authority
JP
Japan
Prior art keywords
semiconductor device
main electrode
electrode terminal
current path
side main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013001634A
Other languages
English (en)
Other versions
JP5429413B2 (ja
Inventor
Tadatsugu Yamamoto
忠嗣 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013001634A priority Critical patent/JP5429413B2/ja
Publication of JP2013062551A publication Critical patent/JP2013062551A/ja
Application granted granted Critical
Publication of JP5429413B2 publication Critical patent/JP5429413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】本発明は、半導体装置全体の省スペース化の要求を満たし、かつ電流経路の長さの不均等による半導体装置の寿命低下を回避できる半導体装置を提供することを目的とする。
【解決手段】 配線金属板と、第１部分と、第２部分と、該第１部分と隣接した外部端子接続部と、該第１部分と該第２部分の間に該第１部分と該第２部分よりも幅が狭くなるように形成された狭幅部とを有する第１主電極端子と、第２主電極端子と、表面電極と裏面電極を有し、該裏面電極が該配線金属板に固着された複数のパワー半導体素子と、該第２部分と該表面電極を接続する第１ワイヤと、該第２主電極端子と該配線金属板を接続する第２ワイヤとを備え、該外部端子接続部は該第１主電極端子の中央を避けて形成され、該狭幅部から該複数のパワー半導体素子までの電流経路長は均等である。
【選択図】図６

Description

本発明は、パワー半導体素子が複数搭載された半導体装置に関する。
図９を参照してパワー半導体素子を用いた一般的な半導体装置について説明する。図９は２並列回路の半導体装置の平面図である。絶縁材１６の上に配線金属板１００が設けられる。絶縁材１６の下部には放熱用の金属部材等が配置されている。配線金属板１００にはパワー半導体素子が固着されている。パワー半導体素子はＩＧＢＴと還流ダイオードである。具体的にはＩＧＢＴ２０とこれに並列に接続される還流ダイオード２２、及びＩＧＢＴ２４とこれに並列に接続される還流ダイオード２６である。なお、ＩＧＢＴの表面電極とはエミッタを、裏面電極とはコレクタを意味し、ＩＧＢＴのゲートとはゲート電極を意味するものとする。また、還流ダイオードの表面電極とはアノードを、裏面電極とはカソードを意味するものとする。
この半導体装置は、Ｐ側主電極端子３０、Ｎ側主電極端子３２とゲート電極端子（図示せず）を備える。これらの電極端子は、ワイヤ４０ａ、４０ｂ、４２ａ及び４２ｂによりパワー半導体素子または配線金属板１００に接続されている。そしてこのような構成は、樹脂ケース（ケース内充填樹脂を含む）４４によりパッケージングされている。しかし、上述の各電極端子の一部及び金属部材の裏面は樹脂ケース４４から露出する。
ＩＧＢＴ２０及び２４と還流ダイオード２２及び２６の裏面電極は配線金属板１００へ固着される。これによってそれぞれの裏面電極同士が電気的に接続される。そして配線金属板１００はワイヤ４０ａ及び４０ｂによりＰ側主電極端子３０へ接続される。その一方で、ＩＧＢＴ２０と還流ダイオード２２はワイヤ４２ａで接続され、ＩＧＢＴ２４と還流ダイオード２６はワイヤ４２ｂで接続される。
さらに、ワイヤ４２ａ及び４２ｂは表面電極とＮ側主電極端子３２を接続する。このように接続されてＩＧＢＴ２０及び２４と還流ダイオード２２及び２６がそれぞれ並列回路を構成し２並列回路の半導体装置となっている。
その他半導体装置の構成は例えば特許文献１、２に記載されている。
特開平０８−１９１１３０号公報 特開平０５−３４７３７７号公報
図９に記載の半導体装置の電流経路は２通り考えられる。一方は、Ｐ側主電極端子３０から、ＩＧＢＴ２０と還流ダイオード２２からなる回路（第１回路という）を経てＮ側主電極端子３２へ至る電流経路である。この電流経路は図９において実線及び破線の矢印で示される第１電流経路１０２である。他方の電流経路はＰ側主電極端子３０から、ＩＧＢＴ２４と還流ダイオード２６からなる回路（第２回路という）を経てＮ側主電極端子３２へ至る電流経路である。この電流経路は図９において実線及び破線の矢印で示される第２電流経路１０４である。
半導体装置の長寿命化のためには、第１回路に流れる電流と第２回路に流れる電流が均等であることが好ましい。よって、第１電流経路１０２と第２電流経路１０４は電流経路長が均等になることが好ましい。しかしながら図９に示されるように、第１電流経路１０２と第２電流経路１０４の長さが異なると両者の電流が不均等となる問題があった。この電流不均等は、第１電流経路１０２にて発生する損失と第２電流経路１０４にて発生する損失の不均等を意味する。よって、相対的に損失の大きいパワー半導体デバイス（図９ではＩＧＢＴ２０と還流ダイオード２２）の寿命が低下し、結果として半導体装置の長寿命化ができない問題があった。
また、半導体装置全体の省スペース化の要求から設計自由度が制限され、具体的には主電極端子における外部端子接続部の位置を市場要求に合わせて設計する必要があることから、複数の電流経路の長さを均等にすることは現実的には困難である問題もあった。
本発明は、上述のような課題を解決するためになされたもので、半導体装置全体の省スペース化の要求を満たし、かつ電流経路の長さの不均等による半導体装置の寿命低下を回避できる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、配線金属板と、第１部分と、第２部分と、該第１部分と隣接した外部端子接続部と、該第１部分と該第２部分の間に該第１部分と該第２部分よりも幅が狭くなるように形成された狭幅部とを有する第１主電極端子と、第２主電極端子と、表面電極と裏面電極を有し、該裏面電極が該配線金属板に固着された複数のパワー半導体素子と、該第２部分と該表面電極を接続する第１ワイヤと、該第２主電極端子と該配線金属板を接続する第２ワイヤとを備え、該外部端子接続部は該第１主電極端子の中央を避けて形成され、該狭幅部から該複数のパワー半導体素子までの電流経路長は均等であることを特徴とする。
本発明によれば、半導体装置全体の省スペース化の要求を満たし、かつ電流経路の長さの不均等による半導体装置の寿命低下を回避する半導体装置を製造できる。
本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の平面図である。 本発明の実施の形態１に係る半導体装置の電流経路を示す平面図である。 本発明の実施の形態１に係る半導体装置の等価回路図である。 本発明の実施の形態１に係る半導体装置の変形例を示す回路図である。 本発明の実施の形態２に係る半導体装置の平面図である。 本発明の実施の形態２に係る半導体装置の電流経路を示す平面図である。 パッケージとしてモールド樹脂を採用した場合の断面図である。 ２並列回路の半導体装置の平面図である。
実施の形態１．
図１乃至図５を参照して本発明の実施の形態１を説明する。なお、同一又は対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態でも同様である。
図１は本発明の実施の形態１に係る半導体装置の断面図である。半導体装置１０は放熱用の銅などで製造されたベース板１２を備える。ベース板１２の上には絶縁配線基板が固着される。絶縁配線基板は、セラミック等の絶縁材１６の上に配線金属板として銅やアルミなどの導電材からなる配線パターン１８を備え、絶縁材１６の下に導電材のベタパターン１４を備える。ベタパターン１４とベース板１２とがはんだなどを介して接合される。配線パターン１８にはＩＧＢＴ２０の裏面電極と還流ダイオード２２の裏面電極が固着される。なお、ＩＧＢＴや還流ダイオードをパワー半導体素子と称することがある。
ここで、図２を参照して配線パターン１８の形状とパワー半導体素子の電気的接続について説明する。図２は本発明の実施の形態１に係る半導体装置の平面図である。パワー半導体素子として、ＩＧＢＴ２０とこれに並列に接続される還流ダイオード２２（第１並列回路Ｃ１という）、ＩＧＢＴ２４とこれに並列に接続される還流ダイオード２６（第２並列回路Ｃ２という）を備える。ＩＧＢＴ２０、還流ダイオード２２、ＩＧＢＴ２４、及び還流ダイオード２６の裏面電極（コレクタまたはドレイン、及びカソード）ははんだ等により配線パターン１８へ固着される。これによってそれぞれの裏面電極同士が配線パターン１８を介して電気的に接続される。
そして配線パターン１８はワイヤ４０ａ及び４０ｂによりＰ側主電極端子３０へ接続される。Ｐ側主電極端子３０は外部に接続される外部端子接続部３４を備える。外部端子接続部３４はＰ側主電極端子３０の中央を避けた場所に形成されている。ＩＧＢＴ２０と還流ダイオード２２の表面電極（エミッタまたはソース、及びアノード）はワイヤ４２ａにより相互に接続されかつＮ側主電極端子３２に接続される。Ｎ側主電極端子３２は外部に接続される外部端子接続部３６を備える。同様にＩＧＢＴ２４と還流ダイオード２６の表面電極（エミッタまたはソース、及びアノード）はワイヤ４２ｂにより相互に接続されかつＮ側主電極端子３２に接続されている。
配線パターン１８は、配線パターン１８がＰ側主電極端子３０とワイヤボンディングにより接続される部分と、パワー半導体素子との間に、幅が狭くなるように形成された狭幅部１８ａを有する。狭幅部１８ａは図２において破線で囲まれた部分である。狭幅部１８ａは、配線パターン１８のスリット１８ｂにより形成されるものである。配線パターン１８のうち、Ｐ側主電極端子３０とワイヤボンディングされる部分を第１部分１８ｃと称する。また、配線パターン１８のうち、パワー半導体素子が固着される部分を第２部分１８ｄと称する。狭幅部１８ａは第１部分１８ｃと第２部分１８ｄよりも幅が狭くなるように形成されている。また、狭幅部１８ａは第１部分１８ｃと第２部分１８ｄの間に配置されている。狭幅部１８ａは、狭幅部１８ａから第１並列回路Ｃ１のパワー半導体素子への電流経路長と、狭幅部１８ａから第２並列回路Ｃ２のパワー半導体素子への電流経路長とが等しくなるように形成される。
次に、図１に戻って、半導体装置１０の外部との接続について説明する。半導体装置１０はパワー半導体素子の外部との接続のためにＰ側主電極端子３０、Ｎ側主電極端子３２とゲート電極端子（図示なし）とを備える。半導体装置１０は、樹脂ケース４４で囲繞され、樹脂ケース４４内には樹脂４６が充填される。しかし、外部との接続のために上述の電極端子は封止部材である樹脂ケース４４及び樹脂４６から露出する。また、ベース板１２の裏面も樹脂ケース４４及び樹脂４６から露出する。
なお、図２では、半導体装置１０の内部の構造を可視化するために樹脂ケース４４及び樹脂４６は外形のみ表示している。後述の平面図も同様である。半導体装置１０は上述の構成を有する。図４は本発明の実施の形態１に係る半導体装置の等価回路図である。
図３を参照して、半導体装置１０の電流経路について検討する。図３は本発明の実施の形態１に係る半導体装置の電流経路を示す平面図である。半導体装置１０の電流経路は２通りである。第１電流経路はＰ側主電極端子３０から狭幅部１８ａ、第１並列回路Ｃ１を経由してＮ側主電極端子３２へ至る電流経路である。この電流経路は図３において実線及び破線の矢印で示される第１電流経路５０である。第２電流経路はＰ側主電極端子３０から狭幅部１８ａ、第２並列回路Ｃ２を経由してＮ側主電極端子３２へ至る電流経路である。この電流経路は図３において実線及び破線の矢印で示される第２電流経路５２である。
第１電流経路５０も第２電流経路５２もいったん狭幅部１８ａを経由する点で一致する。前述のとおり狭幅部１８ａから第１並列回路Ｃ１のパワー半導体素子への電流経路長は、狭幅部１８ａから第２並列回路Ｃ２のパワー半導体素子への電流経路長と等しいため、第１並列回路Ｃ１における損失と第２並列回路Ｃ２における損失は等しい。よって第１電流経路５０にて発生する損失と第２電流経路５２にて発生する損失を均等にできる。その結果、半導体装置を長寿命化できる。
ここで、本発明の実施の形態１に係る半導体装置の長寿命化は、複数の電流経路長を均等にすることを要しない。すなわち、図３の第１電流経路５０全体と第２電流経路５２全体の経路長が相違していても長寿命化の効果を得ることができる。これは、配線パターン１８の狭幅部１８ａにいったん電流を集中させることで損失不均一の問題を解消するために得られる効果である。よって、外部端子接続部３４はＰ側主電極端子３０の中央に配置する必要がなくなり、省スペース化の要請を満たすためにＰ側主電極端子３０の形状を任意に変形できる。よって省スペース化と長寿命化を両立できる。
本実施形態の半導体装置では、電流をいったん第１部分１８ｃと第２部分１８ｄの間に配置された狭幅部１８ａに集約させる。そして、当該狭幅部１８ａから等電気経路長となる場所に配置された第１並列回路Ｃ１と第２並列回路Ｃ２へ電流を分流する。言い換えれば、本発明は電流経路ごとの回路インピーダンスの不平衡を緩和し電流や損失の不均等を是正するものである。従ってこの特徴を失わない範囲で様々な変形が可能である。
図５は本発明の実施の形態１に係る半導体装置の変形例を示す回路図である。例えば、図５の回路構成のように上アーム２００、下アーム２０２を有する構成などにも本発明が適用可能である。
例えば、パワー半導体素子はＩＧＢＴ、還流ダイオードに代えてＭＯＳＦＥＴなどその他のパワー半導体素子であっても良い。
実施の形態２．
図６乃至図８を参照して本発明の実施の形態２を説明する。図６は本発明の実施の形態２に係る半導体装置の平面図である。半導体装置６０はＰ側主電極端子に狭幅部を備えることが特徴である。半導体装置６０は２つの並列回路を備え、本発明の実施の形態１に係る半導体装置１０の構成と類似点が多いので半導体装置１０との相違点のみ説明する。
Ｐ側主電極端子６２には、狭幅部６２ａが形成されている。狭幅部６２ａはスリット６２ｂにより形成される。Ｐ側主電極端子６２のうち外部と接続される部分を第１部分６２ｃと称し、Ｐ側主電極端子６２のうちワイヤ４０ａ及び４０ｂと接続される部分を第２部分６２ｄと称する。狭幅部６２ａは第１部分６２ｃと第２部分６２ｄよりも幅が狭くなるように形成されている。また、狭幅部６２ａは第１部分６２ｃと第２部分６２ｄの間に配置されている。狭幅部６２ａから第１並列回路Ｃ１のパワー半導体素子までの電気経路長は、狭幅部６２ａから第２並列回路Ｃ２のパワー半導体素子までの電気経路長と等しい。なお、これらの電流経路の全体について電気経路長が等しい必要はない。
半導体装置６０の配線パターン６４は矩形である。狭幅部６２ａは、Ｐ側主電極端子６２が配線パターン６４とワイヤボンディング接続される場所よりもパワー半導体素子と離間する位置に形成される。すなわち、パワー半導体素子とＰ側主電極端子６２の電流経路の間には狭幅部６２ａが存在する。図７は本発明の実施の形態２に係る半導体装置６０の電流経路を示す平面図である。半導体装置６０の電流経路は、第１電流経路６６と第２電流経路６８の２つであり、両者ともいったん狭幅部６２ａを経由する。よって、第１並列回路Ｃ１と第２並列回路Ｃ２の損失の不均衡を解消できるため本発明の実施の形態１に係る半導体装置１０と同様の効果を得ることができる。
半導体装置６０では、Ｐ側主電極端子６２に狭幅部６２ａを設けたが、Ｎ側主電極端子３２に狭幅部を設けても良い。そうすると、省スペース化の要請上、Ｎ側主電極端子３２を変形する場合にも半導体装置の長寿命化ができる。
ここまでの説明では、半導体装置のパッケージとして樹脂ケースを採用した例を示したが、パッケージとしてモールド樹脂を採用しても良い。具体例として本発明の実施の形態２の半導体装置６０のパッケージとしてモールド樹脂を採用した場合について図８の断面図を参照して説明する。図８はパッケージとしてモールド樹脂を採用した場合の断面図である。金属部材としてはベース板に替わって銅箔（薄板）８０が、絶縁材としては絶縁基板に替わってエポキシ等の熱硬化の高熱伝導樹脂シート８２が、配線金属板として配線パターン６４に替わって銅などからなり配線としてだけでなく放熱部材として機能するヒートシンク８４がそれぞれ用いられて構成される。そして、パワー半導体素子は、ヒートシンク８４に固着され、各ワイヤも各主電極端子とパワー半導体素子の表面電極やヒートシンクとの間に接続される。そのため、半導体装置の電気的接続についてはパッケージの違いによる相違はない。そして、このような構成がトランスファーモールド技術を使って、モールド樹脂８６によって覆われる。外部との接続のために電極端子が封止樹脂から露出することや、銅箔の裏面が封止樹脂（ケース）から露出することも樹脂ケースの場合と違いはない。
本発明は２つの主電極端子間に複数の電流経路が存在する場合に広く応用できる。そのため実施の形態１及び２における主電極端子は、Ｐ側主電極端子及びＮ側主電極端子に限定されず、これらを第１主電極端子及び第２主電極端子と一般化できる。
１０ 半導体装置、 ２０，２４ ＩＧＢＴ、 ２２，２６ 還流ダイオード、 １８ 配線パターン、 １８ａ 狭幅部、 ３０ Ｐ側主電極端子、 ３２ Ｎ側主電極端子、 ５０ 第１電流経路、 ５２ 第２電流経路

Claims (1)

  1. 配線金属板と、
    第１部分と、第２部分と、前記第１部分と隣接した外部端子接続部と、前記第１部分と前記第２部分の間に前記第１部分と前記第２部分よりも幅が狭くなるように形成された狭幅部とを有する第１主電極端子と、
    第２主電極端子と、
    表面電極と裏面電極を有し、前記裏面電極が前記配線金属板に固着された複数のパワー半導体素子と、
    前記第２部分と前記表面電極を接続する第１ワイヤと、
    前記第２主電極端子と前記配線金属板を接続する第２ワイヤとを備え、
    前記外部端子接続部は前記第１主電極端子の中央を避けて形成され、
    前記狭幅部から前記複数のパワー半導体素子までの電流経路長は均等であることを特徴とする半導体装置。
JP2013001634A 2013-01-09 2013-01-09 半導体装置 Active JP5429413B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013001634A JP5429413B2 (ja) 2013-01-09 2013-01-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013001634A JP5429413B2 (ja) 2013-01-09 2013-01-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010118257A Division JP5177174B2 (ja) 2010-05-24 2010-05-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2013062551A true JP2013062551A (ja) 2013-04-04
JP5429413B2 JP5429413B2 (ja) 2014-02-26

Family

ID=48186893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013001634A Active JP5429413B2 (ja) 2013-01-09 2013-01-09 半導体装置

Country Status (1)

Country Link
JP (1) JP5429413B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521933B2 (en) 2018-04-18 2022-12-06 Fuji Electric Co., Ltd. Current flow between a plurality of semiconductor chips

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111418049B (zh) 2018-06-06 2023-12-08 富士电机株式会社 半导体装置
KR20210058270A (ko) 2019-11-14 2021-05-24 현대자동차주식회사 전력모듈에 적용되는 기판 구조

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347377A (ja) * 1992-06-16 1993-12-27 Fuji Electric Co Ltd 半導体装置
JPH08191130A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体モジュール
JP2001094035A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置
JP2001308264A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
JP2006210586A (ja) * 2005-01-27 2006-08-10 Toshiba Mitsubishi-Electric Industrial System Corp 積層導体
JP2010087400A (ja) * 2008-10-02 2010-04-15 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347377A (ja) * 1992-06-16 1993-12-27 Fuji Electric Co Ltd 半導体装置
JPH08191130A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体モジュール
JP2001094035A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置
JP2001308264A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
JP2006210586A (ja) * 2005-01-27 2006-08-10 Toshiba Mitsubishi-Electric Industrial System Corp 積層導体
JP2010087400A (ja) * 2008-10-02 2010-04-15 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521933B2 (en) 2018-04-18 2022-12-06 Fuji Electric Co., Ltd. Current flow between a plurality of semiconductor chips

Also Published As

Publication number Publication date
JP5429413B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP6120704B2 (ja) 半導体装置
US10079552B2 (en) Power conversion device
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP2007234690A (ja) パワー半導体モジュール
JP5831401B2 (ja) 半導体装置
US10192811B2 (en) Power semiconductor device
JP2017005165A (ja) 半導体装置
JP2010087400A (ja) 半導体装置
JP2016092233A (ja) 半導体装置
JP6065839B2 (ja) 半導体装置及びその製造方法
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP2015204319A (ja) 半導体装置及び製造方法
JP6480856B2 (ja) 半導体モジュール
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
KR101766082B1 (ko) 파워모듈
JP2010177619A (ja) 半導体モジュール
JP5477157B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP6540587B2 (ja) パワーモジュール
JP6468984B2 (ja) 半導体装置
CN107210281B (zh) 带有改进的键合连接结构的功率半导体模块
JP4810898B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5429413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250