CN111418049B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111418049B
CN111418049B CN201980006085.5A CN201980006085A CN111418049B CN 111418049 B CN111418049 B CN 111418049B CN 201980006085 A CN201980006085 A CN 201980006085A CN 111418049 B CN111418049 B CN 111418049B
Authority
CN
China
Prior art keywords
region
conductive
wiring
semiconductor device
wiring region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980006085.5A
Other languages
English (en)
Other versions
CN111418049A (zh
Inventor
矶崎诚
高桥圣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111418049A publication Critical patent/CN111418049A/zh
Application granted granted Critical
Publication of CN111418049B publication Critical patent/CN111418049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种能够抑制内部的异常过热的发生的半导体装置。所述半导体装置具有电路图案(13a、15a)，该电路图案具有导通区(13a1、15a1)、以及经由连通部(13a2、15a2)与导通区(13a1、15a1)连通的布线区(13a3、15a3)。另外，具有电路图案(13b、14b)，该电路图案具有导通区(13b1、14b1)、以及经由连通部(13b2、14b2)与导通区(13b1、14b1)连通并且与布线区(13a3、15a3)分离预定间隔地相对的布线区(13b3、14b3)。而且，具备将布线区(13a3、15a3)与布线区(13b3、14b3)电连接的导线。此时，在从导线的布线方向(W1、W2)观察时，连通部(13a2、15a2)与连通部(13b2、14b2)分离。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置包括例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应管)等半导体元件。这样的半导体装置例如用作功率转换装置。半导体装置使用多个IGBT芯片与FWD(Free Wheeling Diode：续流二极管)芯片，并利用布线部件任意地连接。由此，半导体装置能够实现逆变器等所需的功能。如此，在半导体装置中谋求大容量化。例如，谋求能够处理大电流的半导体模块构造(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开平8-78620号公报
发明内容
技术问题
然而，若作为大容量化而使额定电流增加，则有时导致利用以往的额定电流没有问题的布线部件中发生异常过热。例如，导致在连接陶瓷电路基板的电路图案之间的导线上发生异常过热。若在半导体装置的内部发生异常过热，则有可能因该过热而导致半导体装置故障。这导致半导体装置的可靠性的降低。
本发明是鉴于这点而做出的，其目的在于，提供一种能够抑制内部的异常过热的发生的半导体装置。
技术方案
根据本发明的一个观点，提供一种半导体装置，所述半导体装置具备：第一导电部，其具有第一导通区、经由第一连通部与所述第一导通区连通的第一布线区；第二导电部，其具有第二导通区、以及经由第二连通部与所述第二导通区连通并且与所述第一布线区分离预定间隔地相对的第二布线区；以及布线部件，其将所述第一布线区与所述第二布线区的电连接，在从所述布线部件的布线方向观察时，所述第一连通部与所述第二连通部分离。
技术效果
根据公开的技术，能够抑制内部的异常过热的发生，而防止可靠性的降低。
本发明的上述及其他目的、特征以及优点通过与表示作为本发明的例子而优选的实施方式的附图相关联的以下的说明而变得显而易见。
附图说明
图1是实施方式的半导体装置的一例的俯视图。
图2是实施方式的半导体装置的一例的截面图。
图3是实施方式的陶瓷电路基板的一例的俯视图。
图4是参考例的陶瓷电路基板的试样的俯视图。
图5是示出参考例的陶瓷电路基板的试样的主要部分的表面的上升温度分布的图。
图6是实施方式的陶瓷电路基板的试样的俯视图。
图7是示出实施方式的陶瓷电路基板的试样的主要部件的表面的上升温度分布的图。
图8是实施方式的陶瓷电路基板的其他试样的俯视图。
图9是示出实施方式的陶瓷电路基板的电路图案的变形例的图(其一)。
图10是示出实施方式的陶瓷电路基板的电路图案的变形例的图(其二)。
图11是示出参考例的陶瓷电路基板的电路图案的变形例的图(其一)。
图12是示出参考例的陶瓷电路基板的电路图案的变形例的图(其二)。
符号说明
10a、10b 陶瓷电路基板
11a、11b 绝缘板
12a、12b 金属板
13a、14a、15a、16a、13b、14b、15b 电路图案
13a1、15a1、13b1、14b1 导通区
13a2、15a2、13b2、14b2 连通部
13a3、15a3、13b3、14b3 布线区
13b4 切口部
14a1、14a2、13b5、13b6 元件配置区
21a、22a、21b、22b、21c、22c、21d、22d 半导体元件
30 散热板
40 壳体
41 侧壁部
42a、42b 阶梯部
43a、43b、43c、43d 端子配置部
44 收纳区
45a、45b、45c 内部端子部
46a、46b、46c、46d 外部端子部
51a、52a、51b、52b、52c 导线
53 接地线
60 半导体装置
80、85 试样
具体实施方式
以下，参照附图，对实施方式进行说明。利用图1和图2对实施方式的半导体装置进行说明。图1是实施方式的半导体装置的一例的俯视图，图2是实施方式的半导体装置的一例的截面图。应予说明，图2是图1的单点划线X-X的截面图。如图1和图2所示，半导体装置60具有陶瓷电路基板10a、10b、以及设置在陶瓷电路基板10a、10b的正面的半导体元件21a、21b、21c、21d和半导体元件22a、22b、22c、22d。应予说明，陶瓷电路基板10a、10b通过导线51a、51b而电连接。此外，半导体装置60具有经由焊料(省略图示)而配置有这样的陶瓷电路基板10a、10b的散热板30、以及配置在散热板30上并包围陶瓷电路基板10a、10b的壳体40。应予说明，壳体40与陶瓷电路基板10a、10b通过导线52a、52b、52c而电连接。
在半导体装置60中，示例了分别利用多个导线51a、51b、52a、52b、52c进行陶瓷电路基板10a、10b间的连接、陶瓷电路基板10a、10b与壳体之间的连接的情况。在半导体装置60中，不限于多个导线51a、51b、52a、52b、52c，只要是具有导电性的布线部件即可。布线部件具有经由焊料等结合部件与陶瓷电路基板10a、10b或壳体40直接地接合的两个以上的接合处，并且在其之间电导通。另外，布线部件在接合部位与接合部位之间具有不与陶瓷电路基板10a、10b或壳体40接触的非接合部位。另外，布线部件可以使用板状的引线框架或薄带状的带体。
半导体元件21a、21b、21c、21d、22a、22b、22c、22d是由硅或碳化硅构成的开关元件。开关元件是例如IGBT、功率MOSFET等。这样的半导体元件21a、21b、21c、21d、22a、22b、22c、22d例如在背面具备输入电极(漏极或集电极)作为主电极，并在正面具备控制电极(栅极)以及输出电极(源极或发射极)作为主电极。另外，半导体元件21a、21b、21c、21d、22a、22b、22c、22d根据需要而包括SBD(Schottky Barrier Diode：肖特基二极管)、以及FWD等二极管。这样的半导体元件21a、21b、21c、21d、22a、22b、22c、22d在背面具备输出电极(阴电极)作为主电极，并在正面具备输入电极(阳电极)作为主电极。另外，半导体元件21a、21b、21c、21d、22a、22b、22c、22d可以包括将IGBT与FWD组装而成的单一元件的RC(ReverseConducting：反向导通)-IGBT。应予说明，在本实施方式中，列举仅包括半导体元件21a、21b、21c、21d、22a、22b、22c、22d的情况为例进行说明。但是不限于该情况，根据需要也可以设置电子部件。应予说明，电子部件是例如电阻、热敏电阻、电容器、浪涌吸收器等。
陶瓷电路基板10a、10b具有绝缘板11a、11b、以及形成在绝缘板11a、11b的背面的金属板12a、12b。此外，陶瓷电路基板10a、10b分别具有形成于绝缘板11a的正面的电路图案13a、14a、15a、16a、以及形成于绝缘板11b的正面的电路图案13b、14b、15b。绝缘板11a、11b由导热性优良的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。金属板12a、12b由导热性优良的铝、铁、银、铜、或至少包括其中一种的合金等金属构成。电路图案13a、14a、15a、16a和电路图案13b、14b、15b由导电性优良的铜或铜合金等金属构成。另外，在电路图案14a、13b分别配置有半导体元件21a、21b、21c、21d以及半导体元件22a、22b、22c、22d。电路图案16a经由导线(省略附图标记)而与半导体元件21a、21b、21c、21d的控制电极电连接。电路图案15b经由导线(省略附图标记)而与半导体元件22a、22b、22c、22d的控制电极分别电连接。另外，电路图案13a经由导线(省略附图标记)而与半导体元件21a、21b、21c、21d的输出电极分别电连接。电路图案14b经由导线(省略附图标记)而与半导体元件22a、22b、22c、22d的输出电极分别电连接。应予说明，电路图案13a、14a、15a、16a和电路图案13b、14b、15b的数量和形状为一例，也可以是其他数量和形状。这样的电路图案13a、14a、15a、16a和电路图案13b、14b、15b的厚度是0.1mm以上且1mm以下。另外，后面会对电路图案13a、14a、15a、16a和电路图案13b、14b、15b进行详细说明。作为具有如此结构的陶瓷电路基板10a、10b，能够使用例如DCB(Direct Copper Bonding：直接铜键合衬底)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。陶瓷电路基板10a、10b能够经由电路图案14a和电路图案13b、以及绝缘板11a、11b和金属板12a、12b而使由半导体元件21a、21b、21c、21d和半导体元件22a、22b、22c、22d产生的热量传导到散热板30一侧。
散热板30由导热性优良的例如铝、铁、银、铜、或至少包括其中一种的合金构成。另外，为了提高耐腐蚀性，例如，可以通过电镀处理等而将镍等材料形成在散热板30的表面。具体而言，除镍之外，也有镍-磷合金、镍-硼合金等。应予说明，也能够经由焊料或银料等而将冷却器(省略图示)安装在该散热板30的背面侧从而使散热性提高。该情况下的冷却器由例如导热性优良的铝、铁、银、铜、或至少包括其中一种的合金等构成。另外，作为冷却器，能够适用冷却片、或由多个冷却片构成的散热器以及利用水冷的冷却装置等。另外，可以与这样的冷却器一体地构成。在该情况下，散热板30由导热性优良的铝、铁、银、铜、或至少包括其中一种的合金构成。而且，为了使耐腐蚀性提高，可以通过电镀处理等而将镍等材料形成在与冷却器一体化的散热板30的表面。具体而言，除镍之外，有镍-磷合金、镍-硼合金等。
壳体40形成四面环绕的箱状，并且具有构成收纳区44的侧壁部41。另外，在四面环绕的侧壁部41中的、对置的侧壁部41的收纳区44侧形成有阶梯部42a、42b。另外，在形成有阶梯部42a、42b的侧壁部41的开口侧的端部形成有端子配置部43a、43b、43c、43d。此外，壳体40具备配置在阶梯部42a上的内部端子部45a、以及配置在端子配置部43a上的外部端子部46a。外部端子部46a与内部端子部45a在侧壁部41内电连接。壳体40具备配置在阶梯部42a上的内部端子部45b、以及配置在端子配置部43b上的外部端子部46b。外部端子部46b与内部端子部45b在侧壁部41内电连接。此外，壳体40具备配置在阶梯部42b上的内部端子部45c、以及配置在端子配置部43c、43d上的外部端子部46c、46d。外部端子部46c、46d与内部端子部45c在侧壁部41内电连接。另外，内部端子部45a与电路图案14a经由导线52a而电连接。内部端子部45b与电路图案15a经由导线52c而电连接。内部端子部45c与电路图案13b经由导线52b而电连接。因此，在外部端子部46a连接正极，在外部端子部46b连接负极，从而从外部端子部46c、46d获得输出。应予说明，在壳体40的侧壁部41具备未图示的被输入控制信号的控制端子。从该控制端子分别与电路图案16a、15b电连接。这样的壳体40例如通过利用了热塑性树脂的注塑成型而构成。作为这样的树脂，有聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二脂(PBS)树脂、聚酰胺(PA)树脂、或者、丙烯腈-丁二烯-苯乙烯共聚物(ABS)树脂等。
应予说明，虽然没有图示，但是在上述壳体40的收纳区44填充密封材料，从而收纳区44内的半导体元件21a、21b、21c、21d、半导体元件22a、22b、22c、22d、导线52a、52b、52c与陶瓷电路基板10a、10b这样的结构被密封。密封材料由例如马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固化性树脂构成。另外，密封材料可以由硅胶构成。另外，在上述半导体装置60内所使用的导线51a、51b、52a、52b、52c(以及省略符号的导线)由导电性优良的铝、铜、或至少包括其中一种的合金等构成。另外，优选这些导线的直径是100μm以上且1mm以下。
接下来，利用图3对陶瓷电路基板10a所包含的电路图案13a、14a、15a、16a以及陶瓷电路基板10b所包含的电路图案13b、14b、15b进行说明。图3是实施方式的陶瓷电路基板的一例的俯视图。应予说明，图3所示的陶瓷电路基板10a、10b包含在图1和图2所示的半导体装置60中，并示出陶瓷电路基板10a、10b的俯视图。
在陶瓷电路基板10a中，如上所述，电路图案13a、14a、15a、16a配置在绝缘板11a上。特别地，电路图案13a具有导通区13a1、以及经由(利用虚线所示的)连通部13a2与导通区13a1连通的布线区13a3。导通区13a1是经由导线(省略附图标记)与半导体元件21a、21b、21c、21d电连接，并且使电流与半导体元件21a、21b、21c、21d导通的区域。布线区13a3是连接有使电流向电路图案13b导通的导线51a的区域。电路图案13a的布线区13a3比导通区13a1宽，布线区13a3相对于导通区13a1垂直地延伸。另外，电路图案15a具有导通区15a1、以及经由(利用虚线所示的)连通部15a2与导通区15a1连通的布线区15a3。电路图案15a的布线区15a3比导通区15a1宽，布线区15a3相对于导通区15a1垂直地延伸。应予说明，电路图案14a包括配置有半导体元件21a、21b、21c、21d的元件配置区14a1、14a2。
在陶瓷电路基板10b中，如上所述，电路图案13b、14b、15b配置在绝缘板11b上。特别地，电路图案13b具有导通区13b1、以及经由(利用虚线所示的)连通部13b2与导通区13b1连通且与布线区13a3分离预定间隔地相对的布线区13b3。导通区13b1是配置有半导体元件22a、22b、22c、22d，并且使电流与半导体元件22a、22b、22c、22d导通的区域。布线区13b3是连接有使电流与其他电路图案13a导通的导线51a的区域。电路图案13b的布线区13b3比连通部13b2宽，布线区13b3相对于连通部13b2垂直地延伸。即，导通区13a1、13b1隔着布线区13a3、13b3而分别向相反侧延伸。
另外，连通部13b2在其侧部的、至少从导线51a的布线方向W1观察时连通部13a2与导通区13b1重叠的部分形成有切口部13b4。此外，切口部13b4从布线区13a3的延伸方向的相反侧的侧部起，在从导线51a的布线方向W1观察时形成为连通部13a2的宽度以上。此处，导线51a的布线方向W1是指由陶瓷电路基板10a中的导线51a的连接点与陶瓷电路基板10b中的导线51a的连接点这两个连接点形成的方向。在多个导线51a中布线方向W1不同的情况下，是指这些布线方向W1的平均的方向。同样地，在利用导线52a、52b连接陶瓷电路基板10a、10b与壳体40的情况下，也是指由两个连接点形成的方向。另外，即使针对引线框架和/或带体等布线部件，也是指各两个连接点的平均的方向。例如，在图3的情况下，以使连通部13a2、13b2的宽度相等的方式形成切口部13b4。应予说明，在导通区13b1包括配置有半导体元件22a、22b、22c、22d的元件配置区13b5、13b6。另外，电路图案14b具有导通区14b1、经由(利用虚线所示的)连通部14b2与导通区14b1连通且与布线区15a3分离预定间隔地相对的布线区14b3。电路图案14b的布线区14b3比导通区14b1宽，布线区14b3相对于导通区14b1垂直地延伸。即，导通区15a1、14b1隔着布线区15a3、14b3而分别向相反侧延伸。
应予说明，在这样的陶瓷电路基板10a的电路图案13a、15a的导通区13a1、15a1可以根据需要而电连接外部端子部。同样地，在陶瓷电路基板10b的电路图案13b、14b的导通区13b1、14b1也可以根据需要而电连接外部端子部。
另外，如图1所示，在陶瓷电路基板10a、10b之间，电路图案13a的布线区13a3与电路图案13b的布线区13b3被导线51a(在图3中省略图示)连接。另外，电路图案15a的布线区15a3与电路图案14b的布线区14b3被导线51b(在图3中省略图示)连接。此时，在从导线51a的布线方向W1观察时，电路图案13a的连通部13a2与电路图案13b的连通部13b2分离(距离D1)。另外，在从导线51b的布线方向W2观察时，电路图案15a的连通部15a2与电路图案14b的连通部14b2分离(距离D2)。在此，示出了布线区13a3、15a3、13b3、14b3是连接有使陶瓷电路基板10a、10b的电路图案13a、13b、14b、15a之间导通的导线51a、51b的区域的情况的例子。布线区不仅如此，例如，也可以是连接有对陶瓷电路基板10a、10b的电路图案14a、15a、13b与壳体40的内部端子部45a、45b、45c进行布线的导线52a、52b、52c的区域。另外，导线51a、51b、52a、52b、52c只要是布线部件即可，例如，也可以是引线框架和/或带体。
由此，进行使利用导线51a、51b进行电连接后的陶瓷电路基板10a、10b导通时的表面温度分布的计测。应予说明，准备多个作为此时计测对象的试样。首先，以下，利用图4，对作为比较对象的参考例的试样进行说明。图4是参考例的陶瓷电路基板的试样的俯视图。应予说明，图4所示的参考例的试样70在与半导体装置60相同的结构上标注相同的符号。在该参考例中，陶瓷电路基板110b的电路图案113b具有导通区13b1、以及经由(利用虚线所示的)连通部113b2与导通区13b1连通的布线区13b3。即，在连通部113b2与连通部13b2不同地，不形成切口部13b4。
另外，电路图案13a的布线区13a3与电路图案113b的布线区13b3通过导线51a而电连接。电路图案15a的布线区15a3与电路图案14b的布线区14b3通过导线51b而电连接。此外，电路图案14a的元件配置区14a1、14a2与电路图案13a的导通区13a1通过导线(省略附图标记)而电连接。另外，电路图案113b的元件配置区13b5、13b6与电路图案14b的导通区14b1通过导线(省略附图标记)而电连接。
在具有这样的结构的试样70中，从陶瓷电路基板10a的电路图案14a、15a(的连接有导线52a、52c的区域(图1))输入1000A的电流。而且，使电流从陶瓷电路基板110b的电路图案113b(与图1的电路图案13b的连接有导线52b的区域对应的位置)输出。对如此使电流循环时的电路图案13a、113b和导线51a的表面温度分布进行解析。另外，在该试样70中，被输入到电路图案14a的电流在电路图案13a中沿导通路径Ia1导通而流入到导线51。然后，来自导线51a的电流沿导通路径Ib1在电路图案113b中导通。另外，被输入到电路图案14b的电流在电路图案14b中沿导通路径Ib2导通而流入到导线51b。然后，来自导线51b的电流沿导通路径Ia2在电路图案15a中导通。
接下来，利用图5对使这样的试样70导通时的电路图案13a、113b和导线51a的上升温度的分布进行说明。应予说明，上升温度是指，从使电流导通于试样70时的温度减去不使电流导通时的温度而得的温度。图5是示出参考例的陶瓷电路基板的试样的主要部分的表面的上升温度分布的图。应予说明，在图5中，表示出计测对象的电路图案13a、113b和导线51a的上升温度的解析结果。另外，在图5中记载的等值线表示上升温度的分布。另外，针对导线51a，为了便于表现上升温度的分布而利用矩形来表示。
根据图5的表面温度分布，解析出在导线51a的靠近连通部13a2一侧(图5中的下侧)的等值线的区域Ta1中最高的上升温度(110℃)。另外，上升温度随着远离该区域Ta1而下降。这是如图4所说明的那样，电流沿导通路径Ia1在电路图案13a中导通。即，在电流从导通区13a1经由连通部13a2而流入到布线区13a3时导通方向90度转弯而将布线区13a3(向图5中的上方)导通。因此，考虑到在电路图案13a中，转弯部分的内侧的温度变高。然后，在布线区13a3导通的电流向导线51a流出。然后，从导线51a流入的电流沿导通路径Ib1而在电路图案113b中导通。从导通区13a1起经由导线51a直到导通区13b1为止的导通路径的图5中的下侧部分比上侧部分短。因此，导线51a的图5中的下侧部分的电流比上侧部分的电流的流量多。另外，认为电路图案113b的导通区13b1的图5中的下侧部分的电流流量也多，并且温度高。
由此，供电流导通的电路图案13a、113b是不对称的，因此在此处导通的电流的导通路径Ia1、Ib1也是不对称的。因此，在导线51a中导致发热位置偏移。应予说明，后面会对与电路图案15a、14b和导线51b相关的表面温度分布的进行说明。另外，实际上，使预定的电流导通而利用热象仪对这样的试样70进行了观察。其结果可知，导线51a的温度最高的部位的温度是270℃左右，正在发生异常过热。即，导线51a的图5中的下侧部分的电流比上侧部分的电流的流量多。另外，导线51a除与布线区13a3、13b3的接合部位以外，都与陶瓷电路基板10a、10b分离，因此难以冷却。因此，认为在导线51a的靠近连通部13a2一侧的区域Ta1发生了异常过热。如上所述，发明者们发现了由于电路图案13a、113b的形状所引起的电流路径长度的偏差而促使作为导线51a的布线部件的异常过热。特别是，电流向短的电流路径的部分集中，因布线部件的电阻所带来的损失而发生异常过热。
接下来，利用图6，对与半导体装置60的陶瓷电路基板10a、10b相关的试样进行说明。图6是实施方式的陶瓷电路基板的试样的俯视图。应予说明，图6所示的半导体装置60的陶瓷电路基板10a、10b的试样80设置有电路图案13b来代替试样70的电路图案113b。陶瓷电路基板10b的电路图案13b具有导通区13b1、以及经由形成有切口部13b4而构成的连通部13b2与导通区13b1连通的布线区13b3。其他的结构、表面温度分布的解析与试样70的情况相同。在这样的试样80中，被输入到电路图案14a的电流沿导通路径Ia1在电路图案13a中流入到导线51a。然后，由于在电路图案13b形成有切口部13b4，所以来自导线51a的电流按照布线区13b3、连通部13b2、导通区13b1的顺序沿导通路径Ib3在电路图案13b中导通。另外，被输入到电路图案14b的电流沿导通路径Ib2在电路图案14b中导通而流入到导线51b。然后，来自导线51b的电流沿导通路径Ia2在电路图案15a中导通。
接下来，利用图7对使这样的试样80导通时的电路图案13a、13b和导线51a的上升温度的分布进行说明。应予说明，上升温度是指，从使试样80导通电流时的温度减去不使电流导通时的温度而得的温度。图7是示出实施方式的陶瓷电路基板的试样的主要部分的表面的上升温度分布的图。应予说明，在图7中，表示计测对象的电路图案13a、13b和导线51a的上升温度的解析结果。另外，图7中记载的等值线表示上升温度的分布。另外，在该情况下，为了便于表现上升温度的分布，也利用矩形来表示导线51a。
根据图7，导线51a的靠近连通部13a2一侧(图7中的下侧)的等值线的区域Ta1与导线51a的靠近连通部13b2一侧(图7中的上侧)的区域Tb1是相同温度，是最高的上升温度(80℃)。在导线51a中，温度上升随着远离区域Ta1、Tb1而下降。而且，与没有形成切口部13b4的情况(试样70)相比，表面的上升温度的偏差小。
在试样80的电路图案13b中，由于形成有切口部13b4而构成连通部13b2，所以在从导线51a的布线方向观察时连通部13a2与连通部13b2分离。即，电路图案13a中的导通路径Ia1与电路图案13b中的导通路径Ib3(相对于导线51a的中心)呈点对称。因此，与没有形成切口部13b4的情况(试样70)相比，从导通区13a1起经由导线51a直到导通区13b1为止的导通路径的长度的偏差更小。因此，在导线51a中，电流容易均等地流通。因此，认为抑制了导线51a的温度的偏差。另外，实际上，使预定的电流导通而利用热象仪对这样的试样80进行了观察。其结果可知，温度最高的部位的温度低于250℃，没有发生异常过热。即，发明者们发现了，由于在从导线51a的布线方向观察时使连通部13a2与连通部13b2分离，所以抑制因电路图案13a、13b的形状而导致的电流路径长度的偏差，使作为导线51a的布线部件的电流变得均等，其结果是，防止异常过热的发生。
另外，电路图案15a、14b虽然没有进行上述那样的表面的上升温度的解析，但是也是相对于导线51b的区域的中心呈点对称的形状，在从导线51b的布线方向观察时连通部15a2与连通部14b2分离。因此，与电路图案13a、13b同样地，导通路径Ia2、Ib2是对称的。即，认为即使在该情况下，从导通区14b1起经由导线51b直到导通区15a1为止的导通路径的长度的偏差也变小。由此，认为也抑制了导线51b的温度的偏差。因此，在将耐热温度为250℃左右的硅胶用于半导体装置60的壳体40内的密封的情况下，将电连接陶瓷电路基板10a、10b的导线51a、51b的温度抑制得低于250℃。因此，能够防止硅胶的劣化等，而能够抑制半导体装置60的可靠性的降低。
接下来，利用图8对在试样80的电路图案15a的导通区15a1形成有接地线53的试样进行说明。图8是实施方式的陶瓷电路基板的其他试样的俯视图。应予说明，图8所示的试样85是以利用接地线53将试样80的电路图案15a的导通区15a1的表面的至少两点之间进行电连接的方式形成有多个的半导体装置。其他的结构、表面温度分布的解析与试样80的情况相同。应予说明，在试样85中，列举将接地线53形成在电路图案15a的导通区15a1的情况进行说明。接地线53由导电性优良的铝、铜、或至少包括其中的一种的合金等构成。另外，优选这些导线的直径是100μm以上且1mm以下。接地线53能够由引线键合装置而形成。这样的接地线53不限于该情况，也可以根据电路图案的形状、大小而适当地形成在电路图案上。
由于这样的试样85是与试样80相同的电路图案，所以表面的上升温度分布与图7所示的试样80的上升温度分布相同。另外，利用测试仪来计测试样80、85的内部电阻。应予说明，试样80、85的各内部电阻是从壳体40的内部端子部45a直到内部端子部45b为止的、除半导体元件21a、21b、21c、21d和半导体元件22a、22b、22c、22d以外的电阻的合计。其结果是，试样85的内部电阻是图6所示的试样80的内部电阻的82％。认为这是因为在电路图案15a的导通区15a1形成有接地线53，所以能够使导通区15a1和接地线53导通，并且能够实现内部电阻的降低。由于能够如此降低内部电阻，所以与试样80的情况相比，能够抑制因半导体装置60内的导通而引起的发热，能够进一步抑制半导体装置60的可靠性的降低。
接下来，利用图9和图10对图6所示那样地能够抑制随着导通而导致的发热的偏差的电路图案的变形例进行说明。图9和图10是示出实施方式的陶瓷电路基板的电路图案的变形例的图。应予说明，图9示出通过形成切口部从而使一对电路图案的电流的导通路径对称的情况(对应于电路图案13a、13b)。图10示出基于形状而使一对电路图案的电流的导通路径对称的情况(对应于电路图案15a、14b)。另外，在图9和图10中，也对与半导体装置60相同的结构标注相同的符号。图9的(A)是在图6中，电路图案13b侧向图中的上方错位的情况。图9的(B)是在图9的(A)中，进一步使导通区13b1和连通部13b2带有与导线51a的布线方向平行那样的倾斜度的情况。图9的(C)的电路图案23a、23b通过导线51a而电连接。电路图案23a具有导通区23a1、以及经由连通部23a2而在中央部与导通区23a1连通的布线区23a3。电路图案23b具有导通区23b1、以及经由在中央部形成有切口部23b4而构成的一对连通部23b2与导通区23b1连通的布线区23b3。另外，图10的(A)是在图6中，使电路图案14b侧向图中的上方错位的情况。图10的(B)是在图6中，仅使电路图案14b的导通区14b1向图中的上方错位的情况。并且，图10的(C)是在图10的(B)中，使电路图案14b侧向图中的上方错位的情况。
由此，图9的(A)、(B)都形成有切口部13b4，从而在从导线51a的布线方向观察时电路图案13a的连通部13a2与电路图案13b的连通部13b2分离。在图9的(C)中，也形成有切口部23b4，从而在从导线51a的布线方向观察时电路图案23a的连通部23a2与电路图案23b的连通部23b2分离。另外，在图10中，在从导线51b的布线方向观察时电路图案15a的连通部15a2与电路图案14b的连通部14b2都分离。因此，电路图案13a、15a与电路图案13b、14b中的电流的导通路径相对于导线51a、51b的中心而成为点对称。另外，电路图案23a与电路图案23b中的电流的导通路径相对于导线51a的布线方向而成为线对称。由此，防止电路图案13a、23a、15a与电路图案13b、23b、14b的发热的偏移并且减低内部电阻。因此，抑制了导线51a、51b的温度上升。
接下来，利用图11和图12对作为参考例的陶瓷电路基板的电路图案的变形例进行说明。图11和图12是示出参考例的陶瓷电路基板的电路图案的变形例的图。应予说明，图11示出通过形成切口部而使一对电路图案中的电流的导通路径对称的情况。图12示出基于形状而使一对电路图案的电流的导通路径对称的情况。另外，在图11和图12中，仅表示陶瓷电路基板的电路图案。
在图11中，电路图案80a、80b通过导线51a而电连接。电路图案80a具有导通区80a1、以及经由连通部80a2与导通区80a1连通的布线区80a3。电路图案80b具有导通区80b1、以及经由形成有切口部80b4而构成的连通部80b2与导通区80b1连通的布线区80b3。在电路图案80b中，切口部80b4的切口浅，在从导线51a的布线方向观察时电路图案80a的连通部80a2与电路图案80b的连通部80b2没有分离而重叠。因为若使电流从电路图案80a导通到电路图案80b，则在从导线51a的布线方向观察时连通部80a2与连通部80b2有重叠部分，所以电路图案80a、80b的导通路径不对称。因此，电路图案80a、80b的发热部位产生偏差，在内部内阻也不降低的情况下，有可能导致导线51a的温度上升。
另外，在图12的(A)中，电路图案81a、81b通过导线51b而电连接。电路图案81a具有导通区81a1、以及经由连通部81a2与导通区81a1连通的布线区81a3。电路图案81b具有导通区81b1、以及经由连通部81b2与导通区81b1连通的布线区81b3。在该情况下，在从导线51b的布线方向观察时电路图案81a的连通部81a2与电路图案81b的连通部81b2也没有分离而重叠。若使电流从电路图案81a导通到电路图案81b，则在从导线51b的布线方向观察时连通部81a2与连通部81b2有重叠部分，因此电路图案81a、81b的导通路径不对称。因此，电路图案81a、81b的发热部位产生偏差，在内部内阻也不降低的情况下，有可能导致导线51b的温度上升。
另外，在图12的(B)中，电路图案82a、82b通过导线51b而电连接。电路图案82a具有导通区82a1、以及经由连通部82a2与导通区82a1连通的布线区82a3。电路图案82b具有导通区82b1、以及经由连通部82b2与导通区82b1连通的布线区82b3。在该情况下，在从导线51b的布线方向观察时电路图案82a的连通部82a2与电路图案82b的连通部82b2也相对地配置。例如，若使电流从电路图案82a导通到电路图案82b，则电流从导通区82a1导通到布线区82a3而从导线51b流入到布线区82b3。此时，有可能导致连通部82b2的图中的上方的温度上升。由此，电路图案82a、82b的发热部位产生偏差，在内部内阻也不降低的情况下，有可能导致导线51b的温度上升。
在图12的(C)中，电路图案83a、83b也通过导线51b而电连接。电路图案83a具有导通区83a1、以及经由连通部83a2与导通区83a1连通的布线区83a3。电路图案83b具有导通区83b1、以及经由连通部83b2与导通区83b1连通的布线区83b3。在该情况下，在从导线51b的布线方向观察时电路图案83a的连通部83a2与电路图案83b的连通部83b2也相对地配置。例如，若使电流从电路图案83a导通到电路图案83b，则电流从导通区83a1(以分流的方式)导通到布线区83a3，而从导线51b流入到布线区83b3。此时，有可能导致连通部83b2的两端(图中的上下方向)的温度上升。由此，电路图案83a、83b的发热部位产生偏差，在内部内阻也不降低的情况下，有可能导致导线51b的温度上升。
上述半导体装置60具有电路图案13a、15a，该电路图案13a、15a具有导通区13a1、15a1、以及经由连通部13a2、15a2而与导通区13a1、15a1连通的布线区13a3、15a3。另外，上述半导体装置60具有电路图案13b、14b，该电路图案13b、14b具有导通区13b1、14b1、以及经由连通部13b2、14b2而与导通区13b1、14b1连通并且与布线区13a3、15a3分离预定间隔地相对的布线区13b3、14b3。而且，具备将布线区13a3、15a3与布线区13b3、14b3电连接的导线51a、51b。此时，在从导线51a、51b的布线方向观察时连通部13a2、15a2与连通部13b2、14b2分离。由此，电路图案13a、15a中的导通路径与电路图案13b、14b中的导通路径(相对于导线51a、51b的中心)点对称。因此，由于导线51a、51b的电流的偏差降低，所以导线51a、51b的温度的上升得以抑制。因此，半导体装置60能够防止因发热而导致的损伤等的发生，并且能够抑制可靠性的降低。应予说明，在本实施方式中，控制半导体装置60内的、针对电路图案13a、13b和电路图案15a、14b的导通路径，从而抑制导线51a、51b的温度的上升。不限于该电路图案13a、13b和电路图案15a、14b。例如，即使在如利用布线部件将一对引线框架那样的导电部电连接的情况下，也能够针对该一对导电部，如本实施方式的电路图案13a、13b和电路图案15a、14b那样地控制导通路径。
上述内容仅示出本发明的原理。此外，对本领域技术人员而言能够进行多种变形、改变，本发明不限于上述所示、说明的准确的结构以及应用例，对应的所有的变形例和等效方案都被看作权利要求书以及基于该等效物的本发明的范围。

Claims (29)

1.一种半导体装置，其特征在于，具备：
第一导电部，其具有第一导通区、以及经由第一连通部与所述第一导通区连通的第一布线区；
第二导电部，其具有第二导通区、以及经由第二连通部与所述第二导通区连通并且与所述第一布线区以分离预定间隔的方式对置的第二布线区；以及
布线部件，其将所述第一布线区与所述第二布线区电连接，
在从所述布线部件的布线方向观察时，所述第一连通部与所述第二连通部分离，
在所述第一导电部，所述第一布线区相对于所述第一导通区垂直地延伸。
2.一种半导体装置，其特征在于，
第一导电部，其具有第一导通区、以及经由第一连通部与所述第一导通区连通的第一布线区；
第二导电部，其具有第二导通区、以及经由第二连通部与所述第二导通区连通并且与所述第一布线区以分离预定间隔的方式对置的第二布线区；以及
布线部件，其将所述第一布线区与所述第二布线区电连接，
在从所述布线部件的布线方向观察时，所述第一连通部与所述第二连通部分离，
所述第一导电部的所述第一布线区比所述第一导通区宽，
所述第二导电部的所述第二布线区比所述第二导通区宽。
3.根据权利要求1所述的半导体装置，其特征在于，
在所述第二导电部，所述第二布线区相对于所述第二连通部垂直地延伸，
所述第一导通区与所述第二导通区隔着所述第一布线区和所述第二布线区而分别向相反侧延伸。
4.一种半导体装置，其特征在于，
第一导电部，其具有第一导通区、以及经由第一连通部与所述第一导通区连通的第一布线区；
第二导电部，其具有第二导通区、以及经由第二连通部与所述第二导通区连通并且与所述第一布线区以分离预定间隔的方式对置的第二布线区；以及
布线部件，其将所述第一布线区与所述第二布线区电连接，
在从所述布线部件的布线方向观察时，所述第一连通部与所述第二连通部分离，
在所述第一导电部，所述第一布线区比所述第一导通区宽，
在所述第二导电部，所述第二连通部在其侧部的、至少在从所述布线部件的布线方向观察时所述第一连通部与所述第二导通区重叠的部分形成有切口部。
5.根据权利要求4所述的半导体装置，其特征在于，
在所述第一导电部，所述第一布线区相对于所述第一导通区垂直地延伸，
在所述第二导电部，所述切口部从所述第一布线区的延伸方向的相反侧的侧部起，在从所述布线部件的布线方向观察时形成为所述第一连通部的宽度以上。
6.一种半导体装置，其特征在于，
第一导电部，其具有第一导通区、以及经由第一连通部与所述第一导通区连通的第一布线区；
第二导电部，其具有第二导通区、以及经由第二连通部与所述第二导通区连通并且与所述第一布线区以分离预定间隔的方式对置的第二布线区；以及
布线部件，其将所述第一布线区与所述第二布线区电连接，
在从所述布线部件的布线方向观察时，所述第一连通部与所述第二连通部分离，
所述第一导电部从所述第一连通部向任意方向延伸出所述第一布线区，
所述第二导电部从所述第二连通部向所述任意方向的相反方向延伸出所述第二布线区。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一连通部位于所述第一布线区的端部，
所述第二连通部与所述第一连通部分离而位于所述第二布线区的与所述第一连通部相反一侧的端部。
8.根据权利要求6所述的半导体装置，其特征在于，
所述第一导电部以使所述第一导通区经由所述第一连通部与所述第一布线区连通的方式形成为L字形状，
所述第二导电部在所述第二导电部的所述第二导通区的侧部形成有沿所述布线方向与所述第一导电部对置的切口部。
9.根据权利要求6所述的半导体装置，其特征在于，
所述第一导电部和所述第二导电部以分别形成为L字形状，并且成为点对称的方式配置。
10.根据权利要求5所述的半导体装置，其特征在于，
所述第一导电部以使所述第一导通区经由所述第一连通部与所述第一布线区连通的方式形成为T字形状，
所述第二导电部形成有呈带状并与所述第一连通部对置且宽度比所述第一连通部的宽度宽的所述切口部，所述第二布线区经由所述第二连通部与所述切口部的两侧部连通。
11.根据权利要求1所述的半导体装置，其特征在于，
所述第一连通部的宽度与所述第二连通部的宽度相等。
12.根据权利要求1所述的半导体装置，其特征在于，
所述布线部件是多条导线、引线框架或带体。
13.根据权利要求1所述的半导体装置，其特征在于，
在所述第一导通区和所述第二导通区中的至少一者配置有半导体元件。
14.根据权利要求1所述的半导体装置，其特征在于，
在所述第一导通区和所述第二导通区中的至少一者电连接有外部端子部。
15.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置形成有将所述第一导通区和所述第二导通区中的至少一者的表面上的至少两点之间电连接的其他的布线部件。
16.一种半导体装置，其特征在于，具备：
作为电路图案的第一导电部，其一体地具有第一导通区、以及经由第一连通部与所述第一导通区连通的第一布线区；
作为电路图案的第二导电部，其一体地具有第二导通区、以及经由第二连通部与所述第二导通区连通并且与所述第一布线区以分离预定间隔的方式对置的第二布线区；以及
布线部件，其将所述第一布线区与所述第二布线区电连接，并且是多条导线、引线框架或带体，
在从所述布线部件的布线方向观察时，所述第一连通部与所述第二连通部分离，
在所述第一导电部，所述第一布线区相对于所述第一导通区垂直地延伸。
17.根据权利要求16所述的半导体装置，其特征在于，
所述第一导电部的所述第一布线区比所述第一导通区宽，
所述第二导电部的所述第二布线区比所述第二导通区宽。
18.根据权利要求17所述的半导体装置，其特征在于，
在所述第二导电部，所述第二布线区相对于所述第二连通部垂直地延伸，
所述第一导通区与所述第二导通区隔着所述第一布线区和所述第二布线区而分别向相反侧延伸。
19.根据权利要求16所述的半导体装置，其特征在于，
在所述第一导电部，所述第一布线区比所述第一导通区宽，
在所述第二导电部，所述第二连通部在其侧部的、至少在从所述布线部件的布线方向观察时所述第一连通部与所述第二导通区重叠的部分形成有切口部。
20.根据权利要求19所述的半导体装置，其特征在于，
在所述第一导电部，所述第一布线区相对于所述第一导通区垂直地延伸，
在所述第二导电部，所述切口部从所述第一布线区的延伸方向的相反侧的侧部起，在从所述布线部件的布线方向观察时形成为所述第一连通部的宽度以上。
21.根据权利要求16所述的半导体装置，其特征在于，
所述第一导电部从所述第一连通部向任意方向延伸出所述第一布线区，
所述第二导电部从所述第二连通部向所述任意方向的相反方向延伸出所述第二布线区。
22.根据权利要求21所述的半导体装置，其特征在于，
所述第一连通部位于所述第一布线区的端部，
所述第二连通部与所述第一连通部分离而位于所述第二布线区的与所述第一连通部相反一侧的端部。
23.根据权利要求21所述的半导体装置，其特征在于，
所述第一导电部以使所述第一导通区经由所述第一连通部与所述第一布线区连通的方式形成为L字形状，
所述第二导电部在所述第二导电部的所述第二导通区的侧部形成有沿所述布线方向与所述第一导电部对置的切口部。
24.根据权利要求21所述的半导体装置，其特征在于，
所述第一导电部和所述第二导电部以分别形成为L字形状，并且成为点对称的方式配置。
25.根据权利要求20所述的半导体装置，其特征在于，
所述第一导电部以使所述第一导通区经由所述第一连通部与所述第一布线区连通的方式形成为T字形状，
所述第二导电部形成有呈带状并与所述第一连通部对置且宽度比所述第一连通部的宽度宽的所述切口部，所述第二布线区经由所述第二连通部与所述切口部的两侧部连通。
26.根据权利要求16所述的半导体装置，其特征在于，
所述第一连通部的宽度与所述第二连通部的宽度相等。
27.根据权利要求16所述的半导体装置，其特征在于，
在所述第一导通区和所述第二导通区中的至少一者配置有半导体元件。
28.根据权利要求16所述的半导体装置，其特征在于，
在所述第一导通区和所述第二导通区中的至少一者电连接有外部端子部。
29.根据权利要求16所述的半导体装置，其特征在于，
所述半导体装置形成有将所述第一导通区和所述第二导通区中的至少一者的表面上的至少两点之间电连接的其他的布线部件。
CN201980006085.5A 2018-06-06 2019-04-25 半导体装置 Active CN111418049B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-108437 2018-06-06
JP2018108437 2018-06-06
PCT/JP2019/017626 WO2019235097A1 (ja) 2018-06-06 2019-04-25 半導体装置

Publications (2)

Publication Number Publication Date
CN111418049A CN111418049A (zh) 2020-07-14
CN111418049B true CN111418049B (zh) 2023-12-08

Family

ID=68769999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980006085.5A Active CN111418049B (zh) 2018-06-06 2019-04-25 半导体装置

Country Status (5)

Country Link
US (1) US11177190B2 (zh)
JP (1) JP6888742B2 (zh)
CN (1) CN111418049B (zh)
DE (1) DE112019000169T5 (zh)
WO (1) WO2019235097A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3958306A1 (de) 2020-08-19 2022-02-23 Siemens Aktiengesellschaft Leistungsmodul mit mindestens zwei auf einem substrat kontaktierten leistungshalbleiteranordnungen
CN113707643A (zh) * 2021-08-30 2021-11-26 中国振华集团永光电子有限公司（国营第八七三厂） 一种高集成高可靠igbt功率模块及其制造方法
WO2023053823A1 (ja) * 2021-09-29 2023-04-06 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170087A (zh) * 2012-06-13 2014-11-26 富士电机株式会社 半导体装置
CN104488078A (zh) * 2012-07-19 2015-04-01 三菱电机株式会社 功率用半导体模块
CN107046009A (zh) * 2016-02-05 2017-08-15 富士电机株式会社 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228839B2 (ja) 1994-09-07 2001-11-12 株式会社日立製作所 電力用半導体装置
JP3222341B2 (ja) 1995-01-11 2001-10-29 株式会社日立製作所 半導体モジュール
US5956231A (en) 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
JP2001094035A (ja) 1999-09-27 2001-04-06 Toshiba Corp 半導体装置
US20120153444A1 (en) 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
EP2444999A4 (en) * 2009-06-18 2012-11-14 Rohm Co Ltd SEMICONDUCTOR DEVICE
JP5177174B2 (ja) * 2010-05-24 2013-04-03 三菱電機株式会社 半導体装置
JP5429413B2 (ja) 2013-01-09 2014-02-26 三菱電機株式会社 半導体装置
JP5905622B2 (ja) * 2015-04-13 2016-04-20 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170087A (zh) * 2012-06-13 2014-11-26 富士电机株式会社 半导体装置
CN104488078A (zh) * 2012-07-19 2015-04-01 三菱电机株式会社 功率用半导体模块
CN107046009A (zh) * 2016-02-05 2017-08-15 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20200286807A1 (en) 2020-09-10
JP6888742B2 (ja) 2021-06-16
JPWO2019235097A1 (ja) 2020-12-17
US11177190B2 (en) 2021-11-16
WO2019235097A1 (ja) 2019-12-12
CN111418049A (zh) 2020-07-14
DE112019000169T5 (de) 2020-08-20

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7247929B2 (en) Molded semiconductor device with heat conducting members
CN111418049B (zh) 半导体装置
CN106952897B (zh) 半导体装置及其制造方法
KR102156867B1 (ko) 반도체 장치
JP6308300B2 (ja) 半導体装置
US9159715B2 (en) Miniaturized semiconductor device
US11456244B2 (en) Semiconductor device
JP2006253516A (ja) パワー半導体装置
JP2013123014A (ja) 半導体装置
US10163752B2 (en) Semiconductor device
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
EP2178117A1 (en) Power semiconductor module with double side cooling
JP7070661B2 (ja) 半導体装置
KR101216896B1 (ko) 파워 모듈
CN116072624A (zh) 半导体装置
JP5558405B2 (ja) 半導体装置
US11521925B2 (en) Semiconductor module
JP7131708B2 (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP7218806B2 (ja) 半導体装置
JP7035868B2 (ja) 半導体装置
CN117581361A (zh) 功率模块
JP2019140364A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant