JP3222341B2 - 半導体モジュール - Google Patents

半導体モジュール

Info

Publication number
JP3222341B2
JP3222341B2 JP00281895A JP281895A JP3222341B2 JP 3222341 B2 JP3222341 B2 JP 3222341B2 JP 00281895 A JP00281895 A JP 00281895A JP 281895 A JP281895 A JP 281895A JP 3222341 B2 JP3222341 B2 JP 3222341B2
Authority
JP
Japan
Prior art keywords
connection terminal
semiconductor
conductor pattern
side connection
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00281895A
Other languages
English (en)
Other versions
JPH08191130A (ja
Inventor
義彦 小池
隆一 斉藤
茂樹 関根
信也 小池
秀弥 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00281895A priority Critical patent/JP3222341B2/ja
Priority to DE69535775T priority patent/DE69535775D1/de
Priority to EP19950307054 priority patent/EP0706221B8/en
Priority to US08/539,075 priority patent/US5956231A/en
Priority to KR1019950034252A priority patent/KR100359051B1/ko
Publication of JPH08191130A publication Critical patent/JPH08191130A/ja
Priority to US09/385,632 priority patent/US6434008B1/en
Application granted granted Critical
Publication of JP3222341B2 publication Critical patent/JP3222341B2/ja
Priority to US10/101,463 priority patent/US20030016502A1/en
Priority to US10/665,523 priority patent/US7141741B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同種の半導体素子が複
数搭載されている半導体モジュールに関する。
【０００２】
【従来の技術】従来からIGBT(Insulated Gate Bipolar
Transistor)、ダイオード、GTO(GateTurn-Off)、トラン
ジスタ等のパワー半導体素子を絶縁容器内に密封して構
成した半導体モジュールが知られている。モジュールの
電流容量を増やす方法として、半導体素子を大面積化
する、半導体素子の並列接続数を増やす、の2種類が
ある。の方法はモジュール化した時の半導体素子の割
れや素子の歩留まりが低下する等の問題があるため、多
くの場合はのモジュール内部の半導体素子の並列接続
数を増やす方法で対応している。
【０００３】しかし、素子数を増やすと、各素子の特性
のバラツキやモジュール内の配線長の違いにより、各素
子間に流れる電流量を均一化することが難しくなる。こ
のように各素子間の電流が不均一になると、スイッチン
グ動作させた時に各素子間でオン/オフの時間がズレる
ことによるスパイクノイズが発生する、電流が集中した
素子の半田あるいは金属ワイヤが他の素子に比べて早期
に劣化する、等の問題が生じてしまう。
【０００４】このような問題を解決する半導体モジュー
ルとして、例えば、特公平6-28292号公報、特開昭61-13
9051号公報、特開昭62-150871号公報等に記載されてい
るものがある。これらの公報に半導体モジュールは、そ
の中心線を中心として、外部接続端子に接続される導体
パターンが左右対象に形成されていると共に、複数の半
導体素子が左右対称に配置されているものである。この
ように、中心線を中心として、接続端子や素子を左右対
称に配置することで、右側の素子に関する電流経路長と
左側の素子に関する電流経路長とが同じくなり、両電流
経路のインダクタンスが等しくなって、左側の素子と右
側の素子とに同量の電流を流すことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では、例えば、図19に示すように、半導体
素子数が3個の場合、各素子間に流れる電流量が不均一
になってしまうというという問題点がある。
【０００６】ここで、図19に示す半導体モジュールにつ
いて説明する。この半導体モジュールは、3つのダイオ
ード素子101,102,103と、絶縁基板106と、この絶縁基板
106上に形成されているカソード側導体パターン104及び
アノード側導体パターン105とを備えている。カソード
側導体パターン104及びアノード側導体パターン105は、
絶縁基板106の中心線116を中心として左右対称に形成さ
れている。カソード側導体パターン104及びアノード側
導体パターン105は、絶縁基板106の中心線116上が、そ
れぞれ、カソード側接続端子の接合領域201、アノード
側接続端子の接合領域203となっている。3つのダイオー
ド素子101,102,103は、絶縁基板106の中心線116を中心
として、カソード側導体パターン104上に左右対称に配
されている。
【０００７】このように、素子等を左右対称に配置する
ことで、第1ダイオード101からカソード側接続端子の接
合領域201までの電流経路804の長さ(K-1)と、第3ダイオ
ード103からカソード側接続端子の接合領域201までの電
流経路806の長さ(K-3)とが等しくなり、第1ダイオード1
01からアノード側接続端子の接合領域203までの電流経
路801の長さ(A-1)と、第3ダイオード103からアノード側
接続端子の接合領域203までの電流経路803の長さ(A-3)
とが等しくなって、第1ダイオード101と第3ダイオード1
03とには、同量の電流が流れる。しかし、第1ダイオー
ド101と第3ダイオード103との間の第2ダイオード102に
関しては、この第2ダイオード102からカソード側接続端
子の接合領域201までの電流経路805の長さ(K-2)、及び
アノード側接続端子の接合領域203までの電流経路802の
長さ(A-2)が、他の素子の経路の長さと異なってしま
い、他の素子に流れる電流量と異なってしまう。
【０００８】本発明は、このような従来の問題点につい
て着目してなされたもので、1台のモジュール内部で電
気的に並列に接続された各素子間の電流通電量のバラン
スを確保することができる半導体モジュールを提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
の半導体モジュールは、絶縁材で形成された基板と、該
絶縁基板上に配される複数の半導体素子と、外部機器と
電気的に接続される外部接続端子と、該絶縁基板上に形
成され、該外部接続端子が接合されると共に複数の該半
導体素子の電極と電気的に並列接続され、該外部接続端
子から複数の該半導体素子の電極までの電流経路となる
導体パターンとを備え、前記導体パターンは、前記絶縁
基板の特定の仮想線を中心として対象に形成されている
と共に、該仮想線上又は該仮想線を中心として対象な複
数の位置が前記外部接続端子の接合領域となり、複数の
前記半導体素子のうち、それぞれの端子から該接合領域
までの距離が他の半導体素子よりも短くなる半導体素子
と該接合領域との間が切欠かれ、この間を流れる電流を
迂回させて、複数の該半導体素子毎の各電流経路の長さ
をほぼ同じにする電流迂回部が形成されていることを特
徴とするものである。なお、半導体素子の電極から外部
接続端子の接合領域までの距離は、一の半導体素子に複
数の電極がある場合又は一定の広がりを持った電極があ
る場合には、該接合領域までの平均距離とする。
【００１０】
【００１１】
【作用】従来技術において述べたように、ある仮想線を
中心として、導体パターンを対象に形成すると共に、複
数の半導体素子を対称に配置することで、右側の素子に
関する電流経路長と左側の素子に関する電流経路長とが
同じくなり、両電流経路のインダクタンスが等しくなっ
て、左側の素子と右側の素子とに同量の電流を流すこと
ができる。しかし、複数の半導体素子を左右対称に配置
等しても、例えば、半導体素子数が3個の場合、その真
中の半導体素子に流れる電流量が他の半導体素子に流れ
る電流量が異なってしまう。具体的には、半導体素子数
が3個で、外部接続端子の接合領域が対称の基準となっ
ている仮想線上にあるの場合、真中の半導体素子に関す
る電流経路長が他の半導体素子に関する電流経路長より
も短くなる関係上、真中の半導体素子に関する電流経路
のインダクタンスが他の半導体素子に関する電流経路の
インダクタンスよりも小さくなり、真中の半導体素子に
多くの電流が流れてしまう。
【００１２】そこで、本発明では、複数の半導体素子を
左右対称に配置等した上で、複数の半導体素子のうち、
それぞれの電極から接合領域までの距離が他の半導体素
子よりも短くなる半導体素子と該接合領域との間を切り
欠き、この間を流れる電流を迂回させて、複数の半導体
素子毎の各電流経路の長さをほぼ同じにする電流迂回部
を導体パターンに形成している。この結果、多くの電流
が流れていた半導体素子に関する電流経路のインダクタ
ンスが増え、他の半導体素子に関する電流経路のインダ
クタンスと等しくなって、全ての半導体素子に対して、
互いに同じ量の電流が流れるようになる。具体的には、
半導体素子数が3個で、外部接続端子の接合領域が対称
の基準となっている仮想線上にある場合、外部接続端子
の接合領域に最も近くなる真中の半導体素子とこの接合
領域との間の導体パターンを切り欠いて、真中の半導体
素子から接合領域へ流れる電流を迂回させ、真中の半導
体素子に関する電流経路を長く、他の半導体素子に関す
る電流経路の長さと等しくすることで、全ての半導体素
子に対して、互いに同じ量の電流が流れるようになる。
【００１３】2本の平行配線があり、それぞれに、互い
に逆向きの電流が流れる場合、それぞれの配線のインダ
クタンスは相互に打ち消される。従って、外部接続端子
に、導体パターンと対向する対向部が形成されているも
のでは、複数の半導体素子ごとの各電流経路となる領域
のインダクタンスと、外部接続端子の対向部のインダク
タンスとが相互に打ち消される。このため、導体パター
ンにおける複数の半導体素子ごとの各電流経路長に差が
あったとしても、各電流経路のインダクタンスがほとん
ど無いために、各電流経路毎のインダクタンス差がほと
んどなくなり、各半導体素子に対して、互いに同じ量の
電流を流すことができる。
【００１４】
【実施例】以下、本発明に係る半導体モジュールの各種
実施例について、図面を用いて説明する。
【００１５】まず、本発明に係る半導体モジュールの第
1の実施例について、図1〜図7を用いて説明する。本実
施例の半導体モジュールは、図１に示すように、同種且
つ同一サイズの３つのダイオード素子101,102,103が搭
載されているものである。これらのダイオード素子101,
102,103は、その外形が正方形板状を成し、その上面に
外部からの電流が流れ込むアノード電極(入力電極)が形
成され、その下面に外部へ電流を流すカソード電極(出
力電極)が形成されている。
【００１６】この半導体モジュールは、図1〜図3に示す
ように、前述した3つのダイオード素子101,102,103と、
金属性の支持基板114と、この支持基板114上に設けられ
た矩形状の絶縁基板106と、ダイオード素子101,102,103
の上面のアノード電極と電気的に並列接続されるアノー
ド側導体パターン105と、ダイオード素子101,102,103の
下面のカソード電極と電気的に並列接続されるカソード
側導体パターン104と、アノード側導体パターン105に接
続され外部機器との接続端子を形成するアノード側接続
端子109と、カソード側導体パターン104に接続され外部
機器との接続端子を形成するカソード側接続端子107
と、ダイオード素子等を覆うケーシング508,509と、支
持基板114とケーシング508,509とで形成される内部空間
内に封入されるシリコーンゲル512とを備えている。
【００１７】ここで、以下の説明の都合上、矩形状の絶
縁基板106の長辺と平行な方向をX方向、このX方向と垂
直な方向をY方向とする。アノード側導体パターン105及
びカソード側導体パターン104は、図4に示すように、矩
形状の絶縁基板106の中心線116(Y方向と平行)を中心と
して左右対象になるよう、絶縁基板106上に形成されて
いる。アノード側導体パターン105は、絶縁基板106の+Y
側にX方向に長く形成されていると共に、中心線116近傍
が-Y方向に突出している。アノード側導体パターン105
の+Y側の中心線116上は、アノード側接続端子109の接合
領域203となっている。また、カソード側導体パターン1
04は、絶縁基板106の-Y側にX方向に長く形成されている
と共に、中心線116近傍が-Y方向に凹んでいる。カソー
ド側導体パターン104の-Y側で且つ+X側端及び-X側端
は、カソード側接続端子107の接合領域201,202となって
いる。また、カソード側導体パターン104の+Y側で且つ+
X側端及び-X側端は、第1、第3ダイオード素子101,103の
取付領域となっており、カソード側導体パターン104の-
Y側で中心線116上は、第2ダイオード素子102の取付領域
となっている。言い換えると、３つのダイオード素子10
1，102，１03の取付領域のうち、第2ダイオード素子102
の取付領域は、その重心が中心線116上に形成され、残
りの第1、第3ダイオード素子101，103の取付領域は、そ
れぞれの重心が中心線116を中心として対称となり且つ
第2ダイオード素子102の取付領域の重心を頂点とする二
等辺三角形の底角の角に形成されている。第1ダイオー
ド素子101の取付領域とカソード側接続端子107の第1接
合領域201との間のカソード側導体パターン104は、切り
欠かれ、スリット112となっている。同様に、第3ダイオ
ード103の取付領域とカソード側接続端子107の第2接合
領域202との間のカソード側導体パターン104も、切り欠
かれ、スリット112となっている。さらに、第2ダイオー
ド102の取付領域とアノード側接続端子109の接合領域20
3との間のアノード側導体パターン105も、切り欠かれ、
スリット113となっている。
【００１８】アノード側接続端子109は、図1に示すよう
に、アノード側導体パターン104の接合領域203に接合さ
れる接合部109aと、この接合部109aから垂直に立ち上が
る立上り部109bと、この立上り部109bの上端から-Y方向
へ伸びる誘導部109cと、この誘導部109cの-Y側端から垂
直に立ち上がる対向部109dと、対向部109dの上端から+Y
方向に伸びるボルト固定部110とを有している。このボ
ルト固定部110にボルトが取り付けられ、外部機器から
のリード線がここに固定される。カソード側外部接続端
子107は、カソード側導体パターン104の第1接合領域201
に接合される第1接合部107aと、カソード側導体パター
ン104の第2接合領域202に接合される第2接合部107a'
と、各接合部107a,107a'から垂直に立ち上がる立上り部
107b,107b'と、各立上り部107b,107b'の上端から中心線
116の方向へ近づく誘導部107cと、誘導部107cの中央、
つまり中心線116上から垂直に立ち上がる対向部107d
と、対向部107dの上端から-Y方向に伸びるボルト固定部
108とを有している。このボルト固定部108にも、ボルト
が取り付けられ、外部機器からのリード線がここに固定
される。カソード側外部接続端子107の誘導部107ｃにつ
いてより正確に説明すると、この誘導部107ｃは、カソ
ード側導体パターン104に対して平行で且つ対向し、カ
ソード側導体パターン104上に直線上に配置されている
第1、第3ダイオード素子101，103の並んでいる方向にお
いて、第1ダイオード素子101の位置に該当する位置から
第3ダイオード素子103の位置に該当する位置まで伸びて
いる。
【００１９】ここで、以上の半導体モジュールの組立て
プロセスについて、主に図2及び図3を用いて説明する。 1)窒化アルミニウムからなる絶縁基板106の裏面に、金
属箔503を銀ろう材502で接合する。一方、絶縁基板106
の表面に、ニッケルメッキを施した銅箔からなる厚さ0.
3mmの導体パターン104,105を銀ろう材502で接合する。 2)カソード側導体パターン104上に、5%アンチモン-0.5%
ニッケル-0.06%リン-錫ベースの半田501でダイオード素
子101,102,103を接合する。
【００２０】3)ダイオード素子101,102,103の上面にあ
るアノード電極に、金属ワイヤ111の一方の端部を超音
波で接合すると共に、金属ワイヤ111の他方の端部を超
音波でアノード側導体パターン105に接合する。 4)絶縁基板106に対する一連の処理が終了すると、この
絶縁基板106を40%鉛-錫ベース半田504で金属支持基板11
4に接合する。つまり、絶縁基板106の裏面に接合した金
属箔503を半田504で金属支持板114に接合する。
【００２１】5)アノード側接続端子109及びカソード側
接続端子107をそれぞれ導体パターン105,104に40%鉛-錫
ベース半田505で接合する。なお、外部接続端子109,107
は、ケーシング蓋509と一体的になっており、これらで
端子ブロック515を形成している。したがって、外部接
続端子107,109の接合で、ケーシング蓋509も間接的に金
属支持板114に接合されたことになる。
【００２２】6)ケーシング側壁508をシリコーンゴム系
の接着材506で金属支持板114に接着する。 7)金属支持板114とケーシング508,509とで形成された空
間内に、シリコーンゲル512を注入し、これが硬化した
後、エポキシ系のレジン514でケーシング側壁508とケー
シング蓋509との間を密封する。
【００２３】2)の半導体接合プロセスでは、比較的硬い
アンチモン入りで錫ベースの半田501を用いる。半田素
材の歪み-寿命曲線からアンチモン入りで錫ベースの半
田が耐熱疲労性に強いことは知られている。特に、この
部分の接合では接合する材料の線膨張係数αの差が半導
体素子の材料であるSiが3ppm/K、絶縁基板106の材料で
ある窒化アルミニウムが3.2ppm/Kと小さいことから、半
田にかかる歪みが小さいので、比較的硬い半田でも適用
可能となる。一方、金属支持基板114への接合には、金
属支持基板として一般的に仕様される銅が17ppm/Kのた
め、絶縁基板106との膨張係数差が大きく半田内で熱応
力を緩和できる柔らかい半田が必要となる。また、半導
体素子102を接合した半田501との温度階層を必要とする
ため、プロセスの最高温度をアンチモン入り錫半田501
の融点(240℃)以下にする必要がある。さらに、半田接
合面積が大きいため半田のぬれ性がよくボイドが発生し
ない必要もある。これらの条件を満たすために、4)のプ
ロセスでは、40%鉛-錫ベースの半田504を用いる。この
組み合わせによりモジュールを形成する半田の信頼性を
向上させることができる。
【００２４】5)の端子ブロック515の接合プロセスで
は、端子ブロック515を構成する外部接続端子107,109と
金属支持板114(実際には、金属支持板114上の導体パタ
ーン104,105)との接合において、接合箇所を3箇所にし
て、端子ブロック515を金属支持板114に安定性がよく固
定できるようにしている。つまり、外部接続端子107,10
9のうち、カソード側接続端子107の脚を二股にして、二
つの接合部107a,107a'を形成して、アノード側接続端子
109の接合部109aと合わせて、3つの接合部にすること
で、端子ブロック515を構成するケーシング蓋509を安定
した状態で支持し、接合部における半田505の厚さを均
一化している。この効果は、本実施例のように各電極の
接続部の配置のうち2つを絶縁基板のコーナー部に設
け、もう1つを2箇所のコーナーのと向かい合った辺の中
央部に設けることで、より効果的に実現することができ
る。
【００２５】従来から半導体モジュールでは、金属ワイ
ヤの振動対策、半導体素子の表面保護、モジュールケー
シング内から外部へ配線する端子間の絶縁保護の目的
で、モジュールケーシング内にシリコーンゲル及びエポ
キシ樹脂を注入する方法が取られている。しかし、シリ
コーンゲルを注入した後、さらにエポキシ樹脂を注入し
て、モジュールケーシング内をシリコーンゲル及びエポ
キシ樹脂で完全に満たすと、エポキシ樹脂やケーシング
等の膨張収縮の歪みによりシリコーンゲル自身に亀裂が
発生する。この亀裂は、モジュール内のイオン性の不純
物のパスとなり半導体素子の表面、特に素子の絶縁性を
確保しているFLR(Field Limitde Ring)に達すると特性
不良が生じる。また、モジュールの絶縁性を確保してい
る絶縁基板の沿面距離部分にまたがると、モジュールの
絶縁不良が生じる。このため、本実施例では、7)のシリ
コーンゲル512の注入プロセスにおいて、シリコーンゲ
ル512の上部に空気層513が形成されるよう、これに見合
う分だけのシリコーンゲル512をケーシング内に注入す
る一方で、エポキシ樹脂をケーシング内に注入しないよ
うにして、シリコーンゲル512の膨張代を確保して、シ
リコーンゲル512の亀裂発生を防止している。また、モ
ジュール内部に空気層513が存在することになるので、
モジュールの軽量化を図ることもできる。なお、空気層
513を外気から完全に遮断するため、シリコーンゲル512
は、ケーシング蓋509の垂れ下がり部分の最下端より
も、上部に位置するところまで、注入する必要がある。
【００２６】外部接続端子107,109は、モジュール側面
を形成するケーシング側壁508との熱膨張差を吸収でき
ることが好ましい。このため、外部接続端子107,109を
比較的延性に富む銅材で形成すると共に、これを軟化さ
せるための熱処理を施してからしてから用いている。さ
らに、図2及び図3に示すように、外部接続端子107,109
に曲折部507を設けることで、絶縁基板106に対して垂直
な方向の応力を吸収でき、端子107,109と絶縁基板106上
の導体パターン104,105との半田接続の信頼性を向上さ
せることができる。
【００２７】ここで、各導体パターン104,105や外部接
続端子107,109の形状等による本実施例の効果につい
て、図4〜図6を用いて説明する。本実施例では、図4を
用いて前述したように、第1ダイオード101の取付領域と
カソード側接続端子107の第1接合領域201との間、第3ダ
イオード103の取付領域とカソード側接続端子107の第2
接合領域202との間、さらに、第2ダイオード102の取付
領域とアノード側接続端子109の接合領域203との間に
は、スリット112,112,113が形成されている。第2ダイオ
ード102は、そのアノード電極からアノード側接続端子1
09の接合領域203までの平均距離が他の半導体素子101,1
03よりも短い。なお、ここで、平均距離としているの
は、アノード電極が一定の広がりを持っているからであ
る。従って、通常では、アノード側接続端子109の接合
領域203と各半導体素子101,102,103との間の電流経路の
うち、第2ダイオード102との間の電流経路が最も短くな
ってしまう。そこで、第2ダイオード102の取付領域とア
ノード側接続端子109の接合領域203との間を流れる電流
を迂回させて、複数の半導体素子101,102,103毎の各電
流経路の長さをほぼ同じになるよう、この間を切り欠い
て、電流迂回部105aを形成している。この電流迂回部10
5aには、第2ダイオード102のアノード電極に接続された
金属ワイヤ111の一方の端部が接合されている。また、
第1ダイオード101及び第3ダイオード103は、そのカソー
ド電極からカソード側接続端子107の接合領域201,202ま
での平均距離が他の半導体素子102よりも短い。そこ
で、これに関しても、第1,3ダイオード101,103の取付領
域とカソード側接続端子107の接合領域201,202との間を
流れる電流を迂回させて、複数の半導体素子101,102,10
3毎の各電流経路の長さをほぼ同じになるよう、この間
を切り欠いて、電流迂回部104a,104bを形成している。
【００２８】図5は、ダイオード素子101,102,103から外
部接続端子107,109の接合領域201,202,203までの電流経
路を示す図である。カソード側では、第1ダイオード素
子101からカソード側接続端子107の第1接合領域201まで
の間の電流経路301の長さ(K1)と、第2ダイオード素子10
2からカソード側接続端子107の第1接合領域201までの間
の電流経路302の長さ(K2)とがほぼ等しくなると共に(K1
=K2)、左右対称である関係上、第3ダイオード素子103か
らカソード側接続端子107の第2接合領域202までの間の
電流経路303の長さ(K3)と、第2ダイオード素子102から
カソード側接続端子107の第2接合領域202までの間の電
流経路304の長さ(K2)とが等しくなる(K2=K3)。また、ア
ノード側では、第1ダイオード素子101からアノード側接
続端子109の接合領域203までの間の電流経路305の長さ
(A1)と、第2ダイオード素子102からアノード側接続端子
109の接合領域203までの間の電流経路306の長さ(A2)と
がほぼ等しくなると共に(A1=A2)、左右対称である関係
上、第3ダイオード素子103からアノード側接続端子109
の接合領域203までの間の電流経路307の長さ(A1)と、第
2ダイオード素子102からアノード側接続端子109の接合
領域203までの間の電流経路308の長さ(A2)とがほぼ等し
くなる(A1=A2)。
【００２９】従って、各半導体素子101,102,103と外部
接続端子107,109の接合領域201,202,203との間のインダ
クタンスをすべてほぼ同じくすることができ、各素子10
1,102,103へ均等に電流を流すことができる。この結
果、ダイオードモジュールの動作時におけるスパイクノ
イズを低減させることができると共に、各素子ごとの発
熱量も均一になり、各素子を接合している半田505や金
属ワイヤ111の接続信頼性を高めることができる。
【００３０】なお、各素子には、それぞれに、一定の広
がりを持ったアノード電極があるため、例えば、第1ダ
イオード素子101のアノード電極のある位置からアノー
ド側接続端子109の接合領域203までの間の電流経路の長
さと、第2ダイオード素子102のアノード電極のある位置
からアノード側接続端子109の接合領域203までの間の電
流経路の長さとを等しくしても、第1ダイオード素子101
のアノード電極の他の位置からアノード側接続端子109
の接合領域203までの間の電流経路の長さと、第2ダイオ
ード素子102のアノード電極のある位置からアノード側
接続端子109の接合領域203までの間の電流経路の長さと
は、正確には等しくならない。したがって、本実施例に
おいて、各電流経路の長さをほぼ等しくするということ
は、各素子における最短電流経路相互の長さの差が、半
導体素子の一辺の長さの1/2以下になっていることであ
る。また、本実施例の半導体素子は、正方形板状である
が、矩形板状のものの場合には、電流経路差を、長辺と
短辺とのうち、電流経路が横切る辺の長さの1/2以下に
納めること、円筒状のものの場合には、電流経路差をそ
の直径の1/2以下に納めることが、各電流経路の長さが
ほぼ等しくすることになる。
【００３１】ところで、絶縁基板106上の導体パターン1
04,105は、ダイオード素子で発熱した熱を拡散して、冷
却効率を向上させる役割もあるため、スリット112,113
は極力小さくしたほうがよい。そのため、図4に示すよ
うに、中央の第2ダイオード素子102を他のダイオード素
子101,103よりも-Y側にズラし、各ダイオード素子101,1
02,103の重心を結ぶ線204が直線とならない配置とする
ことで、第2ダイオード102を接合領域201,202に近付け
る一方で、接合領域203から遠ざけて、スリット112,113
の長さを短くしている。また、3つのダイオード素子10
1,102,103のうち、第2ダイオード素子102を他のダイオ
ード素子101,103からズラしたことにより、発熱位置を
分散させることができる。なお、スリット112,113は、
導体パターンでの電流密度も考慮し、極度の電流集中に
よって導体パターン自身が発熱しないように設計する必
要がある。この場合、電流密度は、モジュールの冷却効
率にもよるが、目安として最大でも100A/mm2までとすこ
とが望ましい。また、スリット112,113を外部接続端子1
07,109の接合領域201,202,203の近傍に配置すること
で、外部接続端子107,109と導体パターン104,105とを接
合する半田505の流れを抑えることができると共に、こ
のスリット112,113がマークとなり、モジュール組立時
に容易に端子を位置決めすることもできる。このよう
に、半田505の流れを抑えることで、端子接続に用いた
半田505の厚さを均一にすることができ、動作時の温度
サイクルによる半田の劣化を低減することもでき、さら
に半田流れを考慮していたスペースを小さくすることで
モジュールの小型化も図ることができる。
【００３２】図6はモジュール中のダイオード素子の数
を変更した場合の例である。ダイオード素子が1個、2個
の場合は、同図(b),(d)に示すように、導体パターンに
スリットを形成しなくとも、各導体パターンの形状、各
素子の配置及び外部接続端子の接合領域の配置を左右対
称にするだけで、各素子のアノード電極又はカソード電
極から外部接続端子の接合領域までの電流経路長をほぼ
等しくすることができる。つまり、同図(b)の場合で
は、K1-1(418)=K1-2(419)とすることができ、同図(d)の
場合では、A-1(420)=A-2(421)、K-1(422)=K-2(423)とす
ることができる。しかし、半導体素子を3個にする場合
には、導体パターンにスリットがないと、各素子のアノ
ード電極又はカソード電極から外部接続端子の接合領域
までの電流経路長をほぼ等しくすることができない。一
方、本実施例のように、各導体パターンの形状等を左右
対称にすると共に、導体パターンにスリットを形成する
ことで、同図(a),(c),(e)に示すように、ダイオード素
子が1個又は2個であろうが、さらに3個であろうが、各
素子のアノード電極又はカソード電極から外部接続端子
の接合領域までの電流経路長をほぼ等しくすることがで
きる。つまり、同図(a)の場合では、A1-1(401)=A1-2(40
2)、K1-1(403)=K1-2(404)、同図(c)の場合では、A-1(40
5)=A-2(406)、K-1(407)=K-2(408)、同図(e)の場合で
は、A-1(409)=A2-1(411)=A2-2(412)=A-3(410)、K-1(41
3)=K2-1(414)=K2-2(416)=K3(415)とすることができる。
【００３３】すなわち、本実施例のように、各導体パタ
ーンの形状等を左右対称にすると共に、導体パターンに
スリットを形成することで、いろいろな半導体数でも対
応することができ、モジュールの汎用性を高めることが
できる。
【００３４】また、本実施例では、絶縁基板106の中心
線116を中心として、ダイオード素子101,102,103の配
置、導体パターン104,105の形状、外部接続端子107,109
の形状、外部接続端子107,109の接合領域201,202,203の
配置を左右対称にしている。基本的に、各素子までの各
インダクタンスを等しくするためには、スリット112,11
3の長さを適宜設計することで可能である。しかし、導
体パターン104,105の形状等を左右対称にしていない
と、各素子までの各インダクタンスを等しくするための
スリット112,113の設計が非常に面倒になる。また、図6
を用いて説明したように、半導体素子の数や半導体素子
のレイアウトに関する自由度も減ってしまう。このた
め、本実施例では、各素子までの各インダクタンスを等
しくする設計を容易にすると共に、半導体素子の数や半
導体素子のレイアウトに関する自由度を増やすために、
導体パターン104,105の形状等を左右対称にしている。
【００３５】ところで、一般的に、2本の平行配線にお
けるそれぞれの配線のインダクタンスLは、次式のよう
に定められる。 Ｌ＝４×ｌ・ｌｎ（Ｄ／ｒ）・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(数1) ここで、ｌは配線長さ、Ｄは2本の配線間距離、ｒは配
線半径である。この場合、平行配線に流れる電流の向き
が互いに同じ向きであると、自己インダクタンスが相互
に増幅し、逆向きであると、自己インダクタンスが相互
に打消合う。平行配線に流れる電流の向きが互いに逆向
きである場合、図7に示すように、配線間距離Dが10mm以
下になると、相互インダクタンスが急激に小さくなる。
【００３６】本実施例において、図2に示すように、ア
ノード側接続端子109の対向部109dと、カソード側接続
端子107の対向部107dとは、互いに平行で且つ対向し合
い、その間の距離は10mm以下である。さらに、アノード
側接続端子109の対向部109dに流れる電流の向きと、カ
ソード側接続端子107の対向部107dに流れる電流の向き
とは、逆向きである。従って、モジュール内のインダク
タンスを大幅に低減することもできる。なお、本実施例
の外部接続端子107,109の対向部107d,109dの幅、つまり
配線半径rは3mmであり、図7におけるインダクタンスの
計算においては、これと合わせるため、配線長さlを10m
m、配線半径rを3mmとして、計算している。
【００３７】次に、本発明に係る半導体モジュールの第
2の実施例について、図8及び図9を用いて説明する。本
実施例の半導体モジュールは、図8に示すように、3個の
IGBT素子と1個のダイオード素子を搭載した1枚の絶縁基
板を2組設けたものである。IGBT素子は、正方形板状を
成し、その上面に、エミッタ電極(入力電極)、ゲート電
極(制御電極)が形成され、その下面にコレクタ電極(出
力電極)が形成されている。
【００３８】金属支持基板114上には、その中心線622を
中心として、左右対称に窒化アルミニウムからなる2つ
の絶縁基板106,106が配されている。一方の絶縁基板106
上には、銅材からなる導体パターン610,611,614が形成
されている。導体パターン610,611,614のうち、コレク
タ側導体パターン610上には、IGBT素子601,602,603、及
びダイオード素子607が配置されていると共に、コレク
タ側接続端子612が接合されている。コレクタ側接続端
子612は、その脚が二股に分かれており、その一方の脚
が一方の絶縁基板106上のコレクタ側導体パターン610に
接合されている。ゲート側導体パターン611上には、3個
のゲート抵抗素子609,609,609が配置されていると共
に、ゲート側接続端子620が接合されている。ゲート側
接続端子620も、その脚が二股に分かれており、その一
方の脚が一方の絶縁基板106上のゲート側導体パターン6
11に接合されている。また、エミッタ側導体パターン61
4には、スリット615が形成されていると共に、エミッタ
側接続端子616及びエミッタ補助接続端子618が接合され
ている。エミッタ側接続端子616も、その脚が二股に分
かれており、その一方の脚が一方の絶縁基板106上のエ
ミッタ側導体パターン614に接合されている。ダイオー
ド素子607の上面に形成されているアノード端とエミッ
タ側導体パターン614とは、金属ワイヤ111により接続さ
れている。また、IGBT素子601,602,603の上面に形成さ
れているエミッタ電極とエミッタ側導体パターン614、I
GBT素子601,602,603の上面に形成されているゲート電極
とゲート側導体パターン611上のゲート抵抗素子609,60
9,609も、金属ワイヤ111によって接続されている。な
お、図8において、115はケーシング嵌合孔、613はコレ
クタ側接続端子612のボルト固定部、617はエミッタ側接
続端子616のボルト固定部、619はエミッタ補助接続端子
618のボルト固定部、621はゲート側接続端子620のボル
ト固定部である。
【００３９】図9に示すように、各導体パターンの形状
(ダイオード素子607と関連のある部分を除く。)、各IGB
T素子601,602,603の配置、各ゲート抵抗素子609,609,60
9の配置、エミッタ側接続端子616の接合領域709の配置
等を、絶縁基板106の特定線(X方向と平行な線)622aに対
して左右対称にすると共に、スリット615を設けたの
で、各IGBT素子601,602,603のエミッタ電極とエミッタ
側接続端子616の接合領域709との間の電流経路701,702,
704,703の長さをほぼ等しくすることができる。つま
り、E-1=E-2-1=E-2-2=E-3にすることができる。ここ
で、スリット615は、そのY方向に関しては、第1のIGBT
素子601と第2のIGBT素子602との間隙のY方向における中
間点の位置から、第2のIGBT素子602と第3のIGBT素子603
との間隙のY方向における中間点まで形成することで、
各IGBT素子601,602,603のエミッタ電極とエミッタ側接
続端子616の接合領域709との間の電流経路701,702,704,
703の長さをほぼ等しくすることができる。
【００４０】ところで、以上は、一方の絶縁基板106上
のことに関するものであるが、本実施例では、金属支持
基板114の中心線622を中心として、他方の絶縁基板106
上の配置及び形状、他方の絶縁基板106上の各素子604,6
05,606,608,609の配置、他方の絶縁基板106上の導体パ
ターン610,611,614の形状、各外部接続端子612,616,61
8,620の形状、各外部接続端子612,616,618,620の接合領
域712,710,714を、一方の絶縁基板106及びこれに設けら
れているものと左右対称にしている。したがって、一方
の絶縁基板106上の素子と、他方の絶縁基板106上の素子
とに、同等の電流を流すことができる。
【００４１】次に、図10及び図11を用いて、本発明に係
る半導体モジュールの第3の実施例について説明する。
本実施例は、第2の実施例に対して、一の絶縁基板106上
には2つしかIGBT素子601,602を搭載していない点、導体
パターンにはスリットが形成されていない点、各外部接
続端子の形状及び各外部接続端子の接合領域が異なって
いること以外は、第2の実施例と基本的に同様である。
したがって、以下においては、第2の実施例と異なる点
に関して詳細に説明する。
【００４２】コレクタ側接続端子612は、金属支持基板1
14の中心線622を中心として左右対称なコレクタ側導体
パターン610,610に接合される接合部612a,612a'と、接
合部612a,612a'から垂直に立ち上がる第1立上り部と、
第1立上り部の上端から中心線622に対して遠ざかる方向
に伸びる第1誘導部と、第1誘導部の端から垂直に立ち上
がる第2立上り部と、第2立上り部の上端から中心線622
に近づく方向に伸びる第2誘導部612bと、第2誘導部612b
の中央、つまり中心線622上から垂直に立ち上がる対向
部612cと、対向部612cの上端から+Y方向に伸びるボルト
固定部613とを有してる。
【００４３】エミッタ側接続端子616は、図10及び図11
に示すように、金属支持基板114の中心線622を中心とし
て左右対称なエミッタ側導体パターン614,614に半田505
で接合される接合部616a,616a'と、接合部616a,616a'か
ら垂直に立ち上がる第1立上り部616b,616b'と、第1立上
り部616b,616b'の上端から-Y方向に伸びる第1誘導部616
c,616c'と、第1誘導部616c,616c'の-Y側端から垂直に立
ち上がる第2立上り部616d,616d'と、第2立上り部616d,6
16d'の上端から+Y方向に伸びる第2誘導部616e,616e'
と、第2誘導部616e,616e'から中心線622に近づく方向に
伸びる第3誘導部612fと、第3誘導部612fの中央、つまり
中心線622上から垂直に立ち上がる対向部616gと、対向
部616gの上端から-Y方向に伸びるボルト固定部617とを
有してる。
【００４４】エミッタ側接続端子616の接合部616a,616
a'は、エミッタ側導体パターン614,614上で、ダイオー
ド素子607,608に対してできる限り近い箇所に接合され
ている。エミッタ側接続端子616は、ダイオード素子60
7,608にとってはアノード側接続端子として機能するの
で、その接合部616a,616a'がダイオード素子607,608に
近いと、この間のインダクタンスを小さくすることがで
きる結果、スイッチング時の電流変動dI/dtが大きくて
も、電流のオーバーシュートは小さく、電流振動による
ゲート電極への雑音電流が低減される。さらに、オフ時
のスイッチング損失も低減できる。
【００４５】エミッタ側接続端子616の第1誘導部616c,6
16c'及び第2誘導部616e,616e'は、エミッタ側導体パタ
ーン614,614と平行で且つ対向している。さらに、第1誘
導部616c,616c'及び第2誘導部616e,616e'は、Y方向に関
して、IGBT素子604が存在する位置からIGBT素子605が存
在する位置まで伸びている。前述したように、平行配線
間で、互いの電流の向きが逆である場合には、平行配線
におけるインダクタンスをキャンセルすることができ
る。本実施例において、第1誘導部616c,616c'を流れる
電流1006に対して、エミッタ側導体パターン614,614を
流れる電流1005及び第2誘導部616e,616e'を流れる電流1
007は逆向きなので、第1誘導部616c,616c'、第2誘導部6
16e,616e'及びエミッタ側導体パターン614,614のインダ
クタンスはキャンセルされる。このため、IGBT素子604
からエミッタ側接続端子616の接合部616a'までの電流経
路と、IGBT素子605からエミッタ側接続端子616の接合部
616a'までの電流経路との差に関して、Y方向分はキャン
セルされることになる。一方、X方向に関しては、IGBT
素子604からエミッタ側接続端子616の接合部616a'まで
の電流経路と、IGBT素子605からエミッタ側接続端子616
の接合部616a'までの電流経路との差は、存在しない。
従って、IGBT素子604からエミッタ側接続端子616の接合
部616a'までの電流経路長と、IGBT素子605からエミッタ
側接続端子616の接合部616a'までの電流経路長との差は
存在するものの、両電流経路のそれぞれのインダクタン
スの差をほとんど無くすことができる。
【００４６】このように、外部接続端子に導体パターン
と対向する対向部を形成して、各素子に関する電流経路
のインダクタンス差を無くすことは、素子や導体パター
ン等の対称性や、素子数に関係なく、容易に実現するこ
とができる。エミッタ側接続端子616の対向部616gとコ
レクタ側接続端子612の対向部612cとは、互いに対向し
且つ平行で、両者間が10mm以下である。さらに、両対向
部616g,612cに流れる電流の向きが互いに逆向きであ
る。このため、ここのインダクタンスがキャンセルさ
れ、モジュール全体のインダクタンスを低減させること
ができる。
【００４７】エミッタ側接続端子616は、第1誘導部616
c,616c'、第2立上り部616d,616d'及び第2誘導部616e,61
6e'で形成される曲折部1002を有し、コレクタ接続端子6
12も同様の曲折部を有することから、第1の実施例と同
様に、ケーシング(図示されていない。)と外部接続端子
612,616自身との熱膨張差を吸収することができる。本
実施例では、モジュール内で各外部接続端子相互を交差
させることなく配置している。このため、スイッチング
動作時のノイズを低減することができる。
【００４８】一般的に、ゲート側接続端子620を流れる
制御電流(又は制御電圧)は、エミッタ側接続端子616や
コレクタ側接続端子612からの電磁誘導等によるノイズ
の影響を受けやすい。そこで、本実施例では、ゲート側
接続端子620を絶縁基板106上の-Y側端に配し、コレクタ
側接続端子612及びエミッタ側接続端子616を絶縁基板10
6上の+Y側に配して、ゲート側接続端子620とコレクタ側
接続端子612及びエミッタ側接続端子616との間を離し
て、より正確に説明すると、コレクタ側接続端子612と
エミッタ側接続端子616との間の距離よりも、ゲート側
接続端子620と両接続端子612，616との間の距離の方が
大きくなるようにして、制御電流にノイズがのってしま
うことを防いでいる。
【００４９】次に、本発明に係る第4及び第5の実施例に
ついて、それぞれ、図12、図13を用いて説明する。第4
の実施例の半導体モジュールは、図12に示すように、2
つのIGBT素子601,603及び1つのダイオード素子607を搭
載しているIGBTモジュールである。金属支持基板114上
には、その中心線622を中心として絶縁基板106が配され
ている。この絶縁基板106上には、中心線622を中心とし
て、その位置及びその形状が対称となるよう、コレクタ
側導体パターン610、エミッタ側導体パターン614、ゲー
ト側導体パターン611が形成されている。コレクタ側導
体パターン610上には、IGBT素子601,603及びダイオード
素子607が配置されていると共に、コレクタ側接続端子6
12が接合されている。ゲート側導体パターン611上に
は、2つのゲート抵抗素子609,609が配置されていると共
に、ゲート側接続端子620が接合されている。また、エ
ミッタ側導体パターン614には、エミッタ側接続端子616
及びエミッタ補助接続端子618が接合されている。エミ
ッタ補助接続端子618は、その脚をエミッタ側接続端子6
16の脚と共有し、そのボルト固定部619をエミッタ側接
続端子616の途中から分岐させて形成している。IGBT素
子601,603の上面に形成されているエミッタ電極とエミ
ッタ側導体パターン614、IGBT素子601,603の上面に形成
されているゲート電極とゲート側導体パターン611上の
ゲート抵抗素子609、ダイオード素子607の上面に形成さ
れているアノード電極とエミッタ側導体パターン614
は、金属ワイヤ111によって接続されている。
【００５０】このように、導体パターンと外部接続端子
612,616,620との接合箇所が3箇所あると、外部接続端子
とケーシング蓋とを一体にした端子ブロックを金属支持
基板114に取り付けるべく、金属支持基板114上に設けら
れた絶縁基板106に外部接続端子を半田によって接続す
る際、各端子接合部の高さに誤差があった場合でも全て
の端子を電極に接した状態でセットでき、端子が未接触
となる不良のポテンシャルがない。また、半田層の厚さ
を均一にすることもできる。
【００５１】また、ダイオード素子607は、中心線622上
に設けられているため、同じく中心線622上のエミッタ
側接続端子(入力側接続端子)616の接合領域までの距離
がIGBT601,602よりも短い。より具体的には、エミッタ
側接続端子616の接合領域は、この接合領域からIGBT60
1,602のエミッタ電極(入力電極)までの電流経路長よ
り、この接合領域からダイオード素子607のアノード電
極(入力電極)までの電流経路長より短い位置に存在して
いる。このため、つまりエミッタ側接続端子616の接合
領域がダイオード素子607に近いため、この接合領域か
らダイオード素子607のアノード電極までの電流経路の
インダクタンスが小さくなり、前述したように、スイッ
チング時の電流変動dI/dtが大きくても、電流振動によ
るIGBT601,602のゲート電極への雑音電流を低減するこ
とができる。
【００５２】第5の実施例の半導体モジュールは、図13
に示すように、2つのダイオード素子101,102を搭載して
いるダイオードモジュールである。金属支持基板114上
には、その中心線116を中心として絶縁基板106が配され
ている。この絶縁基板106上には、中心線116を中心とし
て、その位置及びその形状が対称となるよう、カソード
側導体パターン104及びアノード側導体パターン105が形
成されている。カソード側導体パターン104には、スリ
ット112,112が形成されていると共に、2つのダイオード
素子101,102、カソード側接続端子107及び補助支柱1201
が接合されている。2つのダイオード素子101,102は、中
心線116を中心として左右対称な位置に配されている。
また、2つのスリット112,112も中心線116を中心として
左右対称に形成されている。カソード側接続端子107
は、中心線116上に配置されている。アノード側導体パ
ターン105には、スリット113が形成されていると共に、
アノード側接続端子109が接合されている。スリット113
は、中心線116を中心として左右対称に形成されてい
る。アノード側接続端子109は、中心線116上に配置され
ている。ダイオード素子101,102の上面に形成されてい
るアノード端とアノード側導体パターン105は、金属ワ
イヤ111によって接続されている。
【００５３】このように、外部接続端子が3つない場合
でも、電気的には何の意味もない補助支柱1201を設ける
ことにより、第4の実施例と同様の効果を得ることがで
きる。ところで、第4及び第5の実施例では、支柱(外部
接続端子を含む。)の数を3個にしたものであるが、モジ
ュールの電気的容量を大きくするためにモジュール内で
並列素子数を増やした場合は、図8の第2の実施例のよう
に、4以上の支柱を設けてもよい。但し、この場合に
は、組立工程で支柱高さを精度よく揃えておくことが重
要になる。
【００５４】これまで、ある仮想線を中心として、IGBT
や外部接続端子等を対称配置とした例を示したが、各IG
BTまでの各インダクタンスの整合性に関して、最も重要
な、つまり主電流が流れるエミッタ側接続端子(入力側
接続端子)616及びコレクタ側接続端子(出力側接続端子)
612だけを対称配置とし、ゲート側接続端子(制御接続端
子)620及びエミッタ補助接続端子(制御接続端子)618に
関しては、対称配置としなくてもよい。このように、ゲ
ート側接続端子620及びエミッタ補助接続端子618を対称
配置としなくとも、各素子に流れる電流がアンバランス
になることはない。従って、ゲート側接続端子620及び
エミッタ補助接続618については、例えば、複数のモジ
ュールを組み合わせてインバータ等を構築する際、ゲー
ト側接続端子620及びエミッタ補助接続端子618の対称配
置を考慮せずに、配線経路が最も効率の良い配置を選択
することができる。但し、先にも述べたように、ゲート
接続端子620は、主接続端子(エミッタ側接続端子616及
びコレクタ側接続端子612)からの電磁誘導等にるノイズ
の影響を受けやすいので、主接続端子から極力離れた位
置に配置することが望ましい。
【００５５】また、各IGBTやダイオード素子までの各イ
ンダクタンスの整合性に関して、主電流が流れるエミッ
タ側接続端子616及びコレクタ側接続端子612を対称配置
及び対称形状にしなくとも、導体パターンの一部を切り
欠いて電流迂回部を形成するか、外部接続端子に曲折部
を形成することで、各インダクタンスの整合性を確保す
ることができる。但し、この場合においても、前述した
ように、設計の容易性や半導体素子等のレイアウト自由
度の観点から、導体パターンの形状に関しては対称性が
あった方が好ましい。
【００５６】ここで、ある仮想線を中心として外部接続
端子を対称形状にしていないものを第6の実施例とし
て、図14〜図16を用いて説明する。本実施例の半導体モ
ジュールは、図14に示すように、3個のIGBT素子と1個の
ダイオード素子を搭載した1枚の絶縁基板を2組設けたも
のである。金属支持基板114上には、その中心線622を中
心として、左右対称に2つの絶縁基板106,106が配されて
いる。一方の絶縁基板106上には、導体パターン610,61
1,614が形成されている。導体パターン610,611,614のう
ち、コレクタ側導体パターン610上には、IGBT素子601,6
02,603、及びダイオード素子607が配置されていると共
に、コレクタ側接続端子612が接合されている。コレク
タ側接続端子612は、その脚が二股に分かれており、そ
の一方の脚が一方の絶縁基板106上のコレクタ側導体パ
ターン610に接合されている。ゲート側導体パターン611
上には、3個のゲート抵抗素子(図示されていない。)が
配置されていると共に、ゲート側接続端子620が接合さ
れている。ゲート側接続端子620も、その脚が二股に分
かれており、その一方の脚が一方の絶縁基板106上のゲ
ート側導体パターン611に接合されている。また、エミ
ッタ側導体パターン614には、エミッタ側接続端子616及
びエミッタ補助接続端子618が接合されている。エミッ
タ側接続端子616も、その脚が二股に分かれており、そ
の一方の脚がエミッタ側導体パターン614に接合されて
いる。ダイオード素子607の上面に形成されているアノ
ード端とエミッタ側導体パターン614とは、金属ワイヤ
(図示されていない。)により接続されている。また、IG
BT素子601,602,603の上面に形成されているエミッタ電
極とエミッタ側導体パターン614、IGBT素子601,602,603
の上面に形成されているゲート電極とゲート側導体パタ
ーン611上のゲート抵抗素子(図示されていない。)も、
金属ワイヤ(図示されていない。)によって接続されてい
る。
【００５７】2つの絶縁基板106,106のうち、他方の絶縁
基板106上にも、一方の絶縁基板106上のものと対称に、
導体パターン610,611,614や、各種素子604,605,606,608
等が設けられている。
【００５８】コレクタ側接続端子612は、図14及び図15
に示すように、中心線622を中心として左右対称なコレ
クタ側導体パターン610,610に接合される接合部612i,61
2i'と、接合部612i,612i'から垂直に立ち上がる第1立上
り部612j,612j'と、一方の第1立上り部612jから他方の
第1立上り部612j'まで伸びる誘導部612kと、誘導部612k
の端から垂直に立ち上がる第2立上り部612lと、第2立上
り部612lの上端から+Y方向に伸びるボルト固定部613と
を有してる。すなわち、本実施例のコレクタ側接続端子
612は、中心線622を中心として、接合部612i,612i'、第
1立上り部612j,612j'及び誘導部612kが左右対称である
が、第2立上り部612l及びボルト固定部613が左右対称で
はない。
【００５９】ところで、ダイオード素子607,608からコ
レクタ側接続端子612のボルト固定部613までのインダク
タンス成分は、図15及び図16に示すように、第1ダイオ
ード607からコレクタ側接続端子612の第1接合部612j'ま
でのインダクタンス成分L5、第2ダイオード608からコレ
クタ側接続端子612の第2接合部612jまでのインダクタン
ス成分L4、コレクタ側接続端子612の第1接合部612j'か
ら第2立上り部612lまでのインダクタンス成分L3、コレ
クタ側接続端子612の第2接合部612jから第2立上り部612
lまでのインダクタンス成分L2、コレクタ側接続端子612
の第2立上り部612lからボルト固定部613までのインダク
タンス成分L1である。
【００６０】これらのインダクタンス成分のうち、L1は
両方のダイオード素子607,608に共通しているので、各
ダイオード素子までの各インダクタンスの整合性を確保
するためには、(L3+L5)=(L2+L4)であればよい。そこ
で、例えば、第1ダイオード側の(L3+L5)が第2ダイオー
ド側の(L2+L4)よりも大きい場合には、第1ダイオード側
の(L3+L5)を減らすべく、コレクタ側接続端子612の誘導
部612kの一部と第1コレクタ側導体パターン610とを平行
に且つ対向し合うよう、誘導部612kの一部を形成しすれ
ばよい。また、逆に、第2ダイオード側の(L2+L4)を増や
すべく、第2ダイオード608と接合部612iとの間のパター
ン610を一部切り欠いて、電流を迂回させるようにして
もよい。
【００６１】次に、複数のモジュールを組み合わせて構
成した回路の一実施例について、図17及び図18を用いて
説明する。本実施例の回路は、複数のIGBTモジュール13
02と、複数のダイオードモジュール1303とを組み合わせ
て、直流電源1305を3レベルで交流に変換し、モータ等
の負荷1304を駆動させるインバータ回路である。なお、
図17及び図18は、インバータ回路の1相分のみを示して
いる。また、IGBTモジュール1302は、第6の実施例のモ
ジュールを用いている。ここでは、IGBTモジュール1302
とダイオードモジュール1303はいずれも2台を並列に接
続して電流容量を増やしている。並列接続する2台のIGB
Tモジュール1302のエミッタ側接続端子相互は、エミッ
タ側ブースバー1308で連結され、並列接続する2台のIGB
Tモジュール1302のコレクタ側接続端子相互は、コレク
タ側ブースバー1301で連結されている。エミッタ側ブー
スバー1308は、その伸びてる方向がモジュール内のコレ
クタ側接続端子610の伸びている方向と直交している。
このように、モジュール内の接続端子610とブースバー1
308を直交させることで、ブースバー1308の電流1307が
モジュール内部(具体的には、コレクタ側接続端子610を
流れる電流1306)に及ぼす影響を小さくすることがで
き、インバータ動作時のノイズを低減することができ
る。なお、本実施例では、並列接続するモジュールの数
を2つにしているが、この数は、当然、容量に応じて増
減することになる。
【００６２】なお、以上の各種実施例は、いずれもダイ
オードモジュールやIGBTモジュールであるが、本発明
は、これに限らず、その他の半導体モジュール、例え
ば、GTOモジュールについても適用できることは言うま
でもない。
【００６３】
【発明の効果】本発明によれば、複数の半導体素子のう
ち、導体パターンの端子接合領域と半導体素子との間の
距離が短い半導体素子と端子接合領域との間の導体パタ
ーンを切欠き、導体パターンに電流迂回部を形成したの
で、この半導体素子から端子接合領域までの電流経路が
長くなり、この電流経路長を他の半導体素子から端子接
合領域までの電流経路の長さと同じくすることができ
る。したがって、各半導体素子に同量の電流を供給する
ことができ、モジュールを動作させたときのノイズの発
生を押えることができる。さらに、素子間の発熱量も均
一になり、モジュールの信頼性を向上させることができ
る。
【００６４】また、外部接続端子に、導体パターンと対
向する対向部を形成したものでは、複数の半導体素子ご
との各電流経路となる導体パターン上の領域のインダク
タンスと、外部接続端子の対向部のインダクタンスとが
相互に打ち消されるため、導体パターンにおける複数の
半導体素子ごとの各電流経路長に差があったとしても、
各電流経路毎のインダクタンス差がほとんどなくなり、
各半導体素子に対して、互いに同じ量の電流を流すこと
ができる。従って、この発明においても、モジュールの
信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る第1の実施例の半導体モジュール
(ケーシングは省略してある。)の斜視図である。
【図２】本発明に係る第1の実施例の半導体モジュール
の断面図である。
【図３】図2におけるA-A線断面図である。
【図４】本発明に係る第1の実施例の半導体モジュール
の導体パターンの形状及びダイオード素子の配置を示す
説明図である。
【図５】本発明に係る第1の実施例の半導体モジュール
の電流経路を示す説明図である。
【図６】半導体モジュールにおける半導体素子のレイア
ウトを示す説明図である。
【図７】平行配線における配線間距離と相互インダクタ
ンスとの関係を示すグラフである。
【図８】本発明に係る第2の実施例の半導体モジュール
の斜視図である。
【図９】本発明に係る第2の実施例の半導体モジュール
の導体パターンの形状及び半導体素子の配置を示す説明
図のである。
【図１０】本発明に係る第3の実施例の半導体モジュー
ルの斜視図である。
【図１１】図10におけるB-B線断面図である。
【図１２】本発明に係る第4の実施例の半導体モジュー
ルの斜視図である。
【図１３】本発明に係る第5の実施例の半導体モジュー
ルの斜視図である。
【図１４】本発明に係る第6の実施例の正面図である。
【図１５】本発明に係る第6の実施例の半導体モジュー
ルのコネクタ側接続端子の模式図である。
【図１６】本発明に係る第6の実施例の半導体モジュー
ルのコネクタ側接続端子の等価回路を示す説明図であ
る。
【図１７】本発明に係る第6の実施例の半導体モジュー
ルを組み合わせて構築したインバータ回路の正面図であ
る。
【図１８】本発明に係る第6の実施例の半導体モジュー
ルを組み合わせて構築したインバータ回路の回路図であ
る。
【図１９】従来の半導体モジュールの導体パターンの形
状及び半導体素子の配置を示す説明図である。
【符号の説明】
101,102,103…ダイオード素子、104…カソード側導体パ
ターン、104a,104b,105a…電流迂回部、105…アノード
側導体パターン、106…絶縁基板、107…カソード側接続
端子、107d,109d…入出力対向部、109…アノード側接続
端子、111…金属ワイヤ、112,113…電流迂回用スリッ
ト、114…金属支持基板、115…モジュール取付け穴、11
6,622…中心線、501…5%アンチモン-0.5%ニッケル-0.06
%リン-錫ベース半田(半導体素子接合用半田)、502…銀
ろう、503…銅箔(絶縁基板接合用金属箔)、504…40%鉛-
錫ベース半田(絶縁基板/金属支持基板接合用半田)、505
…40%鉛-錫ベース半田(絶縁基板上回路/端子接続用半
田)、506；シリコーンゴム系接着材、507…端子の応力
緩衝曲折部、508…樹脂ケーシング側壁、509…樹脂ケー
シング蓋、512…シリコーンゲル、513…空気層、514…
エポキシ系レジン、601,602,603,604,605,606…IGBT素
子、607,608…フリーホイルダイオード素子、６０９ゲ
ート抵抗素子、６１０…コレクタ側導体パターン、611
…ゲート側導体パターン、615…電流迂回用スリット、6
12…コレクタ側接続端子、614…エミッタ側導体パター
ン、616…エミッタ側接続端子、616c,616c'…対向部、6
18…エミッタ補助接続端子、620…ゲート側接続端子、1
301…コレクタ側ブースバー、1302…IGBTモジュール、1
303…ダイオードモジュール、1304…負荷、1305…電
源、1308…エミッタ側ブースバー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関根 茂樹 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 小池 信也 群馬県高崎市西横手町111番地 株式会 社 日立製作所 半導体事業部内 (72)発明者 国分 秀弥 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (56)参考文献 特開 昭63−193553（ＪＰ，Ａ) 特開 平４−125957（ＪＰ，Ａ) 特開 平４−336454（ＪＰ，Ａ) 特開 昭63−196068（ＪＰ，Ａ) 特開 平６−268128（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】同種の半導体素子が複数搭載されている半
    導体モジュールにおいて、 絶縁材で形成された基板と、 前記絶縁基板上に配される複数の前記半導体素子と、 外部機器と電気的に接続される外部接続端子と、 前記絶縁基板上に形成され、前記外部接続端子が接合さ
    れると共に複数の前記半導体素子の電極と電気的に並列
    接続され、該外部接続端子から複数の該半導体素子の電
    極までの電流経路となる導体パターンと、 を備え、 前記導体パターンは、前記絶縁基板の特定の仮想線を中
    心として対象に形成されていると共に、該仮想線上又は
    該仮想線を中心として対象な複数の位置が前記外部接続
    端子の接合領域となり、複数の前記半導体素子のうち、
    それぞれの電極から該接合領域までの距離が他の半導体
    素子よりも短くなる半導体素子と該接合領域との間が切
    欠かれ、この間を流れる電流を迂回させて、複数の該半
    導体素子毎の各電流経路の長さをほぼ同じにする電流迂
    回部が形成されていることを特徴とする半導体モジュー
    ル。但し、上記「それぞれの電極から該接合領域までの
    距離」は、一の半導体素子に複数の電極がある場合又は
    一定の広がりを持った電極がある場合には、該接合領域
    までの平均距離とする。
  2. 【請求項２】同種の前記半導体素子が、３つ搭載され、 ３つの前記半導体素子のうち、１つの特定半導体素子
    は、その重心が前記仮想線上に位置するよう配され、残
    りの２つの半導体素子は、それぞれの重心が該仮想線を
    中心として対称となり且つ該特定半導体素子の重心を頂
    点とする二等辺三角形の底角の角に位置するよう配置さ
    れていることを特徴とする請求項１に記載の半導体モジ
    ュール。
  3. 【請求項３】前記外部接続端子は、前記導体パターン上
    で、複数の前記半導体素子毎の各電流経路となる領域
    と、平行で且つ対向し、各電流経路を流れる電流の向き
    と逆向きの電流が流れる誘導部を有していることを特徴
    とする請求項１及び２のいずれか一項に記載の半導体モ
    ジュール。
  4. 【請求項４】複数の前記半導体素子のうち、２つの半導
    体素子が前記基板上に直線上に配され、 前記導体パターンは、直線上に配された２つの前記半導
    体素子のうち、一方の端の半導体素子から他方の端の半
    導体素子までの間において、２つの該半導体素子に沿っ
    て形成され、 前記外部接続端子は、前記導体パターンの前記一方の半
    導体素子側の部分に接合され、前記誘導部が、２つの前
    記半導体素子が並んでいる方向において、前記一方の半
    導体素子の位置に該当する位置から前記他方の端の半導
    体素子の位置に該当する位置まで伸びていることを特徴
    とする請求項３に記載の半導体モジュール。
  5. 【請求項５】複数の前記半導体素子は、前記電極とし
    て、それぞれに、電流が流れ込む入力電極と電流が流れ
    出る出力電極とを有し、 前記外部接続端子として、外部機器から電流が流れ込む
    入力側接続端子と、外部機器へ電流が流れ出る出力側接
    続端子とを有し、 前記導体パターンとして、前記入力側接続端子が接合さ
    れると共に複数の前記半導体素子の入力電極と電気的に
    並列接続される入力側導体パターンと、前記出力側接続
    端子が接合されると共に複数の半導体素子の前記出力電
    極と電気的に並列接続される出力側導体パターンとを有
    し、 前記入力側接続端子及び前記出力側接続端子は、一定の
    間隔で互いに対向し且つ平行な入出力対向部を有するこ
    とを特徴とする請求項１から３のいずれか一項に記載の
    半導体モジュール。
  6. 【請求項６】前記入力側接続端子の前記入出力対向部と
    前記出力側接続端子の前記入出力対向部との間隔は、10
    mm以下であることを特徴とする請求項５に記載の半導体
    モジュール。
  7. 【請求項７】複数の前記半導体素子は、バイポーラトラ
    ンジスタで、それぞれに、電流が流れ込む入力電極と、
    電流が流れ出る出力電極と、該入力電極から該出力電極
    に流れ出る電流量を制御するための電圧がかかる制御電
    極とを有し、 前記外部接続端子として、外部機器からの電流が流れ込
    む入力側接続端子と、外部機器へ電流が流れ出る出力側
    接続端子と、外部機器からの電圧がかかる制御接続端子
    とを有し、 前記導体パターンとして、前記入力側接続端子が接合さ
    れると共に複数の前記半導体素子の入力電極と電気的に
    並列接続される入力側導体パターンと、前記出力側接続
    端子が接合されると共に複数の半導体素子の前記出力電
    極と電気的に並列接続される出力側導体パターンと、前
    記制御接続端子が接合されると共に複数の前記半導体素
    子の前記制御電極と電気的に並列接続される制御導体パ
    ターンとを有し、 前記制御接続端子は、前記入力側接続端子及び前記出力
    側接続端子と交差せず、且つ、該入力側接続端子と該出
    力側接続端子との間の距離よりも、両接続端子までの距
    離の方が大きくなるよう、形成されていると共に配置さ
    れていることを特徴とする請求項１、２、３、５及び６
    のいずれか一項に記載の半導体モジュール。
  8. 【請求項８】電流が流れ込む入力電極と電流が流れ出る
    出力電極とを有するダイオード素子を備え、 前記ダイオード素子の入力電極は、前記入力側導体パタ
    ーンと電気的に接続され、該ダイオード素子の出力電極
    は、前記出力側導体パターンと電気的に接続され、 前記入力側導体パターン上の前記入力側接続端子の接合
    領域は、該接合領域から前記バイポーラトランジスタの
    前記入力電極までの電流経路長より、該接合領域から前
    記ダイオード素子の入力電極までの電流経路長の方が短
    くなる位置に存在することを特徴とする請求項７に記載
    の半導体モジュール。
  9. 【請求項９】前記外部接続端子は、一定方向に伸びた
    後、その端から該一定方向とは逆向きに伸びる曲折部を
    有していることを特徴とする請求項１、２、３、４、
    ５、６、７又は８記載の半導体モジュール。
  10. 【請求項１０】前記導体パターンと前記半導体素子の電
    極とを接続する金属ワイヤを備え、 前記外部接続端子の前記曲折部は、前記金属ワイヤと上
    下に重なり合わないよう形成されていることを特徴とす
    る請求項９記載の半導体モジュール。
  11. 【請求項１１】前記絶縁基板の前記半導体素子及び前記
    導体パターンが配される側に空間が形成されるよう、該
    絶縁基板を覆うケーシングと、 前記ケーシングの前記空間内に充填されるシリコーンゲ
    ルと、 を備え、 前記シリコーンゲルは、前記ケーシングの前記空間内に
    空気層が形成されるよう、該空間内に充填されているこ
    とを特徴とする請求項１、２、３、４、５、６、７、
    ８、９又は１０に記載の半導体モジュール。
JP00281895A 1994-10-07 1995-01-11 半導体モジュール Expired - Fee Related JP3222341B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP00281895A JP3222341B2 (ja) 1995-01-11 1995-01-11 半導体モジュール
EP19950307054 EP0706221B8 (en) 1994-10-07 1995-10-04 Semiconductor device comprising a plurality of semiconductor elements
US08/539,075 US5956231A (en) 1994-10-07 1995-10-04 Semiconductor device having power semiconductor elements
DE69535775T DE69535775D1 (de) 1994-10-07 1995-10-04 Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
KR1019950034252A KR100359051B1 (ko) 1994-10-07 1995-10-06 반도체장치
US09/385,632 US6434008B1 (en) 1994-10-07 1998-08-27 Semiconductor device
US10/101,463 US20030016502A1 (en) 1994-10-07 2002-03-20 Semiconductor device
US10/665,523 US7141741B2 (en) 1994-10-07 2003-09-22 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00281895A JP3222341B2 (ja) 1995-01-11 1995-01-11 半導体モジュール

Publications (2)

Publication Number Publication Date
JPH08191130A JPH08191130A (ja) 1996-07-23
JP3222341B2 true JP3222341B2 (ja) 2001-10-29

Family

ID=11540000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00281895A Expired - Fee Related JP3222341B2 (ja) 1994-10-07 1995-01-11 半導体モジュール

Country Status (1)

Country Link
JP (1) JP3222341B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177190B2 (en) 2018-06-06 2021-11-16 Fuji Electric Co., Ltd. Semiconductor device
US11373938B2 (en) 2019-11-14 2022-06-28 Hyundai Motor Company Substrate having a plurality of slit portions between semiconductor devices

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1336990A1 (de) * 2002-02-14 2003-08-20 Abb Research Ltd. Gehäuse für ein hochspannungsfestes Leistungshalbleitermodul
JP2005136264A (ja) 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP4587378B2 (ja) * 2005-01-27 2010-11-24 東芝三菱電機産業システム株式会社 積層導体
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2007180456A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法及び半導体モジュールの製造方法
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP5207862B2 (ja) * 2008-07-16 2013-06-12 三菱電機株式会社 半導体モジュール
JP2010056244A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体装置
JP5177174B2 (ja) * 2010-05-24 2013-04-03 三菱電機株式会社 半導体装置
JP5429413B2 (ja) * 2013-01-09 2014-02-26 三菱電機株式会社 半導体装置
JP5836993B2 (ja) 2013-03-22 2015-12-24 株式会社日立製作所 インバータ装置
JP6041770B2 (ja) * 2013-08-26 2016-12-14 カルソニックカンセイ株式会社 半導体装置
JP6166701B2 (ja) 2014-08-22 2017-07-19 株式会社東芝 半導体装置
WO2020194480A1 (ja) * 2019-03-25 2020-10-01 新電元工業株式会社 半導体装置、リードフレーム及び電源装置
WO2024095597A1 (ja) * 2022-10-31 2024-05-10 富士電機株式会社 半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177190B2 (en) 2018-06-06 2021-11-16 Fuji Electric Co., Ltd. Semiconductor device
US11373938B2 (en) 2019-11-14 2022-06-28 Hyundai Motor Company Substrate having a plurality of slit portions between semiconductor devices

Also Published As

Publication number Publication date
JPH08191130A (ja) 1996-07-23

Similar Documents

Publication Publication Date Title
JP3222341B2 (ja) 半導体モジュール
KR100359051B1 (ko) 반도체장치
JP3269745B2 (ja) モジュール型半導体装置
EP0828341B1 (en) Modular type power semiconductor apparatus
EP3522213B1 (en) Semiconductor device
US7847316B2 (en) Semiconductor device and its manufacture
US8659900B2 (en) Circuit board including a heat radiating plate
JP2000060140A (ja) 電力変換装置
CN113711351B (zh) 具有激光焊接的引线框的功率半导体模块
JP3521651B2 (ja) パワー半導体装置
US6759735B2 (en) High power semiconductor device having semiconductor chips
CN117174680B (zh) 功率模块、封装结构及电子设备
CN117276226B (zh) 功率模块、封装结构及电子设备
EP2099121B1 (en) Power converter apparatus
JP5098630B2 (ja) 半導体装置及びその製造方法
WO2023109604A2 (en) Power semiconductor module
WO2024070884A1 (ja) 半導体モジュール
JPH0878619A (ja) 電力用半導体装置
WO2024080089A1 (ja) 半導体装置および半導体装置の製造方法
WO2023109605A1 (en) Power semiconductor apparatus
JP7192235B2 (ja) 半導体装置
WO2023193928A1 (en) Arrangement for a power module, power module and method for producing an arrangement for a power module
JP2022123611A (ja) 半導体装置
JP2021061393A (ja) 半導体装置
JPH047103B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees