JP5207862B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP5207862B2 JP5207862B2 JP2008184724A JP2008184724A JP5207862B2 JP 5207862 B2 JP5207862 B2 JP 5207862B2 JP 2008184724 A JP2008184724 A JP 2008184724A JP 2008184724 A JP2008184724 A JP 2008184724A JP 5207862 B2 JP5207862 B2 JP 5207862B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- side wiring
- gate
- semiconductor switch
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 274
- 239000004020 conductor Substances 0.000 abstract description 256
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
以下この発明の一実施形態を図に基づいて説明する。図1はこの発明の実施の形態1による半導体モジュール1の内部配線構造を示す斜視図、図2は図1のP方向から見た半導体モジュール1の内部配線構造を示す斜視図、図3は上記内部配線を示す簡略回路図である。IGBTチップ等からなる半導体スイッチ素子2a,2bはコレクタパターン3a,3b上に配置されるとともに、各半導体スイッチ素子2a,2bのコレクタ電極100a、100bとコレクタパターン3a,3bははんだ等により接続されている。
図8はこの発明の実施の形態2による半導体モジュールの内部配線構造を示す斜視図、図9は図8のQ方向から見た半導体モジュール1の内部配線構造を示す斜視図である。半導体スイッチ素子2a,2bの制御エミッタ電極102a、102bと制御エミッタ中継導体17は、制御エミッタワイヤ21a,21b、制御エミッタパターン22a,22b、制御エミッタピン15a,15bを介して接続されることにより、制御エミッタ側配線が構成されている。又制御エミッタパターン22a,22bはゲートパターン13a,13bと同様に絶縁板5d,5e上に配置される。
図14はこの発明の実施の形態3による半導体モジュールの内部配線構造を示す斜視図、図15は図14のR方向から見た半導体モジュール1の内部配線構造を示す斜視図である。半導体スイッチ素子2a,2bの第1のエミッタ側配線及び制御エミッタ側配線は、半導体スイッチ素子2a,2bのエミッタ電極101a、101b、エミッタワイヤ7a,7b、エミッタパターン4a,4b、エミッタ中継導体11、制御エミッタワイヤ21a,21b、制御エミッタパターン22a,22b、制御エミッタピン15a,15b、制御エミッタ中継導体17によって、閉ループを形成している。また、ゲート中継導体16a,16bも閉ループを形成している。
図20はこの発明の実施の形態4による半導体モジュールの内部配線構造を示す斜視図、図21は同じく正面図、図22はコレクタ端子8、エミッタ端子9、ゲート中継導体16、制御エミッタ中継導体17を除いた半導体モジュール1の内部配線構造を示す平面図である。
図23はこの発明の実施の形態5による半導体モジュールの内部配線構造を示す斜視図である。ゲート中継導体16は制御エミッタ中継導体17と接近して積層配置されている部分16aと積層配置されていない部分16bから構成される。制御エミッタ中継導体17と積層されていないゲート中継導体16bは、第2のエミッタ中継導体23に接近して配置される。
図24はこの発明の実施の形態6による半導体モジュールの内部構造を示す斜視図、図25は図24におけるエミッタ側配線のみを示す平面図、図26はゲート側配線のみを示す平面図、図27は制御エミッタ側配線のみを示す平面図である。本実施形態においては、図25,図26に示すように、第2のエミッタ中継導体23において、矢印Xと矢印Yの電流が流れるコレクタ中継導体10及びエミッタ中継導体11に対し平行な部分Jの長さがゲート中継導体16bにおいて同じく矢印Xと矢印Yに対し平行な部分Kの長さより短く、又図27に示すように、制御エミッタ中継導体17は制御エミッタ中継導体17aと制御エミッタ中継導体17bから構成され、制御エミッタ中継導体17a、17bによって閉ループが形成されている。更に制御エミッタ中継導体17aが第1の制御エミッタ側配線を構成し、制御エミッタ中継導体17bが第2の制御エミッタ側配線を構成する。更にゲート中継導体16bは半導体スイッチ素子2a、2bのゲート電極103aと103b間を接続している。
3a,3b コレクタパターン、4,4a,4b エミッタパターン、
7a,7b,7c,7d,7e,7f エミッタワイヤ、8 コレクタ端子、
9 エミッタ端子、10 コレクタ中継導体、11 エミッタ中継導体、
12a,12b,12c,12d,12e,12f,12g,12h,12i ゲートワイヤ、
13a,13b ゲートパターン、14a,14b ゲートピン、
15,15a,15b 制御エミッタピン、16,16a,16b ゲート中継導体、
17 制御エミッタ中継導体、18 ゲート端子、19 制御エミッタ端子、
21a,21b,21c,21d,21e,21f 制御エミッタワイヤ、
22a,22b 制御エミッタパターン、23 第2のエミッタ中継導体、
100a,100b コレクタ電極、101a,101b エミッタ電極、
102a,102b 制御エミッタ電極、103a,103b ゲート電極。
Claims (4)
- 複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されているゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって、上記ゲート側配線において発生する誘導起電力による電圧と上記第1のエミッタ側配線において発生する誘導起電力による電圧とが同一となるよう上記第2のコレクタ側配線、上記第1及び第2のエミッタ側配線及び上記ゲート側配線を配置したことを特徴とする半導体モジュール。 - 複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されているゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって、上記第1のエミッタ側配線において発生する誘導起電力と上記制御エミッタ側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記エミッタ電極間において生ずる電圧が、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって、上記ゲート側配線において発生する誘導起電力により上記複数の半導体スイッチ素子の上記ゲート電極間において生ずる電圧と同等になるよう上記第2のコレクタ側配線、上記第1及び第2のエミッタ側配線、上記ゲート側配線及び上記制御エミッタ側配線を配置したことを特徴とする半導体モジュール。 - 複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている第1のゲート側配線と、
上記複数の半導体スイッチ素子の上記ゲート電極間を接続するとともに電流経路が上記対称線に対して対称に配置されている第2のゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって、上記第1のエミッタ側配線において発生する誘導起電力と上記制御エミッタ側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記エミッタ電極間において生ずる電圧が、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって、上記第1のゲート側配線において発生する誘導起電力と上記第2のゲート側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記ゲート電極間において生ずる電圧と同等になるよう上記第2のコレクタ側配線、上記第1及び第2のエミッタ側配線、上記第1及び第2のゲート側配線及び上記制御エミッタ側配線を配置したことを特徴とする半導体モジュール。 - 複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている第1のゲート側配線と、
上記複数の半導体スイッチ素子の上記ゲート電極間を接続するとともに電流経路が上記対称線に対して対称に配置されている第2のゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている第1の制御エミッタ側配線と、
上記複数の半導体スイッチ素子の上記制御エミッタ電極間を接続するとともに電流経路が上記対称線に対して対称に配置されている第2の制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第1のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第2のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって、上記第1のエミッタ側配線において発生する誘導起電力と上記第1の制御エミッタ側配線において発生する誘導起電力と上記第2の制御エミッタ側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記エミッタ電極間において生ずる電圧が、
上記第2のエミッタ側配線及び上記第2のコレクタ側配線を流れる電流によって上記第1のゲート側配線において発生する誘導起電力と上記第2のゲート側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記ゲート電極間において生ずる電圧と同等に近づくよう上記第2のコレクタ側配線、上記第1及び第2のエミッタ側配線、上記第1及び第2のゲート側配線及び上記第1及び第2の制御エミッタ側配線を配置したことを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184724A JP5207862B2 (ja) | 2008-07-16 | 2008-07-16 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184724A JP5207862B2 (ja) | 2008-07-16 | 2008-07-16 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010027710A JP2010027710A (ja) | 2010-02-04 |
JP5207862B2 true JP5207862B2 (ja) | 2013-06-12 |
Family
ID=41733281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184724A Active JP5207862B2 (ja) | 2008-07-16 | 2008-07-16 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207862B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11270984B2 (en) | 2017-07-27 | 2022-03-08 | Denso Corporation | Semiconductor module |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104488078B (zh) * | 2012-07-19 | 2017-11-21 | 三菱电机株式会社 | 功率用半导体模块 |
CN106663675B (zh) | 2014-07-04 | 2019-10-25 | 三菱电机株式会社 | 电力用半导体装置 |
JP2017050488A (ja) | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体パッケージ |
US11271043B2 (en) | 2017-04-19 | 2022-03-08 | Mitsubishi Electric Corporation | Semiconductor module and power conversion apparatus |
JP6838243B2 (ja) | 2017-09-29 | 2021-03-03 | 日立Astemo株式会社 | 電力変換装置 |
JP6906583B2 (ja) * | 2019-10-29 | 2021-07-21 | 三菱電機株式会社 | 半導体パワーモジュール |
CN115411018B (zh) * | 2022-04-08 | 2023-07-14 | 安世半导体科技(上海)有限公司 | 优化寄生参数的功率半导体器件封装结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3222341B2 (ja) * | 1995-01-11 | 2001-10-29 | 株式会社日立製作所 | 半導体モジュール |
JP3225847B2 (ja) * | 1996-08-30 | 2001-11-05 | 株式会社日立製作所 | 半導体モジュール |
JP3085453B2 (ja) * | 1996-09-06 | 2000-09-11 | 株式会社日立製作所 | 半導体モジュール及びこれを用いたインバータ装置 |
JP3521651B2 (ja) * | 1996-10-18 | 2004-04-19 | 株式会社日立製作所 | パワー半導体装置 |
JP3648954B2 (ja) * | 1997-11-26 | 2005-05-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
JP4138192B2 (ja) * | 1999-12-27 | 2008-08-20 | 三菱電機株式会社 | 半導体スイッチ装置 |
JP2006094557A (ja) * | 2005-11-21 | 2006-04-06 | Renesas Technology Corp | 半導体素子及び高周波電力増幅装置並びに無線通信機 |
JP2008091809A (ja) * | 2006-10-05 | 2008-04-17 | Mitsubishi Electric Corp | 半導体モジュール |
-
2008
- 2008-07-16 JP JP2008184724A patent/JP5207862B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11270984B2 (en) | 2017-07-27 | 2022-03-08 | Denso Corporation | Semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
JP2010027710A (ja) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5207862B2 (ja) | 半導体モジュール | |
JP2008091809A (ja) | 半導体モジュール | |
JPWO2019044748A1 (ja) | 半導体モジュール及び電力変換装置 | |
JP6400201B2 (ja) | パワー半導体モジュール | |
JP6405383B2 (ja) | パワートランジスタモジュール | |
JP4826845B2 (ja) | パワー半導体モジュール | |
JP5174085B2 (ja) | 半導体装置 | |
JP2010088299A (ja) | 半導体装置 | |
US10230294B2 (en) | Power conversion device with gate drive circuit | |
US10170415B2 (en) | Semiconductor device, semiconductor integrated circuit, and load driving device | |
US10536090B2 (en) | Bus bar structure and power conversion device using same | |
JP2007185026A (ja) | 電力変換装置 | |
JP4471823B2 (ja) | 電力半導体装置 | |
JP5138714B2 (ja) | 電力用半導体装置 | |
JP2009259990A (ja) | 半導体モジュール | |
JP4142539B2 (ja) | 電力用半導体装置 | |
JP4631810B2 (ja) | 半導体モジュールの電極構造 | |
US10546806B2 (en) | Semiconductor apparatus | |
JP7034043B2 (ja) | パワーモジュール及びパワーモジュールを有する電気装置 | |
JP2015018856A (ja) | 半導体パワーモジュール | |
JP4073621B2 (ja) | パワーモジュール | |
JP2018129474A (ja) | 半導体モジュール | |
KR102603062B1 (ko) | 양면냉각형 파워모듈 입력단 | |
JP2023014524A (ja) | パワー半導体モジュール及びそれを用いた電力変換装置 | |
JP2013149933A (ja) | コイル内蔵基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |