JP3085453B2 - 半導体モジュール及びこれを用いたインバータ装置 - Google Patents
半導体モジュール及びこれを用いたインバータ装置Info
- Publication number
- JP3085453B2 JP3085453B2 JP23616696A JP23616696A JP3085453B2 JP 3085453 B2 JP3085453 B2 JP 3085453B2 JP 23616696 A JP23616696 A JP 23616696A JP 23616696 A JP23616696 A JP 23616696A JP 3085453 B2 JP3085453 B2 JP 3085453B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- wiring
- semiconductor
- external connection
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電力用半導体素子
を用いたインバータ及びコンバータ用半導体モジュール
の実装技術に係り、特に、半導体素子を多数搭載する大
電力用半導体モジュール及びこれを用いたインバータ装
置に関する。
を用いたインバータ及びコンバータ用半導体モジュール
の実装技術に係り、特に、半導体素子を多数搭載する大
電力用半導体モジュール及びこれを用いたインバータ装
置に関する。
【０００２】
【従来の技術】従来、大電力用のモータ制御に関して
は、ＧＴＯ(Gate turn off thyristor)が用いられてき
た。しかし、最近では、電圧信号で大電流が制御できる
使い易さから、ＩＧＢＴ(Insulated gate bipolar tran
sistor）構造の半導体素子が鉄道車両用などの分野で用
いられるようになってきた。ＩＧＢＴで大電流を制御す
る場合、一つのＩＧＢＴ半導体素子に流すことのできる
電流限界値があることから、一つのパワーモジュール内
に、複数の半導体素子を並列に接続して用いられてい
る。大電流化の要求に対して、パワーモジュール内に搭
載する半導体素子の数は増大する傾向にある。素子数が
増大すると、各素子への電流バランスが重要になってく
る。搭載素子数が増えるとパワーモジュールのベース面
積もそれに伴い増大する。パワーモジュール内の半導体
素子は、一般に、絶縁性基板上に搭載される。絶縁性基
板は、一般に、酸化アルミニウムや窒化アルミニウムな
どのセラミックス平板上の主面に、銅などの導電性金属
により配線回路が形成されている。この前記配線回路の
少なくとも一つの配線回路上に複数の前記半導体素子が
搭載されている。
は、ＧＴＯ(Gate turn off thyristor)が用いられてき
た。しかし、最近では、電圧信号で大電流が制御できる
使い易さから、ＩＧＢＴ(Insulated gate bipolar tran
sistor）構造の半導体素子が鉄道車両用などの分野で用
いられるようになってきた。ＩＧＢＴで大電流を制御す
る場合、一つのＩＧＢＴ半導体素子に流すことのできる
電流限界値があることから、一つのパワーモジュール内
に、複数の半導体素子を並列に接続して用いられてい
る。大電流化の要求に対して、パワーモジュール内に搭
載する半導体素子の数は増大する傾向にある。素子数が
増大すると、各素子への電流バランスが重要になってく
る。搭載素子数が増えるとパワーモジュールのベース面
積もそれに伴い増大する。パワーモジュール内の半導体
素子は、一般に、絶縁性基板上に搭載される。絶縁性基
板は、一般に、酸化アルミニウムや窒化アルミニウムな
どのセラミックス平板上の主面に、銅などの導電性金属
により配線回路が形成されている。この前記配線回路の
少なくとも一つの配線回路上に複数の前記半導体素子が
搭載されている。
【０００３】一つの絶縁性基板上に複数の半導体素子を
搭載したパワーモジュールの前記半導体素子の配置は、
例えば、特開平8−111503 号公報に示されるように、６
個の半導体素子を実質上、二列に並べて配置する方法が
通常用いられてきた。また、特開平5−206449 号公報に
開示されているように、８個の半導体素子を４個ずつ二
列に並べて配置する方法が通常用いられてきた。
搭載したパワーモジュールの前記半導体素子の配置は、
例えば、特開平8−111503 号公報に示されるように、６
個の半導体素子を実質上、二列に並べて配置する方法が
通常用いられてきた。また、特開平5−206449 号公報に
開示されているように、８個の半導体素子を４個ずつ二
列に並べて配置する方法が通常用いられてきた。
【０００４】
【発明が解決しようとする課題】パワーモジュールに搭
載する半導体素子を増加させる場合、一つの絶縁性基板
に搭載する半導体素子の数を増やす必要がある。絶縁性
基板に多数の半導体素子、特に、６個以上の複数の半導
体素子を搭載する場合、パワーモジュールとしての電気
的特性及び機械的特性に関し、次のような課題がある。
載する半導体素子を増加させる場合、一つの絶縁性基板
に搭載する半導体素子の数を増やす必要がある。絶縁性
基板に多数の半導体素子、特に、６個以上の複数の半導
体素子を搭載する場合、パワーモジュールとしての電気
的特性及び機械的特性に関し、次のような課題がある。
【０００５】パワーモジュールの安定動作のためには、
パワーモジュール内部に納められ、電気的に並列接続さ
れている各半導体素子へ均等に電流が流れることが必要
である。ＩＧＢＴ半導体素子がターンオフする際、各半
導体素子にかかる配線インダクタンスと電流変化率の積
に比例した高電圧が発生し、この高電圧によって半導体
素子が破壊する恐れがある。このため、配線インダクタ
ンスはできうる限り小さくすることが重要である。
パワーモジュール内部に納められ、電気的に並列接続さ
れている各半導体素子へ均等に電流が流れることが必要
である。ＩＧＢＴ半導体素子がターンオフする際、各半
導体素子にかかる配線インダクタンスと電流変化率の積
に比例した高電圧が発生し、この高電圧によって半導体
素子が破壊する恐れがある。このため、配線インダクタ
ンスはできうる限り小さくすることが重要である。
【０００６】また、コレクタ電流が流れるコレクタ端子
配線と平行に補助エミッタ端子配線やゲート端子配線が
布線されている場合、コレクタ端子配線に電流が流れる
と、前記補助エミッタ端子配線やゲート端子配線に相互
誘電導電流が生じ、各半導体素子が誤動作及び破壊する
恐れがある。
配線と平行に補助エミッタ端子配線やゲート端子配線が
布線されている場合、コレクタ端子配線に電流が流れる
と、前記補助エミッタ端子配線やゲート端子配線に相互
誘電導電流が生じ、各半導体素子が誤動作及び破壊する
恐れがある。
【０００７】各半導体素子にかかる配線インダクタンス
が不均一であると、各半導体素子へ流れる電流が不均一
になり、一部の半導体素子に片寄って電流が流れるとス
イッチングの誤動作や延いては半導体素子の破壊につな
がる。パワーモジュールが大電流化し、搭載される半導
体素子数が増大すると、ますます、各半導体素子に流れ
る電流の均等化が重要になってくる。具体的には、パワ
ーモジュール内の複数の各半導体素子に流れる電流のバ
ランスを±１０％以内に納める必要がある。このために
は、パワーモジュール内の配線経路において、配線経路
の長さによって生じるインダクタンス成分や各半導体素
子の寄生成分を均等化することが重要である。
が不均一であると、各半導体素子へ流れる電流が不均一
になり、一部の半導体素子に片寄って電流が流れるとス
イッチングの誤動作や延いては半導体素子の破壊につな
がる。パワーモジュールが大電流化し、搭載される半導
体素子数が増大すると、ますます、各半導体素子に流れ
る電流の均等化が重要になってくる。具体的には、パワ
ーモジュール内の複数の各半導体素子に流れる電流のバ
ランスを±１０％以内に納める必要がある。このために
は、パワーモジュール内の配線経路において、配線経路
の長さによって生じるインダクタンス成分や各半導体素
子の寄生成分を均等化することが重要である。
【０００８】一方、機械的特性に関しては、半導体素子
を直線上に並べて配置した場合、ワイヤボンディング時
や熱負荷時やパワーモジュールのヒートシンク取り付け
時において、絶縁性基板の主材料であるセラミックスに
クラックが生じる恐れがある。多くの半導体素子を直線
上に並べるほど、セラミックスが受ける曲げモーメント
が増大することからクラックの発生する恐れが増大す
る。絶縁性基板は、セラミックスを主材料としているた
め、寸法が大きくなるに従って、反りやうねりなどの平
坦度の変化が大きくなる。また、前記セラミックス基板
の表裏に銅などの金属箔を接合しているため、熱負荷を
繰り返し受けた場合、セラミックスと金属との熱膨脹差
により、外周部の金属箔が剥がれる恐れがある。このた
め、絶縁性基板の大きさや寸法には、実用上限界があ
り、また、長方形のように細長い形状よりも、正方形に
より近い形状が好ましい。
を直線上に並べて配置した場合、ワイヤボンディング時
や熱負荷時やパワーモジュールのヒートシンク取り付け
時において、絶縁性基板の主材料であるセラミックスに
クラックが生じる恐れがある。多くの半導体素子を直線
上に並べるほど、セラミックスが受ける曲げモーメント
が増大することからクラックの発生する恐れが増大す
る。絶縁性基板は、セラミックスを主材料としているた
め、寸法が大きくなるに従って、反りやうねりなどの平
坦度の変化が大きくなる。また、前記セラミックス基板
の表裏に銅などの金属箔を接合しているため、熱負荷を
繰り返し受けた場合、セラミックスと金属との熱膨脹差
により、外周部の金属箔が剥がれる恐れがある。このた
め、絶縁性基板の大きさや寸法には、実用上限界があ
り、また、長方形のように細長い形状よりも、正方形に
より近い形状が好ましい。
【０００９】通常、インバータ装置に半導体モジュール
を配置する場合、インバータを小型化するために、半導
体モジュールをできうる限り隙間なく並列に並べて配置
する必要がある。半導体モジュールを並列に配置する場
合、半導体モジュール間を電気的接続するブスバー配線
はできうる限り短くすることが好ましい。これは、ブス
バー配線の長さが長くなるに従って配線インダクタンス
成分が増加し、スイッチング時にかかる電圧の変動が大
きくなることを避けるためである。また、インバータ装
置は、その用途によって、半導体モジュールを搭載する
数や配置方法が異なる。このため、半導体モジュールの
向きを１８０度反転させて配置する場合にも対応できる
ように、絶縁フィンやエミッタ外部接続端子やコレクタ
外部接続端子が位置しているように構成されている半導
体モジュールが好ましい。
を配置する場合、インバータを小型化するために、半導
体モジュールをできうる限り隙間なく並列に並べて配置
する必要がある。半導体モジュールを並列に配置する場
合、半導体モジュール間を電気的接続するブスバー配線
はできうる限り短くすることが好ましい。これは、ブス
バー配線の長さが長くなるに従って配線インダクタンス
成分が増加し、スイッチング時にかかる電圧の変動が大
きくなることを避けるためである。また、インバータ装
置は、その用途によって、半導体モジュールを搭載する
数や配置方法が異なる。このため、半導体モジュールの
向きを１８０度反転させて配置する場合にも対応できる
ように、絶縁フィンやエミッタ外部接続端子やコレクタ
外部接続端子が位置しているように構成されている半導
体モジュールが好ましい。
【００１０】また、保守点検を容易にするため、電流定
格が２倍のモジュールと置き換えられるように、電流定
格に比例した寸法の半導体モジュール寸法にすることが
好ましい。
格が２倍のモジュールと置き換えられるように、電流定
格に比例した寸法の半導体モジュール寸法にすることが
好ましい。
【００１１】
【課題を解決するための手段】本発明の半導体モジュー
ルは、ベース基板と、該ベース基板の一方の面に絶縁性
基板を有し、該絶縁性基板の一方の面に複数の配線回路
を形成し、該配線回路の内、少なくとも、一つの配線回
路上に、複数の半導体素子を搭載し、該配線回路は、外
部接続端子と電気的に接続され、該絶縁性基板の半導体
素子が搭載されていない面は、ベース基板に接合された
半導体モジュールにおいて、半導体素子を搭載していな
い配線回路の外部接続端子接合部を中心にして、実質的
に等距離で複数の前記半導体素子が搭載され、前記外部
接続端子の配線と、異なる配線回路に電気的に接続され
ている第１補助端子の配線の間に、前記外部接続端子と
同じ配線回路に電気的に接続されている第２補助端子の
配線を設けた。
ルは、ベース基板と、該ベース基板の一方の面に絶縁性
基板を有し、該絶縁性基板の一方の面に複数の配線回路
を形成し、該配線回路の内、少なくとも、一つの配線回
路上に、複数の半導体素子を搭載し、該配線回路は、外
部接続端子と電気的に接続され、該絶縁性基板の半導体
素子が搭載されていない面は、ベース基板に接合された
半導体モジュールにおいて、半導体素子を搭載していな
い配線回路の外部接続端子接合部を中心にして、実質的
に等距離で複数の前記半導体素子が搭載され、前記外部
接続端子の配線と、異なる配線回路に電気的に接続され
ている第１補助端子の配線の間に、前記外部接続端子と
同じ配線回路に電気的に接続されている第２補助端子の
配線を設けた。
【００１２】本発明の半導体モジュールは、絶縁性基板
の一方の面に複数の配線回路を形成し、該配線回路の
内、少なくとも、一つの配線回路上に、複数の半導体素
子を搭載し、該配線回路は、外部接続端子と電気的に接
続され、該絶縁性基板上の半導体素子が搭載されていな
い面は、ベース基板に接合された半導体モジュールにお
いて、前記絶縁性基板は、ベース基板の中心を通る仮想
線に対して、線対称に配置され、前記半導体素子は、前
記絶縁性基板の中心を通る仮想線に対して、線対称に配
置され、且つ、前記半導体素子の中心とエミッタ配線回
路上のエミッタ端子接合部の中心とを結んだ線分を半径
とした円弧の最大半径と最小半径が平均半径の±１０％
以内の位置に配置され、ゲート端子配線は、エミッタ補
助端子配線より外周に配置されている。
の一方の面に複数の配線回路を形成し、該配線回路の
内、少なくとも、一つの配線回路上に、複数の半導体素
子を搭載し、該配線回路は、外部接続端子と電気的に接
続され、該絶縁性基板上の半導体素子が搭載されていな
い面は、ベース基板に接合された半導体モジュールにお
いて、前記絶縁性基板は、ベース基板の中心を通る仮想
線に対して、線対称に配置され、前記半導体素子は、前
記絶縁性基板の中心を通る仮想線に対して、線対称に配
置され、且つ、前記半導体素子の中心とエミッタ配線回
路上のエミッタ端子接合部の中心とを結んだ線分を半径
とした円弧の最大半径と最小半径が平均半径の±１０％
以内の位置に配置され、ゲート端子配線は、エミッタ補
助端子配線より外周に配置されている。
【００１３】本発明の半導体モジュールは、半導体モジ
ュールのエミッタ外部接続端子及びコレクタ外部接続端
子が、半導体モジュールの長辺方向に平行に、且つ、直
線上に、半導体モジュールの外表面に配置されている。
ュールのエミッタ外部接続端子及びコレクタ外部接続端
子が、半導体モジュールの長辺方向に平行に、且つ、直
線上に、半導体モジュールの外表面に配置されている。
【００１４】本発明の半導体モジュールは、半導体モジ
ュールのエミッタ外部接続端子及びコレクタ外部接続端
子が、半導体モジュールの長辺方向の中心から、半導体
モジュールの長辺方向の長さの±２０％以内に配置され
ている。
ュールのエミッタ外部接続端子及びコレクタ外部接続端
子が、半導体モジュールの長辺方向の中心から、半導体
モジュールの長辺方向の長さの±２０％以内に配置され
ている。
【００１５】本発明のインバータ装置は、前記ＩＧＢＴ
半導体モジュールが、半導体素子を搭載していない配線
回路の外部接続端子接合部を中心にして、実質的に等距
離で複数の前記半導体素子が搭載され、前記外部接続端
子の配線と、異なる配線回路に電気的に接続されている
第１補助端子の配線の間に、前記外部接続端子と同じ配
線回路に電気的に接続されている第２補助端子の配線を
設けた。
半導体モジュールが、半導体素子を搭載していない配線
回路の外部接続端子接合部を中心にして、実質的に等距
離で複数の前記半導体素子が搭載され、前記外部接続端
子の配線と、異なる配線回路に電気的に接続されている
第１補助端子の配線の間に、前記外部接続端子と同じ配
線回路に電気的に接続されている第２補助端子の配線を
設けた。
【００１６】本発明のインバータ装置は、ＩＧＢＴ半導
体モジュールのエミッタ外部接続端子及びコレクタ外部
接続端子が、半導体モジュールの長辺方向に平行に、且
つ、直線上に、半導体モジュールの外表面に配置されて
いる半導体モジュールを用いた。
体モジュールのエミッタ外部接続端子及びコレクタ外部
接続端子が、半導体モジュールの長辺方向に平行に、且
つ、直線上に、半導体モジュールの外表面に配置されて
いる半導体モジュールを用いた。
【００１７】本発明のインバータ装置は、ＩＧＢＴ半導
体モジュールのエミッタ外部接続端子及びコレクタ外部
接続端子が、半導体モジュールの長辺方向の中心から、
半導体モジュールの長辺方向の長さの±２０％以内に配
置されている半導体モジュールを用いた。
体モジュールのエミッタ外部接続端子及びコレクタ外部
接続端子が、半導体モジュールの長辺方向の中心から、
半導体モジュールの長辺方向の長さの±２０％以内に配
置されている半導体モジュールを用いた。
【００１８】本発明のインバータ装置は、ＩＧＢＴ半導
体モジュールを並列接続したインバータ装置において、
前記ＩＧＢＴ半導体モジュールの短辺方向の長さが電流
定格に実質的に比例し、長辺方向は実質的に同一寸法を
有する半導体モジュールを用いた。
体モジュールを並列接続したインバータ装置において、
前記ＩＧＢＴ半導体モジュールの短辺方向の長さが電流
定格に実質的に比例し、長辺方向は実質的に同一寸法を
有する半導体モジュールを用いた。
【００１９】従来、ＩＧＢＴ半導体素子を用いたパワー
モジュールは、一辺の寸法が８mm以上の半導体素子を用
いた場合、一つの絶縁性基板に搭載される半導体素子の
数は、特開平8−111503 号公報に示されるように６個
や、特開平5−206449 号公報に示されるように多くとも
８個であった。
モジュールは、一辺の寸法が８mm以上の半導体素子を用
いた場合、一つの絶縁性基板に搭載される半導体素子の
数は、特開平8−111503 号公報に示されるように６個
や、特開平5−206449 号公報に示されるように多くとも
８個であった。
【００２０】特開平5−206449 号公報のように、８個の
半導体素子を４個ずつ二列に並べて配置する方法の場
合、半導体素子の裏面が接続されるコレクタ配線パター
ンの端辺は、半導体素子の端辺に沿って形成されるた
め、絶縁性基板の長辺方向に沿って直線的に長く形成さ
れる。半導体素子数が増大し、並列に直線的に半導体素
子を配置した場合、ますます、コレクタ配線パターンの
端辺の直線部分の長さは増大する。通常、半導体素子上
のゲート電極やエミッタ電極と、絶縁性基板上のゲート
配線パターンやエミッタ配線パターンとを、ワイヤボン
ディングに接続する場合、半導体素子上のゲート電極や
エミッタ電極から配線パターン端辺に対してほぼ直角に
ワイヤを引き延ばし接続される。このワイヤボンディン
グ時にワイヤボンディング・ツールが絶縁性基板上の配
線パターンに接触する際の衝撃により、絶縁性基板が割
れる恐れがある。また、パワーモジュールをヒートシン
クに搭載する場合、通常、パワーモジュールの四隅の締
結部によりネジ止めされる。絶縁性基板の寸法が増大
し、さらに、絶縁性基板の長辺方向の長さが短辺方向長
さより１.５ 倍以上長くなると、このネジ止めする際、
パワーモジュール内部の絶縁性基板に主材料であるセラ
ミックスに受ける曲げモーメントが増大することからク
ラックの発生する恐れが増大する。
半導体素子を４個ずつ二列に並べて配置する方法の場
合、半導体素子の裏面が接続されるコレクタ配線パター
ンの端辺は、半導体素子の端辺に沿って形成されるた
め、絶縁性基板の長辺方向に沿って直線的に長く形成さ
れる。半導体素子数が増大し、並列に直線的に半導体素
子を配置した場合、ますます、コレクタ配線パターンの
端辺の直線部分の長さは増大する。通常、半導体素子上
のゲート電極やエミッタ電極と、絶縁性基板上のゲート
配線パターンやエミッタ配線パターンとを、ワイヤボン
ディングに接続する場合、半導体素子上のゲート電極や
エミッタ電極から配線パターン端辺に対してほぼ直角に
ワイヤを引き延ばし接続される。このワイヤボンディン
グ時にワイヤボンディング・ツールが絶縁性基板上の配
線パターンに接触する際の衝撃により、絶縁性基板が割
れる恐れがある。また、パワーモジュールをヒートシン
クに搭載する場合、通常、パワーモジュールの四隅の締
結部によりネジ止めされる。絶縁性基板の寸法が増大
し、さらに、絶縁性基板の長辺方向の長さが短辺方向長
さより１.５ 倍以上長くなると、このネジ止めする際、
パワーモジュール内部の絶縁性基板に主材料であるセラ
ミックスに受ける曲げモーメントが増大することからク
ラックの発生する恐れが増大する。
【００２１】これに対して、本発明では、絶縁性基板の
中心部にエミッタ配線パターンを形成し、エミッタ端子
接合部中心として、隣接する半導体素子同士の端辺が同
一線上にならないように複数の半導体素子を実質的に等
距離で配置され、特に、前記半導体素子の中心とエミッ
タ配線回路上のエミッタ端子接合部の中心とを結んだ線
分を半径とした円弧の最大半径と最小半径が平均半径の
±１０％以内の位置に配置することにより、解決した。
すなわち、隣接する半導体素子同士の端辺が同一線上に
ないため、配線パターンの端辺の直線距離をできうる限
り短くすることが可能である。また、半導体素子を直線
的に並べないため、絶縁性基板の長辺方向の長さが短辺
方向長さより１.５ 倍以内にすることが可能であり、よ
り正方形に近い形状にすることが可能である。これによ
り、絶縁性基板の主材料であるセラミックスに受ける曲
げモーメントが抑制でき、クラックの発生を抑制するこ
とが可能である。
中心部にエミッタ配線パターンを形成し、エミッタ端子
接合部中心として、隣接する半導体素子同士の端辺が同
一線上にならないように複数の半導体素子を実質的に等
距離で配置され、特に、前記半導体素子の中心とエミッ
タ配線回路上のエミッタ端子接合部の中心とを結んだ線
分を半径とした円弧の最大半径と最小半径が平均半径の
±１０％以内の位置に配置することにより、解決した。
すなわち、隣接する半導体素子同士の端辺が同一線上に
ないため、配線パターンの端辺の直線距離をできうる限
り短くすることが可能である。また、半導体素子を直線
的に並べないため、絶縁性基板の長辺方向の長さが短辺
方向長さより１.５ 倍以内にすることが可能であり、よ
り正方形に近い形状にすることが可能である。これによ
り、絶縁性基板の主材料であるセラミックスに受ける曲
げモーメントが抑制でき、クラックの発生を抑制するこ
とが可能である。
【００２２】また、エミッタ端子接合部を中心とし、円
弧上に半導体素子を配置しているため、エミッタ端子接
合部から半導体素子上の電極までの配線によるインダク
タンス成分を均等化することが可能である。そして、円
弧状に配置することによって、中心から最短の長さで各
半導体素子へ配線することが可能である。これにより、
パワーモジュール内の各半導体素子へ流れる電流が均等
化される。
弧上に半導体素子を配置しているため、エミッタ端子接
合部から半導体素子上の電極までの配線によるインダク
タンス成分を均等化することが可能である。そして、円
弧状に配置することによって、中心から最短の長さで各
半導体素子へ配線することが可能である。これにより、
パワーモジュール内の各半導体素子へ流れる電流が均等
化される。
【００２３】また、従来、半導体モジュールのエミッタ
及びコレクタ外部接続端子は、特開平8−11503号公報に
示されるように、長辺方向に直角に配置されている。ま
た、半導体モジュールの短辺方向の中心より半導体モジ
ュールの短辺方向長さの２０％以上片寄って配置されて
いた。このため、半導体モジュールを１８０度反転させ
てインバータ装置に配置する場合、エミッタ用ブスバー
配線とコレクタ用ブスバー配線の配線形状が異なること
から配線インダクタンス成分に差が生じ、スイッチング
時に発生する電圧変動がエミッタ側とコレクタ側でアン
バランスに生じる恐れがあった。
及びコレクタ外部接続端子は、特開平8−11503号公報に
示されるように、長辺方向に直角に配置されている。ま
た、半導体モジュールの短辺方向の中心より半導体モジ
ュールの短辺方向長さの２０％以上片寄って配置されて
いた。このため、半導体モジュールを１８０度反転させ
てインバータ装置に配置する場合、エミッタ用ブスバー
配線とコレクタ用ブスバー配線の配線形状が異なること
から配線インダクタンス成分に差が生じ、スイッチング
時に発生する電圧変動がエミッタ側とコレクタ側でアン
バランスに生じる恐れがあった。
【００２４】
（実施例１）図３（ａ)，(ｂ)，(ｃ）に本実施例を示
す。ベース基板１４の上に２枚の銅を接合した絶縁性基
板１３が半田接合されている。絶縁性基板１３は、絶縁
性基板の主材料として、窒化アルミニウムを用いてい
る。絶縁性基板の主材料としては、半導体素子が発生す
る熱を広げ、且つ、良好に伝熱するためには、熱伝導率
の高い材料が望ましい。これより、本発明に用いた窒化
アルミニウムの他に、酸化アルミニウムなどのセラミッ
クス材料や絶縁性を有する熱良導性複合材料などが適用
可能である。１枚の絶縁性基板１３上には、コレクタ配
線パターン４，エミッタ配線パターン３及びゲート配線
パターン５が銅箔で形成されている。前記コレクタ配線
パターン４には、６個のＩＧＢＴ半導体素子２と３個の
ダイオード半導体素子１が半田接合されている。配線パ
ターンは、絶縁性基板１３の中心にエミッタ配線パター
ン３を配置し、その周囲にコレクタ配線パターン４を配
置した。ゲート配線パターン５は、コレクタ配線パター
ン４よりも外周に配置した。図３（ａ)，(ｂ）では各配
線パターンの角は、直線で形成されているように概略で
描画されているが、実際は、曲線で形成されている。
す。ベース基板１４の上に２枚の銅を接合した絶縁性基
板１３が半田接合されている。絶縁性基板１３は、絶縁
性基板の主材料として、窒化アルミニウムを用いてい
る。絶縁性基板の主材料としては、半導体素子が発生す
る熱を広げ、且つ、良好に伝熱するためには、熱伝導率
の高い材料が望ましい。これより、本発明に用いた窒化
アルミニウムの他に、酸化アルミニウムなどのセラミッ
クス材料や絶縁性を有する熱良導性複合材料などが適用
可能である。１枚の絶縁性基板１３上には、コレクタ配
線パターン４，エミッタ配線パターン３及びゲート配線
パターン５が銅箔で形成されている。前記コレクタ配線
パターン４には、６個のＩＧＢＴ半導体素子２と３個の
ダイオード半導体素子１が半田接合されている。配線パ
ターンは、絶縁性基板１３の中心にエミッタ配線パター
ン３を配置し、その周囲にコレクタ配線パターン４を配
置した。ゲート配線パターン５は、コレクタ配線パター
ン４よりも外周に配置した。図３（ａ)，(ｂ）では各配
線パターンの角は、直線で形成されているように概略で
描画されているが、実際は、曲線で形成されている。
【００２５】絶縁性基板１３の中心に位置するエミッタ
配線パターンの中心にエミッタ配線パターン端子接合部
７を配置した。図４に示すように、ＩＧＢＴ半導体素子
とダィオード半導体素子は、エミッタ端子接合部７の中
心に円弧上に配置されている。図４では、絶縁性基板１
３の仮想中心線１１を対称軸とした線対称に半導体素子
及び配線回路が配置されているため、半導体素子を搭載
した右半分の絶縁性基板を示してある。エミッタ配線パ
ターン端子接合部７を中心とした最近接半導体素子中心
までの距離２４及び最遠方半導体素子中心までの距離２
５は、エミッタ配線パターン端子接合部７を中心とした
各半導体素子までの距離の平均値から±２０％以内に位
置している。これにより、各ＩＧＢＴ半導体素子及びダ
イオード半導体素子の電極から、エミッタ配線パターン
端子接合部７までできうる限りの最小の長さにすること
が可能であり、且つ、各ＩＧＢＴ半導体素子及びダイオ
ード半導体素子の電極までの長さを実質上、均等化する
ことができる。図５に図４の回路図を示す。コレクタ配
線パターン端子接合部８から半導体素子までの配線によ
って生じるインダクタンス成分をそれぞれ１ａ１８，２
ｃ１８，２ｂ１８，２ａ１８，１ｂ１８として表してい
る。また、エミッタ配線パターン端子接合部７から半導
体素子までの配線によって生じるインダクタンス成分を
それぞれ７１ａ１，７２ｃ１，７２ｂ１，７２ａ１，７
１ｂ１として表している。これらの配線は、絶縁性基板
１３上の銅箔やワイヤ６から形成される。これらインダ
クタンス成分に実質的に差がある場合、電流変化率に比
例した電圧変動に差が生じ、スイッチングの誤動作や延
いては半導体素子の破壊が生じる。本発明によれば、前
述したように半導体素子を円弧配置にすることによっ
て、実質上、配線長さに比例する前記インダクタンス成
分１ａ１８，２ｃ１８，２ｂ１８，２ａ１８，１ｂ１８
及び７１ａ１，７２ｃ１，７２ｂ１，７２ａ１，７１ｂ
１を最小限に抑えることができ、且つ、実質上、均等化
できた。これにより、インダクタンス成分に比例して生
じる電圧変動を最小限に抑えることが可能となり、半導
体モジュールとして電気的に安定して動作することが可
能となった。図３（ｃ）は本発明の半導体モジュールの
各端子外部接続部、すなわち、エミッタ端子外部接続部
２６，コレクタ端子外部接続部２７，ゲート端子外部接
続部２８及び補助エミッタ端子外部接続部２９から銅接
合絶縁性基板上の配線パターン上の各端子配線接合部、
すなわち、エミッタ端子配線接合部２０，コレクタ端子
配線接合部２１，ゲート端子配線接合部２２及び補助エ
ミッタ端子配線接合部２０までの端子配線を上面から見
た概略図で示してある。図６にエミッタ端子配線１６の
斜視図を、図７にコレクタ端子配線１７の斜視図を示し
てある。エミッタ端子配線１６及びコレクタ端子配線１
７は、半導体モジュールの中心線に対して対称な形状を
している。
配線パターンの中心にエミッタ配線パターン端子接合部
７を配置した。図４に示すように、ＩＧＢＴ半導体素子
とダィオード半導体素子は、エミッタ端子接合部７の中
心に円弧上に配置されている。図４では、絶縁性基板１
３の仮想中心線１１を対称軸とした線対称に半導体素子
及び配線回路が配置されているため、半導体素子を搭載
した右半分の絶縁性基板を示してある。エミッタ配線パ
ターン端子接合部７を中心とした最近接半導体素子中心
までの距離２４及び最遠方半導体素子中心までの距離２
５は、エミッタ配線パターン端子接合部７を中心とした
各半導体素子までの距離の平均値から±２０％以内に位
置している。これにより、各ＩＧＢＴ半導体素子及びダ
イオード半導体素子の電極から、エミッタ配線パターン
端子接合部７までできうる限りの最小の長さにすること
が可能であり、且つ、各ＩＧＢＴ半導体素子及びダイオ
ード半導体素子の電極までの長さを実質上、均等化する
ことができる。図５に図４の回路図を示す。コレクタ配
線パターン端子接合部８から半導体素子までの配線によ
って生じるインダクタンス成分をそれぞれ１ａ１８，２
ｃ１８，２ｂ１８，２ａ１８，１ｂ１８として表してい
る。また、エミッタ配線パターン端子接合部７から半導
体素子までの配線によって生じるインダクタンス成分を
それぞれ７１ａ１，７２ｃ１，７２ｂ１，７２ａ１，７
１ｂ１として表している。これらの配線は、絶縁性基板
１３上の銅箔やワイヤ６から形成される。これらインダ
クタンス成分に実質的に差がある場合、電流変化率に比
例した電圧変動に差が生じ、スイッチングの誤動作や延
いては半導体素子の破壊が生じる。本発明によれば、前
述したように半導体素子を円弧配置にすることによっ
て、実質上、配線長さに比例する前記インダクタンス成
分１ａ１８，２ｃ１８，２ｂ１８，２ａ１８，１ｂ１８
及び７１ａ１，７２ｃ１，７２ｂ１，７２ａ１，７１ｂ
１を最小限に抑えることができ、且つ、実質上、均等化
できた。これにより、インダクタンス成分に比例して生
じる電圧変動を最小限に抑えることが可能となり、半導
体モジュールとして電気的に安定して動作することが可
能となった。図３（ｃ）は本発明の半導体モジュールの
各端子外部接続部、すなわち、エミッタ端子外部接続部
２６，コレクタ端子外部接続部２７，ゲート端子外部接
続部２８及び補助エミッタ端子外部接続部２９から銅接
合絶縁性基板上の配線パターン上の各端子配線接合部、
すなわち、エミッタ端子配線接合部２０，コレクタ端子
配線接合部２１，ゲート端子配線接合部２２及び補助エ
ミッタ端子配線接合部２０までの端子配線を上面から見
た概略図で示してある。図６にエミッタ端子配線１６の
斜視図を、図７にコレクタ端子配線１７の斜視図を示し
てある。エミッタ端子配線１６及びコレクタ端子配線１
７は、半導体モジュールの中心線に対して対称な形状を
している。
【００２６】各半導体素子に流れる電流を測定したとこ
ろ、各半導体素子に流れる電流が平均値の±１０％以内
に納まっていた。また、ダイオード半導体素子をエミッ
タ配線パターン端子接合部７及び補助エミッタ配線パタ
ーン端子接合部１０に近接することが可能であるため、
ダイオード半導体素子から流れるリカバリー電流による
ゲート端子配線１８への干渉を最小限に抑えることが可
能である。
ろ、各半導体素子に流れる電流が平均値の±１０％以内
に納まっていた。また、ダイオード半導体素子をエミッ
タ配線パターン端子接合部７及び補助エミッタ配線パタ
ーン端子接合部１０に近接することが可能であるため、
ダイオード半導体素子から流れるリカバリー電流による
ゲート端子配線１８への干渉を最小限に抑えることが可
能である。
【００２７】また、各半導体素子を円弧形に配置したた
め、絶縁性基板１３の長辺ＬＸと短辺ＬＹの比をＬＸ／
ＬＹ＜１.５ にすることができた。このため、絶縁性基
板１３の長辺方向と短辺方向にかかる配線パターン端部
の応力に大きな差が生じないため、温度サイクル試験結
果、５００回を過ぎても各配線パターンに剥離は生じな
かった。また、各半導体素子にワイヤボンディングした
後、クラック等は観察されなかった。また、パワーモジ
ュールをヒートシンクに搭載した場合でも、絶縁性基板
１３にクラック等は生じなかった。
め、絶縁性基板１３の長辺ＬＸと短辺ＬＹの比をＬＸ／
ＬＹ＜１.５ にすることができた。このため、絶縁性基
板１３の長辺方向と短辺方向にかかる配線パターン端部
の応力に大きな差が生じないため、温度サイクル試験結
果、５００回を過ぎても各配線パターンに剥離は生じな
かった。また、各半導体素子にワイヤボンディングした
後、クラック等は観察されなかった。また、パワーモジ
ュールをヒートシンクに搭載した場合でも、絶縁性基板
１３にクラック等は生じなかった。
【００２８】また、各半導体素子を円弧形に配置したた
め、熱の発生源を分散させたことになり、二列に半導体
素子を並べた半導体モジュールに比べ、熱が広がり易
く、熱抵抗を低減させる効果があった。
め、熱の発生源を分散させたことになり、二列に半導体
素子を並べた半導体モジュールに比べ、熱が広がり易
く、熱抵抗を低減させる効果があった。
【００２９】また、半導体素子を同一線上に並べないた
め、半導体モジュール作製時において、半導体素子を治
具に配置させる際、図１１（ａ）のように、半導体素子
の間隔ＬＣを小さくすることが可能となった。図１１
（ａ）は本発明の実施例であり、図１１（ｂ）は従来例
である。従来は、図１１（ｂ）のように半導体素子間に
治具４８の一部に突起４９を設け、この突起４９を半導
体素子間のガイドとして、半導体素子を治具に配置して
いた。本実施例は、半導体素子を直線的に並列に配置し
ないため、治具の角をガイドとして、半導体素子を配置
することができる。このため、突起４９は不要になり、
半導体素子間隔ＬＣを小さくすることができた。
め、半導体モジュール作製時において、半導体素子を治
具に配置させる際、図１１（ａ）のように、半導体素子
の間隔ＬＣを小さくすることが可能となった。図１１
（ａ）は本発明の実施例であり、図１１（ｂ）は従来例
である。従来は、図１１（ｂ）のように半導体素子間に
治具４８の一部に突起４９を設け、この突起４９を半導
体素子間のガイドとして、半導体素子を治具に配置して
いた。本実施例は、半導体素子を直線的に並列に配置し
ないため、治具の角をガイドとして、半導体素子を配置
することができる。このため、突起４９は不要になり、
半導体素子間隔ＬＣを小さくすることができた。
【００３０】ゲル注入口は絶縁フィン３３を隔てて半導
体モジュール４１の中心から対称に対角上に設け、コレ
クタ側ゲル注入口キャップ３２ａとエミッタ側ゲル注入
口キャップ３２ｂを配置してある。これにより、ゲル注
入時に半導体モジュール４１が傾いていた場合でも、ゲ
ル注入口からゲル表面までの距離を測定することによ
り、半導体モジュール４１の傾斜を感知でき、半導体モ
ジュール４１内の各端子配線、すなわち、エミッタ端子
配線１６，コレクタ端子配線１７，ゲート端子配線１８
及び補助エミッタ端子配線２３が空気中に露出すること
を防止できた。また、このコレクタ側ゲル注入口キャッ
プ３２ａとエミッタ側ゲル注入口キャップ３２ｂの下に
は、エミッタ端子配線１６のベース基板主面と平行な平
面部分４４，コレクタ端子配線１７のベース基板主面と
平行な平面部分４５が半分以上かからないように設け
た。これにより、エミッタ端子配線１６のベース基板主
面と平行な平面部分４４，コレクタ端子配線１７のベー
ス基板主面と平行な平面部分４５の下側にゲルが回り込
みやすくすることによって、空気溜まりの発生を防止で
きた。
体モジュール４１の中心から対称に対角上に設け、コレ
クタ側ゲル注入口キャップ３２ａとエミッタ側ゲル注入
口キャップ３２ｂを配置してある。これにより、ゲル注
入時に半導体モジュール４１が傾いていた場合でも、ゲ
ル注入口からゲル表面までの距離を測定することによ
り、半導体モジュール４１の傾斜を感知でき、半導体モ
ジュール４１内の各端子配線、すなわち、エミッタ端子
配線１６，コレクタ端子配線１７，ゲート端子配線１８
及び補助エミッタ端子配線２３が空気中に露出すること
を防止できた。また、このコレクタ側ゲル注入口キャッ
プ３２ａとエミッタ側ゲル注入口キャップ３２ｂの下に
は、エミッタ端子配線１６のベース基板主面と平行な平
面部分４４，コレクタ端子配線１７のベース基板主面と
平行な平面部分４５が半分以上かからないように設け
た。これにより、エミッタ端子配線１６のベース基板主
面と平行な平面部分４４，コレクタ端子配線１７のベー
ス基板主面と平行な平面部分４５の下側にゲルが回り込
みやすくすることによって、空気溜まりの発生を防止で
きた。
【００３１】（実施例２）図８に実施例１で示した半導
体モジュール４１を用いたインバータ装置の回路図を示
す。３相モータ４０を駆動制御するため、インバータ・
ユニットＵ３５，インバータ・ユニットＶ３６及びイン
バータ・ユニットＷ３７より構成される。前記各インバ
ータ・ユニットには、半導体モジュール回路３４で示さ
れる本発明の実施例１で示した半導体モジュール４１を
適用した。架線側接続部３８側の半導体モジュール回路
３４は、架線からの配線に半導体モジュール回路３４の
コレクタ側で電気的に接続され、半導体モジュール回路
３４のエミッタ側からの配線はモータ４０へ電気的に接
続される。一方、接地側接続部３９側の半導体モジュー
ル回路３４は、接地側接続部３９からの配線はエミッタ
側に電気的に接続され、半導体モジュール回路３４のコ
レクタ側からの配線はモータ４０へ電気的に接続され
る。本発明の実施例１の半導体モジュール４１を適用し
たため、インバータ装置を小型にすることができた。本
発明の実施例１の半導体モジュール４１は、エミッタ端
子外部接続部２６及びコレクタ端子外部接続部２７が半
導体モジュール４１の長辺方向に平行に配置されている
ため、半導体モジュール４１を並列に配置し、ブスバー
配線で電気的接続をとる場合、ブスバー配線の布線が容
易となり、インバータ装置の小型化にも寄与した。ま
た、絶縁フィン３３は、半導体モジュール４１の中心か
ら±１０％以内の所に配置され、且つ、エミッタ端子外
部接続部２６及びコレクタ端子外部接続部２７が、長辺
方向の半導体モジュール４１寸法の２０％以内の距離で
絶縁フィンを中心として対称に配置した。このため、イ
ンバータ装置内のコレクタ側ブスバー配線４２とエミッ
タ側ブスバー配線４３の形状及び長さを実質的同等にで
きた。これにより、配線インダクタンス成分に実質的差
が生じず、スイッチング時に発生する電圧変動がエミッ
タ側とコレクタ側で±１０％以内に納めることができ
た。また、図１０に示すように、本発明の実施例１の半
導体モジュール４１は、半導体モジュール４１の短辺方
向の長さＹ１が電流定格に実質的に比例し、長辺方向は
実質的に同一とした半導体モジュール４１の寸法を適用
した。このため、２個並列接続した半導体モジュール４
１を２倍定格半導体モジュールを１個で置き換えること
が可能となった。図１０（ｂ）の半導体モジュール４６
と図１０（ｃ）の半導体モジュールは、図１０（ａ）の
２倍定格半導体モジュールである。２倍定格半導体モジ
ュールの短辺方向長さＸ２は、図１０（ａ）の半導体モ
ジュールの長辺方向長さＸ１と等しく、且つ、２倍定格
半導体モジュールの長辺方向長さＹ２は、図１０（ａ）
の半導体モジュールの短辺方向長さＹ１の電流比に実質
的に比例した長さ、つまり、図１０（ｂ）及び（ｃ）の
場合、２倍の長さになっている。実際には、半導体モジ
ュール４１を２個並列に並べる場合、半導体モジュール
を取り付けるための隙間を半導体モジュール間に設けて
いるため、２倍定格半導体モジュールは、この隙間を考
慮した寸法となっている。２倍定格半導体モジュール４
６としては、図１０（ｂ）のようにエミッタ端子外部接
続部２６及びコレクタ端子外部接続部２７をそれぞれ１
カ所ずつ設けた。これにより、ブスバー配線との接続部
が半分に減り、保守点検が容易なインバータ装置ができ
た。また、図１０（ｃ）のように半導体モジュール４１
の２倍定格半導体モジュール４７として、エミッタ端子
外部接続部２６及びコレクタ端子外部接続部２７を半導
体モジュールの２個相当の実質的に同位置に設けた。こ
れにより、半導体モジュールの部品の共通化ができると
ともに、ブスバー配線を変えずに、半導体モジュール４
１を２倍定格半導体モジュール４７に交換ができた。こ
れにより、インバータ装置として、半導体モジュールの
搭載位置やブスバー配線を変更することなく大容量半導
体モジュールを搭載することができた。
体モジュール４１を用いたインバータ装置の回路図を示
す。３相モータ４０を駆動制御するため、インバータ・
ユニットＵ３５，インバータ・ユニットＶ３６及びイン
バータ・ユニットＷ３７より構成される。前記各インバ
ータ・ユニットには、半導体モジュール回路３４で示さ
れる本発明の実施例１で示した半導体モジュール４１を
適用した。架線側接続部３８側の半導体モジュール回路
３４は、架線からの配線に半導体モジュール回路３４の
コレクタ側で電気的に接続され、半導体モジュール回路
３４のエミッタ側からの配線はモータ４０へ電気的に接
続される。一方、接地側接続部３９側の半導体モジュー
ル回路３４は、接地側接続部３９からの配線はエミッタ
側に電気的に接続され、半導体モジュール回路３４のコ
レクタ側からの配線はモータ４０へ電気的に接続され
る。本発明の実施例１の半導体モジュール４１を適用し
たため、インバータ装置を小型にすることができた。本
発明の実施例１の半導体モジュール４１は、エミッタ端
子外部接続部２６及びコレクタ端子外部接続部２７が半
導体モジュール４１の長辺方向に平行に配置されている
ため、半導体モジュール４１を並列に配置し、ブスバー
配線で電気的接続をとる場合、ブスバー配線の布線が容
易となり、インバータ装置の小型化にも寄与した。ま
た、絶縁フィン３３は、半導体モジュール４１の中心か
ら±１０％以内の所に配置され、且つ、エミッタ端子外
部接続部２６及びコレクタ端子外部接続部２７が、長辺
方向の半導体モジュール４１寸法の２０％以内の距離で
絶縁フィンを中心として対称に配置した。このため、イ
ンバータ装置内のコレクタ側ブスバー配線４２とエミッ
タ側ブスバー配線４３の形状及び長さを実質的同等にで
きた。これにより、配線インダクタンス成分に実質的差
が生じず、スイッチング時に発生する電圧変動がエミッ
タ側とコレクタ側で±１０％以内に納めることができ
た。また、図１０に示すように、本発明の実施例１の半
導体モジュール４１は、半導体モジュール４１の短辺方
向の長さＹ１が電流定格に実質的に比例し、長辺方向は
実質的に同一とした半導体モジュール４１の寸法を適用
した。このため、２個並列接続した半導体モジュール４
１を２倍定格半導体モジュールを１個で置き換えること
が可能となった。図１０（ｂ）の半導体モジュール４６
と図１０（ｃ）の半導体モジュールは、図１０（ａ）の
２倍定格半導体モジュールである。２倍定格半導体モジ
ュールの短辺方向長さＸ２は、図１０（ａ）の半導体モ
ジュールの長辺方向長さＸ１と等しく、且つ、２倍定格
半導体モジュールの長辺方向長さＹ２は、図１０（ａ）
の半導体モジュールの短辺方向長さＹ１の電流比に実質
的に比例した長さ、つまり、図１０（ｂ）及び（ｃ）の
場合、２倍の長さになっている。実際には、半導体モジ
ュール４１を２個並列に並べる場合、半導体モジュール
を取り付けるための隙間を半導体モジュール間に設けて
いるため、２倍定格半導体モジュールは、この隙間を考
慮した寸法となっている。２倍定格半導体モジュール４
６としては、図１０（ｂ）のようにエミッタ端子外部接
続部２６及びコレクタ端子外部接続部２７をそれぞれ１
カ所ずつ設けた。これにより、ブスバー配線との接続部
が半分に減り、保守点検が容易なインバータ装置ができ
た。また、図１０（ｃ）のように半導体モジュール４１
の２倍定格半導体モジュール４７として、エミッタ端子
外部接続部２６及びコレクタ端子外部接続部２７を半導
体モジュールの２個相当の実質的に同位置に設けた。こ
れにより、半導体モジュールの部品の共通化ができると
ともに、ブスバー配線を変えずに、半導体モジュール４
１を２倍定格半導体モジュール４７に交換ができた。こ
れにより、インバータ装置として、半導体モジュールの
搭載位置やブスバー配線を変更することなく大容量半導
体モジュールを搭載することができた。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、多数の半導体素子、特に、６個以上の複数の
前記半導体素子が搭載される半導体モジュールにおい
て、各半導体素子に流れる電流を実質上均等化し、且
つ、電気特性の安定した半導体モジュール及びこれを用
いたインバータ装置が得られる。
によれば、多数の半導体素子、特に、６個以上の複数の
前記半導体素子が搭載される半導体モジュールにおい
て、各半導体素子に流れる電流を実質上均等化し、且
つ、電気特性の安定した半導体モジュール及びこれを用
いたインバータ装置が得られる。
【図１】本発明の第１実施例の上面図。
【図２】本発明の第１実施例の側面図。
【図３】（ａ)，(ｂ)，(ｃ）は本発明の第１実施例の一
部を示す平面図。
部を示す平面図。
【図４】本発明の第１実施例を示す平面図。
【図５】本発明の第１実施例を示す回路図。
【図６】本発明の第１実施例の一部を示す概略斜視図。
【図７】本発明の第１実施例の一部を示す概略斜視図。
【図８】第２実施例を示す概略回路図。
【図９】第２実施例を示す概略平面図。
【図１０】（ａ)，(ｂ)，(ｃ）は第２実施例を示す平面
図。
図。
【図１１】第１実施例の一部を示す概略平面図。
１…ダイオード半導体素子、１ａ１…第一ダイオード半
導体素子、１ａ２…第二ダイオード半導体素子、１ｂ１
…第三ダイオード半導体素子、２…ＩＧＢＴ半導体素
子、２ａ１…第一ＩＧＢＴ半導体素子、２ａ２…第二Ｉ
ＧＢＴ半導体素子、２ｂ１…第三ＩＧＢＴ半導体素子、
２ｂ２…第四ＩＧＢＴ半導体素子、２ｃ１…第五ＩＧＢ
Ｔ半導体素子、２ｃ２…第六ＩＧＢＴ半導体素子、３…
エミッタ配線パターン、４…コレクタ配線パターン、５
…ゲート配線パターン、６…ワイヤ、７…エミッタ配線
パターン端子接合部、８…コレクタ配線パターン端子接
合部、９…ゲート配線パターン端子接合部、１０…補助
エミッタ配線パターン端子接合部、１１…仮想中心線、
１２…ゲート抵抗、１３…絶縁性基板、１４…ベース基
板、１５…ベース基板長辺方向仮想中心線、１６…エミ
ッタ端子配線、１７…コレクタ端子配線、１８…ゲート
端子配線、１９…補助エミッタ端子配線、２０…エミッ
タ端子配線接合部、２１…コレクタ端子配線接合部、２
２…ゲート端子配線接合部、２３…補助エミッタ端子配
線接合部、２４…エミッタ配線パターン端子接合部を中
心とした最近接半導体素子中心までの距離、２５…エミ
ッタ配線パターン端子接合部を中心とした最遠方半導体
素子中心までの距離、２６…エミッタ端子外部接続部、
２７…コレクタ端子外部接続部、２８…ゲート端子外部
接続部、２９…補助エミッタ端子外部接続部、３０…ケ
ース、３１…ヒートシンク用モジュール取り付け部、３
２ａ…コレクタ側ゲート注入口キャップ、３２ｂ…エミ
ッタ側ゲル注入口キャップ、３３…絶縁フィン、３４…
ＩＧＢＴ半導体モジュール回路、３５…インバータ・ユ
ニットＵ、３６…インバータ・ユニットＶ、３７…イン
バータ・ユニットＷ、３８…架線側絶縁部、３９…接地
側接続部、４０…モータ、４１…半導体モジュール、４
２…コレクタ側ブスバー配線、４３…エミッタ側ブスバ
ー配線、４４…エミッタ端子配線１６のベース基板主面
と平行な平面部分、４６…コレクタ端子配線１７のベー
ス基板主面と平行な平面部分、４６…半導体モジュール
４１の２倍定格半導体モジュール、４７…半導体モジュ
ール４１の２倍定格半導体モジュール、４８…治具、４
９…突起。
導体素子、１ａ２…第二ダイオード半導体素子、１ｂ１
…第三ダイオード半導体素子、２…ＩＧＢＴ半導体素
子、２ａ１…第一ＩＧＢＴ半導体素子、２ａ２…第二Ｉ
ＧＢＴ半導体素子、２ｂ１…第三ＩＧＢＴ半導体素子、
２ｂ２…第四ＩＧＢＴ半導体素子、２ｃ１…第五ＩＧＢ
Ｔ半導体素子、２ｃ２…第六ＩＧＢＴ半導体素子、３…
エミッタ配線パターン、４…コレクタ配線パターン、５
…ゲート配線パターン、６…ワイヤ、７…エミッタ配線
パターン端子接合部、８…コレクタ配線パターン端子接
合部、９…ゲート配線パターン端子接合部、１０…補助
エミッタ配線パターン端子接合部、１１…仮想中心線、
１２…ゲート抵抗、１３…絶縁性基板、１４…ベース基
板、１５…ベース基板長辺方向仮想中心線、１６…エミ
ッタ端子配線、１７…コレクタ端子配線、１８…ゲート
端子配線、１９…補助エミッタ端子配線、２０…エミッ
タ端子配線接合部、２１…コレクタ端子配線接合部、２
２…ゲート端子配線接合部、２３…補助エミッタ端子配
線接合部、２４…エミッタ配線パターン端子接合部を中
心とした最近接半導体素子中心までの距離、２５…エミ
ッタ配線パターン端子接合部を中心とした最遠方半導体
素子中心までの距離、２６…エミッタ端子外部接続部、
２７…コレクタ端子外部接続部、２８…ゲート端子外部
接続部、２９…補助エミッタ端子外部接続部、３０…ケ
ース、３１…ヒートシンク用モジュール取り付け部、３
２ａ…コレクタ側ゲート注入口キャップ、３２ｂ…エミ
ッタ側ゲル注入口キャップ、３３…絶縁フィン、３４…
ＩＧＢＴ半導体モジュール回路、３５…インバータ・ユ
ニットＵ、３６…インバータ・ユニットＶ、３７…イン
バータ・ユニットＷ、３８…架線側絶縁部、３９…接地
側接続部、４０…モータ、４１…半導体モジュール、４
２…コレクタ側ブスバー配線、４３…エミッタ側ブスバ
ー配線、４４…エミッタ端子配線１６のベース基板主面
と平行な平面部分、４６…コレクタ端子配線１７のベー
ス基板主面と平行な平面部分、４６…半導体モジュール
４１の２倍定格半導体モジュール、４７…半導体モジュ
ール４１の２倍定格半導体モジュール、４８…治具、４
９…突起。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 九嶋 忠雄 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 小池 義彦 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 清水 英雄 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 斉藤 隆一 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 鈴木 和弘 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 栗原 保敏 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 岡田 亘右 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 小泉 正博 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 梶原 良一 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 薗部 幸男 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 中津 欣也 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 栗林 重久 茨城県日立市弁天町三丁目10番２号 日 立協和エンジニアリング株式会社内 (56)参考文献 特開 平７−169907（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04
Claims (9)
- 【請求項１】ベース基板と、該ベース基板の一方の面に
絶縁性基板を有し、 該絶縁性基板の一方の面に複数の配線回路を形成し、 該配線回路の内、少なくとも、一つの配線回路上に、複
数の半導体素子を搭載し、 該配線回路は、外部接続端子と電気的に接続され、 該絶縁性基板の半導体素子が搭載されていない面は、ベ
ース基板に接合された半導体モジュールにおいて、 前記絶縁性基板は、ベース基板の中心を通る仮想線に対
して、線対称に配置され、 前記半導体素子は、前記絶縁性基板の中心を通る仮想線
に対して、線対称に配置され、 且つ、前記半導体素子の中心とエミッタ配線回路上のエ
ミッタ端子接合部の中心とを結んだ線分を半径とした円
弧の最大半径と最小半径が平均半径の±１０％以内の位
置に配置され、 ゲート端子配線は、エミッタ補助端子配線より外周に配
置されていることを特徴とする半導体モジュール。 - 【請求項２】ベース基板と、該ベース基板の一方の面に
絶縁性基板を有し、 該絶縁性基板の一方の面に複数の配線回路を形成し、 該配線回路の内、少なくとも、一つの配線回路上に、複
数の半導体素子を搭載し、 該配線回路は、外部接続端子と電気的に接続され、 該絶縁性基板の半導体素子が搭載されていない面は、ベ
ース基板に接合された半導体モジュールにおいて、 半導体素子を搭載していない配線回路の外部接続端子接
合部を中心にして、 実質的に等距離で複数の前記半導体素子が搭載され、 前記外部接続端子の配線と、異なる配線回路に電気的に
接続されている第１補 助端子の配線の間に、前記外部接
続端子と同じ配線回路に電気的に接続されている第２補
助端子の配線を設け、 隣接する前記半導体素子の平行する端辺が同一線上に配
置されていることを特徴とする半導体モジュール。 - 【請求項３】ベース基板と、該ベース基板の一方の面に
絶縁性基板を有し、 該絶縁性基板の一方の面に複数の配線回路を形成し、 該配線回路の内、少なくとも、一つの配線回路上に、複
数の半導体素子を搭載し、 該配線回路は、外部接続端子と電気的に接続され、 該絶縁性基板の半導体素子が搭載されていない面は、ベ
ース基板に接合された半導体モジュールにおいて、 半導体モジュールのエミッタ外部接続端子及びコレクタ
外部接続端子が、半導体モジュールの長辺方向に平行
に、且つ、直線上に、半導体モジュールの外表面に配置
されていることを特徴とする半導体モジュール。 - 【請求項４】ベース基板と、該ベース基板の一方の面に
絶縁性基板を有し、 該絶縁性基板の一方の面に複数の配線回路を形成し、 該配線回路の内、少なくとも、一つの配線回路上に、複
数の半導体素子を搭載し、 該配線回路は、外部接続端子と電気的に接続され、 該絶縁性基板の半導体素子が搭載されていない面は、ベ
ース基板に接合された半導体モジュールにおいて、 半導体モジュールのエミッタ外部接続端子及びコレクタ
外部接続端子が、半導体モジュールの長辺方向の中心か
ら、半導体モジュールの長辺方向の長さの±20％以内に
配置されていることを特徴とする半導体モジュール。 - 【請求項５】ベース基板と、該ベース基板の一方の面に
絶縁性基板を有し、 該絶縁性基板の一方の面に複数の配線回路を形成し、 該配線回路の内、少なくとも、一つの配線回路上に、複
数の半導体素子を搭載し、 該配線回路は、外部接続端子と電気的に接続され、 該絶縁性基板の半導体素子が搭載されていない面は、ベ
ース基板に接合された半導体モジュールにおいて、 半導体モジュールの短辺方向の長さが電流定格に実質的
に比例し、長辺方向は実質的に同一寸法を有することを
特徴とする半導体モジュール。 - 【請求項６】ＩＧＢＴ半導体モジュールを並列接続した
インバータ装置において、 前記ＩＧＢＴ半導体モジュールが、 半導体素子を搭載していない配線回路の外部接続端子接
合部を中心にして、 実質的に等距離で複数の前記半導体素子が搭載され、 前記外部接続端子の配線と、異なる配線回路に電気的に
接続されている第１補助端子の配線の間に、前記外部接
続端子と同じ配線回路に電気的に接続されている第２補
助端子の配線を設けた半導体モジュールを用いたことを
特徴とするインバータ装置。 - 【請求項７】ＩＧＢＴ半導体モジュールを並列接続した
インバータ装置において、 前記ＩＧＢＴ半導体モジュールのエミッタ外部接続端子
及びコレクタ外部接続端子が、半導体モジュールの長辺
方向に平行に、且つ、直線上に、半導体モジュールの外
表面に配置されている半導体モジュールを用いたことを
特徴とするインバータ装置。 - 【請求項８】ＩＧＢＴ半導体モジュールを並列接続した
インバータ装置において、 前記ＩＧＢＴ半導体モジュールのエミッタ外部接続端子
及びコレクタ外部接続端子が、半導体モジュールの長辺
方向の中心から、半導体モジュールの長辺方向の長さの
±２０％以内に配置されている半導体モジュールを用い
たことを特徴とするインバータ装置。 - 【請求項９】ＩＧＢＴ半導体モジュールを並列接続した
インバータ装置において、 前記ＩＧＢＴ半導体モジュールの短辺方向の長さが電流
定格に実質的に比例し、長辺方向は実質的に同一寸法を
有する半導体モジュールを用いたことを特徴とするイン
バータ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23616696A JP3085453B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体モジュール及びこれを用いたインバータ装置 |
| EP19970115291 EP0828341B1 (en) | 1996-09-06 | 1997-09-02 | Modular type power semiconductor apparatus |
| DE1997626518 DE69726518T2 (de) | 1996-09-06 | 1997-09-02 | Leistungshalbleiteranordnung in modularer Bauart |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23616696A JP3085453B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体モジュール及びこれを用いたインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084077A JPH1084077A (ja) | 1998-03-31 |
| JP3085453B2 true JP3085453B2 (ja) | 2000-09-11 |
Family
ID=16996754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23616696A Expired - Fee Related JP3085453B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体モジュール及びこれを用いたインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3085453B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101812665B1 (ko) * | 2015-12-04 | 2017-12-27 | 서래원 | 기계적 성질이 우수한 트럭 적재함용 데크재 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4363190B2 (ja) * | 2004-01-08 | 2009-11-11 | 株式会社豊田自動織機 | 半導体装置及びその製造方法 |
| JP5207862B2 (ja) * | 2008-07-16 | 2013-06-12 | 三菱電機株式会社 | 半導体モジュール |
| WO2019026836A1 (ja) | 2017-08-04 | 2019-02-07 | デンカ株式会社 | パワーモジュール |
| JP6556892B2 (ja) * | 2018-03-12 | 2019-08-07 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両 |
| CN110418518B (zh) * | 2019-07-18 | 2020-12-11 | 烟台台芯电子科技有限公司 | 一种提高igbt模块端子焊接强度的工艺方法 |
| WO2022009482A1 (ja) * | 2020-07-08 | 2022-01-13 | 三菱電機株式会社 | パワー半導体モジュール及び電力変換装置 |
-
1996
- 1996-09-06 JP JP23616696A patent/JP3085453B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101812665B1 (ko) * | 2015-12-04 | 2017-12-27 | 서래원 | 기계적 성질이 우수한 트럭 적재함용 데크재 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1084077A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121133B2 (ja) | パワーモジュール組立体及び３相インバータ組立体 | |
| JP7204770B2 (ja) | 両面冷却型パワーモジュールおよびその製造方法 | |
| US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW498550B (en) | Semiconductor device | |
| JP4640213B2 (ja) | 電力半導体装置及びそれを使用したインバータブリッジモジュール | |
| KR102664547B1 (ko) | 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법 | |
| WO2005119896A1 (ja) | インバータ装置 | |
| US11101241B2 (en) | Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals | |
| JP2001135788A (ja) | 半導体モジュール及びこれを用いたインバータ装置 | |
| US20210407875A1 (en) | Semiconductor device | |
| JP6745991B2 (ja) | 半導体パワーモジュール | |
| JP3643525B2 (ja) | インバータ装置 | |
| JP2021141222A (ja) | 半導体モジュール | |
| CN111952290A (zh) | 半导体模块 | |
| JP2004022960A (ja) | 電力用半導体装置 | |
| US6548890B2 (en) | Press-contact type semiconductor device | |
| JP3085453B2 (ja) | 半導体モジュール及びこれを用いたインバータ装置 | |
| JP2005252305A (ja) | 電力用半導体装置 | |
| WO2019189450A1 (ja) | 電力変換装置 | |
| JP2003197859A (ja) | 半導体モジュールの接合構造 | |
| JP3220366B2 (ja) | 半導体装置 | |
| JP7313413B2 (ja) | 半導体装置 | |
| JP2019091850A (ja) | 電力用半導体装置 | |
| US10804189B2 (en) | Power device package structure | |
| JPH09135155A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |