JP5174085B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5174085B2
JP5174085B2 JP2010116226A JP2010116226A JP5174085B2 JP 5174085 B2 JP5174085 B2 JP 5174085B2 JP 2010116226 A JP2010116226 A JP 2010116226A JP 2010116226 A JP2010116226 A JP 2010116226A JP 5174085 B2 JP5174085 B2 JP 5174085B2
Authority
JP
Japan
Prior art keywords
diode
power semiconductor
igbt
row
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010116226A
Other languages
English (en)
Other versions
JP2011243847A (ja
Inventor
仁 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010116226A priority Critical patent/JP5174085B2/ja
Priority to US13/034,142 priority patent/US8362829B2/en
Priority to DE102011007624.7A priority patent/DE102011007624B4/de
Priority to CN201110110591.4A priority patent/CN102254881B/zh
Publication of JP2011243847A publication Critical patent/JP2011243847A/ja
Application granted granted Critical
Publication of JP5174085B2 publication Critical patent/JP5174085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本発明は、半導体装置に関し、特に、半導体装置に搭載された素子の均熱化が図られた半導体装置に関する。
従来から半導体チップ同士の温度差を小さくするを目的とした半導体装置が各種提案されている。
たとえば、特開２００５−１７５０７４号公報に記載された半導体装置は、並列配置された複数のＩＧＢＴチップを含む。配列するＩＧＢＴチップのうち、内側に位置するＩＧＢＴチップの面積は配列するＩＧＢＴチップのうち、両端に配置されたＩＧＢＴチップの面積よりも小さい。
特開２００４−２２９８３号公報に記載された半導体装置は、電力用半導体素子と、放熱用ブロックとを含み、放熱用ブロックは電力用半導体素子の横側に配置されている。
特開２００５−１７５０７４号公報 特開２００４−２２９８３号公報
近年の半導体チップにおいては、基板上には、パワー半導体、ダイオードおよび端子など複数の種類の素子が搭載されている。このため、素子の均熱化を図るには、特定種類の素子に着目したのでは、他の素子との関係で均熱化が困難な場合が生じる。
特開２００５−１７５０７４号公報に記載された半導体装置においては、ＩＧＢＴチップに関してのみ着目し、他の素子については何ら着目されていない。このため、端子やダイオードなどの配置場所によってはＩＧＢＴチップの均熱化を図ることができない場合が生じる。
特開２００４−２２９８３号公報に記載された半導体装置は、電力用半導体素子の横側に配置された放熱用ブロックを備えているが、電力用半導体素子および放熱用ブロックの周囲に搭載された他の素子の配置位置によっては電力用半導体素子を十分に冷却することが困難な場合がある。
本発明は、上記のような課題に鑑みてなされたものであって、その目的は、パワー半導体、ダイオードや端子などの複数種類の搭載素子を備えた半導体装置において、各素子の均熱化が図られた半導体装置を提供することである。
本発明に係る半導体装置は、１つの局面では、エミッタ電極およびコレクタ電極を含むパワー半導体が一方向に間隔をあけて複数配列して形成されたパワー半導体列と、パワー半導体列に対して、一方向と交差する方向に間隔をあけて設けられ、一方向に間隔をあけて配列する複数のダイオードによって形成されたダイオード列とを備える。上記パワー半導体列は、パワー半導体列の一方端に位置する第１パワー半導体と他方端に位置する第２パワー半導体と、第１パワー半導体および第２パワー半導体の間に位置する第３パワー半導体とを含む。上記ダイオード列は、ダイオード列の一方端に位置する第１ダイオードと、他方端に位置する第２ダイオードと、第１ダイオードおよび第２ダイオードの間に位置する第３ダイオードとを含む。
ＯＮ状態におけるエミッタ電極およびコレクタ電極間の抵抗値は、第３パワー半導体の方が、第１パワー半導体および第２パワー半導体よりも大きく、立ち上がり電圧以上の電圧が加えられたときの第３ダイオードの抵抗値は、立ち上がり電圧以上の電圧が加えられたときの第１ダイオードおよび第２ダイオードの抵抗値よりも高い。
本発明に係る半導体装置は、他の局面では、絶縁基板と、絶縁基板上に設けられた配線基板と、配線基板上に設けられ、一方向に間隔をあけて配列する複数の素子を含む素子列と、配線基板の上面のうち、素子列の中央部よりも素子列の一方端側に位置する第１接続端子と、配線基板の上面のうち、素子列の中央部よりも素子列の他方端側に位置する第２接続端子とを備える。上記素子は、ダイオードであり、素子列は、ダイオード列である。上記ダイオード列は、ダイオード列の一方端に位置する第１ダイオードと、他方端に位置する第２ダイオードと、第１ダイオードおよび第２ダイオードの間に位置する第３ダイオードとを含む。上記立ち上がり電圧以上の電圧が加えられたときの第３ダイオードの抵抗値は、立ち上がり電圧以上の電圧が加えられたときの第１ダイオードおよび第２ダイオードの抵抗値よりも高い。
本発明に係る半導体装置は、他の局面では、絶縁基板と、絶縁基板上に設けられた配線基板と、配線基板上に設けられ、一方向に配列する複数のパワー半導体を含むパワー半導体列と、パワー半導体列の一方端から間隔をあけて設けられた接続端子と、パワー半導体列の他方端から間隔をあけて設けられたダイオードと、を備える。上記パワー半導体は、エミッタ電極およびコレクタ電極を含む。上記パワー半導体列は、一方端に位置する第１パワー半導体と、他方端に位置する第２パワー半導体とを含む。上記第１パワー半導体の発熱量と第２パワー半導体の発熱量とは、ダイオードの発熱量よりも大きい。ＯＮ状態におけるエミッタ電極およびコレクタ電極間の抵抗値は、第２パワー半導体の方が、第１パワー半導体よりも大きい。
本発明に係る半導体装置によれば、パワー半導体、ダイオードや端子などの複数種類の搭載素子を備えた半導体装置においても、各搭載素子の均熱化を図ることができる。
半導体装置１を示す平面図である。 図１に示す半導体ユニット３を示す平面図である。 図１に示すＩＩＩ−ＩＩＩ線における断面図である。 実施の形態２に係る半導体装置に設けられた半導体ユニット３を示す平面図である。 実施の形態３に係る半導体装置に設けられた半導体ユニット３を示す平面図である。 実施の形態４に係る半導体装置に設けられた半導体ユニット３を示す平面図である。 コレクタ端子部１０Ａおよびコレクタ端子部１０Ｂの位置の変形例を示す平面図である。 図８は、図７に示す半導体ユニット３を含む半導体装置１の断面図である。 実施の形態５に係る半導体装置に設けられた半導体ユニット３を示す平面図である。 実施の形態６に係る半導体装置に設けられた半導体ユニット３を示す平面図である。
図１から図１０を用いて、本発明の実施の形態に係る半導体装置について説明する。なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。
（実施の形態１）
図１は、半導体装置１を示す平面図である。この図１に示すように、半導体装置１は、半導体基板２と、この半導体基板２の主表面上に設けられた複数の半導体ユニット３と、制御端子部８と、エミッタ端子部９とを備える。
半導体基板２の形状は、平面視すると第１方向Ｘに長尺な長方形形状である。半導体ユニット３は、第１方向Ｘに間隔をあけて３つ設けられており、第２方向Ｙに間隔をあけて２つ設けられている。
制御端子部８は、半導体基板２の周辺部のうち、第２方向Ｙに配列する側辺部の近傍に形成されおり、制御端子部８は、各半導体ユニット３に対して隣り合うように配置されている。エミッタ端子部９は、第２方向Ｙに配列する半導体ユニット３の間に配置されている。
半導体ユニット３は、半導体基板２の主表面上に設けられた絶縁基板４と、この絶縁基板４の上面上に設けられた配線基板５と、配線基板５の上面上に設けられたパワー半導体列６およびダイオード列７と、配線基板５の上面上に設けられたコレクタ端子部１０とを含む。
図２は、図１に示す半導体ユニット３を示す平面図である。この図２に示すように、絶縁基板４は、略長方形形状である。パワー半導体列６は、絶縁基板４の長手方向（一方向）に間隔をあけて配列する複数のＩＧＢＴ（Insulated Gate Bipolar Transistor）１１Ａ，１１Ｂ，１１Ｃとを含む。
パワー半導体列６は、パワー半導体列６の一方端に位置するＩＧＢＴ１１Ａと、他方端に位置するＩＧＢＴ１１Ｃと、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃの間に位置するＩＧＢＴ１１Ｂとを含む。なお、この図２に示す例においては、パワー半導体列６は、３つのＩＧＢＴから構成されているため、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃの間に位置するＩＧＢＴ１１Ｂは１つである。
ダイオード列７は、パワー半導体列６に対して絶縁基板４の短手方向に間隔をあけて配置されている。なお、絶縁基板４の短手方向とは、絶縁基板４の長手方向とは交差する方向である。ダイオード列７は、絶縁基板４の長手方向に間隔をあけて配列する複数のダイオード１２Ａ，１２Ｂ，１２Ｃによって形成されている。
ダイオード列７は、ダイオード列７の一方端に位置するダイオード１２Ａと、他方端に位置するダイオード１２Ｃと、ダイオード１２Ａおよびダイオード１２Ｃの間に位置するダイオード１２Ｂとを含む。
コレクタ端子部１０は、ダイオード１２Ｂおよびダイオード１２Ｃの間に設けられている。配線基板５には、複数の配線が形成されており、当該配線によってコレクタ端子部１０は、ＩＧＢＴ１１Ａ〜１１Ｃおよびダイオード１２Ａ〜１２Ｃに接続されている。
図３は、図１に示すＩＩＩ−ＩＩＩ線における断面図である。この図３に示すように、絶縁基板４は、半田１３によって半導体基板２に固定されている。ＩＧＢＴ１１Ｂは、半田１４Ａによって配線基板５上に固定されており、ダイオード１２Ｂは半田１４Ｂによって配線基板５上に固定されている。なお、コレクタ端子部１０も半田などによって、配線基板５に接続されている。
ＩＧＢＴ１１Ｂは、たとえば、半導体基板１５と、半導体基板１５に形成されたpnpトランジスタと、ベース電流を制御するnチャネルトランジスタとを含む。さらに、ＩＧＢＴ１１Ｂは、半導体基板１５の下面に形成され、配線基板５に接続されたコレクタ電極１６と、半導体基板１５の上面に位置するエミッタ電極１７と、半導体基板１５の上面に形成され、nチャネルトランジスタのゲート電極（ベース電極）１９とを含む。
そして、ゲート電極１９に印加された電圧と、エミッタ電極１７に印加された電圧の差とが、nチャネルトランジスタの閾値電圧を超えると、コレクタ電極１６およびエミッタ電極１７の間の抵抗が急激に小さくなり、ＩＧＢＴ１１ＢがＯＮ状態となる。そして、
コレクタ電極１６からコレクタ電流が出力される。そして、エミッタ電極およびコレクタ電極間の電位差を大きくするにつれて、エミッタ電極およびコレクタ電極間を流れる電流も大きくなる。
このように、nチャネルトランジスタの閾値電圧よりも、ゲート電極およびエミッタ電極間の電圧差の方が大きい状態において、コレクタ電極およびエミッタ電極間の抵抗値をＩＧＢＴのオン抵抗値とする。そして、ＩＧＢＴのコレクタ電極およびエミッタ電極間の飽和時の電圧を飽和電圧Vce(sat)とする。
エミッタ電極１７は、ボンディング配線１８によって、エミッタ端子部９に接続されており、ゲート電極１９は、ボンディング配線２０によって、制御端子部８に接続されている。
ダイオード１２Ｂは、ダイオード１２Ｂの下面に形成されたカソード電極２１と、ダイオード１２Ｂの上面に形成されたアノード電極２２とを含む。カソード電極２１は、配線基板５に接続され、カソード電極２１は、配線基板５によって、コレクタ端子部１０に接続されている。アノード電極２２は、アルミニウムなどから形成されたボンディング配線２３によってエミッタ端子部９に接続されている。なお、ダイオードの立ち上がり電圧（順方向降下電圧）を立ち上がり電圧（順方向降下電圧）Ｖｆとし、ダイオードのアノード電極およびカソード電極の間に順方向に立ち上がり電圧Ｖｆ以上の電圧を印加したときの抵抗値を、ダイオードの順方向抵抗値（抵抗値）とする。
なお、図３を用いてＩＧＢＴ１１Ｂおよびダイオード１２Ｂの構造について説明したが、図２に示すＩＧＢＴ１１Ａ，１１Ｃは、ＩＧＢＴ１１Ｂと同様に、コレクタ電極およびエミッタ電極を含む。また、ダイオード１２Ａ，１２Ｃは、ダイオード１２Ｂと同様に、カソード電極およびアノード電極を含む。そして、ＩＧＢＴ１１Ａ〜１１Ｃおよびダイオード１２Ａ〜１２Ｃは、互いに並列となるように接続されている。
図２において、ＩＧＢＴ１１Ｂのオン抵抗値は、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃのオン抵抗値より大きく、ＩＧＢＴ１１ＢのVce(sat)は、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１ＣのVce(sat)よりも大きい。なお、ＩＧＢＴ１１Ｂのオン抵抗値は、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃのオン抵抗値よりも、たとえば、１０〜２０Ω程度高い。
ダイオード１２Ｂの順方向抵抗値は、ダイオード１２Ａおよびダイオード１２Ｃの順方向抵抗値よりも大きい。さらに、ダイオード１２Ｂの立ち上がり電圧Ｖｆは、ダイオード１２Ａおよびダイオード１２Ｃの立ち上がり電圧Ｖｆよりも大きい。
このように構成された半導体ユニット３において、各ＩＧＢＴのゲート電極に電圧が印加され、エミッタ端子部９およびコレクタ端子部１０に所定の電圧が印加されると、各ＩＧＢＴおよびダイオードに電流が流れる。
ＩＧＢＴ１１Ｂのオン抵抗値および飽和電圧Vce(sat)は、他のＩＧＢＴ１１Ａ，１１Ｃよりも、大きいため、ＩＧＢＴ１１Ｂを流れる電流量は、他のＩＧＢＴ１１Ａ、１１Ｃよりも少なくなる。この結果、ＩＧＢＴ１１Ｂの発熱量は、他のＩＧＢＴ１１Ａ、１１Ｃよりも少なくなる。ＩＧＢＴ１１Ｂの両側には、ＩＧＢＴ１１Ａ，１１Ｃが位置するため、
ＩＧＢＴ１１Ａ、１１Ｃの熱が、ＩＧＢＴ１１Ｂに達するおそれがある一方で、ＩＧＢＴ１１Ｂ自体の発熱量が低減されているので、ＩＧＢＴ１１Ｂが他のＩＧＢＴ１１Ａ，１１Ｃと比較して高温となることを抑制することができる。これにより、ＩＧＢＴ１１Ａ〜１１Ｃのライフサイクルを一致させることができる。
ダイオード１２Ｂの順方向抵抗値および立ち上がり電圧Ｖｆは、ダイオード１２Ａ、１２Ｃよりも大きいため、ダイオード１２Ｂを流れる電流量は、他のダイオード１２Ａ，１２Ｃよりも少なくなる。この結果、ダイオード１２Ｂの発熱量は、他のダイオード１２Ａ、１２Ｃよりも少なくなる。ダイオード１２Ｂの両側には、ダイオード１２Ａ，１２Ｃが配置されており、ダイオード１２Ａ，１２Ｃからの熱がダイオード１２Ｂに達するおそれがある。その一方で、ダイオード１２Ｂの発熱量が低減されているので、ダイオード１２Ｂが他のダイオード１２Ａ、１２Ｃよりも高温となることを抑制することができる。これにより、ダイオード１２Ａ〜１２Ｃのライフサイクルを一致させることができる。
なお、一部の素子が短期間で損傷した場合には、半導体ユニット３または半導体装置１全体を交換する必要が生じ、半導体装置１を備えたハイブリッド車両のインバータや風力発電機などのランニングコストが高くなる。その一方で、上記のように、各ダイオードおよびＩＧＢＴのライフサイクルを均一化することで、半導体装置１を備えたインバータや風力発電機などのランニングコストの低減を図ることができる。
さらに、ＩＧＢＴ１１Ｂと、ダイオード１２Ｂとは、第２方向Ｙに配列しており、互いに、発熱量が低減されている。このため、ＩＧＢＴ１１Ｂおよびダイオード１２Ｂの一方が他方からの熱によって高温となることも抑制されている。
図２に示すように、コレクタ端子部１０は、配線基板５の上面のうち、ダイオード１２Ｂと、ダイオード１２Ｃとの間に配置されており、コレクタ端子部１０とＩＧＢＴ１１Ａ〜１１Ｃまでの距離が長くなるように配置されている。ＩＧＢＴからの発熱量は、ダイオードの発熱量よりも大きい一方で、コレクタ端子部１０とＩＧＢＴ１１Ａ〜１１Ｃとの間の距離を長く確保することで、ＩＧＢＴ１１Ａ〜１１Ｃの熱によってコレクタ端子部１０が損傷することを抑制することができる。
また、コレクタ端子部１０をダイオード１２Ｂおよびダイオード１２Ｃの間に配置することで、コレクタ端子部１０と、ダイオードおよびＩＧＢＴとの間が過大に長くなることを抑制することができる。これにより、コレクタ端子部１０と各ＩＧＢＴとの間の配線抵抗にばらつきが生じることを抑制することができると共に、コレクタ端子部１０と各ダイオードとの間の配線抵抗にばらつきが生じることを抑制することができる。
なお、コレクタ端子部１０は、配線基板５の上面のうち、ダイオード１２Ｂおよびダイオード１２Ｃの間に位置する部分と、ダイオード１２Ａおよびダイオード１２Ｂの間に位置する部分との少なくとも一方に設けるようにしてもよい。
なお、図１からも明らかなように、各ＩＧＢＴ１１Ａ〜１１Ｃは、ダイオード１２Ａ〜１２Ｃよりも、半導体装置１の外周側に配置されている。このため、ＩＧＢＴ１１Ａ〜１１Ｃからの熱は、外部に排出され易く、ＩＧＢＴ１１Ａ〜１１Ｃを積極的に冷却することができる。
（実施の形態２）
図４を用いて本実施の形態２に係る半導体装置について説明する。本実施の形態２に係る半導体装置も、図１に示す実施の形態１に係る半導体装置と同様に、半導体基板２と、この半導体基板２の主表面上に設けられた複数の半導体ユニット３と、制御端子部８と、エミッタ端子部９とを備える。図４は、実施の形態２に係る半導体装置に設けられた半導体ユニット３を示す平面図である。
図４に示すように、パワー半導体列６は、第１方向Ｘ（一方向）に間隔をあけて配列するＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃを含む。パワー半導体列６の一方端に位置するＩＧＢＴ１１Ａと、他方端に位置するＩＧＢＴ１１Ｃとの間には、ＩＧＢＴ１１Ｂ１と、ＩＧＢＴ１１Ｂ２とが間隔をあけて設けられている。なお、ＩＧＢＴ１１Ｂ１は、ＩＧＢＴ１１Ａと隣り合うように配置されており、ＩＧＢＴ１１Ｂ２はＩＧＢＴ１１Ｃと隣り合うように配置されている。
このため、ＩＧＢＴ１１Ｂ１にはＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂ２の熱が伝達され易く、ＩＧＢＴ１１Ｂ２にはＩＧＢＴ１１ＣおよびＩＧＢＴ１１Ｂ１の熱が伝達され易くなっている。
その一方で、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２のオン抵抗値および飽和電圧Vce(sat)は、他のＩＧＢＴ１１Ａ，１１Ｃよりも大きい。このため、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２の発熱量は、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃの発熱量よりも小さくなる。この結果、ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃの温度の均一化が図られ、ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃの寿命の均一化を図ることができる。なお、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２のオン抵抗値は、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃのオン抵抗値よりも１０〜２０Ω程度高い。
ダイオード列７は、第１方向Ｘ（一方向）に間隔をあけて設けられたダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃを含む。ダイオード列７の一方端に位置するダイオード１２Ａと、他方端に位置するダイオード１２Ｃとの間には、ダイオード１２Ｂ１およびダイオード１２Ｂ２とが配置されている。なお、ダイオード１２Ｂ１はダイオード１２Ａと隣り合うように配置されており、ダイオード１２Ｂ２は、ダイオード１２Ｃと隣り合うように配置されている。
このため、ダイオード１２Ｂ１には、ダイオード１２Ａおよびダイオード１２Ｂ２からの熱が伝達されやすく、さらに、ダイオード１２Ｂ２には、ダイオード１２Ｃおよびダイオード１２Ｂ１からの熱が伝達されやすくなっている。
その一方で、ダイオード１２Ｂ１およびダイオード１２Ｂ２の順方向抵抗値および立ち上がり電圧Ｖｆは、ダイオード１２Ａ、１２Ｃよりも大きい。このため、ダイオード１２Ｂ１およびダイオード１２Ｂ２の発熱量は、ダイオード１２Ａおよびダイオード１２Ｃよりも小さくなる。
この結果、ダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃの温度は略均等なものとなっており、ダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃの寿命の均一化が図られている。
コレクタ端子部１０は、配線基板５の上面のうち、ダイオード１２Ｂ１およびダイオード１２Ｂ２の間に位置する部分に設けられている。コレクタ端子部１０の両側に位置するダイオード１２Ｂ１およびダイオード１２Ｂ２の発熱量が小さく抑えられているので、ダイオード１２Ｂ１およびダイオード１２Ｂ２からの熱によって、コレクタ端子部１０が損傷することが抑制されている。
配線基板５の上面のうち、コレクタ端子部１０に対して第２方向Ｙに隣り合う部分には、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２が配置されている。ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２は、他のＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃよりも発熱量が小さく抑えられている。このため、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２からの熱によって、コレクタ端子部１０が損傷することが抑制されている。
一般に、ダイオードの発熱量の方が、ＩＧＢＴの発熱量よりも小さい。そこで、コレクタ端子部１０とダイオード１２Ｂ１，１２Ｂ２との間の距離を、コレクタ端子部１０とＩＧＢＴ１１Ｂ１，１１Ｂ２との間の距離よりも小さくすることで、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２からの熱がコレクタ端子部１０に達することを抑制している。
コレクタ端子部１０は、ダイオード列７の中央部に位置している。このため、各ダイオード１２Ａ〜１２Ｃとコレクタ端子部１０との間の配線距離に大きな差が生じることが抑制されている。同様に、コレクタ端子部１０と各ＩＧＢＴ１１Ａ〜１１Ｃとの間の配線距離に大きな差が生じることが抑制されている。
（実施の形態３）
図５を用いて、本実施の形態３に係る半導体装置について説明する。本実施の形態３に係る半導体装置も、図１に示す実施の形態１に係る半導体装置と同様に、半導体基板２と、この半導体基板２の主表面上に設けられた複数の半導体ユニット３と、制御端子部８と、エミッタ端子部９とを備える。図５は、実施の形態３に係る半導体装置に設けられた半導体ユニット３を示す平面図である。
図５に示すように、半導体ユニット３は、パワー半導体列６と、ダイオード列７と、コレクタ端子部１０Ａおよびコレクタ端子部１０Ｂとを備える。パワー半導体列６は、第１方向Ｘに配列するＩＧＢＴ１１Ａ，１１Ｂ，１１Ｃを含み、ダイオード列７は、第１方向Ｘに配列するダイオード１２Ａ，１２Ｂ，１２Ｃを含む。
この図５に示す例においては、ダイオード列７のうち、ダイオード列７の配列方向の中央部には、ダイオード１２Ｂが位置しており、パワー半導体列６のうち、パワー半導体列６の配列方向の中央部には、ＩＧＢＴ１１Ｂが位置している。
コレクタ端子部１０Ａは、ダイオード列７の配列方向の中央部よりダイオード列７の一方端側に設けられている。コレクタ端子部１０Ｂは、ダイオード列７の配列方向の中央部よりもダイオード列７の他方端側に配置されている。
コレクタ端子部１０Ａおよびコレクタ端子部１０Ｂには、ダイオード１２Ａ〜１２Ｃに接続された配線が接続される。コレクタ端子部１０Ａおよびコレクタ端子部１０Ｂが、ダイオード列７の配列方向の中央部から離れた位置に設けられているので、ダイオード列７の配列方向の中央部に配線が集中することを抑制することができる。
このため、ダイオード列７の中央部に位置するダイオード１２Ｂの周囲に配線が集中することを抑制することができ、配線を介して、ダイオード１２Ａおよびダイオード１２Ｃの熱がダイオード１２Ｂに伝達されることを抑制することができる。これにより、ダイオード１２Ｂが高温となることを抑制することができ、各ダイオード１２Ａ〜１２Ｃの均熱化を図ることができる。これにより、各ダイオード１２Ａ〜１２Ｃの寿命の均一化を図ることができる。
特に、コレクタ端子部１０Ａは、ダイオード１２Ａに対してダイオード１２Ｂと反対側に設けられ、コレクタ端子部１０Ｂは、ダイオード１２Ｃに対してダイオード１２Ｂと反対側に設けられている。このため、ダイオード１２Ｂの周囲に配線が密集することをさらに効果的に抑制することができる。
コレクタ端子部１０Ａは、パワー半導体列６の配列方向の中央部よりもパワー半導体列６の一方端側に位置しており、コレクタ端子部１０Ｂは、パワー半導体列６の配列方向の中央部よりもパワー半導体列６の他方端側に位置している。これにより、パワー半導体列６の配列方向の中央部に位置するＩＧＢＴ１１Ｂの周囲においても、配線が集中することを抑制することができ、ＩＧＢＴ１１Ａ，１１Ｃの熱がＩＧＢＴ１１Ｂに伝達されることを抑制することができる。これにより、ＩＧＢＴ１１Ａ〜１１Ｃの均熱化およびＩＧＢＴ１１Ａ〜１１Ｃ寿命の均一化を図ることができる。
このように、ＩＧＢＴ１１Ｂおよびダイオード１２Ｂの周囲に配線が密集することを抑制することができるので、ＩＧＢＴ１１Ｂおよびダイオード１２Ｂの間においても、一方から他方に熱が伝達されることを抑制することができる。
ここで、各ＩＧＢＴ１１Ａ，１１Ｂ，１１Ｃのオン抵抗値や飽和電圧Vce(sat)を一致させてもよいが、好ましくは、ＩＧＢＴ１１Ｂのオン抵抗値や飽和電圧Vce(sat)をＩＧＢＴ１１Ａ，１１Ｃのオン抵抗値や飽和電圧Vce(sat)よりも高くする。たとえば、ＩＧＢＴ１１Ｂのオン抵抗値をＩＧＢＴ１１Ａ，１１Ｃのオン抵抗値よりも１０〜２０Ω程度大きくする。
これにより、ＩＧＢＴ１１Ｂを流れる電流量は、ＩＧＢＴ１１Ａ，１１Ｃを流れる電流量よりも少なくなり、ＩＧＢＴ１１Ｂの発熱量をさらに抑えることができる。さらに、ＩＧＢＴ１１Ａ，１１Ｂ，１１Ｃ間の温度の均一化を図ることができ、各ＩＧＢＴのライフサイクルを一致させることができる。
なお、各ＩＧＢＴ１１Ａ，１１Ｂ，１１Ｃのオン抵抗値や飽和電圧Vce(sat)を一致させた場合には、各ＩＧＢＴ１１Ａ，１１Ｂ，１１Ｃとして同一のＩＧＢＴを採用することができ、製造コストの低減を図ることができる。
同様に、ダイオード１２Ａ，１２Ｂ，１２Ｃの順方向抵抗値や立ち上がり電圧Ｖｆを各々一致させてもよいが、好ましくは、ダイオード１２Ｂの順方向抵抗値や立ち上がり電圧Ｖｆをダイオード１２Ａ，１２Ｃの順方向抵抗値や立ち上がり電圧Ｖｆよりも高くする。
これにより、ダイオード１２Ｂを流れる電流量をダイオード１２Ａ，１２Ｃを流れる電流量よりも小さくなり、ダイオード１２Ｂの発熱量を小さく抑えることができ、各ダイオード１２Ａ，１２Ｂ，１２Ｃのライフサイクルを一致させることができる。
なお、ダイオード１２Ａ，１２Ｂ，１２Ｃの順方向抵抗値や立ち上がり電圧Ｖｆを互いに一致させた場合には、ダイオード１２Ａ，１２Ｂ，１２Ｃを同一性能のダイオードを採用することができ、製造コストの低減を図ることができる。
（実施の形態４）
図６から図８を用いて、本実施の形態４に係る半導体装置について説明する。本実施の形態４に係る半導体装置も、図１に示す実施の形態１に係る半導体装置と同様に、半導体基板２と、この半導体基板２の主表面上に設けられた複数の半導体ユニット３と、制御端子部８と、エミッタ端子部９とを備える。図６は、実施の形態４に係る半導体装置に設けられた半導体ユニット３を示す平面図である。
この図６に示す例においては、半導体ユニット３は、配線基板５と、配線基板５の上面上に配置されたパワー半導体列６と、ダイオード列７と、コレクタ端子部１０Ａ，１０Ｂとを含む。パワー半導体列６は、一方向に配列するＩＧＢＴ１１Ａ、１１Ｂ１，１１Ｂ２，１１Ｃを含む。ＩＧＢＴ１１Ａがパワー半導体列６の一方端に位置し、ＩＧＢＴ１１Ｃが他方端に位置する。ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｃの間に、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２が位置しており、パワー半導体列６の配列方向の中央部は、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２の間に位置する。
ダイオード列７は、ダイオード列７の一方端に位置するダイオード１２Ａと、他方端に位置するダイオード１２Ｃと、ダイオード１２Ａおよびダイオード１２Ｃの間に位置するダイオード１２Ｂ１，１２Ｂ２とを含む。ダイオード１２Ｂ１は、ダイオード１２Ａと隣り合うように設けられ、ダイオード１２Ｂ２は、ダイオード１２Ｃと隣り合うように設けられている。
ダイオード列７の中央部は、ダイオード１２Ｂ１およびダイオード１２Ｂ２の間に位置する部分である。コレクタ端子部１０Ａは、ダイオード１２Ａおよびダイオード１２Ｂ１の間に設けられ、コレクタ端子部１０Ａは、ダイオード列７の中央部からダイオード列７の一方端側に離れるように設けられている。コレクタ端子部１０Ｂは、ダイオード１２Ｂ２およびダイオード１２Ｃの間に設けられ、コレクタ端子部１０Ｂは、ダイオード列７の中央部から他方端側に離れるように設けられている。
コレクタ端子部１０Ａ，１０Ｂには、各ダイオード１２Ａ〜１２Ｃに接続された配線が接続されている一方で、各コレクタ端子部１０Ａ，１０Ｂは、ダイオード列７の中央部から離れた位置に設けられている。
このため、ダイオード１２Ｂ１およびダイオード１２Ｂ２の周囲で配線が密集することを抑制することができ、特に、ダイオード１２Ｂ１およびダイオード１２Ｂ２との間で熱が伝達されることを抑制することができる。これにより、周囲からダイオード１２Ｂ１，１２Ｂ２に伝達される熱量と、周囲からダイオード１２Ａ，１２Ｃに伝達される熱量とが略均一なものとなる。
コレクタ端子部１０Ａの両側にダイオード１２Ａおよびダイオード１２Ｂ１が配置されている。コレクタ端子部１０Ｂの両側にダイオード１２Ｂ２およびダイオード１２Ｃが配置されている。これにより、ダイオード１２Ａおよびコレクタ端子部１０Ａと、ダイオード１２Ｂ１およびコレクタ端子部１０Ａと、ダイオード１２Ｂ２とコレクタ端子部１０Ｂと、ダイオード１２Ｃとコレクタ端子部１０Ｂとの配線距離を略一致させることができる。これにより、各ダイオードに供給される電流量に差が生じることを抑制することができる。
このように、周囲から各ダイオード１２Ａ〜１２Ｃに伝達される熱量の均一化と、各ダイオード１２Ａ〜１２Ｃに供給される電流量の均一化が図られているので、ダイオード１２Ｂ１およびダイオード１２Ｂ２の温度が高くなることを抑制することができる。さらに、各ダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃの均熱化および各ダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃの寿命の均一化を図ることができる。
パワー半導体列６は、ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃを含み、パワー半導体列６の中央部は、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２の間に位置している。
コレクタ端子部１０Ａは、パワー半導体列６の中央部からパワー半導体列６の一方端側に離れると共に、第２方向Ｙと反対方向に間隔をあけて位置している。コレクタ端子部１０Ｂは、パワー半導体列６の中央部からパワー半導体列６の他方端側に離れると共に、第２方向Ｙと反対方向に間隔をあけて位置している。
これにより、パワー半導体列６の中央部およびその周囲に配線が集中することを抑制することができ、ＩＧＢＴ１１Ｂ１およびＩＧＢＴ１１Ｂ２の周囲に配線が集中することを抑制することができる。
この結果、ＩＧＢＴ１１Ｂ１とＩＧＢＴ１１Ｂ２の間で熱が伝達されることを抑制することができ、周囲からＩＧＢＴ１１Ｂ１，１１Ｂ２に伝達される熱量と、周囲からＩＧＢＴ１１Ａ１，１１Ｃに伝達される熱量とに差が生じることを抑制することができる。コレクタ端子部１０ＡおよびＩＧＢＴ１１Ａの間の距離と、コレクタ端子部１０ＢおよびＩＧＢＴ１１Ｂ１の間の距離と、コレクタ端子部１０ＢおよびＩＧＢＴ１１Ｂ２の間の距離と、コレクタ端子部１０ＢとＩＧＢＴ１１Ｃとの間の距離とは互い略等しく、各ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃを流れる電流量の均一化を図ることができる。
このため、各ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃの温度の均一化および各ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃの寿命の均一化を図ることができる。
図７は、コレクタ端子部１０Ａおよびコレクタ端子部１０Ｂの位置の変形例を示す平面図であり、図８は、図７に示す半導体ユニット３を含む半導体装置１の断面図である。
この図７および図８に示す例においては、コレクタ端子部１０Ａは、配線基板５の上面のうち、ダイオード１２Ａおよびダイオード１２Ｂ１の間に位置する部分から、ダイオード列７およびパワー半導体列６の間に位置する領域に達するように配置されている。これにより、コレクタ端子部１０Ａと、ＩＧＢＴ１１Ａ，１１Ｂ１との間の距離を短くすることができ、配線長さを短く抑えることができる。このため、ダイオード１２Ａ，１２Ｂ１のみならずＩＧＢＴ１１Ａ，１１Ｂ１の配線長さまでも短く抑えられている。
コレクタ端子部１０Ｂは、配線基板５の上面のうち、ダイオード１２Ｂ２とダイオード１２Ｃとの間に位置する部分から、配線基板５の上面うち、パワー半導体列６およびダイオード列７の間に位置する領域に達するように形成されている。これにより、コレクタ端子部１０Ｂと、ＩＧＢＴ１１Ｂ２，１１Ｃおよびダイオード１２Ｂ２，１２Ｃとの間の距離を短く抑えることができ、配線長さを短く抑えることができる。
このように、コレクタ端子部１０Ａ，１０Ｂに接続される配線長さを短く抑えることができるので、配線基板５の配線密度を低く抑えることができる。この結果、配線を介して、各素子間で熱が伝達されることを抑制することができる。
ここで、上記図６および図７に示す半導体ユニット３において、各ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃのオン抵抗値や飽和電圧Vce(sat)を一致させてもよいが、好ましくは、ＩＧＢＴ１１Ｂ１，１１Ｂ２のオン抵抗値や飽和電圧Vce(sat)をＩＧＢＴ１１Ａ，１１Ｃよりも高くしてもよい。これにより、各ＩＧＢＴ１１Ａ，１１Ｂ１，１１Ｂ２，１１Ｃの温度の均一化およびライフサイクルの一致を図ることができる。
同様に、図６および図７において、各ダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃの順方向抵抗値や立ち上がり電圧Ｖｆを一致させてもよいが、好ましくは、ダイオード１２Ｂ１，１２Ｂ２の順方向抵抗値や立ち上がり電圧Ｖｆをダイオード１２Ａ，１２Ｃの順方向抵抗値や立ち上がり電圧Ｖｆよりも高くする。これにより、各ダイオード１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃの温度の均一化およびライフサイクルの一致を図ることができる。
（実施の形態５）
図９を用いて、本実施の形態５に係る半導体装置について説明する。本実施の形態５に係る半導体装置も、図１に示す実施の形態１に係る半導体装置と同様に、半導体基板２と、この半導体基板２の主表面上に設けられた複数の半導体ユニット３と、制御端子部８と、エミッタ端子部９とを備える。図９は、実施の形態５に係る半導体装置に設けられた半導体ユニット３を示す平面図である。
この図９に示すように、本実施の形態５においては、半導体ユニット３は、配線基板５の上面に設けられ、一方向に配列する素子列と、素子列から間隔をあけて設けられたコレクタ端子部１０とを含み、当該素子列は、第１方向Ｘに配列する複数のＩＧＢＴ１１Ａ，１１Ｂを含むダイオード列７と、ダイオード列７の一方端から間隔をあけて設けられたダイオード１２を含む。コレクタ端子部１０は、ダイオード列７の他方端から間隔をあけて設けられている。
ＩＧＢＴ１１Ｂのオン抵抗値や飽和電圧Vce(sat)は、ＩＧＢＴ１１Ａのオン抵抗値や飽和電圧Vce(sat)よりも高い。このため、半導体装置１の駆動時に、ＩＧＢＴ１１Ｂを流れる電流量は、ＩＧＢＴ１１Ａを流れる電流量よりも少なくなっており、ＩＧＢＴ１１Ｂの発熱量は、ＩＧＢＴ１１Ａよりも低く抑えられている。
半導体装置が駆動すると、ＩＧＢＴ１１Ａは、ＩＧＢＴ１１Ｂから熱が伝達される場合があり、ダイオード１２は、ＩＧＢＴ１１Ｂから熱が伝達される場合がある。ＩＧＢＴ１１Ｂは、ＩＧＢＴ１１Ａおよびダイオード１２から熱が伝達される場合がある。
ＩＧＢＴ１１Ｂに伝達される熱量は、ＩＧＢＴ１１Ａおよびダイオード１２よりも多い場合がある一方で、ＩＧＢＴ１１Ｂの発熱量はＩＧＢＴ１１Ａの発熱量よりも低く抑えられている。このため、ＩＧＢＴ１１Ａの温度とＩＧＢＴ１１Ｂの温度との均一化およびライフサイクルの均一化を図ることができる。
（実施の形態６）
図１０を用いて、本実施の形態５に係る半導体装置について説明する。本実施の形態６に係る半導体装置も、図１に示す実施の形態１に係る半導体装置と同様に、半導体基板２と、この半導体基板２の主表面上に設けられた複数の半導体ユニット３と、制御端子部８と、エミッタ端子部９とを備える。図１０は、実施の形態６に係る半導体装置に設けられた半導体ユニット３を示す平面図である。
図１０において、半導体ユニット３は、ダイオード列７およびダイオード１２を含む素子列を含み、ダイオード列７は、一方向に配列するＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂを含み、ダイオード１２は、ダイオード列７の一方端から間隔をあけて設けられている。コレクタ端子部１０は、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂの間に配置されている。
コレクタ端子部１０をＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂの間に配置することで、
コレクタ端子部１０およびＩＧＢＴ１１Ａを接続する配線の配線長さと、コレクタ端子部１０およびＩＧＢＴ１１Ｂを接続する配線の配線長さとを略等しくすることができると共に、各配線長さを短く抑えることができる。
各配線の配線長さを略等しくすることで、各配線の配線抵抗を一致させることができ、ＩＧＢＴ１１Ａのオン抵抗値や飽和電圧Vce(sat)と、ＩＧＢＴ１１Ｂのオン抵抗値や飽和電圧Vce(sat)とを一致させることで、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂを流れる電流量を略一致させることができる。これにより、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂの発熱量を一致させることができる。
コレクタ端子部１０をＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂの間に配置することで、ＩＧＢＴ１１Ｂおよびダイオード１２の間に位置する配線は少なくなる。これにより、配線を介して、ダイオード１２の熱がＩＧＢＴ１１Ｂに伝達されることを抑制することができる。
このように、ダイオード１２からＩＧＢＴ１１Ｂに熱が伝達することを抑制すると共に、ＩＧＢＴ１１ＡおよびＩＧＢＴ１１Ｂの発熱量を実質的に一致させることで、ＩＧＢＴ１１ＡとＩＧＢＴ１１Ｂとのライフサイクルを一致させることができる。
なお、ＩＧＢＴ１１Ｂのオン抵抗値や飽和電圧Vce(sat)をＩＧＢＴ１１Ａのオン抵抗値や飽和電圧Vce(sat)よりも高くしてもよい。
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
本発明は、半導体装置に適用でき、特に、半導体装置に設けられた素子の均熱化を図る場合には、好適である。
１ 半導体装置、３ 半導体ユニット、４ 絶縁基板、５ 配線基板、６ パワー半導体列、７ ダイオード列、８ 制御端子部、９ エミッタ端子部、１０Ａ，１０Ｂ コレクタ端子部、１１ ＩＧＢＴ、１２Ａ，１２Ｂ１，１２Ｂ２，１２Ｃ ダイオード、１４Ａ，１４Ｂ 半田、１５ 半導体基板、１６ コレクタ電極、１７ エミッタ電極、１８ ボンディング配線、１９ ゲート電極、２０ ボンディング配線、２１ カソード電極、２２ アノード電極、２３ ボンディング配線。

Claims (8)

  1. エミッタ電極およびコレクタ電極を含むパワー半導体が一方向に間隔をあけて複数配列して形成されたパワー半導体列と、
    前記パワー半導体列に対して、前記一方向と交差する方向に間隔をあけて設けられ、前記一方向に間隔をあけて配列する複数のダイオードによって形成されたダイオード列とを備えた半導体装置であって、
    前記パワー半導体列は、前記パワー半導体列の一方端に位置する第１パワー半導体と他方端に位置する第２パワー半導体と、前記第１パワー半導体および前記第２パワー半導体の間に位置する第３パワー半導体とを含み、
    前記ダイオード列は、前記ダイオード列の一方端に位置する第１ダイオードと、他方端に位置する第２ダイオードと、前記第１ダイオードおよび前記第２ダイオードの間に位置する第３ダイオードとを含み、
    ＯＮ状態における前記エミッタ電極および前記コレクタ電極間の抵抗値は、前記第３パワー半導体の方が、前記第１パワー半導体および前記第２パワー半導体よりも大きく、
    立ち上がり電圧以上の電圧が加えられたときの前記第３ダイオードの抵抗値は、立ち上がり電圧以上の電圧が加えられたときの前記第１ダイオードおよび前記第２ダイオードの抵抗値よりも高い、半導体装置。
  2. 絶縁基板と、
    前記絶縁基板上に設けられ、上面に前記パワー半導体列および前記ダイオード列が配置された配線基板と、
    前記配線基板上に設けられ、前記配線基板に接続された接続端子と、
    をさらに備え、
    前記接続端子は、前記第３ダイオードおよび前記第１ダイオードの間、または、前記第３ダイオードおよび前記第２ダイオードの間の少なくとも一方に配置された、請求項１に記載の半導体装置。
  3. 絶縁基板と、
    前記絶縁基板上に設けられ、上面に前記パワー半導体列および前記ダイオード列が配置された配線基板と、
    前記配線基板上に設けられ、前記配線基板に接続された接続端子と、
    をさらに備え、
    前記第３ダイオードは、前記一方向に間隔をあけて複数設けられ、
    前記接続端子は、前記第３ダイオードの間に設けられた、請求項１に記載の半導体装置。
  4. 前記第３パワー半導体は、前記第１パワー半導体と前記第２パワー半導体との間に間隔をあけて複数設けられた、請求項１から請求項３のいずれかに記載の半導体装置。
  5. 絶縁基板と、
    前記絶縁基板上に設けられた配線基板と、
    前記配線基板上に設けられ、一方向に間隔をあけて配列する複数の素子を含む素子列と、
    前記配線基板の上面のうち、前記素子列の中央部よりも前記素子列の一方端側に位置する第１接続端子と、
    前記配線基板の上面のうち、前記素子列の中央部よりも前記素子列の他方端側に位置する第２接続端子と、
    を備え、
    前記素子は、ダイオードであり、
    前記素子列は、ダイオード列であり、
    前記ダイオード列は、前記ダイオード列の一方端に位置する第１ダイオードと、他方端に位置する第２ダイオードと、前記第１ダイオードおよび前記第２ダイオードの間に位置する第３ダイオードとを含み、
    立ち上がり電圧以上の電圧が加えられたときの前記第３ダイオードの抵抗値は、立ち上がり電圧以上の電圧が加えられたときの前記第１ダイオードおよび前記第２ダイオードの抵抗値よりも高い、半導体装置。
  6. 前記第１接続端子は、前記第１ダイオードに対して前記第３ダイオードと反対側に設けられ、
    前記第２接続端子は、前記第２ダイオードに対して前記第３ダイオードと反対側に設けられた、請求項５に記載の半導体装置。
  7. 前記素子列は、一方端に位置する第１ダイオードと、他方端に位置する第２ダイオードと、前記第１ダイオードおよび前記第２ダイオードの間に位置し、前記第１ダイオードと隣り合う第３ダイオードと、前記第１ダイオードおよび前記第２ダイオードの間に位置し、前記第２ダイオードと隣り合う第４ダイオードとを含み、
    前記第１接続端子は、前記第１ダイオードおよび前記第３ダイオードの間に設けられ、
    前記第２接続端子は、前記第２ダイオードおよび前記第４ダイオードの間に設けられた、請求項５に記載の半導体装置。
  8. 絶縁基板と、
    前記絶縁基板上に設けられた配線基板と、
    前記配線基板上に設けられ、一方向に配列する複数のパワー半導体を含むパワー半導体列と、
    前記パワー半導体列の一方端から間隔をあけて設けられた接続端子と、
    前記パワー半導体列の他方端から間隔をあけて設けられたダイオードと、
    を備え、
    前記パワー半導体は、エミッタ電極およびコレクタ電極を含み、
    前記パワー半導体列は、前記一方端に位置する第１パワー半導体と、前記他方端に位置する第２パワー半導体とを含み、
    前記第１パワー半導体の発熱量と前記第２パワー半導体の発熱量とは、前記ダイオードの発熱量よりも大きく、
    ＯＮ状態における前記エミッタ電極および前記コレクタ電極間の抵抗値は、前記第２パワー半導体の方が、前記第１パワー半導体よりも大きい、半導体装置。
JP2010116226A 2010-05-20 2010-05-20 半導体装置 Active JP5174085B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010116226A JP5174085B2 (ja) 2010-05-20 2010-05-20 半導体装置
US13/034,142 US8362829B2 (en) 2010-05-20 2011-02-24 Semiconductor device
DE102011007624.7A DE102011007624B4 (de) 2010-05-20 2011-04-18 Halbleitervorrichtung
CN201110110591.4A CN102254881B (zh) 2010-05-20 2011-04-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010116226A JP5174085B2 (ja) 2010-05-20 2010-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2011243847A JP2011243847A (ja) 2011-12-01
JP5174085B2 true JP5174085B2 (ja) 2013-04-03

Family

ID=44900592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116226A Active JP5174085B2 (ja) 2010-05-20 2010-05-20 半導体装置

Country Status (4)

Country Link
US (1) US8362829B2 (ja)
JP (1) JP5174085B2 (ja)
CN (1) CN102254881B (ja)
DE (1) DE102011007624B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2660863B1 (en) 2012-05-02 2019-07-10 ABB Schweiz AG Power semiconductor module
JP5939055B2 (ja) * 2012-06-28 2016-06-22 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2014063806A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置
KR101917558B1 (ko) 2013-05-29 2018-11-09 미쓰비시덴키 가부시키가이샤 반도체 장치
US8786362B1 (en) * 2013-06-04 2014-07-22 United Microelectronics Corporation Schottky diode having current leakage protection structure and current leakage protecting method of the same
JP2016123259A (ja) * 2014-12-25 2016-07-07 富士電機株式会社 半導体装置
DE112015004772T5 (de) * 2015-03-13 2017-08-24 Hitachi, Ltd. Leistungsmodul, elektrische Leistungsumsetzungsvorrichtung und Antriebsgerät für ein Fahrzeug
JP7044049B2 (ja) * 2018-12-20 2022-03-30 三菱電機株式会社 半導体装置
JP7149899B2 (ja) * 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434453A (en) * 1991-04-26 1995-07-18 Hitachi, Ltd. Semiconductor integrated circuit device and computer system using the same
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
JP3648954B2 (ja) * 1997-11-26 2005-05-18 富士電機デバイステクノロジー株式会社 半導体装置
US6436788B1 (en) * 1998-07-30 2002-08-20 Micron Technology, Inc. Field emission display having reduced optical sensitivity and method
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP2004022983A (ja) 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP3847676B2 (ja) * 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置
JP2005175074A (ja) * 2003-12-09 2005-06-30 Nissan Motor Co Ltd 半導体装置
DE102004046806B4 (de) 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP4697025B2 (ja) * 2006-04-19 2011-06-08 富士電機ホールディングス株式会社 電力用半導体モジュール
JP5168866B2 (ja) * 2006-09-28 2013-03-27 三菱電機株式会社 パワー半導体モジュール
FR2927468B1 (fr) * 2008-02-08 2010-04-23 E2V Semiconductors Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele.
JP5561922B2 (ja) 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
US20110285459A1 (en) 2011-11-24
CN102254881B (zh) 2014-02-26
US8362829B2 (en) 2013-01-29
DE102011007624A1 (de) 2011-11-24
CN102254881A (zh) 2011-11-23
JP2011243847A (ja) 2011-12-01
DE102011007624B4 (de) 2017-09-14

Similar Documents

Publication Publication Date Title
JP5174085B2 (ja) 半導体装置
JP7208966B2 (ja) 半導体装置
JP6230660B2 (ja) 電力用半導体モジュール
US8705257B2 (en) Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
US10177134B2 (en) Semiconductor device
KR101477359B1 (ko) 전력 반도체 모듈
US9029977B2 (en) Power conversion apparatus
US9622368B2 (en) Semiconductor device
WO2015029159A1 (ja) 半導体装置
JP5876970B2 (ja) 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
JP6745991B2 (ja) 半導体パワーモジュール
US20050194660A1 (en) IGBT module
JP5353815B2 (ja) 半導体モジュール
KR102076869B1 (ko) 전력 반도체 모듈
JP5633612B2 (ja) 半導体モジュール
JP7196761B2 (ja) 半導体装置
US9123696B2 (en) Semiconductor device
JP5696676B2 (ja) 電子部品実装方法
WO2016103431A1 (ja) 半導体モジュールおよびそれを搭載した電力変換装置
JP2020025058A (ja) 半導体装置
JP6383614B2 (ja) コンデンサモジュール及びパワーユニット
JP2014072385A (ja) 半導体装置
JP2017199811A (ja) 半導体モジュール
US11276627B2 (en) Semiconductor device
JP2018129883A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5174085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250