JP2016123259A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016123259A JP2016123259A JP2015110447A JP2015110447A JP2016123259A JP 2016123259 A JP2016123259 A JP 2016123259A JP 2015110447 A JP2015110447 A JP 2015110447A JP 2015110447 A JP2015110447 A JP 2015110447A JP 2016123259 A JP2016123259 A JP 2016123259A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- circuit board
- semiconductor device
- unit
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Inverter Devices (AREA)
Abstract
Description
[第1の実施の形態]
図1は、第1の実施の形態の半導体装置を説明するための図である。
3レベルインバータ回路を備えた半導体装置100は、図1に示されるように、複数(2つ)の半導体ユニット130a,130bと、半導体ユニット130a,130bを電気的に並列に接続する接続ユニット120とを備える。さらに、半導体装置100は、ケース110を備える。
第2の実施の形態の半導体装置について、図2〜図8を用いて説明する。
図2は、第2の実施の形態の半導体装置を示す図であり、図2(A)は半導体装置の上面図、図2(B)は図2(A)の一点鎖線X−Xにおける断面図である。
半導体装置1000は、4つの半導体ユニット1300a〜1300dと、各半導体ユニット1300a〜1300dを電気的に並列に接続する接続ユニット1200とを有する。さらに、半導体装置1000は、半導体ユニット1300a〜1300dを収納するケース1100を有する。
なお、以下では、半導体ユニット1300a〜1300dの総称として、半導体ユニット1300と表す。また、半導体ユニット1300に設けられた主端子及び制御端子の総称として、接続端子と表す。
半導体ユニット1300は、熱硬化性樹脂で構成される樹脂1310によりモールド成形されており、樹脂1310から接続端子1320a〜1320pが突出している。
図5は、第2の実施の形態の半導体装置が備える半導体ユニットを示す図である。
半導体ユニット1300は、積層基板1330と、複数の半導体素子1340a〜1340dと、配線部材であるプリント基板1360及び複数の導電ポスト1364a〜1364dと、を備える。
図6は、第2の実施の形態の半導体装置が備える半導体ユニットの積層基板、半導体素子及びダイオードを示す図である。
積層基板1330は、セラミックスなどで構成された絶縁板1331と、回路板1332a〜1332dを有する。そして、絶縁板1331の主面(おもて面)に、回路板1332a〜1332dが配置されている。また、積層基板1330は、絶縁板1331の主面と反対側の面(裏面)に、金属板1333を有する。
この際の積層基板1330に対する導電ポスト1364a〜1364dの接続位置について図5〜図8を用いて説明する。
なお、図7は、図5で示した半導体ユニット1300の上面図であって、積層基板1330が備える構成については破線で示している。
複数の導電ポスト1364aは、半導体素子1340a〜1340d及びダイオード1350a〜1350lのおもて面にある電極に電気的に接続されている。具体的には、導電ポスト1364aは、半導体素子1340a〜1340dの主電極(エミッタ電極)とゲート電極にそれぞれ電気的に接続されている。また、導電ポスト1364aは、ダイオード1350a〜1350lのアノード電極にそれぞれ接続されている。
半導体装置1000は、図2及び図3に示したように、接続ユニット1200を用いて、複数の半導体ユニット1300が電気的に並列に接続されている。そこで、接続ユニット1200の外部端子1210aに外部電源の高電位端子を接続し、外部端子1210cに低電位端子を接続し、外部端子1210bに外部電源の中間電位端子を接続する。これにより、各半導体ユニット1300a〜1300dのP端子である主端子1320a,1320bと、外部端子1210aが同電位となる。また、各半導体ユニット1300a〜1300dのN端子である主端子1320e,1320fと、外部端子1210cが同電位となる。また、各半導体ユニット1300a〜1300dのM端子である主端子1320n,1320mと、外部端子1210bが同電位となる。また、各半導体ユニット1300a〜1300dのU端子である主端子1320i,1320jから出力される電流は合成されて、接続ユニット1200の外部端子1210dから出力される。なお、各半導体ユニット1300a〜1300dの制御端子1320c,1320d,1320g,1320h,1320k,1320l,1320o,1320pも、上記と同様に、接続ユニット1200に設けられた回路層により、それぞれ並列に接続されている。そして、並列に接続された各制御端子1320c,1320d,1320g,1320h,1320k,1320l,1320o,1320pは、半導体装置1000に設けられた複数の外部制御端子1220のそれぞれに電気的に接続されている。
具体例として、特許文献1に記載の3レベルインバータモジュール(外部端子等除く装置内部のインダクタンス:約30nH)相当を構築した場合について述べる。まず、この従来のモジュールと同じ大きさで、第2の実施の形態の半導体装置1000を構築すると、半導体ユニット1300一つ当たりの内部のインダクタンスを約20nHにすることができる。次に、4つの半導体ユニット1300の全体のインダクタンスは、4つの半導体ユニットを並列接続していることから、約5nH(=20nH/4)となる。一方、接続ユニット1200のインダクタンスは、10nH程度である。すなわち、半導体装置1000の内部のインダクタンスは約15nH(=5nH+10nH)にすることができることから、従来技術に比べて装置内部のインダクタンスを大幅に低減することが可能となる。
第1,第2の実施の形態では、半導体ユニット内部の半導体素子及びダイオード(なお、以下においてこれらを「半導体チップ」と総称する場合がある)への配線部材が、複数の導電ポスト及びプリント基板を含む場合について説明した。第3の実施の形態では、積層基板に設けられた半導体ユニット内部の半導体チップへの配線部材が、複数のワイヤを含む場合について、図9を用いて説明する。
積層基板2330は、第2の実施の形態の積層基板1330と同様の構成をなしている。具体的には、積層基板2330は、セラミックス等で構成された絶縁板1331と、回路板1332a〜1332dとを有し、さらに、回路板1332e〜1332lを有する。そして、絶縁板1331の主面(おもて面)に、回路板1332a〜1332lが配置されている。また、積層基板2330は、絶縁板1331の主面と反対側の面(裏面)に、金属板(図示を省略)を有する。
具体的には、半導体素子1340aのゲート電極と回路板1332lとがワイヤ1365により接続されており、半導体素子1340aのエミッタ電極と回路板1332b,1332kとがワイヤ1365により接続されている。半導体素子1340bのゲート電極と回路板1332eとがワイヤ1365により接続されており、半導体素子1340bのエミッタ電極と回路板1332c,1332fとがワイヤ1365により接続されている。半導体素子1340cのゲート電極と回路板1332hとがワイヤ1365により接続されており、半導体素子1340cのエミッタ電極と回路板1332d,1322gとがワイヤ1365により接続されている。半導体素子1340dのゲート電極と回路板1332iとがワイヤ1365により接続されており、半導体素子1340dのエミッタ電極と回路板1332b,1332jとがワイヤ1365により接続されている。さらに、ダイオード1350a〜1350dのアノード電極は、回路板1332bにワイヤ1365により接続されている。ダイオード1350g〜1350jのアノード電極は、回路板1332cとワイヤ1365により接続されている。
まず、半導体装置により構成される様々な電力変換システムについて、図10を用いて説明する。
図10(A)は、無停電電源装置1400を、図10(B),(C)は、太陽光発電用のインバータ装置2400,3400をそれぞれ表している。
PWMインバータ1430は、インバータ回路が構成されるように配線された半導体ユニット1300を含む半導体装置1000が用いられている。PWMインバータ1430も、PMWコンバータ1410と同様に、3つのアームにより構成されている。半導体素子T1(1340a)とダイオードD1(1350a〜1350f)とが並列接続されたアーム(上アーム)と、半導体素子T2(1340b)とダイオードD2(1350g〜1350l)とが並列接続されたアーム(下アーム)と有する。さらに、半導体素子T3,T4(1340c,1340d)が逆並列に接続されたアーム(中間アーム)を有する。
太陽光パネル2500は、太陽光が照射されると発電して、電流(直流)を出力する。
太陽光発電用のインバータ装置3400は、メガソーラ等の大規模システムで利用されるものである。連携する系統の電圧が高いことから、インバータ装置2400のような昇圧チョッパ2410を備えていない。このような太陽光発電用のインバータ装置3400は、図10(C)に示されるように、インバータ装置2400と同様に、直流電源3420と、PWMインバータ3430とを有し、さらに、昇圧トランスTR1を有する。
図11(A)は、無停電電源装置1400のPWMインバータ1430、及びインバータ装置2400のPWMインバータ2430の各半導体チップで発生する損失を表している。また、図11(B)は、無停電電源装置1400のPMWコンバータ1410の各半導体チップで発生する損失を表している。さらに、図11(C)は、インバータ装置3400のPWMインバータ3430の各半導体チップで発生する損失を表している。なお、各半導体チップで発生する損失は、電流が通過する際の導通損失と、ターンオン動作やターンオフ動作、逆回復動作の際に発生するスイッチング損失とがある。図11では、同一の出力電流、スイッチング周波数を使用した場合のものであって、各損失は、すべての合計損失を100%として正規化している。
以下では、PWMインバータ1430(もしくはPWMインバータ2430)として利用する場合(図11(A)に対応)について、図12を用いて説明する。
PWMインバータ1430は、第2の実施の形態の半導体ユニット1300a〜1300dが、例えば、4つ配置されている。なお、図12では、半導体ユニット1300a〜1300dに配置された半導体チップ(半導体素子及びダイオード)のみを表している。また、半導体ユニット1300aの半導体チップのみ符号を付し、他の半導体ユニット1300b〜1300dの半導体チップの符号は省略している。
第5の実施の形態では、PWMインバータ1430として用いる場合に、半導体ユニット1300a〜1300bの配置を第4の実施の形態とは異ならせた場合について、図13を用いて説明する。
第5の実施の形態のPWMインバータ1430は、第4の実施の形態と同様、半導体ユニット1300a〜1300dが、例えば、4つ配置されている。そして、第5の実施の形態のPWMインバータ1430は、第4の実施の形態のPWMインバータ1430の半導体ユニット1300b,1300cをそれぞれ図中反時計回りに90度回転させたものである。
第6の実施の形態では、半導体装置を無停電電源装置1400のPWMコンバータ1410として利用する場合について、図14を用いて説明する。
PWMコンバータ1410では、第2の実施の形態の半導体ユニット1300a〜1300dが、例えば、4つ配置されている。
第7の実施の形態では、半導体装置をPWMコンバータ1410として利用して、半導体ユニット1300a〜1300bの各半導体チップの配置を第6の実施の形態とは異ならせた場合について、図15を用いて説明する。
第7の実施の形態のPWMコンバータ1410では、第2の実施の形態の半導体ユニット1300a〜1300dが、例えば、4つ配置されている。なお、図15でも、半導体ユニット1300a〜1300dに配置された半導体チップ(半導体素子及びダイオード)のみを表している。また、半導体ユニット1300aの半導体チップのみ符号を付し、他の半導体ユニット1300b〜1300dの半導体チップの符号は省略している。
また、半導体ユニットに実装される半導体素子は、各アームに1チップではなく、複数個並列に接続して大容量化を図ることも可能である。
また、一つの半導体ユニットに、複数の積層基板を備えていても構わない。
110 ケース
120 接続ユニット
121a〜121d 外部端子
122 接続孔
130a,130b 半導体ユニット
131 積層基板
132 回路板
133 半導体素子
134 導電ポスト
135 主端子
136 制御端子
137 プリント基板
138 貫通孔
139 絶縁板
140 金属板
Claims (13)
- 複数の半導体ユニットと、
複数の前記半導体ユニットを電気的に並列に接続する接続ユニットと、
を備え、
前記半導体ユニットは、
絶縁板と、前記絶縁板の主面に配置された回路板とを有する積層基板と、
裏面が前記回路板に固定され、おもて面に主電極を有する複数の半導体素子と、
前記半導体素子の前記主電極に電気的に接続される配線部材と、
を有し、
前記積層基板と、前記半導体素子と、前記配線部材とにより、前記半導体ユニットの内部に3レベルインバータ回路が構成されている半導体装置。 - 前記配線部材は、前記積層基板の前記絶縁板の主面に対向して配置されたプリント基板と、前記プリント基板と前記半導体素子の前記主電極との間を電気的に接続する複数の導電ポストとを含む請求項1記載の半導体装置。
- 前記接続ユニットは、複数の外部端子を有する請求項1または2に記載の半導体装置。
- 複数の前記半導体ユニットは、略同一平面に並んで配置され、
前記接続ユニットは、並んで配置された複数の前記半導体ユニットを覆っている請求項1乃至3のいずれかに記載の半導体装置。 - 前記半導体ユニットは、一端が前記積層基板の前記回路板に固定され、他端が前記プリント基板の貫通孔から同一方向に突出している複数の主端子をさらに有し、
前記接続ユニットに複数の前記主端子の他端がそれぞれ挿入されて、前記接続ユニットと前記半導体ユニットとが電気的に並列に接続されている請求項2乃至4のいずれかに記載の半導体装置。 - 前記接続ユニットは、他のプリント基板またはバスバーである請求項2乃至5のいずれかに記載の半導体装置。
- 前記半導体ユニットは、前記半導体素子、前記プリント基板及び前記導電ポストが熱硬化性樹脂により封止されている請求項2乃至6のいずれかに記載の半導体装置。
- 複数の前記半導体ユニットを収納するケースをさらに備えた請求項1乃至7のいずれかに記載の半導体装置。
- 前記半導体素子は、裏面にコレクタ電極が設けられ、
前記回路板と前記コレクタ電極が電気的に接続されている請求項1乃至8のいずれかに記載の半導体装置。 - 前記配線部材は、前記半導体素子の前記主電極に接続される複数のワイヤを含む請求項1記載の半導体装置。
- 前記半導体素子の動作時の損失に応じて、発熱する前記半導体素子が分散されるように、前記半導体ユニットが配置される請求項1記載の半導体装置。
- 前記損失が最も大きい前記半導体素子が前記半導体装置の外周側に位置するように前記半導体ユニットが配置される請求項11記載の半導体装置。
- 前記損失に応じて、発熱する前記半導体素子が前記半導体ユニットの外周側に位置するように前記半導体素子が前記半導体ユニットに配置される請求項11記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/930,565 US10123443B2 (en) | 2014-12-25 | 2015-11-02 | Semiconductor device |
CN201510873959.0A CN105742278B (zh) | 2014-12-25 | 2015-12-03 | 半导体装置 |
DE102015224431.8A DE102015224431B4 (de) | 2014-12-25 | 2015-12-07 | Halbleiterbauelement |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014263278 | 2014-12-25 | ||
JP2014263278 | 2014-12-25 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019109682A Division JP6835144B2 (ja) | 2014-12-25 | 2019-06-12 | 半導体ユニット、半導体装置および無停電電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016123259A true JP2016123259A (ja) | 2016-07-07 |
Family
ID=56329162
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015110447A Pending JP2016123259A (ja) | 2014-12-25 | 2015-05-29 | 半導体装置 |
JP2019109682A Active JP6835144B2 (ja) | 2014-12-25 | 2019-06-12 | 半導体ユニット、半導体装置および無停電電源装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019109682A Active JP6835144B2 (ja) | 2014-12-25 | 2019-06-12 | 半導体ユニット、半導体装置および無停電電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP2016123259A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018181934A (ja) * | 2017-04-05 | 2018-11-15 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法及びインターフェースユニット |
US10554150B2 (en) | 2017-01-18 | 2020-02-04 | Fuji Electric Co., Ltd. | Three-level inverter |
JP2021089991A (ja) * | 2019-12-05 | 2021-06-10 | 三菱電機株式会社 | 半導体モジュールおよび電力変換装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7505414B2 (ja) | 2021-01-28 | 2024-06-25 | 株式会社富士通ゼネラル | パワーモジュール |
JP2022158037A (ja) | 2021-04-01 | 2022-10-14 | 三菱電機株式会社 | 半導体装置 |
WO2023037809A1 (ja) * | 2021-09-09 | 2023-03-16 | 富士電機株式会社 | 半導体モジュール |
JP2023080469A (ja) | 2021-11-30 | 2023-06-09 | 三菱電機株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583954A (ja) * | 1991-09-17 | 1993-04-02 | Hitachi Ltd | 半導体スイツチ及びコンデンサの並列接続方法、並びにスイツチ回路及びインバータ装置 |
JP2011142124A (ja) * | 2010-01-05 | 2011-07-21 | Fuji Electric Co Ltd | 半導体装置 |
JP2011243847A (ja) * | 2010-05-20 | 2011-12-01 | Mitsubishi Electric Corp | 半導体装置 |
JP2014236150A (ja) * | 2013-06-04 | 2014-12-15 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010088165A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Ltd | 電力変換装置 |
JP5724314B2 (ja) * | 2010-11-16 | 2015-05-27 | 富士電機株式会社 | パワー半導体モジュール |
JP6102297B2 (ja) * | 2013-02-06 | 2017-03-29 | 富士電機株式会社 | 半導体装置 |
US8847328B1 (en) * | 2013-03-08 | 2014-09-30 | Ixys Corporation | Module and assembly with dual DC-links for three-level NPC applications |
-
2015
- 2015-05-29 JP JP2015110447A patent/JP2016123259A/ja active Pending
-
2019
- 2019-06-12 JP JP2019109682A patent/JP6835144B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583954A (ja) * | 1991-09-17 | 1993-04-02 | Hitachi Ltd | 半導体スイツチ及びコンデンサの並列接続方法、並びにスイツチ回路及びインバータ装置 |
JP2011142124A (ja) * | 2010-01-05 | 2011-07-21 | Fuji Electric Co Ltd | 半導体装置 |
JP2011243847A (ja) * | 2010-05-20 | 2011-12-01 | Mitsubishi Electric Corp | 半導体装置 |
JP2014236150A (ja) * | 2013-06-04 | 2014-12-15 | 富士電機株式会社 | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10554150B2 (en) | 2017-01-18 | 2020-02-04 | Fuji Electric Co., Ltd. | Three-level inverter |
JP2018181934A (ja) * | 2017-04-05 | 2018-11-15 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法及びインターフェースユニット |
JP2021089991A (ja) * | 2019-12-05 | 2021-06-10 | 三菱電機株式会社 | 半導体モジュールおよび電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019162032A (ja) | 2019-09-19 |
JP6835144B2 (ja) | 2021-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105742278B (zh) | 半导体装置 | |
JP6835144B2 (ja) | 半導体ユニット、半導体装置および無停電電源装置 | |
US10153708B2 (en) | Three-level power converter | |
US8300443B2 (en) | Semiconductor module for use in power supply | |
US10187973B2 (en) | Semiconductor device | |
JP5407198B2 (ja) | 電力変換装置のパワーモジュール | |
US20140111959A1 (en) | Laminated busbar for power converter and the converter thereof | |
US10134718B2 (en) | Power semiconductor module | |
US20130258736A1 (en) | Power converter | |
JP5132175B2 (ja) | 電力変換装置 | |
JP6597549B2 (ja) | 半導体モジュール | |
JP6196853B2 (ja) | 3レベルコンバータハーフブリッジ | |
JP2014217270A (ja) | 3レベル電力変換装置用ハーフブリッジ | |
US20160295690A1 (en) | Semiconductor device | |
US9484830B2 (en) | Five-level rectifier | |
JP5571013B2 (ja) | 半導体スイッチ、及び電力変換装置 | |
JP2007325387A (ja) | 電力変換装置 | |
JP5092654B2 (ja) | 電力変換装置 | |
US10381947B2 (en) | Power conversion apparatus | |
JP2017005808A (ja) | 電力変換装置 | |
CN109121456B (zh) | 多级电力转换装置 | |
CN108418063B (zh) | 一种功率半导体模块功率端子 | |
JP2013013179A (ja) | ノイズ低減回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190312 |