JP2017199811A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2017199811A JP2017199811A JP2016089771A JP2016089771A JP2017199811A JP 2017199811 A JP2017199811 A JP 2017199811A JP 2016089771 A JP2016089771 A JP 2016089771A JP 2016089771 A JP2016089771 A JP 2016089771A JP 2017199811 A JP2017199811 A JP 2017199811A
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- wiring board
- semiconductor element
- semiconductor module
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
【課題】より小型化が可能な半導体モジュールを提供すること。
【解決手段】絶縁基板4と、第1バスバー3aと、半導体素子2と、第2バスバー3bとをこの順に積層してある。半導体素子2の第1バスバー3a側の主面S1には、第1主電極21が形成されている。第2バスバー3b側の主面S2には、第2主電極22と制御電極23とが形成されている。制御電極23は、第1主電極21と第2主電極22との間を流れる電流を制御するために設けられている。また、第2バスバー3bの、半導体素子2に接続した側とは反対側に、配線基板5を設けてある。配線基板5内に形成された配線層51と制御電極23とを電気的に接続してある。
【選択図】図1
【解決手段】絶縁基板4と、第1バスバー3aと、半導体素子2と、第2バスバー3bとをこの順に積層してある。半導体素子2の第1バスバー3a側の主面S1には、第1主電極21が形成されている。第2バスバー3b側の主面S2には、第2主電極22と制御電極23とが形成されている。制御電極23は、第1主電極21と第2主電極22との間を流れる電流を制御するために設けられている。また、第2バスバー3bの、半導体素子2に接続した側とは反対側に、配線基板5を設けてある。配線基板5内に形成された配線層51と制御電極23とを電気的に接続してある。
【選択図】図1
Description
本発明は、IGBT等の半導体素子を内蔵した半導体モジュールに関する。
電力変換装置等に用いられる半導体モジュールとして、絶縁基板と、第1バスバーと、IGBT等の半導体素子と、第2バスバーとをこの順に積層してなり、上記第1バスバー及び第2バスバーを介して、半導体素子に電流を流すよう構成したものが知られている(下記特許文献1参照)。
半導体素子の、第1バスバー側の主面には、該第1バスバーに接続した第1主電極(コレクタ)が形成されている。また、半導体素子の、第2バスバー側の主面には、該第2バスバーに接続した第2主電極(エミッタ)が形成されている。さらに、半導体素子の、上記第2バスバー側の主面には、第1主電極と第2主電極との間に流れる電流を制御するための、ゲート等の制御電極が形成されている。
上記絶縁基板には、リードフレームを設けてある(図14、図15参照)。このリードフレームと制御電極とを、ワイヤ等によって接続してある。上記半導体モジュールは、リードフレームとワイヤ等とを介して、制御電極を、半導体素子のスイッチング制御を行うための制御装置に電気接続するよう構成されている。
しかしながら、上記半導体モジュールでは、上記絶縁基板にリードフレームを配置してあるため、絶縁基板の面積が大きくなりやすい。そのため、半導体モジュールが大型化しやすい。
本発明は、かかる背景に鑑みてなされたものであり、より小型化が可能な半導体モジュールを提供しようとするものである。
本発明の一態様は、絶縁基板(4)と、第1バスバー(3a)と、半導体素子(2)と、第2バスバー(3b)とをこの順に積層してなり、上記第1バスバー及び上記第2バスバーを介して上記半導体素子に電流を流すよう構成された半導体モジュール(1)であって、
上記半導体素子は、上記第1バスバー側の主面(S1)に形成され上記第1バスバーに接続した第1主電極(21)と、上記第2バスバー側の主面(S2)に形成され上記第2バスバーに接続した第2主電極(22)と、上記第2バスバー側の主面に形成され上記第1主電極と上記第2主電極との間を流れる電流の制御を行うための制御電極(23)とを備え、
上記第2バスバーの、上記半導体素子に接続した側とは反対側に配線基板(5)を設けてあり、該配線基板内に形成された配線層(51)と上記制御電極とを電気接続してあり、上記配線基板から、上記配線層に接続した制御端子(52)が突出している、半導体モジュールにある。
上記半導体素子は、上記第1バスバー側の主面(S1)に形成され上記第1バスバーに接続した第1主電極(21)と、上記第2バスバー側の主面(S2)に形成され上記第2バスバーに接続した第2主電極(22)と、上記第2バスバー側の主面に形成され上記第1主電極と上記第2主電極との間を流れる電流の制御を行うための制御電極(23)とを備え、
上記第2バスバーの、上記半導体素子に接続した側とは反対側に配線基板(5)を設けてあり、該配線基板内に形成された配線層(51)と上記制御電極とを電気接続してあり、上記配線基板から、上記配線層に接続した制御端子(52)が突出している、半導体モジュールにある。
上記半導体モジュールでは、第2バスバーの、半導体素子を配した側とは反対側に、上記配線基板を設けてある。そして、この配線基板内に形成された配線層と制御電極とを電気接続してある。
そのため、従来のように、絶縁基板上にリードフレーム等を配置する必要がなくなる。したがって、絶縁基板の面積を小さくすることができ、半導体モジュールを小型化することができる。
そのため、従来のように、絶縁基板上にリードフレーム等を配置する必要がなくなる。したがって、絶縁基板の面積を小さくすることができ、半導体モジュールを小型化することができる。
以上のごとく、本態様によれば、より小型化が可能な半導体モジュールを提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
上記半導体モジュールは、電力変換装置に用いることができる。特には、ハイブリッド車や電気自動車等に搭載される車載用電力変換装置に用いることができる。
(実施形態1)
上記半導体モジュールに係る実施形態につき、図1〜図8を参照して説明する。図1に示すごとく、本形態の半導体モジュール1は、絶縁基板4と、第1バスバー3aと、半導体素子2と、第2バスバー3bとを備える。これら絶縁基板4と第1バスバー3aと半導体素子2と第2バスバー3bとは、この順に積層されている。半導体モジュール1は、第1バスバー3a及び第2バスバー3bを介して、半導体素子2に電流を流すよう構成されている。
上記半導体モジュールに係る実施形態につき、図1〜図8を参照して説明する。図1に示すごとく、本形態の半導体モジュール1は、絶縁基板4と、第1バスバー3aと、半導体素子2と、第2バスバー3bとを備える。これら絶縁基板4と第1バスバー3aと半導体素子2と第2バスバー3bとは、この順に積層されている。半導体モジュール1は、第1バスバー3a及び第2バスバー3bを介して、半導体素子2に電流を流すよう構成されている。
本形態の半導体素子2は、IGBTである。半導体素子2は、第1主電極21(コレクタ)と、第2主電極22(エミッタ)と、制御電極23とを備える。第1主電極21は、半導体素子2の、第1バスバー3a側の主面S1に形成されており、第1バスバー3aに接続している。第2主電極22は、半導体素子2の、第2バスバー3b側の主面S2に形成されており、第2バスバー3bに接続している。また、制御電極23は、半導体素子2の、第2バスバー3b側の主面S2に形成されている。制御電極23は、第1主電極21と第2主電極22との間を流れる電流の制御を行うために設けられている。
第2バスバー3bの、半導体素子2に接続した側とは反対側に、配線基板5を設けてある。配線基板5内に形成された配線層51と制御電極23を電気接続してある。配線基板5から、配線層51に接続した制御端子52が突出している。制御端子52は、半導体素子2のスイッチング制御を行うための制御装置8(図5参照)に電気接続される。制御端子52は、配線基板5から、該配線基板5の厚さ方向(Z方向)に突出している。
本形態の半導体モジュール1は、直流電力と交流電力との間で電力変換を行う電力変換装置10(図5参照)に用いられる。特には、ハイブリッド車や電気自動車等の車両に搭載するための、車載用電力変換装置に用いられる。
図1に示すごとく、本形態の半導体モジュール1は、ケース12を備える。このケース12に、絶縁基板4、バスバー3a,3b、半導体素子2、配線基板5等を収容してある。ケース12には、充填材13(シリコンゲル)が充填されている。
半導体モジュール1には、冷却器14を取り付けてある。この冷却器14を用いて、半導体素子2を冷却している。冷却器14は金属製である。絶縁基板4の、第1バスバー3aを設けた側とは反対側の面には、銅等からなる金属層15を形成してある。この金属層15を、はんだ層11によって冷却器14に接着してある。絶縁基板4は、第1バスバー3aと冷却器14との間を絶縁している。
図2に示すごとく、本形態の半導体モジュール1は、4個の半導体素子2を備える。これら4個の半導体素子2は、互いに並列に接続されている。個々の半導体素子2は、ゲート用制御電極23Gとエミッタ用制御電極23Eとの、2個の制御電極23を備える。ゲート用制御電極23Gは、半導体素子2のゲートG(図7参照)に接続している。また、エミッタ用制御電極23Eは、半導体素子2のエミッタEに接続している。上記制御装置8(図5参照)は、これらの制御電極23E,23Gを介して、エミッタEとゲートGとの間に電圧を加える。これにより、半導体素子2をオンするよう構成されている。
図2、図3に示すごとく、配線基板5は、複数の配線層51(51G,51E)を備える。個々の配線層51によって、複数の半導体素子2にそれぞれ形成された制御電極23を、互いに並列に接続してある。本形態の配線基板5は、複数の配線層51(51G,51E)を、Z方向において互いに異なる位置に形成した、多層配線基板5aである。また、配線基板5には、ゲート用配線層51Gに接続したゲート用制御端子52Gと、エミッタ用配線層51Eに接続したエミッタ用制御端子52Eとの、2本の制御端子52が形成されている。
図3に示すごとく、配線基板5は、複数の絶縁層50と、該絶縁層50を貫通したビア54と、端子用ランド55と、パッド53とを備える。Z方向に隣り合う2つの絶縁層50の間に、上記配線層51が介在している。また、制御端子52は、端子用ランド55に接続している。制御端子52は、端子用ランド55と、ビア54と、配線層51と、パッド53と、接続部6(ワイヤ)とを介して、制御電極23に電気接続されている。
図1に示すごとく、配線基板5は、第2バスバー3bに接触している。第2バスバー3bの、配線基板5との接触面S3には、凹凸部31が形成されている。これにより、第2バスバー3bと配線基板5との間の熱抵抗を、第2バスバー3bと半導体素子2との間の熱抵抗よりも大きくしている。これによって、半導体素子2や第2バスバー3bから発生した熱が、配線基板5に伝わることを抑制している。
また、図4、図8に示すごとく、半導体素子2には、第2バスバー側の活性領域Aを取り囲む位置にガードリング24が形成されている。このガードリング24によって、活性領域A内における電界の集中を緩和している。これによって、活性領域Aの耐圧を高めている。
図8に示すごとく、半導体素子2には、P+、N-等の不純物拡散層が形成されている。ガードリング24は、N-拡散層内に、P型不純物を注入することにより形成されている。エミッタのP+層とN-層との間に逆バイアスが加わると、これらの間に空乏層が生じる。ここで仮に、ガードリング24を形成しなかったとすると、空乏層は、活性領域Aの外縁部Fより外側には十分に広がりにくくなる。そのため、P+層とN-層との間に高い逆バイアスが加わった場合に、外縁部Fにおいて空乏層が十分に延びることができず、電界が集中して、絶縁破壊を起こす可能性がある。そのため、本形態ではガードリング24を設け、外縁部Fの空乏層を、ガードリング24まで広げている。これにより、外縁部Fにおいて電界が集中することを抑制し、絶縁破壊が生じることを防止している。
なお、空乏層は、ガードリング24の外側の領域(外側領域REX)には大きく延びないため、この外側領域REXでは電界が集中しやすい。
なお、空乏層は、ガードリング24の外側の領域(外側領域REX)には大きく延びないため、この外側領域REXでは電界が集中しやすい。
また、図2に示すごとく、ガードリング24の内側に、上記制御電極23が形成されている。制御電極23は、ガードリング24に隣り合う位置に形成されている。また、Z方向から見たときに、接続部6(ワイヤ)の全ての部位が、ガードリング24の内側に位置している。すなわち、本形態では、接続部6がガードリング24を跨がないようにしている。これにより、接続部6が外側領域REXに接近することを抑制し、外側領域REXの高い電界の影響を、接続部6が受けないようにしている。これによって、外側領域REXから接続部6にノイズが混入することを抑制している。
一方、図1、図2に示すごとく、第1バスバー3a及び第2バスバー3bには、それぞれ接続部39(39a,39b)が形成されている。接続部39(39a,39b)において複数の半導体モジュール1同士を接続することにより、電力変換装置10(図5参照)を構成している。
図5に示すごとく、本形態では、3個の上アーム半導体モジュール1Hと、3個の下アーム半導体モジュール1Lとを用いて、電力変換装置10を構成している。個々の半導体モジュール1内の半導体素子2を、制御装置8によってスイッチング動作させることにより、直流電源81から供給される直流電力を交流電力に変換している。これにより、三相交流モータ82を駆動させ、上記車両を走行させている。
図6に示すごとく、半導体素子2の第1主電極21と冷却器14との間には、第1バスバー3aと、絶縁基板4と、金属層15と、はんだ層11とが介在している。そのため、これらによって浮遊容量CCRが形成されている。この浮遊容量CCRは、図7に示すごとく、第1主電極21(コレクタ)と冷却器14との間に寄生している。
また、図6に示すごとく、半導体素子2の第2主電極22と、配線基板5のパッド53との間には、第2バスバー3bと、配線基板5の絶縁層50(図3参照)が介在している。そのため、これらによって浮遊容量CGEが形成されている。この浮遊容量CGEは、図7に示すごとく、ゲートGと第2主電極22(エミッタE)との間に寄生している。
次に、本形態の作用効果について説明する。図1に示すごとく、本形態では、第2バスバー3bの、半導体素子2に接続した側とは反対側に、配線基板5を設けてある。そして、配線基板5内に形成された配線層51と制御電極23とを、電気的に接続してある。また、配線基板5から、配線層51に接続した制御端子52を突出させている。
そのため、従来のように(図14、図15参照)、制御電極23を制御装置8に電気接続するためのリードフレーム9等を、絶縁基板4上に配置する必要がなくなる。したがって、Z方向から見たときの、絶縁基板4の面積を小さくすることができ、半導体モジュール1を小型化することができる。
そのため、従来のように(図14、図15参照)、制御電極23を制御装置8に電気接続するためのリードフレーム9等を、絶縁基板4上に配置する必要がなくなる。したがって、Z方向から見たときの、絶縁基板4の面積を小さくすることができ、半導体モジュール1を小型化することができる。
また、上記構成にすると、配線基板5を、第1主電極21及び第1バスバー3aから遠ざけることができる。そのため、第1主電極21から配線基板5に大きなノイズ電流が流れることを防止できる。したがって、ノイズ電流が制御電極23に伝わることを効果的に抑制できる。
すなわち、従来の半導体モジュール1は、図14に示すごとく、絶縁基板4にリードフレーム9を設け、このリードフレーム9と制御電極23とを電気接続していた。そのため、リードフレーム9が第1主電極21及び第1バスバー3aに近い位置に配されていた。したがって、リードフレーム9と第1主電極21との間に大きな浮遊容量CCGが寄生しやすかった。また、リードフレーム9は冷却器14にも近いため、リードフレーム9と冷却器14との間にも大きな浮遊容量CGRが寄生しやすかった。さらに、第1主電極21と冷却器14との間にも浮遊容量CCRが寄生していた。したがって、これらの浮遊容量CCG,CGR,CCRを介して、第1主電極21から制御電極23に、ノイズ電流が伝わりやすかった。すなわち、図16に示すごとく、制御電極23と第1主電極21との間には高い電圧が加わるため、これらの間に大きな浮遊容量CCG,CGR,CCRが寄生すると、半導体素子2をスイッチング動作させたときに、第1主電極21から制御電極23へ、浮遊容量CCG,CGR,CCRを介してノイズ電流が流れやすくなる。そのため、半導体素子2が誤動作する可能性が考えられる。
これに対して、図6に示すごとく、本形態のように、第1主電極21から離れた位置に配線基板5を設け、この配線基板5に制御電極23を接続すれば、制御電極23と第1主電極21との間、及び制御電極23と冷却器14との間に大きな浮遊容量が寄生しにくくなる。そのため、これらの浮遊容量を介して、第1主電極21から制御電極23にノイズ電流が流れることを抑制できる。なお、図6、図7に示すごとく、本形態では、制御電極23と第2主電極22との間に浮遊容量CGEが寄生するが、制御電極23と第2主電極22との間には、半導体素子2をオンするときに、例えば15V程度の低い電圧が加わるのみで、特に高い電圧は加わらない。そのため、浮遊容量CGEが寄生していても、第2主電極22から制御電極23に大きなノイズ電流は流れにくい。
これに対して、図6に示すごとく、本形態のように、第1主電極21から離れた位置に配線基板5を設け、この配線基板5に制御電極23を接続すれば、制御電極23と第1主電極21との間、及び制御電極23と冷却器14との間に大きな浮遊容量が寄生しにくくなる。そのため、これらの浮遊容量を介して、第1主電極21から制御電極23にノイズ電流が流れることを抑制できる。なお、図6、図7に示すごとく、本形態では、制御電極23と第2主電極22との間に浮遊容量CGEが寄生するが、制御電極23と第2主電極22との間には、半導体素子2をオンするときに、例えば15V程度の低い電圧が加わるのみで、特に高い電圧は加わらない。そのため、浮遊容量CGEが寄生していても、第2主電極22から制御電極23に大きなノイズ電流は流れにくい。
また、本形態では、図2に示すごとく、制御電極23と配線層51とを、接続部6によって電気接続してある。Z方向から見たときに、接続部6の全ての部位が、ガードリング24の内側に配されている。
そのため、接続部6を、高い電界が加わる外側領域REXから遠ざけることができる。したがって、外側領域REXから接続部6にノイズが伝わり、さらに制御電極23に伝わることを効果的に抑制できる。そのため、半導体素子2を、ノイズからより十分に保護することができる。
そのため、接続部6を、高い電界が加わる外側領域REXから遠ざけることができる。したがって、外側領域REXから接続部6にノイズが伝わり、さらに制御電極23に伝わることを効果的に抑制できる。そのため、半導体素子2を、ノイズからより十分に保護することができる。
また、図2に示すごとく、本形態の半導体モジュール1は、互いに並列に接続された複数の半導体素子2を備える。
そのため、半導体モジュール1に高い電流を流すことができる。また、複数の半導体素子2を設ける場合、半導体モジュール1が大型化しやすくなる。そのため、上記配線基板5を設けて、Z方向から見たときの半導体モジュール1の面積を小さくし、半導体モジュール1の大型化を抑制したことによる効果は大きい。
そのため、半導体モジュール1に高い電流を流すことができる。また、複数の半導体素子2を設ける場合、半導体モジュール1が大型化しやすくなる。そのため、上記配線基板5を設けて、Z方向から見たときの半導体モジュール1の面積を小さくし、半導体モジュール1の大型化を抑制したことによる効果は大きい。
また、図2に示すごとく、個々の半導体素子2は、複数の制御電極23(23G,23E)を備える。配線基板5には複数の配線層51(51G,51E)が形成されている。そして、個々の配線層51によって、複数の制御電極にそれぞれ形成した制御電極23を、互いに並列に接続してある。また、本形態の配線基板5は、図3に示すごとく、複数の配線層51を、Z方向において互いに異なる位置に形成した、多層配線基板5aである。
このように、配線基板5を多層配線基板5aにすれば、各配線層51(51G,51E)が互いに干渉することを抑制できる。そのため、各配線層51の設計自由度を高めることができる。したがって、複数の半導体素子2にそれぞれ形成された制御電極23から制御端子52までの、配線層51の長さを均等にしやすくなり、配線層51に寄生するインダクタンスや抵抗を均等化しやすくなる。そのため、半導体素子2の動作制御を行いやすくなる。
このように、配線基板5を多層配線基板5aにすれば、各配線層51(51G,51E)が互いに干渉することを抑制できる。そのため、各配線層51の設計自由度を高めることができる。したがって、複数の半導体素子2にそれぞれ形成された制御電極23から制御端子52までの、配線層51の長さを均等にしやすくなり、配線層51に寄生するインダクタンスや抵抗を均等化しやすくなる。そのため、半導体素子2の動作制御を行いやすくなる。
また、上述したように、本形態では、第2バスバー3bと配線基板5との間の熱抵抗を、第2バスバー3bと半導体素子2との間の熱抵抗よりも高くしてある。
そのため、半導体素子2や第2バスバー3bから発生した熱が、配線基板5に伝わることを抑制できる。したがって、配線基板5が熱によって劣化する等の問題を抑制できる。
そのため、半導体素子2や第2バスバー3bから発生した熱が、配線基板5に伝わることを抑制できる。したがって、配線基板5が熱によって劣化する等の問題を抑制できる。
また、図1に示すごとく、本形態では、第2バスバー3bと配線基板5とが接触している。第2バスバー3bの、配線基板5との接触面S3には、凹凸部31が形成されている。
このように凹凸部31を形成することにより、第2バスバー3bと配線基板5の間の熱抵抗を、第2バスバー3bと半導体素子2との間の熱抵抗よりも、確実に高くすることができる。
このように凹凸部31を形成することにより、第2バスバー3bと配線基板5の間の熱抵抗を、第2バスバー3bと半導体素子2との間の熱抵抗よりも、確実に高くすることができる。
以上のごとく、本形態によれば、より小型化が可能な半導体モジュールを提供することができる。
なお、本形態では、半導体素子2としてIGBTを用いたが、本発明はこれに限るものではなく、MOSFETやバイポーラトランジスタを用いてもよい。
以下の実施形態においては、図面に用いた符号のうち、実施形態において用いた符号と同一のものは、特に示さない限り、実施形態1と同様の構成要素等を表す。
(実施形態2)
本形態は、第2バスバー3bと配線基板5との間の熱抵抗を高くするための構造を変更した例である。図10に示すごとく、本形態では、第2バスバー3bと配線基板5とを離間させている。第2バスバー3bと配線基板5との間には、これらの間隔を保つためのスペーサ32が配されている。スペーサ32は、例えば絶縁樹脂によって構成される。第2バスバー3bと配線基板5との間の隙間Gには、シリコンゲル等の充填材13が介在している。
本形態は、第2バスバー3bと配線基板5との間の熱抵抗を高くするための構造を変更した例である。図10に示すごとく、本形態では、第2バスバー3bと配線基板5とを離間させている。第2バスバー3bと配線基板5との間には、これらの間隔を保つためのスペーサ32が配されている。スペーサ32は、例えば絶縁樹脂によって構成される。第2バスバー3bと配線基板5との間の隙間Gには、シリコンゲル等の充填材13が介在している。
本形態の配線基板5は、実施形態1と同様に、Z方向から見たときの形状が四辺形である。スペーサ32は、四辺形を呈する配線基板5の四隅に設けられている。
本形態の作用効果を説明する。本形態では、第2バスバー3bと配線基板5とを離間させている。そのため、実施形態1のように、第2バスバー3bと配線基板5とを接触させた場合よりも、これらの間の熱抵抗を高くすることができる。そのため、半導体素子2や第2バスバー3bから発生する熱が配線基板5に伝わりにくくなる。したがって、熱によって配線基板5が劣化することをより効果的に抑制できる。
また、本形態では、第2バスバー3bと配線基板5との間にスペーサ32を介在させている。そのため、配線基板5が第2バスバー3bに接触することを確実に防止できる。したがって、配線基板5と第2バスバー3bとの間の熱抵抗を、確実に高くすることができる。
その他、実施形態1と同様の構成および作用効果を備える。
その他、実施形態1と同様の構成および作用効果を備える。
(実施形態3)
本形態は、第2バスバー3bと配線基板5との間の熱抵抗を高くするための構造を変更した例である。図11に示すごとく、本形態では、実施形態2と同様に、第2バスバー3bと配線基板5とを離隔させている。これらの間に設けた隙間Gは、充填材13によって充填されている。第2バスバー3bと配線基板5との間には、第1スペーサ32aと第2スペーサ32bとの、2種類のスペーサ32a,32bが介在している。これら2種類のスペーサ32a,32bは、Z方向において互いに隣り合っている。スペーサ32a,32bは、四辺形状に形成された配線基板5の四隅に配されている。
本形態は、第2バスバー3bと配線基板5との間の熱抵抗を高くするための構造を変更した例である。図11に示すごとく、本形態では、実施形態2と同様に、第2バスバー3bと配線基板5とを離隔させている。これらの間に設けた隙間Gは、充填材13によって充填されている。第2バスバー3bと配線基板5との間には、第1スペーサ32aと第2スペーサ32bとの、2種類のスペーサ32a,32bが介在している。これら2種類のスペーサ32a,32bは、Z方向において互いに隣り合っている。スペーサ32a,32bは、四辺形状に形成された配線基板5の四隅に配されている。
本形態の作用効果について説明する。本形態では、第2バスバー3bと配線基板5との間に、2種類のスペーサ32a,32bを介在させている。そのため、第2バスバー3bから配線基板5までのZ方向距離LZを長くすることができる。したがって、第2バスバー3bと配線基板5との間の熱抵抗をより高くすることができ、熱によって配線基板5が劣化することをより効果的に抑制できる。
その他、実施形態1と同様の構成および作用効果を備える。
その他、実施形態1と同様の構成および作用効果を備える。
(実施形態4)
本形態は、制御電極23の数、および半導体素子2の接続構造を変更した例である。図12に示すごとく、本形態の半導体素子2は、ゲート用制御電極23Gと、エミッタ用制御電極23Eと、センス用制御電極23SEと、カソード用制御電極23Kと、アノード用制御電極23Aとの、5個の制御電極23を備える。
本形態は、制御電極23の数、および半導体素子2の接続構造を変更した例である。図12に示すごとく、本形態の半導体素子2は、ゲート用制御電極23Gと、エミッタ用制御電極23Eと、センス用制御電極23SEと、カソード用制御電極23Kと、アノード用制御電極23Aとの、5個の制御電極23を備える。
図13に示すごとく、半導体素子2には、第1主電極21と第2主電極22との間を流れる電流Iの一部を取り出して測定するためのセンスエミッタSEが形成されている。センス用制御電極23SEは、センスエミッタSEに接続している。本形態では、センスエミッタSEの電流を測定し、その測定値を用いて、第1主電極21と第2主電極22との間を流れる電流Iの量を推定している。そして、電流量が多くなりすぎた場合に、半導体素子2のオンデューティーを低減する等の制御を行っている。
また、半導体素子2には、感温ダイオード29が形成されている。カソード用制御電極23Kは、感温ダイオード29のカソードKに接続し、アノード用制御電極23AはアノードAに接続している。本形態では、感温ダイオード29の順方向電圧を測定することにより、半導体素子2の温度を測定している。そして、温度が高くなりすぎた場合に、半導体素子2のオンデューティーを低減する等の制御を行っている。
図12に示すごとく、本形態の半導体モジュール1は、上アーム用配線基板5Hと、下アーム用配線基板5Lとの、2枚の配線基板5を備える。個々の配線基板5は、複数のパッド53と、複数の制御端子52とを備える。パッド53と制御端子52とは、配線層51によってそれぞれ接続されている。パッド53と制御電極23とは、接続部6(ワイヤ)によって接続されている。
また、図12に示すごとく、本形態の半導体モジュール1は、3個の上アーム半導体素子2Hと、3個の下アーム半導体素子2Lとの、合計6個の半導体素子2を備える。これら6個の半導体素子2によってインバータ回路を構成してある。
3個の上アーム半導体素子2Hには、共通化された一枚の第1バスバー3aHが接続している。また、3個の下アーム半導体素子2Lには、共通化された一枚の第2バスバー3bLが接続している。これらのバスバー3aH,3bLには、直流入力端子35P,35Nがそれぞれ接続している。直流入力端子35P,35Nの間に、直流電源81(図5参照)の直流電圧が加えられる。
また、個々の上アーム半導体素子2Hには、第2バスバー3bHが個別に接続している。同様に、個々の下アーム半導体素子2Lに、第1バスバー3aLが個別に接続している。上アーム半導体素子2Hの第2バスバー3bHと、下アーム半導体素子2Lの第1バスバー3aLとは、互いに接続されている。また、下アーム半導体素子2Lの第1バスバー3aLには、交流出力端子36(36u,36v,36w)が接続している。交流出力端子36は、三相交流モータ82(図5参照)に接続される。
その他、実施形態1と同様の構成および作用効果を備える。
その他、実施形態1と同様の構成および作用効果を備える。
1 半導体モジュール
2 半導体素子
21 第1主電極
22 第2主電極
23 制御電極
3a 第1バスバー
3b 第2バスバー
4 絶縁基板
5 配線基板
2 半導体素子
21 第1主電極
22 第2主電極
23 制御電極
3a 第1バスバー
3b 第2バスバー
4 絶縁基板
5 配線基板
Claims (8)
- 絶縁基板(4)と、第1バスバー(3a)と、半導体素子(2)と、第2バスバー(3b)とをこの順に積層してなり、上記第1バスバー及び上記第2バスバーを介して上記半導体素子に電流を流すよう構成された半導体モジュール(1)であって、
上記半導体素子は、上記第1バスバー側の主面(S1)に形成され上記第1バスバーに接続した第1主電極(21)と、上記第2バスバー側の主面(S2)に形成され上記第2バスバーに接続した第2主電極(22)と、上記第2バスバー側の主面に形成され上記第1主電極と上記第2主電極との間を流れる電流の制御を行うための制御電極(23)とを備え、
上記第2バスバーの、上記半導体素子に接続した側とは反対側に配線基板(5)を設けてあり、該配線基板内に形成された配線層(51)と上記制御電極とを電気接続してあり、上記配線基板から、上記配線層に接続した制御端子(52)が突出している、半導体モジュール。 - 上記半導体素子は、該半導体素子の活性領域(A)を取り囲み該活性領域内における電界の集中を緩和するガードリング(24)を備え、上記ガードリングの内側であって該ガードリングに隣り合う位置に上記制御電極が形成され、該制御電極と上記配線層とは接続部(6)によって電気接続されており、上記配線基板の厚さ方向から見たときに、上記接続部の全ての部位が上記ガードリングの内側に配されている、請求項1に記載の半導体モジュール。
- 互いに並列に接続した複数の上記半導体素子を備える、請求項1又は請求項2に記載の半導体モジュール。
- 個々の上記半導体素子は複数の上記制御電極を備え、上記配線基板は複数の上記配線層を有し、個々の上記配線層によって、上記複数の半導体素子にそれぞれ形成された上記制御電極を互いに並列に接続してあり、上記配線基板は、上記複数の配線層を、互いに異なる位置に形成した多層配線基板(5a)である、請求項3に記載の半導体モジュール。
- 上記第2バスバーと上記配線基板との間の熱抵抗を、上記第2バスバーと上記半導体素子との間の熱抵抗よりも高くしてある、請求項1〜4のいずれか一項に記載の半導体モジュール。
- 上記第2バスバーは上記配線基板に接触しており、上記第2バスバーの、上記配線基板との接触面(S3)に凹凸部(31)が形成されている、請求項5に記載の半導体モジュール。
- 上記第2バスバーと上記配線基板とは離間している、請求項5に記載の半導体モジュール。
- 上記第2バスバーと上記配線基板との間に、これらの間隔を保つスペーサ(32)が介在している、請求項7に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016089771A JP2017199811A (ja) | 2016-04-27 | 2016-04-27 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016089771A JP2017199811A (ja) | 2016-04-27 | 2016-04-27 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017199811A true JP2017199811A (ja) | 2017-11-02 |
Family
ID=60239620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016089771A Pending JP2017199811A (ja) | 2016-04-27 | 2016-04-27 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017199811A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024013857A1 (ja) * | 2022-07-12 | 2024-01-18 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
2016
- 2016-04-27 JP JP2016089771A patent/JP2017199811A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024013857A1 (ja) * | 2022-07-12 | 2024-01-18 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899328B2 (en) | Power semiconductor module | |
US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
JP6400201B2 (ja) | パワー半導体モジュール | |
US20140035658A1 (en) | Power semiconductor device module | |
KR20140123935A (ko) | 반도체 장치 | |
WO2015029159A1 (ja) | 半導体装置 | |
US11605613B2 (en) | Semiconductor device | |
US10147707B2 (en) | Semiconductor device | |
JP2023089251A (ja) | 半導体装置 | |
US11923266B2 (en) | Semiconductor module circuit structure | |
KR100983959B1 (ko) | 반도체 장치 | |
US8269304B2 (en) | MOS gate power semiconductor device with anode of protection diode connected to collector electrode | |
JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
JP2022050887A (ja) | 半導体装置 | |
JP7463483B2 (ja) | 半導体装置 | |
JP2008306872A (ja) | 半導体装置 | |
JP2017199811A (ja) | 半導体モジュール | |
JP6156131B2 (ja) | 半導体装置 | |
JP2011199039A (ja) | 半導体装置 | |
WO2018066496A1 (ja) | パワーモジュールおよび電力変換装置 | |
JP4246040B2 (ja) | 半導体装置の実装体 | |
JP2008054495A (ja) | 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール | |
JP2014072385A (ja) | 半導体装置 | |
US20240096730A1 (en) | Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same | |
WO2022239550A1 (ja) | 半導体装置 |