CN102254881A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102254881A
CN102254881A CN2011101105914A CN201110110591A CN102254881A CN 102254881 A CN102254881 A CN 102254881A CN 2011101105914 A CN2011101105914 A CN 2011101105914A CN 201110110591 A CN201110110591 A CN 201110110591A CN 102254881 A CN102254881 A CN 102254881A
Authority
CN
China
Prior art keywords
diode
power semiconductor
row
semiconductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101105914A
Other languages
English (en)
Other versions
CN102254881B (zh
Inventor
上村仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102254881A publication Critical patent/CN102254881A/zh
Application granted granted Critical
Publication of CN102254881B publication Critical patent/CN102254881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置，具备：功率半导体列（6）和二极管列（7），功率半导体列（6）包含：位于功率半导体列（6）的一方的端部的功率半导体（11A）和位于另一方的端部的功率半导体（11C）、和位于功率半导体（11A）和功率半导体（11C）之间的功率半导体（11B），二极管列（7）包含：位于二极管列（7）的一方的端部的二极管（12A）、位于另一方的端部的二极管（12C）、和位于二极管（12A）与二极管（12C）之间的二极管（12B），关于ON状态下的发射极电极与集电极电极间的电阻值，功率半导体（11B）比功率半导体（11A）和功率半导体（11C）大，施加开启电压以上的电压时的二极管（12B）的电阻值，比施加开启电压以上的电压时的二极管（12A）和二极管（12C）的电阻值高。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及谋求在半导体装置搭载的元件的均热化的半导体装置。
背景技术
历来，提出了各种以减小半导体芯片彼此的温度差为目的的半导体装置。
例如，在日本特开2005-175074号公报中记载的半导体装置包含并列配置的多个IGBT芯片。在排列的IGBT芯片中，位于内侧的IGBT芯片的面积，比排列的IGBT芯片中的配置在两端的IGBT芯片的面积小。
在日本特开2004-022983号公报中记载的半导体装置包含：功率半导体元件、和散热用块，散热用块配置在功率半导体元件的旁边侧。
在近年来的半导体芯片中，在基板上搭载有功率半导体、二极管和端子等多种元件。因此，为了谋求元件的均热化，着眼于特定种类的元件，有因为与其它的元件的关系而难以实现均热化的情况。
在日本特开2005-175074号公报记载的半导体装置中，仅着眼于IGBT芯片，而没有着眼于其它的元件。因此，根据端子、二极管等的配置处所，产生不能谋求IGBT芯片的均热化的情况。
在日本特开2004-022983号公报记载的半导体装置中，具备在功率半导体元件的旁边侧配置的散热用块，但根据在功率半导体元件和散热用块的周围搭载的其它元件的配置位置，存在难以充分冷却功率半导体元件的情况。
本发明正是鉴于上述课题而完成的，其目的在于提供一种在具备功率半导体、二极管、端子等的多种搭载元件的半导体装置中，能够谋求各元件的均热化的半导体装置。
发明内容
本发明的半导体装置，在一个方面，具备：功率半导体列，将包含发射极电极和集电极电极的功率半导体在一个方向隔开间隔排列多个而形成；以及二极管列，相对于所述功率半导体列，在与所述一个方向交叉的方向隔开间隔设置，由在所述一个方向隔开间隔排列的多个二极管形成。所述功率半导体列包含：第1功率半导体，位于功率半导体列的一方的端部；第2功率半导体，位于另一方的端部；以及第3半导体，位于第1功率半导体和第2功率半导体之间。所述二极管列包含：第1二极管，位于二极管列的一方的端部；第2二极管，位于另一方的端部；以及第3二极管，位于第1二极管和第2二极管之间。
关于ON状态下的发射极电极和集电极电极间的电阻值，第3功率半导体比第1功率半导体和第2功率半导体大，施加了开启电压以上的电压时的第3二极管的电阻值，比施加了开启电压以上的电压时的第1二极管和第2二极管的电阻值高。
本发明的半导体装置，在其它方面，具备：绝缘基板；布线基板，在绝缘基板上设置；元件列，在布线基板上设置，包含在一个方向隔开间隔排列的多个元件；第1连接端子，在布线基板的上表面中，与元件列的中央部相比位于元件列的一方的端部侧；以及第2连接端子，在布线基板的上表面中，与元件列的中央部相比位于元件列的另一方的端部侧。
本发明的半导体装置，在其它方面，具备：绝缘基板；布线基板，在绝缘基板上设置；功率半导体列，在布线基板上设置，包含在一个方向排列的多个功率半导体；以及连接端子，从功率半导体列的一方的端部起隔开间隔设置。所述功率半导体包含发射极电极和集电极电极。所述功率半导体列包含：位于一方的端部的第1功率半导体；和位于另一方的端部的第2功率半导体。关于ON状态下的所述发射极电极和所述集电极电极间的电阻值，所述第1功率半导体比所述第2功率半导体大。
本发明在另一个方面，具备：绝缘基板；布线基板，在绝缘基板上设置；第1功率半导体和第2功率半导体，在布线基板上隔开间隔设置；连接端子，在布线基板的上表面中，与位于第1功率半导体和第2功率半导体之间的部分连接；以及二极管，相对于第2功率半导体位于与连接端子的相反侧。
根据本发明的半导体装置，在具备功率半导体、二极管、端子等的多种搭载元件的半导体装置中，也能够谋求各搭载元件的均热化。
本发明的上述以及其它的目的、特征、方面以及优点，根据与附图关联地理解的与本发明相关的接下来的详细说明，就能够更清楚了。
附图说明
图1是表示半导体装置的俯视图。
图2是表示图1所示的半导体单元的俯视图。
图3是图1所示的III-III线的剖视图。
图4是表示在实施方式2的半导体装置设置的半导体单元的俯视图。
图5是表示在实施方式3的半导体装置设置的半导体单元的俯视图。
图6是表示在实施方式4的半导体装置设置的半导体单元的俯视图。
图7是表示集电极端子部的位置的变形例的俯视图。
图8是包含图7所示的半导体单元的半导体装置的剖视图。
图9是表示在实施方式5的半导体装置设置的半导体单元的俯视图。
图10是表示在实施方式6的半导体装置设置的半导体单元的俯视图。
具体实施方式
使用图1到图10，针对本发明的实施方式的半导体装置进行说明。再有，在以下说明的实施方式中，在言及个数、量等的情况下，除了特别记载的情况，本发明的范围不必然被限定于该个数、量等。此外，在以下的实施方式中，各个结构要素除了有特别记载的情况之外，对于本发明来说不是必须需要的结构要素。
（实施方式1）
图1是表示半导体装置1的俯视图。如图1所示，半导体装置1具备：半导体基板2；在该半导体基板2的主表面上设置的多个半导体单元3；控制端子部8；和发射极端子部9。
半导体基板2的形状是在俯视时在第1方向X为长条的长方形形状。半导体单元3在第1方向X隔开间隔设置有3个，在第2方向Y隔开间隔设置有2个。再有，在第1方向X排列的半导体单元3的数量，以及在第2方向Y排列的半导体单元3的数量不限于上述的数量。
控制端子部8在半导体基板2的外围部中的、排列于第2方向Y的侧边部的附近形成，控制端子部8以相对于各半导体单元3相邻的方式配置。发射极端子部9在排列于第2方向Y的半导体单元3之间配置。
半导体单元3包含：绝缘基板4，在半导体基板2的主表面上设置；布线基板5，在该绝缘基板4的上表面上设置；功率半导体列6和二极管列7，在布线基板5的上表面上设置；以及集电极端子部10，在布线基板5的上表面上设置。
图2是表示图1所示的半导体单元3的俯视图。如该图2所示，绝缘基板4例如是大致长方形形状。功率半导体列6包含在绝缘基板4的长尺寸方向（一个方向）隔开间隔排列的多个IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）11A、11B、11C。再有，作为形成功率半导体列6的功率半导体元件，针对采用IGBT的例子进行了说明，但作为功率半导体元件，也能够采用其它的元件。
功率半导体列6包含：IGBT11A，位于功率半导体列6的一方的端部；IGBT11C，位于另一方的端部；以及IGBT11B，位于IGBT11A和IGBT11C之间。再有，在该图2所示的例子中，由于功率半导体列6由3个IGBT构成，所以位于IGBT11A和IGBT11C之间的IGBT11B是1个。
二极管列7相对于功率半导体列6在绝缘基板4的短尺寸方向隔开间隔配置。再有，绝缘基板4的短尺寸方向是与绝缘基板4的长尺寸方向交叉的方向。二极管列7由在绝缘基板4的长尺寸方向隔开间隔排列的多个二极管12A、12B、12C形成。
二极管列7包含：二极管12A，位于二极管列7的一方的端部；二极管12C，位于另一方的端部；以及二极管12B，位于二极管12A和二极管12C之间。
集电极端子部10设置在二极管12B和二极管12C之间。在布线基板5形成有多个布线，通过该布线，集电极端子部10连接于IGBT11A~11C和二极管12A~12C。
图3是图1所示的III-III线的剖视图。如该图3所示，绝缘基板4通过焊料13被固定在半导体基板2。IGBT11B通过焊料14A被固定在布线基板5上，二极管12B通过焊料14B被固定在布线基板5上。再有，集电极端子部10也通过焊料等连接于布线基板5。
IGBT11B例如包含：半导体基板15；pnp晶体管，在半导体基板15形成；以及n沟道晶体管，控制基极电流。IGBT11B还包含：集电极电极16，在半导体基板15的下表面形成，连接于布线基板5；发射极电极17，位于半导体基板15的上表面；以及n沟道晶体管的栅极电极（基极电极）19，在半导体基板15的上表面形成。
而且，当施加在栅极电极19的电压、与施加在发射极电极17的电压的差超过n沟道晶体管的阈值电压时，集电极电极16和发射极电极17间的电阻急剧变小，IGBT11B成为ON状态。而且，从集电极电极16输出集电极电流。而且，随着增大发射极电极和集电极电极间的电位差，在发射极电极和集电极电极间流过的电流也变大。
像这样，在栅极电极和发射极电极间的电压差比n沟道晶体管的阈值电压大的状态下，将集电极电极和发射极电极间的电阻值设为IGBT的导通电阻值。而且，将IGBT的集电极电极和发射极电极间的饱和时的电压设为饱和电压Vce（sat）。
发射极电极17通过接合线18连接于发射极端子部9，栅极电极19通过接合线20连接于控制端子部8。
二极管12B包含：阴极电极21，在二极管12B的下表面形成；以及阳极电极22，在二极管12B的上表面形成。阴极电极21连接于布线基板5，阴极电极21通过布线基板5连接于集电极端子部10。阳极电极22通过由铝等形成的接合线23连接于发射极端子部9。再有，将二极管的开启电压（正向电压降，forward dropping voltage）设为开启电压（rising voltage）（正向电压降）Vf，将在二极管的阳极电极和阴极电极之间在正向施加开启电压Vf以上的电压时的电阻值设为二极管的正向电阻值（电阻值）。
再有，使用图3针对IGBT11B和二极管12B的结构进行了说明，但图2所示的IGBT11A、11C与IGBT11B同样，包含集电极电极和发射极电极。此外，二极管12A、12C与二极管12B同样，包含阴极电极和阳极电极。而且，IGBT11A~11C以及二极管12A~12C以相互并行的方式连接。
在图2中，IGBT11B的导通电阻值比IGBT11A和IGBT11C的导通电阻值大，IGBT11B的Vce（sat）比IGBT11A和IGBT11C的Vce（sat）大。再有，IGBT11B的导通电阻值与IGBT11A和IGBT11C的导通电阻值相比，例如高10~20Ω左右。
二极管12B的正向电阻值比二极管12A和二极管12C的正向电阻值大。进而，二极管12B的开启电压Vf比二极管12A和二极管12C的开启电压Vf大。
在像这样构成的半导体单元3中，当对各IGBT的栅极电极施加电压，对发射极端子部9和集电极端子部10施加规定的电压时，在各IGBT和二极管中流过电流。
由于IGBT11B的导通电阻值和饱和电压Vce（sat）比其它的IGBT11A、11C大，所以在IGBT11B中流过的电流量变得比其它的IGBT11A、11C少。结果，IGBT11B的发热量变得比其它的IGBT11A、IGBT11C少。由于IGBT11A、IGBT11C位于IGBT11B的两侧，所以IGBT11A、IGBT11C的热有到达IGBT11B的可能，另一方面，因为IGBT11B自身的发热量降低，所以IGBT11B与其它的IGBT11A、11C相比，能够抑制变为高温。由此，能够使IGBT11A~11C的寿命周期一致。
由于二极管12B的正向电阻值和开启电压Vf比其它的二极管12A、12C大，所以在二极管12B中流过的电流量变得比其它的二极管12A、12C少。结果，二极管12B的发热量变得比其它的二极管12A、12C少。二极管12A、12C配置在二极管12B的两侧，来自二极管12A、12C的热有可能到达二极管12B。另一方面，因为二极管12B的发热量降低，所以能够抑制二极管12B比其它的二极管12A、12C变得高温。由此，能够使二极管12A~12C的寿命周期一致。
再有，在一部分元件在短时间损伤的情况下，产生交换半导体单元3或半导体装置1整体的需要，具备半导体装置1的混合动力车辆的逆变器、风力发电机等的运行成本变高。另一方面，如上所述，通过使各二极管和IGBT的寿命周期均匀化，从而能够谋求具备半导体装置1的逆变器、风力发电机等的运行成本的降低。
进而，IGBT11B和二极管12B在第2方向Y排列，IGBT11B和二极管12B的发热量都降低。因此，能够抑制IGBT11B和二极管12B的一方由于来自另一方的热而变为高温。
如图2所示，集电极端子部10在布线基板5的上表面中，在二极管12B和二极管12C之间配置，以集电极端子部10和IGBT11A~11C的距离变长的方式配置。虽然来自IGBT的发热量比二极管的发热量大，另一方面，通过较长地确保集电极端子部10与IGBT11A~11C之间的距离，能够抑制通过IGBT11A~11C的热而损伤集电极端子部10。
此外，通过将集电极端子部10配置在二极管12B和二极管12C之间，能够抑制集电极端子部10、与二极管和IGBT之间过于变长。由此，能够抑制在集电极端子部10和各IGBT之间的布线电阻中产生不均，并且能够抑制在集电极端子部10和各二极管之间的布线电阻中产生不均。
再有，集电极端子部10在布线基板5的上表面中，在位于二极管12B和二极管12C之间的部分、和位于二极管12A和二极管12B之间的部分的至少一方设置也可。
再有，从图1很明显，各IGBT11A~11C与二极管12A~12C相比，配置在半导体装置1的外周侧。因此，来自IGBT11A~11C的热容易向外部排出，能够积极地冷却IGBT11A~11C。
（实施方式2）
使用图4针对本实施方式2的半导体装置进行说明。本实施方式2的半导体装置也与图1所示的实施方式1的半导体装置同样地，具备：半导体基板2；在该半导体基板2的主表面上设置的多个半导体单元3；控制端子部8；和发射极端子部9。图4是表示在实施方式2的半导体装置设置的半导体单元3的俯视图。
如图4所示，功率半导体列6包含在第1方向X（一个方向）隔开间隔排列的IGBT11A、11B1、11B2、11C。在位于功率半导体列6的一方的端部的IGBT11A和位于另一方的端部的IGBT11C之间，隔开间隔设置有IGBT11B1、IGBT11B2。再有，IGBT11B1以与IGBT11A相邻的方式配置，IGBT11B2以与IGBT11C相邻的方式配置。
因此，IGBT11A和IGBT11B2的热容易传递到IGBT11B1，IGBT11C和IGBT11B1的热容易传递到IGBT11B2。
另一方面，IGBT11B1和IGBT11B2的导通电阻值及饱和电压Vce（sat）比其它的IGBT11A、11C大。因此，IGBT11B1和IGBT11B2的发热量变得比IGBT11A和IGBT11C的发热量小。结果，能够谋求IGBT11A、11B1、11B2、11C的温度的均匀化，能够谋求IGBT11A、11B1、11B2、11C的寿命周期的均匀化。再有，IGBT11B1和IGBT11B2的导通电阻值与IGBT11A和IGBT11C的导通电阻值相比，例如高10~20Ω左右。
二极管列7包含在第1方向X（一个方向）隔开间隔设置的二极管12A、12B1、12B2、12C。在位于二极管列7的一方的端部的二极管12A、和位于另一方的端部的二极管12C之间，配置有二极管12B1以及二极管12B2。再有，二极管12B1以与二极管12A相邻的方式配置，二极管12B2以与二极管12C相邻的方式配置。
因此，来自二极管12A和二极管12B2的热容易传递到二极管12B1，进而，来自二极管12C和二极管12B1的热容易传递到二极管12B2。
另一方面，二极管12B1和二极管12B2的正向电阻值以及开启电压Vf比二极管12A、12C大。因此，二极管12B1和二极管12B2的发热量变得比二极管12A和二极管12C小。
结果，二极管12A、12B1、12B2、12C的温度成为大致均等，能够谋求二极管12A、12B1、12B2、12C的寿命的均匀化。
集电极端子部10在布线基板5的上表面中的、位于二极管12B1和二极管12B2之间的部分设置。因为位于集电极端子部10的两侧的二极管12B1和二极管12B2的发热量被抑制得较小，所以能够抑制通过来自二极管12B1和二极管12B2的热损伤集电极端子部10。
在布线基板5的上表面中，在相对于集电极端子部10在第2方向Y相邻的部分中，配置有IGBT11B1和IGBT11B2。IGBT11B1和IGBT11B2与其它的IGBT11A和IGBT11C相比，发热量被抑制的较小。因此，能够抑制通过来自IGBT11B1和IGBT11B2的热，损伤集电极端子部10。
通常，二极管的发热量比IGBT的发热量小。因此，通过使集电极端子部10和二极管12B1、12B2之间的距离比集电极端子部10和IGBT11B、11B2之间的距离小，能够抑制来自IGBT11B1和IGBT11B2的热到达集电极端子部10。
集电极端子部10位于二极管列7的中央部。因此，能够抑制在各二极管12A~12C和集电极端子部10之间的布线距离中产生大的差。同样地，能够抑制在集电极端子部10和各IGBT11A~11C之间的布线距离中产生大的差。
（实施方式3）
使用图5，针对本实施方式3的半导体装置进行说明。本实施方式3的半导体装置也与图1所示的实施方式1的半导体装置同样地，具备：半导体基板2；在该半导体基板2的主表面上设置的多个半导体单元3；控制端子部8；和发射极端子部9。图5是表示在实施方式3的半导体装置设置的半导体单元3的俯视图。
如图5所示，半导体单元3具备：功率半导体列6、二极管列7、集电极端子部10A和集电极端子部10B。功率半导体列6包含：在第1方向X排列的IGBT11A、11B、11C，二极管列7包含：在第1方向X排列的二极管12A、12B、12C。
在该图5所示的例子中，在二极管列7中，二极管12B位于二极管列7的排列方向的中央部，在功率半导体列6中，IGBT11B位于功率半导体列6的排列方向的中央部。
集电极端子部10A设置在与二极管列7的排列方向的中央部相比靠近二极管列7的一方的端部侧。集电极端子部10B配置在与二极管列7的排列方向的中央部相比靠近二极管列7的另一方的端部侧。
在集电极端子部10A和集电极端子部10B连接有与二极管12A~12C连接的布线。因为集电极端子部10A和集电极端子部10B在从二极管列7的排列方向的中央部离开的位置设置，所以能够抑制布线集中于二极管列7的排列方向的中央部。
因此，能够抑制布线集中于位于二极管列7的中央部的二极管12B的周围，能够抑制二极管12A和二极管12C的热经由布线传递到二极管12B。由此，能够抑制二极管12B变为高温，能够谋求各二极管12A~12C的均热化。由此，能够谋求各二极管12A~12C的寿命的均匀化。
特别是集电极端子部10A相对于二极管12A设置在与二极管12B的相反侧，集电极端子部10B相对于二极管12C设置在与二极管12B的相反侧。因此，能够进一步有效地抑制布线集中在二极管12B的周围。
集电极端子部10A与功率半导体列6的排列方向的中央部相比位于靠近功率半导体列6的一方的端部侧，集电极端子部10B与功率半导体列6的排列方向的中央部相比位于靠近功率半导体列6的另一方的端部侧。由此，在位于功率半导体列6的排列方向的中央部的IGBT11B的周围，也能够抑制布线集中，能够抑制IGBT11A、11C的热传递到IGBT11B。由此，能够谋求IGBT11A~11C的均热化和IGBT11A~11C的寿命的均匀化。
像这样，因为能够抑制布线在IGBT11B和二极管12B的周围密集，所以在IGBT11B和二极管12B之间，能够抑制从一方向另一方传递热。
在这里，使各IGBT11A、11B、11C的导通电阻值、饱和电压Vce（sat）一致也可，但优选使IGBT11B的导通电阻值、饱和电压Vce（sat）比IGBT11A、11C的导通电阻值、饱和电压Vce（sat）高。例如，使IGBT11B的导通电阻值比IGBT11A、11C的导通电阻值大10~20Ω左右。
由此，流过IGBT11B的电流量变得比流过IGBT11A、11C的电流量少，能够进一步抑制IGBT11B的发热量。进而，能够谋求IGBT11A、11B、11C之间的温度的均匀化，能够使各IGBT的寿命周期一致。
再有，在使各IGBT11A、11B、11C的导通电阻值、饱和电压Vce（sat）一致的情况下，作为各IGBT11A、11B、11C能够采用相同的IGBT，能够谋求制造成本的降低。
同样地，使二极管12A、12B、12C的正向电阻值、开启电压Vf分别一致也可，但优选使二极管12B的正向电阻值、开启电压Vf比二极管12A、12C的正向电阻值、开启电压Vf高。
由此，使流过二极管12B的电流量比流过二极管12A、12C的电流量小，能够将二极管12B的发热量抑制得较小，能够使各二极管12A、12B、12C的寿命周期一致。
再有，在使各二极管12A、12B、12C的正向电阻值、开启电压Vf相互一致的情况下，作为各二极管12A、12B、12C能够同一性能的二极管，能够谋求制造成本的降低。
（实施方式4）
使用图6到图8，针对本实施方式4的半导体装置进行说明。本实施方式4的半导体装置也与图1所示的实施方式1的半导体装置同样地，具备：半导体基板2；在该半导体基板2的主表面上设置的多个半导体单元3；控制端子部8；和发射极端子部9。图6是表示在实施方式4的半导体装置设置的半导体单元3的俯视图。
在图6所示的例子中，半导体单元3包含：布线基板5；功率半导体列6，在布线基板5的上表面上配置；二极管列7；集电极端子部10A、10B。功率半导体列6包含：在一个方向排列的IGBT11A、11B1、11B2、11C。IGBT11A位于功率半导体列6的一方的端部，IGBT11C位于另一方的端部。IGBT11B1和IGBT11B2位于IGBT11A和IGBT11C之间，功率半导体列6的排列方向的中央部位于IGBT11B1和IGBT11B2之间。
二极管列7包含：二极管12A，位于二极管列7的一方的端部；二极管12C，位于另一方的端部；以及二极管12B1、12B2，位于二极管12A和二极管12C之间。二极管12B1以与二极管12A相邻的方式设置，二极管12B2以与二极管12C相邻的方式设置。
二极管列7的中央部是位于二极管12B1和二极管12B2之间的部分。集电极端子部10A设置在二极管12A和二极管12B1之间，集电极端子部10A以从二极管列7的中央部向二极管列7的一方的端部侧离开的方式设置。集电极端子部10B设置在二极管12B2和二极管12C之间，集电极端子部10B以从二极管列7的中央部向二极管列7的另一方的端部侧离开的方式设置。
在集电极端子部10A、10B连接有与各二极管12A~12C连接的布线，另一方面，各集电极端子部10A、10B在从二极管列7的中央部离开的位置设置。
因此，因为能够抑制布线在二极管12B1和二极管12B2的周围密集，所以特别能够抑制热在二极管12B1和二极管12B2之间传递。由此，从二极管12B1、12B2的周围向二极管12B1、12B2传递的热量，和从二极管12A、12C的周围向二极管12A、12C传递的热量变得大致均匀。
二极管12A和二极管12B1配置在集电极端子部10A的两侧。二极管12B2和二极管12C配置在集电极端子部10B的两侧。由此，能够使二极管12A和集电极端子部10A、与二极管12B1和集电极端子部10A、与二极管12B2和集电极端子部10B、与二极管12C和集电极端子部10B的布线距离大致一致。由此，能够抑制在供给到各二极管的电流量中产生差。
像这样，因为谋求从周围传递到各二极管12A~12C的热量的均匀化，和供给到各二极管12A~12C的电流量的均匀化，所以能够抑制二极管12B1和二极管12B2的温度变高。结果，能够谋求各二极管12A、12B1、12B2、12C的均热化，能够谋求各二极管12A、12B1、12B2、12C的寿命的均匀化。
功率半导体列6包含IGBT11A、11B1、11B2、11C，功率半导体列6的中央部位于IGBT11B1和IGBT11B2之间。
集电极端子部10A从功率半导体列6的中央部向功率半导体列6的一方的端部侧离开，并且在与第2方向Y相反的方向隔开间隔配置。集电极端子部10B从功率半导体列6的中央部向功率半导体列6的另一方的端部侧离开，并且在与第2方向Y相反的方向隔开间隔配置。
由此，能够抑制布线集中于功率半导体列6的中央部及其周围，能够抑制布线集中于IGBT11B1和IGBT11B2的周围。
结果，能够抑制热在IGBT11B1和IGBT11B2之间传递，能够抑制在从IGBT11B1、11B2的周围传递到IGBT11B1、11B2的热量、和从IGBT11A1、11C的周围传递到IGBT11A1、11C的热量中产生差。集电极端子部10A和IGBT11A之间的距离、与集电极端子部10A和IGBT11B1之间的距离、与集电极端子部10B和IGBT11B2之间的距离、与集电极端子部10B和IGBT11C之间的距离相互大致相等，能够谋求流过各IGBT11A、11B1、11B2、11C的电流量的均匀化。
因此，能够谋求各IGBT11A、11B1、11B2、11C的温度的均匀化以及各IGBT11A、11B1、11B2、11C的寿命的均匀化。
图7是表示集电极端子部10A和集电极端子部10B的位置的变形例的俯视图，图8是包含图7所示的半导体单元3的半导体装置1的剖视图。
在该图7和图8所示的例子中，集电极端子部10A在布线基板5的上表面中，以从位于二极管12A和二极管12B1之间的部分到达位于二极管列7和功率半导体列6之间的区域的方式配置。由此，能够缩短集电极端子部10A、和IGBT11A、11B1之间的距离，能够将布线长度抑制得较短。因此，不仅是二极管12A、12B1，IGBT11A、11B1的布线长度也被抑制得较短。
集电极端子部10B在布线基板5的上表面中，以从位于二极管12B2和二极管12C之间的部分起，到达布线长度5的上表面中的位于功率半导体列6和二极管列7之间的区域的方式形成。由此，能够将集电极端子部10B、与IGBT11B2、11C以及二极管12B2、12C之间的距离抑制得较短，能够将布线长度抑制得较短。
像这样，因为能够将连接于集电极端子部10A、10B的布线长度抑制得较短，所以能够将布线基板5的布线密度抑制得较低。结果能够抑制热经由布线在各元件间传递。
在这里，在上述的图6和图7所示的半导体单元3中，使各IGBT11A、11B1、11B2、11C的导通电阻值、饱和电压Vce（sat）一致也可，但优选使IGBT11B1、11B2的导通电阻值、饱和电压Vce（sat）比IGBT11A、11C高。由此，能够谋求各IGBT11A、11B1、11B2、11C的温度的均匀化以及寿命周期的一致。
同样地，在图6和图7中，使各二极管12A、12B1、12B2、12C的正向电阻值、开启电压Vf一致也可，但优选使二极管12B1、12B2的正向电阻值、开启电压Vf比二极管12A、12C的正向电阻值、开启电压Vf高。由此，能够谋求各二极管12A、12B1、12B2、12C的温度的均匀化以及寿命周期的一致。
（实施方式5）
使用图9，针对本实施方式5的半导体装置进行说明。本实施方式5的半导体装置也与图1所示的实施方式1的半导体装置同样地，具备：半导体基板2；在该半导体基板2的主表面上设置的多个半导体单元3；控制端子部8；和发射极端子部9。图9是表示在实施方式5的半导体装置设置的半导体单元3的俯视图。
如该图9所示，在本实施方式5中，半导体单元3包含：元件列，设置在布线基板5的上表面，在一个方向排列；以及集电极端子部10，从元件列起隔开间隔设置，该元件列包含：功率半导体列6，包含在第1方向X排列的多个IGBT11A、11B；以及二极管12，从功率半导体列6的一方的端部起隔开间隔设置。集电极端子部10从功率半导体列6的另一方的端部起隔开间隔设置。
IGBT11B的导通电阻值、饱和电压Vce（sat）比IGBT11A的导通电阻值、饱和电压Vce（sat）高。因此，在半导体装置1的驱动时，流过IGBT11B的电流量变得比流过IGBT11A的电流量少，IGBT11B的发热量被抑制得低于IGBT11A。
当半导体装置驱动时，可能从IGBT11B向IGBT11A传递热，可能从IGBT11B向二极管12传递热。可能从IGBT11A和二极管12向IGBT11B传递热。
对IGBT11B传递的热量可能比对IGBT11A和二极管12传递的热量多，另一方面，IGBT11B的发热量被抑制得比IGBT11A的发热量低。因此，能够谋求IGBT11A的温度和IGBT11B的温度的均匀化以及寿命周期的均匀化。
（实施方式6）
使用图10，针对本实施方式6的半导体装置进行说明。本实施方式6的半导体装置也与图1所示的实施方式1的半导体装置同样地，具备：半导体基板2；在该半导体基板2的主表面上设置的多个半导体单元3；控制端子部8；和发射极端子部9。图10是表示在实施方式6的半导体装置设置的半导体单元3的俯视图。
在图10中，半导体单元3包含：元件列，其包含功率半导体列6和二极管12，功率半导体列6包含：在一个方向排列的IGBT11A和IGBT11B，二极管12从功率半导体列6的一方的端部起隔开间隔设置。集电极端子部10配置在IGBT11A和IGBT11B之间。
通过将集电极端子部10配置在IGBT11A和IGBT11B之间，能够使连接集电极端子部10和IGBT11A的布线的布线长度、与连接集电极端子部10和IGBT11B的布线的布线长度大致相等，并且能够将各布线长度抑制得较短。
通过使各布线的布线长度大致相等，能够使各布线的布线端子一致，通过使IGBT11A的导通电阻值、饱和电压Vce（sat）、与IGBT11B的导通电阻值、饱和电压Vce（sat）一致，能够使流过IGBT11A和IGBT11B的电流量大致一致。由此，能够使IGBT11A和IGBT11B的发热量一致。
通过将集电极端子部10配置在IGBT11A和IGBT11B之间，位于IGBT1B和二极管12之间的布线变少。由此，能够抑制二极管12的热经由布线传递到IGBT11B。
像这样，通过抑制热从二极管12传递到IGBT11B，并且使IGBT11A和IGBT11B的发热量实质一致，能够使IGBT11A和IGBT11B的寿命周期一致。
再有，也可以使IGBT11B的导通电阻值、饱和电压Vce（sat）比IGBT11A的导通电阻值、饱和电压Vce（sat）高。
虽然详细地说明表示了本发明，但这仅是例示，并不是限定，很明显，可以理解发明的范围是通过附加的请求的范围而解释的。

Claims (12)

1. 一种半导体装置，具备：
功率半导体列，将包含发射极电极和集电极电极的功率半导体在一个方向隔开间隔排列多个而形成；以及
二极管列，相对于所述功率半导体列，在与所述一个方向交叉的方向隔开间隔设置，由在所述一个方向隔开间隔排列的多个二极管形成，其中，
所述功率半导体列包含：第1功率半导体，位于所述功率半导体列的一方的端部；第2功率半导体，位于另一方的端部；以及第3半导体，位于所述第1功率半导体和所述第2功率半导体之间，
所述二极管列包含：第1二极管，位于所述二极管列的一方的端部；第2二极管，位于另一方的端部；以及第3二极管，位于所述第1二极管和所述第2二极管之间，
关于ON状态下的所述发射极电极和所述集电极电极间的电阻值，所述第3功率半导体比所述第1功率半导体和所述第2功率半导体大，
施加了开启电压以上的电压时的所述第3二极管的电阻值，比施加了开启电压以上的电压时的所述第1二极管和所述第2二极管的电阻值高。
2. 根据权利要求1所述的半导体装置，其中，还具备：
绝缘基板；
布线基板，在所述绝缘基板上设置，在上表面配置有所述功率半导体列和所述二极管列；以及
连接端子，在所述布线基板上设置，连接于所述布线基板，
所述连接端子在所述第3二极管和所述第1二极管之间，或所述第3二极管和所述第2二极管之间的至少一方配置。
3. 根据权利要求1所述的半导体装置，其中，还具备：
绝缘基板；
布线基板，在所述绝缘基板上设置，在上表面配置有所述功率半导体列和所述二极管列；以及
连接端子，在所述布线基板上设置，连接于所述布线基板，
所述第3二极管在所述一个方向隔开间隔设置有多个，
所述连接端子在所述第3二极管之间设置。
4. 根据权利要求1所述的半导体装置，其中，所述第3功率半导体在所述第1功率半导体和所述第2功率半导体之间隔开间隔设置有多个。
5. 一种半导体装置，其中，具备：
绝缘基板；
布线基板，在所述绝缘基板上设置；
元件列，在所述布线基板上设置，包含在一个方向隔开间隔排列的多个元件；
第1连接端子，在所述布线基板的上表面中，与所述元件列的中央部相比位于靠近所述元件列的一方的端部侧；以及
第2连接端子，在所述布线基板的上表面中，与所述元件列的中央部相比位于靠近所述元件列的另一方的端部侧。
6. 根据权利要求5所述的半导体装置，其中，
所述元件是包含发射极电极和集电极电极的功率半导体，
所述元件列是功率半导体列，
所述功率半导体列包含：第1功率半导体，位于所述功率半导体列的一方的端部；第2功率半导体，位于另一方的端部；以及第3半导体，位于所述第1功率半导体和所述第2功率半导体之间，
关于ON状态下的所述发射极电极和所述集电极电极间的电阻值，所述第3功率半导体比所述第1功率半导体和所述第2功率半导体大。
7. 根据权利要求6所述的半导体装置，其中，所述第3功率半导体隔开间隔设置有多个。
8. 根据权利要求5所述的半导体装置，其中，所述元件列包含：第1元件，位于一方的端部；第2元件，位于另一方的端部；以及第3元件，位于所述第1元件和所述第2元件之间，
所述第1连接端子相对于所述第1元件设置在与所述第3元件的相反侧，
所述第2连接端子相对于所述第2元件设置在与所述第3元件的相反侧。
9. 根据权利要求5所述的半导体装置，其中，
所述元件列包含：第1元件，位于一方的端部；第2元件，位于另一方的端部；第3元件，位于所述第1元件和所述第2元件之间，与所述第1元件相邻；以及第4元件，位于所述第1元件和所述第2元件之间，与所述第2元件相邻，
所述第1连接端子设置在所述第1元件和所述第3元件之间，
所述第2连接端子设置在所述第2元件和所述第4元件之间。
10. 根据权利要求5所述的半导体装置，其中，
所述元件是二极管，
所述元件列是二极管列，
所述二极管列包含：第1二极管，位于所述二极管列的一方的端部；第2二极管，位于另一方的端部；以及第3二极管，位于所述第1二极管和所述第2二极管之间，
施加了开启电压以上的电压时的所述第3二极管的电阻值，比施加了开启电压以上的电压时的所述第1二极管和所述第2二极管的电阻值高。
11. 一种半导体装置，其中，具备：
绝缘基板；
布线基板，在所述绝缘基板上设置；
功率半导体列，在所述布线基板上设置，包含在一个方向上排列的多个功率半导体；以及
连接端子，从所述功率半导体列的一方的端部起隔开间隔设置，
所述功率半导体包含发射极电极和集电极电极，
所述功率半导体列包含：第1功率半导体，位于所述一方的端部；和第2功率半导体，位于另一方的端部，
关于ON状态下的所述发射极电极和所述集电极电极间的电阻值，所述第1功率半导体比所述第2功率半导体大。
12. 一种半导体装置，其中，具备：
绝缘基板；
布线基板，在所述绝缘基板上设置；
第1功率半导体和第2功率半导体，在所述布线基板上隔开间隔设置；
连接端子，在所述布线基板的上表面中，与位于所述第1功率半导体和所述第2功率半导体之间的部分连接；以及
二极管，相对于所述第2功率半导体位于与所述连接端子的相反侧。
CN201110110591.4A 2010-05-20 2011-04-29 半导体装置 Active CN102254881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010116226A JP5174085B2 (ja) 2010-05-20 2010-05-20 半導体装置
JP2010-116226 2010-05-20

Publications (2)

Publication Number Publication Date
CN102254881A true CN102254881A (zh) 2011-11-23
CN102254881B CN102254881B (zh) 2014-02-26

Family

ID=44900592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110110591.4A Active CN102254881B (zh) 2010-05-20 2011-04-29 半导体装置

Country Status (4)

Country Link
US (1) US8362829B2 (zh)
JP (1) JP5174085B2 (zh)
CN (1) CN102254881B (zh)
DE (1) DE102011007624B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383941A (zh) * 2012-05-02 2013-11-06 Abb技术有限公司 功率半导体模块
CN112054019A (zh) * 2019-06-07 2020-12-08 三菱电机株式会社 半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939055B2 (ja) * 2012-06-28 2016-06-22 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2014063806A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置
KR101917558B1 (ko) 2013-05-29 2018-11-09 미쓰비시덴키 가부시키가이샤 반도체 장치
US8786362B1 (en) * 2013-06-04 2014-07-22 United Microelectronics Corporation Schottky diode having current leakage protection structure and current leakage protecting method of the same
JP2016123259A (ja) * 2014-12-25 2016-07-07 富士電機株式会社 半導体装置
DE112015004772T5 (de) 2015-03-13 2017-08-24 Hitachi, Ltd. Leistungsmodul, elektrische Leistungsumsetzungsvorrichtung und Antriebsgerät für ein Fahrzeug
JP7044049B2 (ja) * 2018-12-20 2022-03-30 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006578A2 (en) * 1998-11-30 2000-06-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
US6353285B1 (en) * 1998-07-30 2002-03-05 Micron Technology, Inc. Field emission display having reduced optical sensitivity and method
CN1469469A (zh) * 2002-07-15 2004-01-21 三菱电机株式会社 功率半导体装置
JP2007288046A (ja) * 2006-04-19 2007-11-01 Fuji Electric Holdings Co Ltd 電力用半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434453A (en) * 1991-04-26 1995-07-18 Hitachi, Ltd. Semiconductor integrated circuit device and computer system using the same
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
JP3648954B2 (ja) * 1997-11-26 2005-05-18 富士電機デバイステクノロジー株式会社 半導体装置
JP2004022983A (ja) 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2005175074A (ja) * 2003-12-09 2005-06-30 Nissan Motor Co Ltd 半導体装置
DE102004046806B4 (de) 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP5168866B2 (ja) * 2006-09-28 2013-03-27 三菱電機株式会社 パワー半導体モジュール
FR2927468B1 (fr) * 2008-02-08 2010-04-23 E2V Semiconductors Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele.
JP5561922B2 (ja) 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353285B1 (en) * 1998-07-30 2002-03-05 Micron Technology, Inc. Field emission display having reduced optical sensitivity and method
EP1006578A2 (en) * 1998-11-30 2000-06-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
CN1469469A (zh) * 2002-07-15 2004-01-21 三菱电机株式会社 功率半导体装置
JP2007288046A (ja) * 2006-04-19 2007-11-01 Fuji Electric Holdings Co Ltd 電力用半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383941A (zh) * 2012-05-02 2013-11-06 Abb技术有限公司 功率半导体模块
CN103383941B (zh) * 2012-05-02 2018-10-19 Abb瑞士股份有限公司 功率半导体模块
CN112054019A (zh) * 2019-06-07 2020-12-08 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP5174085B2 (ja) 2013-04-03
JP2011243847A (ja) 2011-12-01
DE102011007624A1 (de) 2011-11-24
DE102011007624B4 (de) 2017-09-14
US8362829B2 (en) 2013-01-29
CN102254881B (zh) 2014-02-26
US20110285459A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102254881B (zh) 半导体装置
US8198697B2 (en) Semiconductor device
KR102048478B1 (ko) 양면냉각형 파워 모듈 및 그의 제조 방법
CN203165891U (zh) 半导体模块
US9029977B2 (en) Power conversion apparatus
CN103051312A (zh) 低阻抗栅极控制方法和设备
CN103973131A (zh) 半导体系统
US10361136B2 (en) Semiconductor device and semiconductor module provided with same
JP5876970B2 (ja) 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
CN101527524A (zh) 电力变换器设备
CN105514095A (zh) 一种凸台高度可变的压接式igbt模块
CN202713169U (zh) 半导体装置
JP2009148077A (ja) 電圧駆動型半導体モジュール及びこれを用いた電力変換器
KR102076869B1 (ko) 전력 반도체 모듈
CN102097418A (zh) Igbt驱动单元
JP2011243808A (ja) 半導体モジュール
US10186978B2 (en) Modular power conversion semiconductor device
CN203932060U (zh) 智能功率模块
JP2014053634A (ja) 半導体装置
CN209184524U (zh) 高集成功率模块和空调器
CN209675287U (zh) 一种dbc板封装结构
CN111987089A (zh) 逆导型igbt功率集成模块
CN220798609U (zh) 一种主动散热功率模块
CN215911418U (zh) 一种采用陶瓷基电路板衬底的功率模块
CN210052740U (zh) 一种低电感高均流的igbt模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant